DE19706534A1 - Halbleitereinrichtung, die in der Lage ist eine eingestellte Anschlußzusatzfunktion extern und schnell zu identifizieren, und ein Verfahren zur Identifizierung einer internen Funktion einer Halbleitereinrichtung - Google Patents
Halbleitereinrichtung, die in der Lage ist eine eingestellte Anschlußzusatzfunktion extern und schnell zu identifizieren, und ein Verfahren zur Identifizierung einer internen Funktion einer HalbleitereinrichtungInfo
- Publication number
- DE19706534A1 DE19706534A1 DE19706534A DE19706534A DE19706534A1 DE 19706534 A1 DE19706534 A1 DE 19706534A1 DE 19706534 A DE19706534 A DE 19706534A DE 19706534 A DE19706534 A DE 19706534A DE 19706534 A1 DE19706534 A1 DE 19706534A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signal
- potential
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleitereinrichtung, bei der eine
interne Funktion entsprechend einem Potential einer speziellen Anschlußfläche
geschaltet werden kann. Genauer betrifft die vorliegende Erfindung eine Halb
leitereinrichtung mit einer Funktion der Anstiegsgeschwindigkeitssteuerung,
bei der eine Datenausgabewellenform durch ein eingestelltes Potential einer
speziellen Anschlußfläche bestimmt wird.
Halbleitereinrichtungen und speziell Halbleiterspeichereinrichtungen weisen
verschiedene Anwendungen auf. Die geforderte Betriebseigenschaft/-funktion
unterscheidet sich in Abhängigkeit der Anwendung, bei der die Einrichtung
verwendet wird. Die Wortanordnung einer Halbleiterspeichereinrichtung vari
iert beispielsweise in Abhängigkeit der Benutzung. Wenn die Wortanordnungen
verschieden sind, z. B. in einer Speichereinrichtung einer x8-Bitanordnung und
in einer Speichereinrichtung einer x16-Bitanordnung, sind die Anzahl der
Adressenbits, die intern gültig gemacht sind, und die Anzahl der Eingabe-/Ausgabepufferschaltungen,
die derart eingestellt sind, daß sie im Betriebs
zustand sind, verschieden. Die Anordnung der internen Schaltungen ist die
gleiche. Wenn die geforderten Betriebseigenschaften die gleichen sind und nur
die Wortanordnung verschieden ist, ist die Leistungsfähigkeit des Entwurfes
verschlechtert, wenn die Speichereinrichtungen entsprechend der jeweiligen
Wortanordnungen entworfen sind, vorausgesetzt daß die interne Schaltung die
gemeinsamen Betriebseigenschaften aufweist. In einem solchen Fall wird eine
Speichereinrichtung, die beide Wortanordnungen verwirklicht, entworfen und
die Wortanordnung wird entsprechend der Benutzung umgeschaltet. Da eine
Anzahl von Speichereinrichtungen von verschiedenen Typen in einem Chip
verwirklicht werden können, wird es möglich, eine Anzahl von Speichereinrich
tungen von verschiedenen Typen durch die gleichen Herstellungsschritte her
zustellen und zusätzlich kann die Leistungsfähigkeit des Entwurfes verbessert
werden. Ein solches Umschalten der Wortanordnung wird durch Einstellen
eines Potentials einer speziellen Anschlußfläche entsprechend mit der geforder
ten Wortanordnung verwirklicht.
Ein Aufbau zum Ändern einer Eigenschaft, wie z. B. die Änderung der
Wortanordnung, durch Einstellen eines Potentials einer speziellen Anschluß
fläche durch die Benutzung eines Anschlußdrahtes oder einer Maskenverbin
dung wird auch zum Einstellen anderer unterstützter Betriebsmodi und Be
triebseigenschaften/-funktionen benutzt. In der folgenden Beschreibung umfaßt
der Begriff "Interne Funktion" Anordnungen, die durch die Spezifikationen
festgelegt sind, wie z. B. Wortanordnungen, Betriebsmodi einschließlich EDO
(Extended Data Output, erweiterte Datenausgabe) und statischer Spaltenmodus
und 8K und 4K Auffrischzyklen, sowie andere Anordnungen, wie z. B. das Ein
stellen der Änderungsgeschwindigkeit eines Datenwertes, wenn ein Datenwert
von einer Speichereinrichtung ausgegeben wird, wie im folgenden beschrieben
wird. Genauer bezeichnet "Interne Funktion" alle die Funktionen/Anordnungen
der "Anschlußoption", bei der der Modus, die Art entsprechend mit einem
speziellen Anschlußflächenpotential eingestellt wird.
Fig. 15 zeigt schematisch einen Aufbau zum Einstellen einer internen Funktion
entsprechend einem Anschlußflächenpotential. Wie in Fig. 15 gezeigt ist, ist
eine Anschlußfläche PD elektrisch mit einer Anschlußzusatzfunktionsschaltung
BOF über eine interne Leitung INL verbunden. Hier bedeutet "elektrisch Ver
bunden", daß ein Strompfad zwischen den beiden miteinander verbundenen
Elementen gebildet ist. Die durch die Anschlußzusatzfunktionsschaltung BOF
verwirklichten Funktionen werden entsprechend mit dem Potential der An
schlußfläche PD bestimmt. Die Anschlußfläche PD ist elektrisch mit einem
Rahmenleitungsanschluß VFd, der eine Versorgungsspannung Vdd liefert, die
ein erstes Referenzpotential ist, durch einen Anschlußdraht B1 verbunden oder
ist elektrisch durch einen Anschlußdraht B2 mit einem Rahmenleitungsanschluß
VFs verbunden, der ein Erdungspotential Vss oder das zweite Referenzpoten
tial überträgt. Die durch die Anschlußzusatzfunktionsschaltung BOF verwirk
lichte Funktion wird in Abhängigkeit, ob die Anschlußfläche PD auf dem Pegel
der Versorgungsspannung Vdd oder der Erdungsspannung Vss eingestellt ist,
bestimmt.
Um die Halbleitereinrichtung vor einem mechanischen Schaden zu schützen, ist
sie harzversiegelt oder in einem Gehäuse eingebaut. In diesem Fall ist es nicht
möglich extern die Anschlußfläche PD zu kontaktieren. Die Rahmenleitungen
VFd und VFs sind externe Anschlußstifte, die einen externen Kontakt ermög
lichen. Daher ist es, nachdem die Halbleitereinrichtung in einem Gehäuse ein
gebaut ist (oder nach dem sie harzversiegelt ist), unmöglich extern zu wissen,
ob das Potential der Anschlußfläche PD in dem Pegel der Versorgungsspannung
Vdd oder der Erdungsspannung Vss ist. Da das an der Anschlußfläche PD ein
gestellte Potential nicht extern bekannt ist, ist es schwierig zu bestimmen, ob
die Anschlußzusatzfunktionsschaltung BOF die gewünschte interne Funktion
verwirklicht oder nicht. Um die durch die Anschlußzusatzfunktionsschaltung
BOF verwirklichte interne Funktion festzustellen, ist es notwendig, das versie
gelte Harz zu entfernen und den Anschlußflächenabschnitt PD freizulegen. In
diesem Fall kann die Halbleitereinrichtung jedoch nicht wiederverwendet wer
den.
Folglich gibt es die Möglichkeit, daß eine Halbleitereinrichtung geliefert wird,
bei der die interne Funktion verschieden von der gewünschten Funktion ist.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung zur
Verfügung zu stellen, bei der ein eingestelltes Potential einer speziellen An
schlußfläche, die eine Anschlußzusatzfunktion verwirklicht, einfach von außer
halb gemessen werden kann.
Weiterhin soll eine Halbleitereinrichtung zur Verfügung gestellt werden, bei
der von außerhalb leicht festgestellt werden kann, ob eine Anstiegsgeschwin
digkeitssteuerfunktion zum Ändern der Signalwellenform eines Ausgabean
schlusses zur Zeit der Datenausgabe korrekt eingestellt ist, wie gefordert.
Die Halbleitereinrichtung enthält eine normale Anschlußfläche, die getrennt
von einer speziellen Anschlußfläche zum Anlegen eines Potentials zum Bestim
men der internen Funktion vorgesehen ist und die elektrisch mit einer internen
Schaltung verbunden ist, und
einen Prüfschaltungsaufbau, der ein Prüfanweisungssignal und das Potential der
speziellen Anschlußfläche empfängt, der aktiviert wird, wenn das Prüfanwei
sungssignal aktiviert ist, zum elektrischen Verbinden der normalen Anschluß
fläche mit dem Referenzpotentialursprungsknoten entsprechend dem Potential
der speziellen Anschlußfläche.
Das Verfahren des Bestimmens der internen Funktion der Halbleitereinrichtung,
bei der die interne Funktion entsprechend dem Potential der speziellen An
schlußfläche eingestellt wird, enthält die Schritte des Anlegens eines Prüfan
weisungssignales an die Halbleitereinrichtung, des Messens eines erzeugten
Leckstromes an einem Anschlußstift, der elektrisch mit einer vorbestimmten
internen Schaltung der Halbleitereinrichtung verbunden ist, und des Bestim
mens der in der Halbleitereinrichtung eingestellten internen Funktion ent
sprechend dem gemessenen Leckstromwert. Die Halbleiterspeichereinrichtung
enthält einen Schaltungsaufbau zum selektiven Verbinden eines vorbestimmten
Anschlußstiftes mit einem Referenzpotentialursprungsknoten in der Einrichtung
entsprechend dem Potential der speziellen Anschlußfläche, wenn das Prüfan
weisungssignal angelegt wird.
Wenn die Prüfanweisung bzw. die Überprüfungsanweisung aktiviert wird, wird
die normale Anschlußfläche selektiv mit dem Referenzpotentialursprungsknoten
entsprechend dem Potential der speziellen Anschlußfläche verbunden. Die nor
male Anschlußfläche ist elektrisch mit der internen Schaltung verbunden und
somit elektrisch mit einem externen Anschlußstift verbunden. Durch Messen
eines erzeugten Leckstromes an der normalen Anschlußfläche durch den exter
nen Anschlußstift ist es möglich, festzustellen, ob die normale Anschlußfläche
elektrisch mit dem Referenzpotentialursprungsknoten verbunden ist. Die elek
trische Verbindung/Unterbrechung der normalen Anschlußfläche und des Refe
renzpotentialursprungsknotens entspricht dem Potential der speziellen An
schlußfläche. Daher kann durch Messen des Leckstromwertes das Potential der
speziellen Anschlußfläche bestimmt werden und somit kann die interne Funk
tion bestimmt werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aufgrund
der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den
Figuren zeigen:
Fig. 1 schematisch eine Gesamtanordnung einer ersten Halbleitereinrichtung;
Fig. 2A ein Beispiel einer Anordnung einer in Fig. 1 gezeigten Einbrenntest
erfassungsschaltung, und Fig. 2B eine Betriebswellenform davon;
Fig. 3A ein Beispiel eines Aufbaus einer in Fig. 1 gezeigten Zell
auswahlsteuerschaltung und Fig. 3B die Betriebswellen
formen davon;
Fig. 4 ein Beispiel einer Anordnung einer in Fig. 1 gezeigten
Ausgabepufferschaltung;
Fig. 5 eine Darstellung, die eine Anstiegsgeschwindigkeitssteuer
funktion der Ausgabepufferschaltung zeigt;
Fig. 6 eine Darstellung für eine Wellenform, die die Anstiegsge
schwindigkeitsfunktion benutzt;
Fig. 7 schematisch eine erste Anordnung einer in Fig. 1 gezeigten
Prüfschaltung;
Fig. 8 eine Testumgebung der Halbleitereinrichtung, wenn die in
Fig. 7 gezeigte Prüfschaltung benutzt wird;
Fig. 9 schematisch eine zweite Anordnung einer Prüfschaltung;
Fig. 10 schematisch eine dritte Anordnung der Prüfschaltung;
Fig. 11 eine Testumgebung, wenn die in Fig. 10 gezeigte Prüf
schaltung benutzt wird;
Fig. 12 schematisch eine vierte Anordnung der Prüfschaltung;
Fig. 13 schematisch eine andere Anordnung der Prüfanweisungs
signalerzeugungsschaltung zum Aktivieren der Prüfschaltung;
Fig. 14 schematisch eine Anordnung eines Hauptabschnittes einer
zweiten Halbleitereinrichtung;
Fig. 15 schematisch eine Anordnung eines Hauptabschnittes einer der
Anmelderin bekannten Halbleitereinrichtung.
Fig. 1 ist ein Blockschaltbild, das schematisch eine Gesamtanordnung der
Halbleitereinrichtung entsprechend der ersten Ausführungsform zeigt. In Fig. 1
ist ein statischer Direktzugriffsspeicher eines taktsynchronen Typs, bei dem
externe Steuersignale und Daten synchron mit einem Taktsignal CLK über
nommen werden, als ein Beispiel der Halbleitereinrichtung gezeigt.
Wie in Fig. 1 gezeigt ist, enthält die Halbleitereinrichtung ein Speicherzellen
feld 1, in dem statische Speicherzellen in einer Matrix angeordnet sind, eine
Zeilenauswahlschaltung 2 zum Treiben einer entsprechenden Zeile Wortleitung)
des Speicherzellenfeldes 1 entsprechend einem angelegten Zeilenadreßsignal zu
einem ausgewählten Zustand und eine Spaltenauswahlschaltung 3 zum Aus
wählen einer entsprechenden Spalte (Bitleitungspaar) des Speicherzellenfeldes
1 entsprechend einem angelegten Spaltenadreßsignal. Die Zeilenauswahlschal
tung 2 enthält einen Zeilendekoder zum Dekodieren des angelegten Adreßsig
nales, einen Wortleitungstreiber zum Treiben einer in der entsprechenden Zeile
angeordneten Wortleitung zu einem ausgewählten Zustand entsprechend dem
von dem Zeilendekoder dekodierten Signal.
Die Spaltenauswahlschaltung 3 enthält einen Spaltendekoder zum Dekodieren
der angelegten Spaltenadreßsignale zum Erzeugen eines Spaltenauswahlsignales
und ein Spaltenauswahlgatter zum Auswählen einer entsprechenden Spalte
(Bitleitungspaar) des Speicherzellenfeldes 1 entsprechend dem Spaltenaus
wahlsignal von dem Spaltendekoder und zum Verbinden der ausgewählten
Spalte mit einem internen Datenbus (Schreib-/Lesedatenbus).
Die Halbleitereinrichtung enthält weiter eine Schreibsteuerschaltung 6 die syn
chron mit einem Anstieg eines über einen Takteingangsanschluß 5 angelegten
Taktsignales CLK an Eingangsanschlüssen 4a bis 4f angelegte Steuersignale
/GW, /MBW, /BW1, /BW2, /BW3 und /BW4 aufnimmt zum Erzeugen eines
internen Schreibsteuersignales, eine Schreibsteuerschaltung 7 zum Steuern des
Schreibbetriebes in das Speicherzellenfeld 1 entsprechend den Schreibsteuer
signalen von dem Schreibsteuerpuffer 6 und einen Schreibtreiber 9 zum Schrei
ben eines Datenwertes in eine ausgewählte Speicherzelle des Speicherzellen
feldes 1 entsprechend dem Schreibsteuersignal von der Schreibsteuerschaltung
7 und einem internen Schreibdatenwert, der von einem Eingaberegister 8 ange
legt ist.
Das Signal /GW stellt ein allgemeines Schreibsignal dar, das einen Betrieb zum
Schreiben aller der 32 Bits des von dem Eingangsregister 8 angelegten Daten
wertes auf einmal anweist. Das Signal /MBW stellt ein Masterbitschreibsignal
dar und wenn es aktiviert ist, kann das Schreiben von 32 Bits des von dem Ein
gangsregister 8 angelegten Datenwertes durch die Byteeinheit gesteuert
werden. Die Signale /BW1, /BW2, /BW3 und /BW4 sind Byteschreibsignale,
die entsprechend das Datenwertschreiben des ersten, zweiten, dritten und
vierten Bytes der 32 Bits des Datenwertes steuern. Die Schreibsteuerschaltung
7 hält das von dem Schreibsteuerpuffer 6 angelegte Schreibsteuersignal syn
chron mit dem Anstieg des Taktsignales CLK und steuert das Datenschreiben
durch die Byteeinheit. Das Eingangsregister 8 nimmt 32 Bits des durch einen
Dateneingangsanschluß 10 angelegten Datenwertes synchron mit dem Takt
signal CLK auf und legt den Datenwert an den Schreibtreiber 9 an. In dem
Schreibtreiber 9 wird entsprechend dem Schreibsteuersignal von der Schreib
steuerschaltung 7 eine entsprechend dem Byte, dessen Schreiben bestimmt ist,
vorgesehene Treiberschaltung aktiviert und der von dem Eingangsregister 8
angelegte Schreibdatenwert wird in das entsprechende Speicherzellbyte ge
schrieben.
Die Halbleitereinrichtung enthält weiter einen Adreßsteuerpuffer 12, der syn
chron mit dem Anstieg des Taktsignales CLK über Eingangsanschlüsse 11a,
11b und 11c angelegte Signale /CS, /ADSC und /ADSP aufnimmt und der die
Signale /ADSC und /ADSP dekodiert, wenn das Signal /CS aktiv ist, und zum
Anlegen einer Adreßauslöseanweisung und eines Adreßauslösezeitablaufes ent
sprechend dem Ergebnis des Dekodierens, ein Chipauswahlregister 13 zum
Halten des Signales /CS als Reaktion auf die Adreßauslöseanweisung von dem
Adreßsteuerpuffer 12, ein Adreßregister 14, das aktiviert ist, wenn die Adreß
auslöseanweisung von dem Adreßsteuerpuffer 12 aktiviert ist, zum Halten eines
externen Adreßsignales und eine Adreßerzeugungsschaltung 15 zum Aufnehmen
der Adresse von dem Adreßregister 14 und zum Erzeugen eines internen
Adreßsignales entsprechend der Adreßauslöseanweisung und der Adreßauslöse
zeitablaufanweisung von dem Adreßsteuerpuffer 12.
Das Signal /CS ist ein Chipauswahlsignal, das anzeigt, daß die Halbleiterein
richtung in einen ausgewählten Zustand gesetzt ist. Wenn ein internes Chip
auswahlsignal ZCS von dem Chipauswahlregister 13 aktiv ist, arbeiten die
internen Schaltungen der Halbleitereinrichtung und Datenschreiben-/lesen wird
durchgeführt. Das Signal /ADSC stellt ein Adreßstatussignal einer Steuerein
heit dar, das anzeigt, daß eine Adresse von einer Speichersteuereinheit ange
legt ist. Das Signal /ADSP stellt ein Adreßstatussignal eines Prozessors dar,
das anzeigt, daß eine Adreßauslöseanweisung von dem Prozessor angelegt ist.
Der Adreßsteuerpuffer 12 legt die Adreßauslösezeitablauf- und Adreßaus
löseanweisung an, wenn eines der Signale /ADSC und /ADSP aktiv ist. Wenn
die Adreßauslöseanweisung von dem Adreßsteuerpuffer 12 angelegt wird,
nimmt die Adreßerzeugungsschaltung 15 ein internes Adreßsignal von dem
Adreßregister 14 auf und legt das aufgenommene Adreßsignal an die Zeilen
auswahlschaltung 2 und die Spaltenauswahlschaltung 3 an.
Der Adreßsteuerpuffer 12 nimmt synchron mit dem Anstieg des Taktsignals
CLK auch ein an den Eingangsanschluß 11d angelegtes Adreßerhöhungsanwei
sungssignal /ADV auf und legt dieses an die Adreßerzeugungsschaltung 15 an.
Wenn das Adreßerhöhungsanweisungssignal /ADV beim Anstieg des Taktsigna
les CLK aktiv ist, erzeugt die Adreßerzeugungsschaltung 15 ein internes
Adreßsignal durch Ändern der aufgenommenen Adresse und legt das erzeugte
Signal an die Zeilenauswahlschaltung 2 und die Spaltenauswahlschaltung 3 an.
Wenn die Adreßerzeugungsschaltung 15 automatisch ein Adreßsignal ent
sprechend dem Adreßerhöhungsanweisungssignal /ADV erzeugt, wird die
Adreßänderungsreihenfolge durch ein an den Eingangsanschluß 16 angelegtes
Signal MODE bestimmt. Wenn das Signal MODE auf den H- oder L-Pegel ein
gestellt ist, ist die Art der Adressenänderung auf einen überlappenden Modus
oder einen linearen Modus eingestellt. In dem linearen Modus variiert die
Adreßerzeugungsschaltung 15 die Adressen nacheinander unter Verwendung
der aufgenommenen Adresse als Startadresse. Bei dem überlappenden Modus
erzeugt die Adreßerzeugungsschaltung 15 ein internes Adreßsignal durch ab
wechselndes Invertieren der niedrigstwertigen 2 Bits. Hier wird eine Anord
nung angenommen, bei der nur vier Adressen kontinuierlich durch die Adreßer
zeugungsschaltung 15 erzeugt werden können. Der Modus, bei dem die
Adreßerzeugungsschaltung 15 die internen Adreßsignale nacheinander erzeugt,
wird als "Impulsmodus" (Burst Mode) bezeichnet.
Die Halbleitereinrichtung enthält weiterhin ein Ausgaberegister 18, dessen
Datenausgabemodus entsprechend einem von einem Steueranschluß 17 angeleg
ten Abfalldurchgangsanweisungssignal FT eingestellt ist und das einen Daten
wert von der durch die Spaltenauswahlschaltung 3 ausgewählten Speicherzelle
des Speicherzellenfeldes 1 empfängt, und einen Ausgabepuffer 20, der aktiviert
wird, wenn ein an den Eingangsanschluß 19 angelegtes Ausgabefreigabesignal
/OE aktiv ist, zum Puffern des von dem Ausgaberegister 18 angelegten Daten
wertes und zum Ausgeben des gepufferten Datenwertes an den Eingangs-/Aus
gangsanschluß 10.
Das Ausgaberegister 18 wird in einen Durchgangszustand gesetzt, wenn das
Abfalldurchgangsanweisungssignal FT aktiv ist (H-Pegel), und puffert und
überträgt einfach den Datenwert der ausgewählten Speicherzelle des Speicher
zellfeldes 1. Wenn inzwischen das Abfalldurchgangsanweisungssignal FT in
einen inaktiven Zustand gesetzt wird, hält das Ausgaberegister 18 den von dem
Speicherzellfeld 1 ausgelesenen Datenwert synchron mit dem Taktsignal CLK
und legt ihn an den Ausgabepuffer 20 an.
Die Treibergeschwindigkeit des Ausgabeknotens (Dateneingabe-/Ausgabean
schluß 10) des Ausgabepuffers 20 wird entsprechend dem Potentialpegel der
speziellen Anschlußfläche 22 bestimmt. Somit kann eine Halbleiterspeicherein
richtung mit einer Datenausgaberate entsprechend dem Prozeß und der Ver
wendung verwirklicht werden.
Die Halbleiterspeichereinrichtung enthält weiterhin eine Einbrenntestbestim
mungsschaltung 24 zum Bestimmen, ob der Einbrenntestmodus (Testmodus bei
erhöhter Spannung) bestimmt ist oder nicht entsprechend dem Taktsignal CLK
und dem Modussignal MODE, eine Zellauswahlsteuerschaltung 26 zum Ändern
der aktiven Zeitdauer der Zeilenauswahlschaltung 2 und der Zeilenauswahl
schaltung 3, wenn das Einbrenntestbestimmungssignal BI von der Einbrenntest
bestimmungsschaltung 24 aktiv ist, und eine Prüf- bzw. Überprüfschaltung 30
zum selektiven Verbinden eines Anschlusses 28, der mit einer internen Schal
tung verbunden ist, mit einem Referenzpotentialursprungsknoten entsprechend
dem eingestellten Potential SR (Anstiegsgeschwindigkeitssteuersignal) der An
schlußfläche 22 und dem Einbrenntestmodusbestimmungssignal BI.
Die Zellauswahlschaltung 26 setzt die Zeilenauswahlschaltung 2 und die Spal
tenauswahlschaltung 3 in den normalen Betriebszustand, wenn das Einbrenn
testmodusbestimmungssignal BI aktiv ist. Wenn inzwischen das Einbrenntest
bestimmungssignal BI inaktiv ist, bestimmt die Zellauswahlsteuerschaltung 26
eine Änderung in dem Adreßsignal von der Adreßerzeugungsschaltung 15 und
aktiviert die Zeilenauswahlschaltung 2 und die Spaltenauswahlschaltung 3 nur
für eine vorbestimmte Zeitdauer von dem Zeitpunkt der Bestimmung der Ände
rung.
In der ersten Ausführungsform ist die interne Funktion, die durch das einge
stellte Potential (Anstiegsgeschwindigkeitssteuerungssignal SR) der Anschluß
fläche 22 definiert ist, die Ausgabeknotentreibergeschwindigkeit des Ausgabe
puffers 20.
Fig. 2A zeigt ein Beispiel einer Anordnung der in Fig. 1 gezeigten Einbrenn
bestimmungsschaltung 24. Wie in Fig. 2A gezeigt ist, enthält die Einbrenn
bestimmungsschaltung eine Invertierungs- und Verzögerungsschaltung 24a zum
Bereitstellen einer Verzögerung des Modussignales MODE um eine vorbe
stimmte Zeitdauer und zum Invertieren der Logik davon und eine AND-Schal
tung 24b, die das Modussignal MODE empfängt und ein Ausgabesignal von der
Invertierungs- und Verzögerungsschaltung 24a und eine D-Halteeinrichtung
24c zum Aufnehmen eines Ausgangssignales von der AND-Schaltung 24b an
einer ansteigenden Flanke des Taktsignales CLK. Das Einbrennmodusbestim
mungssignal BI wird von einem Ausgang Q der D-Halteeinrichtung 24c ausge
geben. Der Betrieb wird im folgenden mit Bezug zu den Wellenformen von Fig.
2B beschrieben.
Das Modussignal MODE setzt wiederholend den H- und den L-Pegel in der
gleichen Zeitdauer wie das Taktsignal CLK voraus. In diesem Fall wird das
Modussignal MODE beim Anstieg des Taktsignals CLK auf den H-Pegel ge
setzt. Die Invertierungs- und Verzögerungsschaltung 24a invertiert die Logik
des Modussignales MODE und verzögert das Signal um eine vorbestimmte
Zeitdauer. Daher wird von der AND-Schaltung 24b ein Signal an den D Ein
gang des D Typ Flip-Flops 24c angelegt, wobei dieses Signal auf den H-Pegel
gesetzt und gehalten wird für die Verzögerungszeit der Invertierungs- und
Verzögerungsschaltung 24a als Reaktion auf den Anstieg des Modussignales
MODE. Das Ausgangssignal von der AND-Schaltung 24b wird durch das D Typ
Flip-Flop 24c bei einer ansteigenden Flanke des Taktsignales CLK aufge
nommen. Folglich wird, wenn das Ausgangssignal von der AND-Schaltung 24
in dem H-Pegel ist, d. h. in der Zeitdauer während der Betrieb des Ansteigens
des Modussignales MODE von dem L-Pegel zu dem H-Pegel wiederholt wird,
das Einbrennmodusbestimmungssignal BI von dem D Typ Flip-Flop 24c auf den
H-Pegel eingestellt. Wenn das Modussignal auf den L-Pegel fixiert wird, wird
auch das Ausgabesignal der AND-Schaltung 24b auf den L-Pegel fixiert. Daher
ist in diesem Zustand das Ausgabesignal von der AND-Schaltung 24b in dem L-Pegel
bei dem Anstieg des Taktsignales CLK, das Einbrennmodusbestimmungs
signal BI von dem D Typ Flip-Flop 24c ist auf den L-Pegel eingestellt und
somit wird die Beendigung des Einbrennmodus angewiesen.
Wenn die Anwendung für die Halbleitereinrichtung bestimmt ist, wird die
Adreßreihenfolge fest eingestellt (wie die Impulsadreßreihenfolge durch des
anzuwendenden Typs des Prozessors eingestellt wird). Folglich kann durch
Bestimmen des Einbrennmodus mit dem Betriebsmodus, in dem das Modus
signal MODE zwischen dem H- und dem L-Pegel kippt bzw. wechselt, ein
fehlerhaftes Einstellen des Einbrennmodus durch den Benutzer verhindert
werden. Der Einbrennmodus betrifft den letzten Test vor der Auslieferung des
Produktes und der Benutzer benutzt einen solchen Modus nie. Durch Einstellen
des Einbrennmodus durch einen Betriebsmodus, der durch den Benutzer nie
benutzt wird, kann ein fehlerhaftes Einstellen des Einbrennmodus durch den
Benutzer während der aktuellen Benutzung der Halbleitereinrichtung verhindert
werden.
Die Anordnung der Einbrenntestbestimmungsschaltung 20, die in Fig. 2A ge
zeigt ist, ist nur ein Beispiel. Jede Anordnung kann verwendet werden, voraus
gesetzt, daß der Einbrennmodus durch eine Kombination von Signalzuständen
eingestellt wird, die nicht im normalen Betrieb durch den Benutzer benutzt
wird.
Fig. 3 zeigt schematisch ein Beispiel einer Anordnung der in Fig. 1 gezeigten
Zellauswahlsteuerschaltung 26. Wie in Fig. 3 gezeigt ist, enthält die Zellaus
wahlsteuerschaltung 26 eine Adreßübergangsbestimmungsschaltung 26a, die
einen Übergang eines von der Adreßsignalerzeugungsschaltung 15 angelegten
internen Adreßsignales bestimmt, eine Einzelpulserzeugungsschaltung 26b zum
Erzeugen eines einzelnen Pulssignales PU mit einer vorbestimmten Zeitbreite
als Reaktion auf das Adreßübergangsbestimmungssignal ATD von der Adreß
übergangsbestimmungsschaltung 26a und eine ODER-Schaltung 26c, die das
Einbrennmodusbestimmungssignal BI und den Einzelpuls PU von der Einzel
pulserzeugungsschaltung 26b empfängt.
Von der ODER-Schaltung 26c wird eine Signal ACT erzeugt, das die in Fig. 1
gezeigte Zeilenauswahlschaltung 2 und Spaltenauswahlschaltung 3 aktiviert.
Wenn das Signal ACT aktiv ist, werden die Zeilenauswahlschaltung 2 und die
Spaltenauswahlschaltung 3 in den Betriebszustand gesetzt. Fig. 3B ist ein
Diagramm von Signalwellenformen, das den Betrieb der Zellauswahlsteuer
schaltung 26, die in Fig. 3 gezeigt ist, zeigt. Der Betrieb der Zellauswahl
steuerschaltung 26, der in Fig. 3A gezeigt ist, wird mit Bezug zu den Wellen
formen von Fig. 3B beschrieben.
Wenn sich eine interne Adresse ändert, bestimmt die Adreßübergangsbestim
mungsschaltung 26a die Änderung und erzeugt ein Adreßübergangsbestim
mungssignal ATD, das ein Einzelpulssignal mit einer vorbestimmten Zeitbreite
ist. Die Einzelpulserzeugungsschaltung 26b erzeugt ein Einzelpulssignal als
Reaktion auf den Anstieg des Adreßübergangsbestimmungssignales ATD. Wenn
das Einbrennmodusbestimmungssignal BI in dem L-Pegel ist, wird das Puls
signal PU von der Einzelpulssignalerzeugungsschaltung 26b als das Aktivie
rungssignal ACT von der ODER-Schaltung 26c angelegt. Daher werden, wenn
das Einbrennmodusbestimmungssignal BI in einem inaktiven Zustand des L-Pegels
ist, d. h. in dem normalen Betriebsmodus, die Zeilenauswahlschaltung 2
und die Spaltenauswahlschaltung 3 in einen aktiven Zustand nur entsprechend
dem Übergang der Adresse für eine vorbestimmte Zeitdauer gesetzt und gehal
ten, unabhängig von der Zyklusperiode des Taktsignales CLK.
Wenn das Einbrennmodusbestimmungssignal BI in den H-Pegel gesetzt ist, wird
das Pulssignal PU entsprechend dem Adreßübergangsbestimmungssignal ATD
erzeugt. Das Aktivierungssignal ATC ist jedoch unabhängig von dem Pulssignal
PU in den aktiven Zustand des H-Pegels fixiert. In dem Einbrennmodus wird
eine Spannungsbelastung an jede der Schaltungskomponenten angelegt. Daher
werden, wenn das Taktsignal eine lange Periode aufweist, die Spaltenauswahl
schaltung 3 und die Zeilenauswahlschaltung 2 für eine lange Zeitdauer der
Taktperiode betrieben, so daß eine ausreichende Spannungsbeanspruchung an
jede Schaltung angelegt wird.
In dem Aufbau der Zellauswahlsteuerschaltung 26, die in Fig. 3A gezeigt ist,
kann die Adreßübergangsbestimmungsschaltung 26a so angepaßt werden, daß
das Adreßübergangsbestimmungssignal ATD nur erzeugt wird, wenn das
interne Chipauswahlsignal ZCS aktiv ist. Die Adreßänderungserfassungsschal
tung kann einfach verwirklicht werden durch Bereitstellen einer Verzögerungs
schaltung für jedes Bit des Adreßsignales durch Benutzung einer Koinzidenz
bestimmungsschaltung, die eine Ausgabe von der Verzögerungsschaltung und
das entsprechende Adreßsignal empfängt.
Fig. 4 zeigt schematisch die Anordnung des in Fig. 1 gezeigten Ausgabepuf
fers. In Fig. 4 wird eine Anordnung einer Ausgabepufferschaltung gezeigt, die
entsprechend 1 Bit des Dateneingabe-/Ausgabeanschlusses 10a bereitgestellt
ist. In Fig. 4 enthält der Ausgabepuffer 20 eine Pufferschaltung 20a, die akti
viert ist, wenn das Ausgabefreigabesignal /OE aktiv ist, zum Puffern des intern
gelesenen Datenwertes RD und zum Übertragen von diesem zu dem Datenein
gabe-/Ausgabeanschluß 10a und Treiberfähigkeitseinstellungsschaltungen 20b
und 20c zum Einstellen der Menge des Versorgungsstromes zu der Pufferschal
tung 20a entsprechend dem eingestellten Potential (durch das Signal SR dar
gestellt) der in Fig. 1 gezeigten Anschlußfläche 22.
Die Pufferschaltung 20a treibt den Dateneingabe-/Ausgabeanschluß 10a zu
einem Potentialpegel entsprechend dem intern gelesenen Datenwert RD und
entsprechen der Menge des von den Treiberfähigkeitseinstellungsschaltungen
20b und 20c angelegten Stromes. Die Treiberfähigkeitseinstellungsschaltung
20b enthält einen p-Kanal MOS-Transistor PQ1, der zwischen einem internen
Versorgungsknoten und einem Betriebsversorgungsknoten der Pufferschaltung
20a geschaltet ist und der an seinem Gate die Erdungsspannung Vss empfängt,
und einen p-Kanal MOS-Transistor PQ2, der parallel zu dem MOS-Transistor
PQ1 vorgesehen ist und der an seinem Gate ein Signal ZSR empfängt, das
durch Invertieren der Logik des eingestellten Potentials an der Anschlußfläche
22 vorbereitet ist. Die Stromversorgungsfähigkeit des MOS-Transistors PQ2
wird größer gemacht als die des MOS-Transistors PQ1. Der MOS-Transistor
PQ1 ist normalerweise in einen leitenden Zustand gesetzt und liefert Strom von
dem Versorgungsknoten zu einem Betriebsversorgungsknoten der Pufferschal
tung 20a mit der Stromversorgungsfähigkeit, die durch das Verhältnis von
Gatebreite zu Gatelänge bereitgestellt ist.
Die Treiberfähigkeitseinstellungsschaltung 20c enthält einen n-Kanal MOS-Transistor
NQ1, der zwischen dem anderen Versorgungsknoten der Puffer
schaltung 20a und einem Erdungsknoten geschaltet ist und der an seinem Gate
die Versorgungsspannung Vdd empfängt, und einen n-Kanal MOS-Transistor
NQ2, der parallel zu dem MOS-Transistor NQ1 geschaltet ist und der an
seinem Gate das eingestellte Potential (Signal SR) der Anschlußfläche 22
(siehe Fig. 1) empfängt. Die Stromversorgungsfähigkeit des MOS-Transistors
NQ2 ist größer eingestellt als die des MOS-Transistors NQ1. Der MOS-Tran
sistor NQ1 empfängt an seinem Gate die Versorgungsspannung Vdd und wird
normalerweise so leitend gehalten, daß der Entladestrom von der Pufferschal
tung 20a entnommen wird.
Wenn die Anschlußfläche 22 auf einen Pegel der Versorgungsspannung Vdd
fixiert ist, erreicht das Signal SR den H-Pegel. In diesem Zustand werden der
p-Kanal MOS-Transistor PQ2 in der Treiberfähigkeitseinstellungsschaltung 20b
und der n-Kanal MOS-Transistor NQ2 in der Treiberfähigkeitseinstellungs
schaltung 20c beide angeschaltet. Daher liefert die Treiberfähigkeitseinstel
lungsschaltung 20b Strom von dem Versorgungsknoten zu einem Betriebsver
sorgungsknoten der Pufferschaltung 20a über die MOS-Transistoren PQ1 und
PQ2, während die Treiberfähigkeitseinstellungsschaltung 20c Strom von dem
anderen Betriebsversorgungsknoten der Pufferschaltung 20a zu dem Erdungs
knoten durch die MOS-Transistoren NQ1 und NQ2 entlädt. Daher wird, wie in
Fig. 5 gezeigt ist, die Treiberfähigkeit des Dateneingabe-/Ausgabeanschlusses
10a der Pufferschaltung 20a erhöht und ein Datenwert DQa an dem Datenein
gabe-/Ausgabeanschluß 10a ändert sich mit hoher Geschwindigkeit.
Wenn inzwischen die Anschlußfläche 22a auf den Pegel der Erdungsspannung
eingestellt ist, erreicht das Signal SR den L-Pegel und die MOS-Transistoren
PQ2 und NQ2 werden beide ausgeschaltet. In diesem Zustand liefert die Trei
berfähigkeitseinstellungsschaltung 20b Strom zu der Pufferschaltung 20a nur
durch den MOS-Transistor PQ1 und die Treiberfähigkeitseinstellungsschaltung
20c entlädt den Entladestrom von der Pufferschaltung 20a zu dem Erdungs
knoten durch den MOS-Transistor NQ1. Daher wird in diesem Zustand die
Stromtreiberfähigkeit der Pufferschaltung 20a kleiner und ein Datenwert DQa
an dem Dateneingabe-/Ausgabeanschluß 10a ändert sich relativ gemäßigt, wie
in Fig. 5 gezeigt ist.
Daher kann durch Einstellen des Potentiales der Anschlußfläche 22 auf das
Pegel der Versorgungsspannung Vdd oder der Erdungsspannung Vss die Be
triebsgeschwindigkeit des Ausgabepuffers 20 eingestellt werden (wenn die
Ausgabelast ungefähr die gleiche ist).
Durch Fixieren des Pegels der Potentialanschlußfläche 22 (Signal SR) ist es
möglich, einen Chip, der einen Datenwert mit hoher Geschwindigkeit ausgibt,
und ein Chip, der ein Datenwert mit einer relativ geringen Geschwindigkeit
ausgibt, durch einen Chip zu verwirklichen. Speziell in einer Halbleitereinrich
tung des taktsynchronen Types wird ein Datenwert synchron mit den Takt
signalen abgetastet. Daher sollte bei der ansteigenden Flanke des Taktsignales
der Datenwert sicher festgelegt sein. Daher muß die Vorbereitungszeit und die
Haltezeit des gelesenen Datenwertes mit Bezug zu dem Taktsignal sicher
gestellt werden. Durch selektives Einstellen des Potentials der Anschlußfläche
22 kann die Ausgabeknotentreibergeschwindigkeit und die Vorbereitungszeit
entsprechend der benutzten Betriebsumgebung (Taktfrequenz) eingestellt
werden.
Wenn eine Halbleiterspeichereinrichtung 40 und ein Prozessor 50 miteinander
durch eine Leitung BIL auf einer gedruckten Schaltungsleiterplatte, wie in Fig.
6 gezeigt ist, verbunden sind, unterscheidet sich der Widerstand und die
Kapazität der auf der Leiterplatte angeordneten Leitung BIL in Abhängigkeit
der Anordnung der Halbleiterspeichereinrichtung 40 und des Prozessors 50 auf
der Leiterplatte. Daher wird, wenn die Last von der Leitung BIL auf der Lei
terplatte relativ gering ist, die Treiberfähigkeit des Ausgabepuffers klein ge
macht, und wenn die Last der Leitung BIL auf der Leiterplatte groß ist, wird
die Treiberfähigkeit des Ausgabepuffers erhöht. In diesem Fall kann die Strom
versorgungsfähigkeit (Ausgabeknotentreiberfähigkeit) des Ausgabepuffers 20
entsprechend der Last der Leitung BIL auf der Leiterplatte erreicht werden.
Daher kann in einer Umgebung, bei der die Einrichtung mit der gleichen
Systemtaktfrequenz arbeitet, durch Einstellen der Treiberfähigkeit des Aus
gabepuffers entsprechend der Last der auf der Leiterplatte angeordneten Lei
tung BIL ein genauer Datenwert sicher erzeugt werden, ohne Erzeugung einer
Schwingung bzw. eine gedämpften Schwingung oder ähnlichem, und somit kann
eine Halbleitereinrichtung, die auf die Systemeigenschaften eingestellt ist,
verwirklicht werden.
Fig. 7 zeigt eine Anordnung der in Fig. 1 gezeigten Prüfschaltung. In Fig. 7 ist
eine Anschlußfläche mit einem Anschluß 4c verbunden, der ein Bitschreibe
signal /BW1 empfängt, als ein Beispiel einer normalen Anschlußfläche 22, die
elektrisch mit der internen Schaltung verbunden ist. Daher entspricht die in
terne Schaltung 50, die elektrisch mit der Anschlußfläche 28 durch die interne
Leitung 51 verbunden ist, dem in Fig. 1 gezeigten Schreibsteuerpuffer 6. Die
interne Schaltung 50 enthält einen CMOS-Inverter 50a, der einen p-Kanal
MOS-Transistor und einen n-Kanal MOS-Transistor enthält.
Die Prüfschaltung 30 enthält eine AND-Schaltung 30a mit zwei Eingängen, die
das Einbrennmodusbestimmungssignal BI und das Potential auf der Anschluß
fläche 22 (Signal SR) empfangen, und einen n-Kanal MOS-Transistor 30b, der
zwischen der internen Verbindung 51 und dem Erdungsknoten Vss geschaltet
ist und an seinem Gate ein Ausgabesignal von der AND-Schaltung 30a emp
fängt. Die Anschlußfläche 20a ist auf dem Pegel der Versorgungsspannung Vdd
oder der Erdungsspannung Vss durch einen Verbindungsdraht eingestellt, der
durch eine gestrichelte Linie in Fig. 7 dargestellt ist. Der Betrieb wird im fol
genden beschrieben.
In dem normalen Betriebsmodus ist das Einbrennmodusbestimmungssignal BI in
dem L-Pegel und das Ausgabesignal von der AND-Schaltung 30a ist in dem L-Pegel
fixiert. Daher ist in diesem Zustand der MOS-Transistor 30b aus und die
interne Schaltung 50 (Schreibsteuerpuffer 6) arbeitet entsprechend dem durch
die interne Leitung 51 und der Anschlußfläche 28 des Stiftanschlusses 4c ange
legten Signal.
Wenn der Einbrennmodus bestimmt wird, erreicht das Einbrennmodusbestim
mungssignal BI den H-Pegel und die AND-Schaltung 30a arbeitet als eine Puf
ferschaltung. Wenn die Anschlußfläche 22 auf den Pegel der Versorgungsspan
nung Vdd eingestellt ist, steigt das Signal SR zu dem H-Pegel an, erreicht das
Ausgabesignal von der AND-Schaltung 30a den H-Pegel und wird der MOS-Transistor
30b eingeschaltet. Wenn inzwischen bzw. dagegen die Anschluß
fläche auf den Pegel der Erdungsspannung Vss eingestellt wird, erreicht das
Signal SR den L-Pegel, erreicht das Ausgabesignal von der AND-Schaltung 30a
den L-Pegel und wird der MOS-Transistor 30b ausgeschaltet.
In einem Eingangsanfangsstufenpuffer 50a einer internen Schaltung 50 ist ein
Gate eines MOS-Transistors, der eine Komponente davon ist, mit der internen
Leitung 51 verbunden. Daher gibt es keinen Strompfad von der internen Ver
bindung 51 durch den Eingangsanfangsstufenpuffer 50a. Daher ist es durch
Anlegen eines Signals in dem H-Pegel an den Stiftanschluß 4c und durch Er
zeugen eines Pfades, durch den ein Strom selektiv von der Anschlußfläche 28a
durch die interne Leitung 51 zu dem Erdungsknoten Vss fließt, durch einen
externen Tester des Vorhandensein/das Nicht-Vorhandensein des Leckstromes
an dem Stiftanschluß 4c mißt, möglich zu bestimmen, ob der MOS-Transistor
30b an oder aus ist, d. h. es ist möglich, den an der Anschlußfläche 22 einge
stellten Spannungspegel zu bestimmen. Daß der eingestellte Potentialpegel der
Anschlußfläche 22 bestimmt werden kann, bedeutet, daß es möglich ist, zu
bestimmen, ob die Anstiegsgeschwindigkeit des Ausgabepuffers reduziert ist
oder nicht.
Wenn der Einbrennmodus eingestellt ist, ist die Halbleitereinrichtung in den
Anfangszustand gesetzt und das Byteschreibesignal /BW1 ist in dem H-Pegel.
Daher kann unter Verwendung eines normalen Testers die in der Halbleiterein
richtung gesetzte interne Funktion (Ausgabeknotentreibergeschwindigkeit) in
dem Einbrennmodus bestimmt werden.
Fig. 8 zeigt schematisch die Anordnung einer Testumgebung zum Bestimmen
einer internen Funktion der Halbleitereinrichtung. In Fig. 8 werden Signale
(Spannungen) von einem Tester 60 in einer vorbestimmten Reihenfolge ent
sprechend an die Pinanschlüsse 40a, 40b und 4c der Halbleitereinrichtung 40
abgelegt. Der Tester 60 enthält eine Teststeuerschaltung 60a, die zur Zeit des
Testens der Halbleitereinrichtung 40 angelegte Signalwellenformen speichert,
zum Anlegen von Signalen (Spannungen) in einer vorbestimmten Reihenfolge
und das Einstellen des Einbrennmodus wird durch die Teststeuerschaltung 60
bewirkt. Zu dieser Zeit gibt die Teststeuerschaltung 60a ein Signal im H-Pegel
an den Stiftanschluß 4c aus. Durch Messen der Menge des Stromes, die durch
den Strommesser 60b fließt, ist es möglich zu Messen, ob oder ob nicht ein
Leckstrom an den Pinanschluß 4c der Halbleitereinrichtung 40 vorhanden ist,
und somit ist es möglich zu bestimmen, ob die Anstiegsgeschwindigkeit der
Halbleitereinrichtung eingestellt ist oder nicht.
An dem Stiftanschluß 4c gibt es einen Leckstrom, der in dem Bereitschaftszu
stand tolerierbar ist. Der MOS-Transistor 30b ist nur zum Liefern eines Stro
mes, der größer ist als der tolerierbare Leckstromwert, und somit wird eine
nicht so große Stromtreiberfähigkeit des MOS-Transistors 30b benötigt. Im
allgemeinen werden in dem Einbrennmodus eine Mehrzahl von Halbleiterein
richtungen gleichzeitig getestet. Wenn daher Halbleitereinrichtungen, die durch
die gleichen Herstellungsschritte hergestellt wurden, gleichzeitig einbrennge
testet werden sollen und der Leckstrom in jeder Prüfschaltung 30 klein ist,
werden die Leckströme an den Stiftanschlüssen der Halbleitereinrichtungen, die
gleichzeitig einbrenngetestet werden, addiert, so daß der Stromwert hoch wird.
Folglich ist es, sogar wenn die Stromtreiberfähigkeit des MOS-Transistors 30b
in der Prüfschaltung 30 von jeder Halbleitereinrichtung 40 klein ist, aus
reichend durch den Strommesser 60b möglich zu bestimmen, ob die normale
Anschlußfläche 28 elektrisch mit dem Erdungsknoten oder nicht verbunden ist
durch die Prüfschaltung 30 in der Halbleitereinrichtung 40.
Fig. 9 zeigte eine Anordnung einer Modifikation der Prüfschaltung. Die in Fig.
9 gezeigte Prüfschaltung enthält eine NOR-Schaltung 30c, die das Einbrenn
modusbestimmungssignal ZBI und das Potential auf der Anschlußfläche 22
(Signal SR) empfängt und einen n-Kanal MOS-Transistor 30b zum elektrischen
Verbinden der internen Leitung 51 mit dem Erdungsknoten, wenn das Aus
gabesignal der NOR-Schaltung 30c aktiv ist. Das Einbrennmodusbestimmungs
signal ZBI wird auf den L-Pegel gesetzt, wenn der Einbrennmodus gesetzt ist,
und wird in dem normalen Betrieb auf den H-Pegel gesetzt. Außer diesen
Punkten ist die Anordnung von Fig. 9 die gleiche wie die von Fig. 7. Ent
sprechende Abschnitte sind durch die gleichen Bezugszeichen bezeichnet und
die Beschreibung davon wird nicht wiederholt.
In der Anordnung der in Fig. 9 gezeigten Prüfschaltung ist im normalen Be
triebsmodus das Einbrennmodusbestimmungssignal ZBI in dem H-Pegel, er
reicht das Ausgabesignal von der NOR-Schaltung 30c den L-Pegel und ist die
interne Leitung 51 elektrisch von dem Erdungsknoten getrennt. In diesem Zu
stand gibt die interne Schaltung 50 ein Signal entsprechend dem an die An
schlußfläche 28 angelegten Signal aus. Wenn der Einbrennmodus eingestellt ist,
erreicht das Einbrennmodusbestimmungssignal ZBI den L-Pegel und die NOR-Schaltung
30c arbeitet als ein Inverter. Daher erreicht, wenn das Potential der
Anschlußfläche 22 auf dem Pegel der Versorgungsspannung Vdd ist, das Signal
SR den H-Pegel und das Ausgabesignal von der NOR-Schaltung 30c erreicht
den L-Pegel. Wenn inzwischen die Anschlußfläche 22 auf den Pegel der
Erdungsspannung Vss eingestellt ist, erreicht das Signal SR den L-Pegel und
das Ausgabesignal von der NOR-Schaltung 30c erreicht den H-Pegel.
Daher wird der MOS-Transistor 30b in den EIN-Zustand oder in den AUS-Zu
stand entsprechend dem Potentialpegel des Signales SR gesetzt. Folglich wird
ein Strompfad an der Anschlußfläche 28 gebildet, die elektrisch mit dem exter
nen Stiftanschluß 4c verbunden ist. Es ist möglich ein H-Pegelsignal an den
Stiftanschluß 4c anzulegen, den Leckstrom an den Stiftanschluß 4c zu messen
und den eingestellten Potentialpegel der Anschlußfläche 22 entsprechend der
Größe (Vorhandensein/Nicht-Vorhandensein) des Leckstromes zu bestimmen.
Genauer gibt es, wenn die Anschlußfläche 22 auf den Pegel der Stromversor
gungsspannung Vdd eingestellt ist, keinen Leckstrom (oder einen sehr geringen
Leckstrom: nur der Leckstrom in der internen Schaltung 50a) an den Stiftan
schluß 4c und wenn die Anschlußfläche 22 auf den Pegel der Erdungsspannung
Vss eingestellt ist, fließt ein großer Leckstrom durch den Stiftanschluß 4c.
Fig. 10 zeigt eine dritte Anordnung der Prüfschaltung. Wie in Fig. 10 gezeigt
ist, ist für die interne Verbindung 51, ähnlich zu dem in Fig. 9 gezeigten Auf
bau, eine Prüfschaltung 30 zum elektrischen Verbinden der internen Verbin
dung 51 mit dem Erdungsknoten entsprechend dem Potential der Anschluß
fläche 22 (Signal SR) und dem Einbrennmodusbestimmungssignal ZBI vorgese
hen. Die interne Verbindung 51 verbindet elektrisch die interne Schaltung 50
mit der Anschlußfläche 28, die mit dem externen Stiftanschluß 4a verbunden
ist. An den Stiftanschluß 4a wird das in Fig. 1 gezeigte allgemeine Schreib
signal /GW angelegt. Die Prüfschaltung 30 enthält eine NOR-Schaltung 30c,
die das Einbrennmodusbestimmungssignal ZBI und das Potential der Anschluß
fläche 22 (Signal SR) empfängt, und einen n-Kanal MOS-Transistor 30b zum
elektrischen Verbinden der internen Verbindung 51 mit dem Erdungsknoten
entsprechend mit einem Ausgabesignal von der NOR-Schaltung 30c.
In der in Fig. 10 gezeigten Anordnung ist weiter eine zweite Prüfschaltung 62
für eine interne Verbindung 56 vorgesehen, die eine interne Schaltung 54, die
von der internen Schaltung 50 getrennt vorgesehen ist, mit einer anderen An
schlußfläche 52 verbindet. Die Anschlußfläche 52 ist elektrisch mit einem
Stiftanschluß 4b verbunden, der das Masterbyteschreibsignal /MBW empfängt.
Die Prüfschaltung 62 enthält einen Inverter 62a, der das Potential der An
schlußfläche 22 (Signal SR) empfängt, eine NOR-Schaltung 60b, die ein Aus
gabesignal von dem Inverter 62a und das Einbrennmodusbestimmungssignal
ZBI empfängt, und einen n-Kanal MOS-Transistor 62c zum elektrischen Ver
binden der internen Verbindung 56 mit dem Erdungsknoten entsprechend
einem Ausgabesignal von der NOR-Schaltung 62b. Der Betrieb wird im folgen
den beschrieben.
In dem normalen Betriebsmodus ist das Einbrennmodusbestimmungssignal ZBI
in dem H-Pegel, geben die NOR-Schaltungen 30c und 62b beide L-Pegelsignale
aus und sind die MOS-Transistoren 30b und 62c beide aus. Daher sind die in
ternen Verbindungen 51 und 56 elektrisch von dem Erdungsknoten getrennt
und die internen Schaltungen 50 und 54 arbeiten entsprechend den jeweils von
den Stiftanschlüssen 4a und 4b durch die Anschlußflächen 28 und 52 angeleg
ten Signale.
In dem Einbrennmodus ist das Einbrennmodusbestimmungssignal ZBI in dem L-Pegel
und die NOR-Schaltungen 30c und 62b arbeiten als Inverter. Das Signal
SR (Potential auf der Anschlußfläche 22) wird an die NOR-Schaltung 30c an
gelegt und das Signal SR wird durch den Inverter 62a an die NOR-Schaltung
62b angelegt. Daher arbeiten die Prüfschaltungen 30 und 62 zueinander kom
plementär in dem Einbrennmodus. Genauer wird, wenn die Anschlußfläche 22
auf dem Pegel der Versorgungsspannung Vdd eingestellt ist und das Signal SR
in dem H-Pegel ist, der MOS-Transistor 62c der Prüfschaltung 62 angeschaltet
und die interne Verbindung 56 wird elektrisch mit dem Erdungsknoten verbun
den. Inzwischen ist der MOS-Transistor 30b der Prüfschaltung 30 aus und die
interne Verbindung 51 ist elektrisch von dem Erdungsknoten getrennt. Daher
fließt, wenn die Anschlußfläche 22 in dem Pegel der Versorgungsspannung Vdd
eingestellt ist, ein Leckstrom zu dem Stiftanschluß 4b und ein Leckstrom fließt
nicht (oder ein sehr kleiner Leckstrom fließt) zu dem Stiftanschluß 4a.
Wenn inzwischen die Anschlußfläche 22 auf das Potential der Erdungsspannung
Vss eingestellt ist, ist das Signal SR in dem L-Pegel und der MOS-Transistor
30b der Prüfschaltung 30 wird angeschaltet, während der MOS-Transistor 62c
der Prüfschaltung 62 ausgeschaltet wird. Daher ist in diesem Zustand die in
terne Verbindung 51 elektrisch mit dem Erdungsknoten verbunden und die
interne Leitung 56 ist elektrisch von dem Erdungsknoten getrennt. Daher fließt
ein Leckstrom zu dem Stiftanschluß 4a und ein Leckstrom wird an dem Stiftan
schluß 4b überhaupt nicht erzeugt (oder es wird ein nur sehr kleiner Leckstrom
erzeugt). Wenn nun das Anschlußflächenpotential bestimmt wird, wird ein
Signal in dem H-Pegel an die Stiftanschlüsse 4a und 4b angelegt. Dadurch kann
durch Bestimmen, zu wem der Stiftanschluß 4a und 4b der Leckstrom fließt,
das eingestellte Potential der Anschlußfläche 22 bestimmt werden.
Fig. 11 zeigt schematisch eine Anordnung zum Testen einer Halbleitereinrich
tung, die die in Fig. 10 gezeigte Prüfschaltung aufweist. Wie in Fig. 11 gezeigt
ist, werden Signale (Spannungen) entsprechend einer vorbestimmten Reihen
folge von dem Tester an die Stiftanschlüsse 4a, 4b, . . ., 40c der Halbleiterein
richtung 40 angelegt. Der Tester 60 enthält eine Teststeuerschaltung 60a zum
Anlegen von Signalen in der vorbestimmten Reihenfolge an die jeweiligen
Stiftanschlüsse 4a, 4b, . . ., 40c der Halbleitereinrichtung 40 und Strommesser
60ba und 60bb, die zwischen den Stiftanschlüssen 4a und 4b und den Ausgaben
der Teststeuerschaltung 60a angeordnet sind. Zu den Stiftanschlüssen 4a und
4b werden Signale von der Teststeuerschaltung 60a durch die Strommesser
60ba und 60bb angelegt. Wenn der Einbrennmodus eingestellt ist, wird ein
durch die Strommesser 60aa und 60bb fließender Strom gemessen und wird
bestimmt zu welchem der Pineinflüsse ein Leckstrom fließt, der größer als ein
tolerierbarer Leckstrom ist, so daß das Potential der Anschlußfläche 22 der
Halbleitereinrichtung 40, d. h. die interne Funktion
(Anstiegsgeschwindigkeitseinstellung) der Halbleitereinrichtung 40 bestimmt
wird.
Sogar wenn die in Fig. 10 gezeigte Testschaltung benutzt wird, wird jede
Extraanschlußfläche oder Stiftanschluß benötigt. Nur durch Hinzufügen von
Strommeßgeräten zu dem der Anmelderin bekannten Tester wird es möglich die
interne Funktion (Anstiegsgeschwindigkeitseinstellungsfunktion), die in der
Halbleitereinrichtung 40 eingestellt ist, zu bestimmen.
Fig. 12 zeigt eine vierte Anordnung der Prüfschaltung. Wie in Fig. 12 gezeigt
ist, verbindet die Prüfschaltung 30 die interne Verbindung 51, die elektrisch
mit der internen Schaltung 50 über die Anschlußfläche 28 mit einem externen
Stiftanschluß 65 verbunden ist, entweder mit dem Versorgungsspannungs
knoten oder dem Erdungsknoten selektiv entsprechend dem eingestellten
Potential der Anschlußfläche 22, wenn der Einbrenntestmodus bestimmt ist.
Genauer enthält die Prüfschaltung 30 eine NOR-Schaltung 30c, die das Ein
brennmodusbestimmungssignal ZBI und das Potential auf der Anschlußfläche
22 (Signal SR) empfängt, einen n-Kanal MOS-Transistor 30b zum elektrischen
und selektiven Verbinden der internen Verbindung 51 mit dem Erdungsknoten
entsprechend dem Ausgabesignal von der NOR-Schaltung 30c, einen Inverter
30b zum Invertieren einer Logik des Potentiales auf der Anschlußfläche 22
(Signal SR), eine ODER-Schaltung 30e, die das Einbrennmodusbestimmungs
signal ZBI und ein Ausgabesignal des Inverters 30d empfängt, und einen p-Kanal
MOS-Transistor 30f zum elektrischen und selektiven Verbinden der
internen Verbindung 51 mit dem Versorgungsspannungsknoten entsprechend
einem Ausgabesignal der ODER-Schaltung 30e. Der Betrieb wird im folgenden
beschrieben.
In dem normalen Betriebsmodus ist das Einbrennmodusbestimmungssignal ZBI
in dem H-Pegel, das Ausgabesignal der NOR-Schaltung 30c in dem L-Pegel
und erreicht das Ausgabesignal von der ODER-Schaltung 30e den H-Pegel und
sind die MOS-Transistoren 30b und 30f beide aus. Die interne Schaltung 50a
arbeitet entsprechend einem von dem Stiftanschluß 50 angelegten Signal.
Wenn der Einbrennmodus bestimmt ist, wird das Einbrennmodusbestimmungs
signal ZBI in den L-Pegel gesetzt, arbeitet die NOR-Schaltung 30c als ein
Inverter und arbeitet die ODER-Schaltung 30e als eine Pufferschaltung. Wenn
die Anschlußfläche 22 auf den Pegel der Versorgungsspannung Vdd gesetzt
wird, erreicht das Ausgabesignal von der NOR-Schaltung 30c den L-Pegel und
das Ausgabesignal von der ODER-Schaltung 30e erreicht den L-Pegel. Daher
wird der MOS-Transistor 30b ausgeschaltet, der MOS-Transistor 30f einge
schaltet und wird die interne Verbindung 51 elektrisch mit dem Stromversor
gungsknoten verbunden.
Wenn inzwischen bzw. dagegen die Anschlußfläche 22 auf den Pegel der
Erdungsspannung Vss eingestellt ist, erreicht das Ausgabesignal von der NOR-Schaltung
30c den H-Pegel, erreicht das Ausgabesignal von der ODER-Schal
tung 30e den H-Pegel, wird der MOS-Transistor 30f ausgeschaltet und wird
der MOS-Transistor 30b eingeschaltet. In diesem Zustand ist die interne Ver
bindung elektrisch mit dem Erdungsknoten verbunden. In der in Fig. 12 gezeig
ten Prüfschaltung 30 ist das folgende Verfahren als ein Verfahren zum Bestim
men des an der Anschlußfläche 22 eingestellte Potential möglich.
In einem Verfahren wird zuerst ein H-Pegelsignal an den Stiftanschluß 65 an
gelegt und das Vorhandensein/Nicht-Vorhandensein des Leckstromes wird be
stimmt. Wenn der MOS-Transistor 30f ein ist, wird die interne Verbindung 51
mit dem Stromversorgungsknoten bzw. dem Spannungsversorgungsknoten ver
bunden und somit ist der Leckstrom an dem Stiftanschluß 65 nicht höher als
der tolerierbare bzw. zulässige Wert. Wenn der MOS-Transistor 30b ein ist,
fließt ein großer Leckstrom. Daher kann das eingestellte Potential der An
schlußfläche 22 bestimmt werden. Zu dieser Zeit kann ein Schritt des Anlegens
eines L-Pegelsignales an den Stiftanschluß 65 und der Bestimmung des Vor
handenseins/Nicht-Vorhandenseins eines Leckstroms hinzugefügt werden.
Wenn der MOS-Transistor 30f ein ist, wird ein Strom von der Prüfschaltung 30
zu dem Anschluß 65 entladen. Wenn der MOS-Transistor 30b ein ist, ist der
Leckstrom nicht höher als der zulässige Wert. Daher wird, wenn die angelegte
Spannung an dem Stiftanschluß in dem L-Pegel ist, bestimmt, ob der Strom von
dem Stiftanschluß 65 entladen wird oder nicht. Obwohl zwei Schritte benötigt
werden, kann das eingestellte Potential der Anschlußfläche 22 sicher bestimmt
werden.
Als ein anderes Verfahren wird ein Signal einer Spannung zwischen der Ver
sorgungsspannung Vdd und der Erdungsspannung Vss an den Stiftanschluß 65
angelegt. In diesem Zustand werden die Größe und die Richtung des Leckstro
mes, der durch den Stiftanschluß 65 fließt, bestimmt. Wenn der MOS-Tran
sistor 30f ein ist, wird ein Strom von der Einstellschaltung 30 zu dem Stiftan
schluß 65 entladen. Wenn dagegen der MOS-Transistor 30b an ist, fließt ein
Leckstrom von dem Stiftanschluß 65 zu der Einstellschaltung 30. Daher ist es
durch Bestimmen der Größe und der Richtung des Leckstromes möglich, das
eingestellte Potential der Anschlußfläche 22 zu bestimmen und somit die ein
gestellte interne Funktion (Anstiegsgeschwindigkeitseinstellungsfunktion).
Die in diesem Fall benutze Testumgebung ist die gleiche, wie die, die in Fig. 1
gezeigt ist.
In der oben beschriebenen Ausführungsform wird eine Signaleingabeschaltung
als die interne Schaltung benutzt. Die Eingangsanfangsstufe der internen
Schaltung ist durch einen CMOS-Inverter gebildet und es gibt keinen
Strompfad von der internen Verbindung 51 durch die Eingangsanfangsstufe der
internen Schaltungen und daher kann entsprechend dem eingestellten Potential
der Anschlußfläche sicher bestimmt werden, ob oder ob nicht ein Strompfad
gebildet wird. Die Signalausgabeschaltung wird nicht benutzt, um das Bilden
eines Extrastrompfades in der letzten Ausgangsstufe der Signalausgabeschal
tung zu Unterdrücken, wenn die Prüfschaltung in dem Einbrennmodus arbeitet,
und um einen unerwünschten Einfluß des in dem aktuellen Pfad der letzten
Ausgangsstufe erzeugten Leckstromes auf die Bestimmung des Anschluß
flächenpotentials zu verhindern. Wenn jedoch nicht das Einbrennmodusbestim
mungssignal sondern ein anderes Signal (zweckbestimmtes Signal) als das
Prüfanweisungssignal benutzt wird oder wenn der Ausgabepuffer in einen Aus
gabezustand hoher Impedanz gesetzt wird, während das Prüfanweisungssignal
aktiv ist, kann ein Strompfad selektiv für die Anschlußfläche, die mit dem Aus
gabepuffer verbunden ist, gebildet werden.
Fig. 13 zeigt schematisch eine Anordnung eines Hauptabschnittes der Modifi
kation der Halbleitereinrichtung. Die in Fig. 13 gezeigte Anordnung enthält
eine Prüfanweisungssignalerzeugungsschaltung 70, die externe Signale emp
fängt, ein Chipauswahlsignal /CS, ein Ausgabefreigabesignal /OE, ein Schreib
freigabesignal /WE und ein spezielles Adreßsignalbit Ad (oder Adreßsignalbits)
zum Aktivieren eines Prüfanweisungssignales TE, wenn diese Signale in vor
bestimmte Zustände gesetzt sind, und eine Prüfschaltung 30, die aktiviert wird,
wenn das Prüfanweisungssignal TE von der Prüfanweisungssignalerzeugungs
schaltung 70 aktiv ist, zum elektrischen Verbinden der internen Leitung 51 und
der Anschlußfläche 28 zu dem Erdungsknoten
(Referenzpotentialursprungsknoten) entsprechend dem Potential der Anschluß
fläche 22 (Signal SR).
Die Prüfanweisungssignalerzeugungsschaltung 70 aktiviert das Prüfanwei
sungssignal TE, wenn die externen Signale /CS, /OE, /WE und Ad in einen Zu
stand gesetzt sind, der normalerweise nicht durch den Benutzer benutzt wird.
Für eine solche Kombination der Signalzustände ist beispielsweise das
Chipauswahlsignal /CS in den H-Pegel gesetzt, sind die Signale /OE und /WE
beide in den L-Pegel gesetzt und sind eine Mehrzahl von Adreßsignalbits Ad in
einen speziellen logischen Pegel gesetzt.
In der in Fig. 13 gezeigten Anordnung wird die Prüfschaltung 30 unter Ver
wendung eines zweckbestimmten Signales TE für eine Prüfmodusanweisung
aktiviert/deaktiviert. Daher ist es möglich, eine Prüfschaltung 30 an einer An
schlußfläche 28 nahe der Anschlußfläche 22 vorzusehen und die Prüfanwei
sungssignalerzeugungsschaltung 70 nahe der Prüfschaltung 30 anzuordnen. Da
her ist das Layout bzw. die Anordnung des Prüfschaltungsaufbaues vereinfacht.
Weiterhin ist die Halbleitereinrichtung nicht auf einen statischen Direktzu
griffsspeicher des taktsynchronen Types beschränkt, der synchron mit einem
Taktsignal arbeitet, und es kann ein allgemeiner statischer Direktzugriffs
speicher sein. Es kann auch ein dynamischer Direktzugriffsspeicher (DRAM)
oder jeder andere Speicher (z. B. ein Flashspeicher) sein.
Fig. 14 zeigt schematisch eine andere Anordnung der Halbleitereinrichtung.
Wie in Fig. 14 gezeigt ist, enthält die Halbleitereinrichtung eine Anschlußzu
satzfunktionsschaltung 82, wobei die durch diese verwirklichte interne Funk
tion durch das eingestellte Potential der Anschlußfläche 80 eingestellt ist. Die
Anschlußzusatzfunktionsschaltung 82 kann eine Dateneingabe-/Ausgabeschal
tung ein, dessen Wortanordnung entsprechend dem eingestellten Potential der
Anschlußfläche 80 bestimmt ist, oder es kann eine Auffrischadreßschaltungs
komponente sein, dessen Auffrischzyklusanzahl (im Fall eines DRAM) einge
stellt ist, oder es kann eine Schaltung sein, dessen Ausgabemodus (EDO-Modus
oder statischer Spaltenmodus, oder dessen Betriebsmodus, wie z. B. ein
Halteausgabemodus, ein registrierter Ausgabemodus oder ein transparenter
Ausgabemodus zum Einstellen des Datenausgabezeitablaufes bzw. -timings)
entsprechend dem eingestellten Potential der Anschlußfläche 80 eingestellt
wird.
Die Halbleitereinrichtung enthält weiter eine Prüfanweisungssignalerzeugungs
schaltung 84 zum Erzeugen des Prüfanweisungssignales TE entsprechend dem
Zustand des Ausgabesignales und eine Prüfschaltung 86, die das Potential der
Anschlußfläche 80 (Signal PS) und das Prüfanweisungssignal von der Prüfan
weisungssignalerzeugungsschaltung 84 empfängt, die aktiviert ist, wenn das
Prüfanweisungssignal TE aktiv ist, zum elektrischen Verbinden einer internen
Verbindung 89 mit einer vorbestimmten Referenzpotentialquelle (ein Knoten,
der die Versorgungsspannung Vdd liefert oder der Knoten, der die Erdungs
spannung Vss liefert) entsprechend dem logischen Signal PS. Die interne Ver
bindung 89 verbindet elektrisch eine interne Schaltung 88 mit einem externen
Stiftanschluß 92 über eine Anschlußfläche 90. Die interne Schaltung 88 kann
jede Schaltung sein, vorausgesetzt, daß der aktuelle Strompfad nicht von der
internen Verbindung 89 durch die interne Schaltung 88 gebildet wird, wenn die
Prüfschaltung 86 aktiv ist. Daher kann die interne Schaltung 88 nicht nur eine
Signaleingabeschaltung sondern auch eine Ausgabeschaltung sein, die in einen
Zustand hoher Ausgangsimpedanz gesetzt wird, wenn sie nicht in Betrieb ist.
Wenn die interne Funktion entsprechend dem eingestellten Potential der An
schlußfläche 80, wie in der in Fig. 14 gezeigten Halbleitereinrichtung, bestimmt
wird, ist es möglich, extern festzustellen, ob die Halbleitereinrichtung in eine
vorbestimmte interne Funktion gesetzt ist, d. h. ob die interne Funktion ver
wirklicht ist oder nicht, einfach durch Benutzung der Prüfschaltung 86.
Hier kann, wenn das Potential der Anschlußfläche 22 oder 80 eingestellt ist,
eine Anordnung benutzt werden, bei der die Anschlußfläche 22 oder 80 selektiv
elektrisch mit dem Versorgungsspannungsstiftanschluß oder dem Erdungsstift
anschluß über einen Verbindungsdraht verbunden ist. Alternativ kann nur ein
Stiftanschluß (Versorgungsstift oder Erdungsstift) nahe der Anschlußfläche 22
oder 80 vorgesehen sein und das Potential der speziellen Anschlußfläche kann
entsprechend dem Vorhandensein/Nicht-Vorhandensein der Leitungsverbindung
zu dem nahegelegten Stiftanschluß eingestellt sein.
Genauer kann eine Anordnung benutzt werden, bei der das Potential der An
schlußfläche 22 oder 80 auf den Pegel des Versorgungspotentials eingestellt
ist, wenn es keinen Verbindungsdraht gibt, und das Potential der Anschluß
fläche 22 oder 80 wird auf den Pegel des Erdungspotentials eingestellt, wenn
die Anschlußfläche 22 oder 80 mit einem nahe vorgesehenen Erdungsanschluß
durch den Verbindungsdraht verbunden ist. Das Potential der Anschlußfläche
22 oder 80 kann in dem Schritt des Verbindens eingestellt werden und die in
terne Funktion wird folglich eingestellt.
Wie oben beschrieben, ist in einer Anordnung, in der die interne Funktion ent
sprechend dem Potential einer speziellen Anschlußfläche eingestellt ist, eine
normale Anschlußfläche, mit der eine vorbestimmte interne Schaltung verbun
den ist, intern elektrisch mit der Referenzspannungsquelle entsprechend dem
Potential der speziellen Anschlußfläche und der Prüfmodusanweisung verbun
den, und ein Leckstrom eines Stiftanschlusses, der mit der normalen Anschluß
fläche verbunden ist, wird extern bestimmt. Daher kann das Potential der spe
ziellen Anschlußfläche, d. h. die eingestellte innere Funktion, einfach bestimmt
werden.
Weiterhin kann, wenn zwei Anschlußflächen so benutzt und angepaßt werden,
daß eine von den zwei Anschlußflächen elektrisch mit dem Referenzpoten
tialursprungsknoten entsprechend dem Potential der speziellen Anschlußfläche
verbunden wird, das Potential der speziellen Anschlußfläche, d. h. die einge
stellte interne Funktion, sicher durch Bestimmen, zu welchem der Anschlüsse
der Leckstrom fließt, bestimmt werden.
Weiterhin kann durch selektives Verbinden der normalen Anschlußfläche zu
einer der ersten und zweiten Referenzpotentialquelle in dem Prüfmodus ent
sprechend dem Potential der speziellen Anschlußfläche das Potential der spe
ziellen Anschlußfläche, d. h. die interne Funktion, sicher durch Bestimmen der
Richtung des Leckstromes unter Benutzung von nur einer Anschlußfläche be
stimmt werden.
Weiterhin ist es möglich, wenn die interne Funktion eine Anstiegsgeschwindig
keitssteuerfunktion zum Einstellen der Geschwindigkeit an dem Ausgabeknoten
der Ausgabeschaltung ist, einfach die interne Funktion bestimmt werden, die
nicht einfach in den normalen Betrieb durch einen einfachen Test bestimmt
werden kann, und somit kann fehlerhafte Lieferung von Produkten sicher ver
hindert werden.
Weiterhin wird es unter Benutzung eines Einbrennmodusbestimmungssignales
als das Prüfanweisungssignal unnötig eine Bestimmungsschaltung zum Einstel
len des Prüfmodus speziell vorzusehen und die interne Funktion kann zusam
men in dem Einbrennmodus bestimmt werden und daher ist ein zweckbestimm
ter Tester oder Testmodus nicht notwendig. Das bedeutet, daß die Effektivität
beim Testen nicht verschlechtert wird. Weiterhin ist es nicht notwendig, eine
vorhandene Modusbestimmungsschaltung in der Halbleitereinrichtung vorzu
sehen, und somit kann die durch die Prüfschaltung in der Halbleitereinrichtung
belegte Fläche reduziert werden.
Weiterhin kann die interne Funktion durch einfaches Bestimmen des Vorhan
denseins/Nicht-Vorhandenseins des Leckstromes an dem externen Stiftanschluß
bestimmt werden und somit kann die interne Funktion in einer nicht-zerstören
den Art einfach bestimmt werden.
Claims (6)
1. Halbleitereinrichtung, bei der eine interne Funktion entsprechend einem
Potential einer speziellen Anschlußfläche (22; 80) bestimmt wird, mit
einer normalen Anschlußfläche (28; 28, 52; 90), die getrennt von der speziellen Anschlußfläche (22; 80) vorgesehen ist und die elektrisch mit einer internen Schaltung (50; 50, 54; 88) verbunden ist, und
einer Prüfeinrichtung (30; 30, 62; 86), die ein Prüfanweisungssignal (BI; ZBI; TE) und ein Potential der speziellen Anschlußfläche (22; 80) empfängt und die zum selektiven elektrischen Verbinden der normalen Anschlußfläche (28; 28, 52; 90) mit einem Referenzpotentialursprungsknoten entsprechend dem Poten tial der speziellen Anschlußfläche (22; 80) aktiviert ist, wenn das Prüfan weisungssignal (BI; ZBI; TE) aktiv ist.
einer normalen Anschlußfläche (28; 28, 52; 90), die getrennt von der speziellen Anschlußfläche (22; 80) vorgesehen ist und die elektrisch mit einer internen Schaltung (50; 50, 54; 88) verbunden ist, und
einer Prüfeinrichtung (30; 30, 62; 86), die ein Prüfanweisungssignal (BI; ZBI; TE) und ein Potential der speziellen Anschlußfläche (22; 80) empfängt und die zum selektiven elektrischen Verbinden der normalen Anschlußfläche (28; 28, 52; 90) mit einem Referenzpotentialursprungsknoten entsprechend dem Poten tial der speziellen Anschlußfläche (22; 80) aktiviert ist, wenn das Prüfan weisungssignal (BI; ZBI; TE) aktiv ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die normale Anschlußfläche (28; 52)
eine mit einer ersten internen Schaltung (50) elektrisch verbundene erste An schlußfläche (28) und
eine zweite Anschlußfläche (52), die von der ersten Anschlußfläche (28) ge trennt vorgesehen ist und die elektrisch mit einer zweiten internen Schaltung (54) verbunden ist, enthält,
die Prüfeinrichtung (30, 62) eine das Prüfanweisungssignal (ZBI) und das Potential der speziellen An schlußfläche (22) empfangende ersten Einrichtung (30) zum elektrischen Ver binden der ersten Anschlußfläche (28) mit dem Referenzpotentialursprungs knoten entsprechend dem Potential der speziellen Anschlußfläche (22), wenn das Prüfanweisungssignal (ZBI) aktiv ist, und
eine zweite Einrichtung (62), die entsprechend dem Potential der speziellen Anschlußfläche (22) komplementär zu der ersten Einrichtung (30) arbeitet, wenn das Prüfanweisungssignal (ZBI) aktiv ist, zum elektrischen Verbinden der zweiten Anschlußfläche (52) mit dem Referenzpotentialursprungsknoten, enthält.
eine mit einer ersten internen Schaltung (50) elektrisch verbundene erste An schlußfläche (28) und
eine zweite Anschlußfläche (52), die von der ersten Anschlußfläche (28) ge trennt vorgesehen ist und die elektrisch mit einer zweiten internen Schaltung (54) verbunden ist, enthält,
die Prüfeinrichtung (30, 62) eine das Prüfanweisungssignal (ZBI) und das Potential der speziellen An schlußfläche (22) empfangende ersten Einrichtung (30) zum elektrischen Ver binden der ersten Anschlußfläche (28) mit dem Referenzpotentialursprungs knoten entsprechend dem Potential der speziellen Anschlußfläche (22), wenn das Prüfanweisungssignal (ZBI) aktiv ist, und
eine zweite Einrichtung (62), die entsprechend dem Potential der speziellen Anschlußfläche (22) komplementär zu der ersten Einrichtung (30) arbeitet, wenn das Prüfanweisungssignal (ZBI) aktiv ist, zum elektrischen Verbinden der zweiten Anschlußfläche (52) mit dem Referenzpotentialursprungsknoten, enthält.
3. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
das Prüfmittel (30)
eine erste Einrichtung (30b, 30c) zum elektrischen Verbinden der normalen An schlußfläche (28) mit einem ersten Referenzpotentialursprungsknoten ent sprechend dem Potential der speziellen Anschlußfläche (22), wenn das Prüfan weisungssignal (ZBI) aktiv ist,
und eine zweite Einrichtung (30d, 30e, 30f), die komplementär zu der ersten Einrichtung (30b, 30c) entsprechend dem Potential der speziellen Anschluß fläche (22) arbeitet, wenn das Prüfanweisungssignal (ZBI) aktiv ist, zum elektrischen Verbinden der normalen Anschlußfläche (28) mit einem zweiten Referenzpotentialursprungsknoten eines Potentialpegels, der von dem Poten tialpegel des ersten Referenzursprungsknotens verschieden ist.
eine erste Einrichtung (30b, 30c) zum elektrischen Verbinden der normalen An schlußfläche (28) mit einem ersten Referenzpotentialursprungsknoten ent sprechend dem Potential der speziellen Anschlußfläche (22), wenn das Prüfan weisungssignal (ZBI) aktiv ist,
und eine zweite Einrichtung (30d, 30e, 30f), die komplementär zu der ersten Einrichtung (30b, 30c) entsprechend dem Potential der speziellen Anschluß fläche (22) arbeitet, wenn das Prüfanweisungssignal (ZBI) aktiv ist, zum elektrischen Verbinden der normalen Anschlußfläche (28) mit einem zweiten Referenzpotentialursprungsknoten eines Potentialpegels, der von dem Poten tialpegel des ersten Referenzursprungsknotens verschieden ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch ge
kennzeichnet, daß
die Halbleitereinrichtung eine Speichereinrichtung ist, die einen Datenwert in einer auslesbaren Art speichert, und
daß die interne Funktion eine Geschwindigkeit der Änderung eines Potentials an einem Ausgabeknoten (10) einer Ausgabeschaltung (20) zum Ausgeben eines Datenwertes nach außerhalb der Einrichtung ist.
die Halbleitereinrichtung eine Speichereinrichtung ist, die einen Datenwert in einer auslesbaren Art speichert, und
daß die interne Funktion eine Geschwindigkeit der Änderung eines Potentials an einem Ausgabeknoten (10) einer Ausgabeschaltung (20) zum Ausgeben eines Datenwertes nach außerhalb der Einrichtung ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Halbleitereinrichtung ein statischer Direktzugriffsspeicher des taktsynchro nen Types ist zum externen Aufnehmen eines Signales und eines Datenwertes synchron mit einem Taktsignal (CLK), das wiederholt von außerhalb angelegt wird, und
daß das Prüfanweisungssignal (ZBI) auch als ein Einbrennmodusbestimmungs signal von einer Einbrennmodusbestimmungseinrichtung (24) zum Bestimmen, ob oder ob nicht ein Einbrennmodus bestimmt ist, benutzt wird.
daß die Halbleitereinrichtung ein statischer Direktzugriffsspeicher des taktsynchro nen Types ist zum externen Aufnehmen eines Signales und eines Datenwertes synchron mit einem Taktsignal (CLK), das wiederholt von außerhalb angelegt wird, und
daß das Prüfanweisungssignal (ZBI) auch als ein Einbrennmodusbestimmungs signal von einer Einbrennmodusbestimmungseinrichtung (24) zum Bestimmen, ob oder ob nicht ein Einbrennmodus bestimmt ist, benutzt wird.
6. Verfahren des Bestimmens einer internen Funktion einer Halbleiterein
richtung, bei der die interne Funktion entsprechend einem Potential einer spe
ziellen Anschlußfläche (22; 80) bestimmt wird, mit den Schritten:
Anlegen eines Prüfanweisungssignales (ZBI; BI; TE) an die Halbleitereinrich tung;
Messen eines an einem Stiftanschluß (4c; 4a, 4b; 65; 92), der elektrisch mit einer vorbestimmten internen Schaltung (50; 50, 54; 88) der Halbleitereinrich tung verbunden ist, erzeugten Leckstromes und
Bestimmen einer in der Halbleitereinrichtung gesetzten internen Funktion ent sprechend dem in dem Schritt des Messens gemessenen Leckstromwert, wobei die Halbleitereinrichtung eine Einrichtung (30; 30, 62) zum selektiven und elektrischen Verbinden des vorgeschriebenen Stiftanschlusses (4c; 4a, 4b; 65, 92) mit einem internen Referenzpotentialursprungsknoten entsprechend dem Potential der speziellen Anschlußfläche (22; 80), wenn das Prüfanweisungs signal (ZBI; BI; TE) angelegt wird, aufweist.
Anlegen eines Prüfanweisungssignales (ZBI; BI; TE) an die Halbleitereinrich tung;
Messen eines an einem Stiftanschluß (4c; 4a, 4b; 65; 92), der elektrisch mit einer vorbestimmten internen Schaltung (50; 50, 54; 88) der Halbleitereinrich tung verbunden ist, erzeugten Leckstromes und
Bestimmen einer in der Halbleitereinrichtung gesetzten internen Funktion ent sprechend dem in dem Schritt des Messens gemessenen Leckstromwert, wobei die Halbleitereinrichtung eine Einrichtung (30; 30, 62) zum selektiven und elektrischen Verbinden des vorgeschriebenen Stiftanschlusses (4c; 4a, 4b; 65, 92) mit einem internen Referenzpotentialursprungsknoten entsprechend dem Potential der speziellen Anschlußfläche (22; 80), wenn das Prüfanweisungs signal (ZBI; BI; TE) angelegt wird, aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-292695 | 1996-11-05 | ||
JP29269596A JP3728356B2 (ja) | 1996-11-05 | 1996-11-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19706534A1 true DE19706534A1 (de) | 1998-05-07 |
DE19706534B4 DE19706534B4 (de) | 2005-09-22 |
Family
ID=17785111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19706534A Expired - Fee Related DE19706534B4 (de) | 1996-11-05 | 1997-02-19 | Halbleitereinrichtung, bei der eine interne Funktion entsprechend einem Potential einer speziellen Anschlußfläche bestimmt wird, und Verfahren des Bestimmens einer internen Funktion einer Halbleitereinrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5764573A (de) |
JP (1) | JP3728356B2 (de) |
KR (1) | KR100235284B1 (de) |
CN (1) | CN1110095C (de) |
DE (1) | DE19706534B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113711065A (zh) * | 2019-04-23 | 2021-11-26 | 日立安斯泰莫株式会社 | 半导体集成电路装置和半导体集成电路装置的检查方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505574B1 (ko) * | 1997-12-30 | 2005-09-26 | 삼성전자주식회사 | 내부 선택 사양의 확인이 가능한 반도체 장치 |
KR100310418B1 (ko) * | 1999-01-18 | 2001-11-02 | 김영환 | 데이타 출력버퍼 |
KR100344838B1 (ko) * | 2000-07-24 | 2002-07-20 | 주식회사 하이닉스반도체 | 본딩 옵션 회로 |
KR100725092B1 (ko) * | 2000-12-07 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 장치의 칩 내부 신호선 감지장치 |
KR100402388B1 (ko) * | 2001-09-24 | 2003-10-17 | 삼성전자주식회사 | 칩선택 출력 시간이 단축된 반도체 메모리 장치 |
JP2003257199A (ja) * | 2001-12-28 | 2003-09-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP5841035B2 (ja) * | 2012-10-12 | 2016-01-06 | 日本電信電話株式会社 | ディジタル/アナログ変換器 |
CN109143022B (zh) * | 2018-04-24 | 2024-06-07 | 赛凯诺技术(深圳)有限公司 | 防护单片机芯片被倒插致损的方法和电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4344233A1 (de) * | 1993-03-23 | 1994-09-29 | Mitsubishi Electric Corp | Halbleitervorrichtung zum Gestatten einer einfachen externen Ermittlung der Verwendung einer redundanten Schaltung und Halbleiterspeichervorrichtung dafür |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02159583A (ja) * | 1988-12-13 | 1990-06-19 | Nec Corp | 半導体集積回路 |
JP3039053B2 (ja) * | 1991-11-19 | 2000-05-08 | 日本電気株式会社 | 半導体集積回路 |
JPH06267275A (ja) * | 1993-03-10 | 1994-09-22 | Fujitsu Ltd | センスアンプ制御回路及びセンスアンプ制御方法 |
-
1996
- 1996-11-05 JP JP29269596A patent/JP3728356B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-23 US US08/787,803 patent/US5764573A/en not_active Expired - Lifetime
- 1997-02-19 DE DE19706534A patent/DE19706534B4/de not_active Expired - Fee Related
- 1997-03-31 CN CN97109942A patent/CN1110095C/zh not_active Expired - Fee Related
- 1997-03-31 KR KR1019970011762A patent/KR100235284B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4344233A1 (de) * | 1993-03-23 | 1994-09-29 | Mitsubishi Electric Corp | Halbleitervorrichtung zum Gestatten einer einfachen externen Ermittlung der Verwendung einer redundanten Schaltung und Halbleiterspeichervorrichtung dafür |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113711065A (zh) * | 2019-04-23 | 2021-11-26 | 日立安斯泰莫株式会社 | 半导体集成电路装置和半导体集成电路装置的检查方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1181505A (zh) | 1998-05-13 |
JP3728356B2 (ja) | 2005-12-21 |
DE19706534B4 (de) | 2005-09-22 |
KR19980041695A (ko) | 1998-08-17 |
US5764573A (en) | 1998-06-09 |
CN1110095C (zh) | 2003-05-28 |
KR100235284B1 (ko) | 1999-12-15 |
JPH10132908A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3587223T2 (de) | Unabhängige Matrixtaktierung. | |
DE69320416T2 (de) | Halbleiter-Speichergerät mit Spannungstressprüfmodus | |
DE69904320T2 (de) | On-chip schaltung und verfahren zur speicherschaltungs-prüfung | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE69802663T2 (de) | Hochgeschwindigkeitsprüfsystem für speichereinrichtung | |
DE4126474C2 (de) | ||
DE102005032466B4 (de) | Halbleiterspeicherbauelement und Leseverfahren | |
DE19813706A1 (de) | Integrierte Halbleiter-Schaltungsvorrichtung | |
DE4334263B4 (de) | Generatorschaltung für eine negative Vorspannung für ein Halbleiterspeicherbauelement | |
DE3788586T2 (de) | Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung. | |
DE69116230T2 (de) | Halbleiterspeicher mit Fehlerbehandlungsschaltung | |
DE19639972B4 (de) | Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung | |
DE3942656C2 (de) | ||
DE102006004851B4 (de) | Integrierter Halbleiterspeicher mit Erzeugung von Spannungen | |
US6615391B2 (en) | Current controlled multi-state parallel test for semiconductor device | |
DE69421753T2 (de) | Halbleiter Speicheranordnung mit einem Prüfmodus zur Ausführung einer automatischen Auffrischungsfunktion | |
DE10347467B4 (de) | Frequenzmultiplizierer und zugehöriges Multiplizierverfahren sowie Datenausgabepuffer und Halbleiterbaustein | |
DE19706534B4 (de) | Halbleitereinrichtung, bei der eine interne Funktion entsprechend einem Potential einer speziellen Anschlußfläche bestimmt wird, und Verfahren des Bestimmens einer internen Funktion einer Halbleitereinrichtung | |
DE69532376T2 (de) | Schaltung und Verfahren zum Zugriff auf Speicherzellen einer Speicheranordnung | |
DE69119732T2 (de) | Dynamischer RAM | |
DE4205578A1 (de) | Halbleiterspeichereinrichtung mit adressuebergangsdetektor | |
DE102008008195A1 (de) | Halbleiterspeicherbauelement | |
DE69128978T2 (de) | Dynamische Speicheranordnung und ihre Prüfungsverfahren | |
DE10247434A1 (de) | Halbleiterspeichervorrichtung mit Datenbuspaaren für das Datenschreiben und das Datenlesen | |
DE68902317T2 (de) | Multiport-speicher. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |