DE19651566B4 - Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte - Google Patents
Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte Download PDFInfo
- Publication number
- DE19651566B4 DE19651566B4 DE19651566A DE19651566A DE19651566B4 DE 19651566 B4 DE19651566 B4 DE 19651566B4 DE 19651566 A DE19651566 A DE 19651566A DE 19651566 A DE19651566 A DE 19651566A DE 19651566 B4 DE19651566 B4 DE 19651566B4
- Authority
- DE
- Germany
- Prior art keywords
- chip
- substrate
- chips
- contact
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 239000000463 material Substances 0.000 claims abstract description 57
- 238000001465 metallisation Methods 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 238000011990 functional testing Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 238000005452 bending Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000013022 venting Methods 0.000 description 2
- 238000010792 warming Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000002552 dosage form Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003974 emollient agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Chip-Modul
mit einem Substrat und mindestens einem auf dem Substrat angeordneten
Chip, wobei der Chip über
auf seiner Vorderseite angeordnete Anschlussflächen auf Anschlussleitern des
mit einer Leiterbahnstruktur versehenen Substrats kontaktiert ist
und wobei der Chip (38) durch einen Materialabtrag auf seiner Rückseite
(39) eine gegenüber
seiner ursprünglichen
Dicke reduzierte Dicke aufweist, dadurch gekennzeichnet, dass der
Chip (38) zur Ausbildung einer ineinander greifenden Kontaktierung
mit auf den Anschlussflächen
ausgebildeten Kontakthöckern
(16, 17) in Ausnehmungen (19) des Substrats (12) hinein ragt, deren
Boden durch die Anschlussleiter (14, 15) der Leiterbahnstruktur
gebildet ist.
Description
- Die vorliegende Erfindung betrifft ein Chip-Modul mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip nach dem Oberbegriff des Anspruchs 1. Darüber hinaus betrifft die vorliegende Erfindung ein Verfahren zur Herstellung eines Chip-Moduls gemäß dem Oberbegriff des Anspruchs 6 und eine Chip-Karte gemäß Anspruch 5.
- Chip-Module mit einem auf einem Substrat angeordneten Chip werden grundsätzlich überall dort eingesetzt, wo es darauf ankommt, durch die gegenüber den Chipanschlußflächen wesentlich vergrößerten Anschlußleiter des Substrats eine erleichterte elektrische Kontaktierung des Chips zu ermöglichen. So werden derartige Chip-Module beispielsweise in Chipkarten eingesetzt und ermöglichen über die freiliegend auf der Kartenoberfläche angeordneten Anschlußleiter des Substrats eine "äußere Kontaktierung" des durch die Anordnung auf der Rückseite des Substrats im Innern der Chipkarte aufgenommenen Chips. Des weiteren werden derartige Chip-Module auch zum Aufbau sogenannter kontaktloser Chipkarten verwendet, bei denen die Anschlußleiter des Substrats zur erleichterten Kontaktierung mit einer im Innern des Kartenkörpers angeordneten Antennenspule dienen. Natürlich lassen sich derartige Chip-Module beispielsweise auch zum Aufbau einer sogenannten "Combi-Card" benutzen, bei der über das Substrat sowohl eine äußere Kontaktierung für einen kontaktbehafteten Zugriff auf den Kartenchip als auch eine innere Kontaktierung für einen kontaktlosen Zugriff auf den Chip über die Antennenspule ermöglicht wird.
- Durch die Kombination eines Chips mit dem Substrat zur Ausbildung des Chip-Moduls entsteht ein im Vergleich zur Dicke des Chips bzw. zur Dicke des Substrats relativ dicker Verbund, der in einem hinsichtlich seiner äußeren Abmessungen festgelegten Kartenkörper untergebracht werden muß. Um sich durch die Unterbringung eines Chip-Moduls in einem Kartenkörper hinsichtlich der Möglichkeiten weiterer Bauteilinstallationen im Kartenkörper möglichst wenig einzuschränken, erweist es sich daher als wesentlich, das Chip-Modul so dünn wie möglich auszuführen.
- Ein Nachteil der bekannten, relativ dick ausgeführten Chip-Module besteht darin, daß sie schon aufgrund ihrer relativ großen Dicke im Vergleich zum flexiblen Kartenkörper eine höhere Biegesteifigkeit aufweisen, so daß es bei einer im Alltagsbetrieb häufig auftretenden Biegebeanspruchung des Kartenkörpers, insbesondere bei Anordnung des Substrats in der Kartenoberfläche, wie es bei einer Kontaktkarte der Fall ist, zu hohen Beanspruchungen der Verbindung zwischen dem Chip-Modul und dem Kartenkörper bis hin zu einer Ablösung des Chip-Moduls vom Kartenkörper kommen kann.
- Aus der
DE 39 17 707 A1 und aus derEP 0 207 853 A1 sind Chip-Module bekannt, bei denen die Kontakthöcker eines Chips in Ausnehmungen einer Substrates in Eingriff gebracht werden, wobei dieEP 0 207 853 A1 ein Dünnen nicht erwähnt und dieDE 39 17 707 A1 lediglich eine Dünnen der Chips in Waferform lehrt. - Die JP 63-147352 A und die
US 5,155,068 lehren für die Herstellung eines Chip-Moduls das Dünnen eines auf einem Substrat montieren Chips, wobei dieUS 5,155,068 den Chip direkt auf die externen Anschlüsse eines Leiterrahmens montiert und wobei die JP 63-147352 A den Chip auf ein Substrat montiert, welches mit separat erzeugten Leiterbahnen versehen wurde. Zudem umgibt die JP 63-147352 A den gesamten Chip mit Dämmen für das Gießharz zum Verguss des Chips. - Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Chip-Modul vorzuschlagen, das sich durch eine insgesamt flache Ausbildung auszeichnet, und eine abscherfeste Verbindung zwischen Chip und Substrat ergibt.
- Diese Aufgabe wird durch ein Chip-Modul mit den Merkmalen des Anspruchs 1 gelöst, welches mit einem Verfahren herstellbar ist gemäß dem Anspruch 6.
- Bei dem erfindungsgemäßen Chip-Modul ist der Chip mit auf seiner Vorderseite angeordneten Anschlußflächen auf Kontaktflächen des Substrats kontaktiert und weist eine infolge eines Materialabtrags auf der Oberfläche seiner Rückseite gegenüber seiner ursprünglichen Dicke reduzierte Dicke auf.
- Bei dem erfindungsgemäßen Chip-Modul wird der Umstand genutzt, daß die elektrischen Schaltungsebenen im Siliciumkörper des Chips benachbart der Vorder- oder Kontaktseite des Chips, die mit den Anschlußflächen versehen ist, angeordnet sind, und der an die Oberfläche der Rückseite angrenzende Bereich des Silicium-Körpers frei von elektrischen Schaltungsebenen ist. Daher ist es ohne Beeinträchtigung der Funktion des Chips möglich, die Oberfläche des Chips von der Rückseite her bis zur Erreichung einer die einwandfreie Funktion des Chips gewährleistenden Mindestdicke des Chipkörpers abzutragen und den Chip hierdurch wesentlich dünner zu gestalten.
- Mit der Reduzierung der Dicke des Chips ist nicht nur eine entsprechende Reduzierung der Gesamtdicke des Chip-Moduls möglich, sondern auch eine Beeinflussung des Biegeverhaltens des Chip-Moduls. Durch die Reduzierung der Chipdicke wird der Chip in seinem Biegeverhalten an das Biegeverhalten des Substrats angepaßt, so daß ein insgesamt biegeweicheres, flexibleres Chip-Modul entsteht, das in seinem Biegeverhalten eher dem Biegeverhalten des Kartenkörpers entspricht.
- Bei dem erfindungsgemäßen Chip-Modul ragt der Chip zur Ausbildung einer ineinander greifenden Kontaktierung mit auf den Anschlußflächen ausgebildeten Kontakthöckern in Ausnehmungen des Substrats hinein, deren Boden durch die Leiterbahnstruktur gebildet ist. Aufgrund der in die Ausnehmungen des Substrats eingreifenden Anordnung der Kontakthöcker wird eine besonders abscherfeste Verbindung zwischen dem Chip und dem Substrat erreicht. Darüber hinaus ergibt sich aufgrund dieser "Versenkung" der Kontakthöcker in das Substrat schon durch die Konfiguration des Chip-Moduls eine besonders flache Ausbildung des Chip-Moduls.
- Die Kontakthöcker können aus einem beliebigen elektrisch leitenden Material gebildet sein, wie beispielsweise ein elektrisch leitender Kleber oder eine Kontaktmetallisierung aus einem Lotmaterial oder ähnlichem.
- Besonders vorteilhaft ist es, wenn die Kontakthöcker des Chips in ein elektrisch leitendes Verbindungsmaterial eingebettet sind, das in den Ausnehmungen des Substrats angeordnet ist. Durch dieses Einbetten der Kontakthöcker in das Verbindungsmaterial ist es auch leicht möglich, gegebenenfalls vorhandene Toleranzen in der Differenz zwischen der Höhe der Kontakthöcker und der Tiefe der Ausnehmungen durch das Verbindungsmaterial auszugleichen und unter Aufrechterhaltung einer sicheren, elektrisch leitfähigen Verbindung zwischen den Kontakthöckern des Chips und den Anschlußleitern des Substrats eine flachestmögliche Gesamtanordnung aus Chip und Substrat zu schaffen, bei der die Oberfläche des Chips und die Oberfläche des Substrats unmittelbar benachbart, also ohne Spaltausbildung, aneinanderliegen können. Somit kann bei der Herstellung des erfindungsgemäßen Chip-Moduls auch auf die von der "Underfiller-Technologie" her bekannte Applikation eines Underfillers verzichtet werden. Auch auf die die Abscherfestigkeit des Chip-Moduls erhöhende, mechanisch stabilisierende Wirkung des Underfillers kann verzichtet werden, da durch die "Einbettung" der Kontakthöcker und die damit verbundene, zumindest in Teilbereichen der Kontaktmetallisierungen allseitige Umhüllung der Kontakthöcker durch das Verbindungsmaterial eine besonders feste, mechanisch belastbare Verbindung geschaffen wird.
- Die vorstehend erörterte Art der ineinander greifenden Kontaktierung zwischen einem Chip und einem Substrat weist auch unabhängig davon, ob es sich bei dem kontaktierten Chip um einen durch Materialabtrag in der Dicke reduzierten Chip oder um einen konventionellen Chip handelt, erhebliche Vorteile auf. Insbesondere, wenn es darum geht, ein mechanisch stabiles Chip-Modul auszubilden.
- Zur weiteren Erhöhung der mechanischen Stabilität der bei dem Chip-Modul zwischen dem Chip und dem Substrat geschaffenen Verbindung kann auf der Chip-Oberfläche zusätzlich zu den elektrisch leitend mit der Chipstruktur verbundenen Kontakthöckern mindestens ein weiterer von der Chipstruktur elektrisch unabhängiger Vorsprung vorgesehen sein, der in eine Befestigungsausnehmung des Substrats eingreift. Durch dieser Vorsprung, der identisch mit den die elektrischen Anschlüsse bildenden Kontakthöckern ausgebildet und hergestellt sein kann, wird ein "Kontaktdummy" geschaffen, der lediglich eine mechanisch stabilisierende Funktion hat.
- Falls erwünscht, kann noch eine weitere mechanische Stabilisierung oder eine abdichtende Versiegelung über einen peripheren oder flächigen Kleberauftrag vorgesehen sein.
- Die erfindungsgemäße Verwendung des Chip-Moduls ergibt sich bei dessen Verwendung in einer Chipkarte.
- Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Chip-Moduls der vorstehend erläuterten Art erfolgt zunächst die Ausbildung einer, quasi ein Zwischenprodukt bei der Herstellung des endgültigen Chip-Moduls darstellenden Handhabungseinheit aus mindestens einem Chip und einem Substrat durch Kontaktierung des bzw. der Chips auf dem mit einer Leiterbahnstruktur versehenen Substrat, derart, daß der Chip bzw. die Chips mit seinen bzw. ihren Anschlußflächen auf Kontaktflächen des Substrats kontaktiert wird bzw. werden, und anschließend eine Bearbeitung des Chips bzw. der Chips durch ein Materialabtragsverfahren auf seiner bzw. ihrer Rückseite erfolgt, wobei das Substrat zur Handhabung und Stabilisierung des bzw. der Chips während des Bearbeitungsverfahrens dient.
- Vor der Kontaktierung der Anschlußflächen kann eine selektive Reinigung der zu kontaktierenden Anschlußflächen des Chips und/oder der Kontaktflächen des Substrats bzw. der gegebenenfalls jeweils darauf aufgebrachten Kontakthöcker oder Verbindungsmaterialoberfächen erfolgen.
- Bei Durchführung des erfindungsgemäßen Verfahrens kommt dem Substrat also neben seiner ursprünglichen bestimmungsgemäßen Funktion zur Vergrößerung der Anschlußflächen für eine nachfolgende Kontaktierung die Funktion einer Aufnahmeeinrichtung zur Aufnahme des Chips während der Bearbeitung zu. Erst durch diese Funktion wird eine leichte Handhabung der Chips während der Bearbeitung der auf dem Substrat vereinzelt, also bereits aus einem Wafer-Verbund herausgelösten Chips möglich.
- Gemäß einer vorteilhaften Variante des erfindungsgemäßen Verfahrens wird zur Ausbildung der Handhabungseinheit eine Vielzahl von Chips auf ein kontinuierlich ausgebildetes Substratband kontaktiert und die Separierung des Substratbands zur Ausbildung vereinzelter Chip-Module erfolgt nach der Bearbeitung der einzelnen Chips. Hierdurch wird eine kontinuierliche Bestückung des Substratbands mit Chips sowie eine nachfolgende, kontinuierliche Bearbeitung der einzelnen Chips zur Ausbildung der in ihrer Dicke reduzierten Chip-Module möglich, so daß auch die in ihrer Dicke reduzierten Chip-Module in einer besonders wirtschaftlichen Art und Weise herstellbar sind.
- Bei Durchführung der vorgenannten Verfahrensvariante kann die Bearbeitung mehrerer Chips gleichzeitig erfolgen. Zur Bearbeitung der Chips kann ein Werkzeug verwendet werden, das die gleichzeitige Bearbeitung mehrerer Chips ermöglicht, oder es kann auch eine gleichzeitige Bearbeitung der Chips mit verschiedenen Werkzeugen erfolgen.
- Als besonders vorteilhaft zur Ausbildung der Handhabungseinheit erweist es sich, die Kontaktierung des bzw. der Chips auf dem Substrat derart durchzuführen, daß auf den Anschlußflächen des bzw. der Chips angeordnete Kontakthöcker in ein Verbindungsmaterial eingesetzt werden, das in Ausnehmungen des Substrats angeordnet ist. Hierdurch kann eine Verbindung realisiert werden, die auch höchsten Scherbeanspruchungen standhält, wie sie beispielsweise bei einer Schleifbearbeitung der Rückseite des Chips entstehen, da die durch die Einbettung der Kontakthöcker in das Verbindungsmaterial hergestellte Verbindung noch zusätzlich durch den Eingriff der Kontakthöcker in die Ausnehmungen des Substrats gesichert wird.
- Die Bearbeitung des bzw. der Chips kann durch einen Schleif- oder Läppvorgang erfolgen. Eine weitere Möglichkeit der Bearbeitung des Chips zur Erzielung eines Chip-Moduls mit reduzierter Dicke besteht in der Durchführung eines chemischen Ätzvorgangs auf der Rückseite des Chips.
- Das zur Herstellung der Verbindung benötigte Verbindungsmaterial kann nach Art und Darreichungsform unterschiedlich beschaffen sein. So kann das Verbindungsmaterial vor dem Einsetzen der Kontakthöcker in die Ausnehmungen durch flächigen Auftrag auf die Oberfläche der Isolationsschicht und anschließendes Abziehen der Oberfläche in die Ausnehmungen eingebracht werden.
- Auch besteht die Möglichkeit, das Verbindungsmaterial vor oder nach dem Einsetzen der Kontakthöcker in die Ausnehmungen in einem Dosierverfahren in flüssigem Zustand in die Ausnehmungen einzubringen.
- Eine weitere Möglichkeit der Applikation des Verbindungsmaterials besteht darin, vor dem Einsetzen der Kontakthöcker das Verbindungsmaterial in stückiger Form, etwa als Blei/Zinn-Lotkugeln, in die Ausnehmungen einzubringen.
- Auch kann das zur Herstellung des Chip-Moduls verwendete Substrat bereits soweit vorbereitet sein, daß die Kontakthöcker in Ausnehmungen eingesetzt werden, die im Bereich der Anschlußleiter bereits mit einem Verbindungsmaterialauftrag versehen sind. Hierdurch ist es möglich, das erfindungsgemäße Verfahren zur Herstellung eines Chip-Moduls auch ausgehend von bereits vom Substrathersteller entsprechend präparierten Substraten durchzuführen, wodurch eine besonders kostengünstige Durchführung des Verfahrens möglich wird.
- Wenn die Verbindung zwischen dem Verbindungsmaterial und den Kontakthöckern bzw. dem Verbindungsmaterial und den Anschlußleitern unter Einwirkung von Druck und Temperatur erfolgt, ist sichergestellt, daß eine Verbindung zwischen dem Chip und dem Substrat geschaffen wird, bei dem die benachbarten Oberflächen von Chip und Substrat aneinander anliegen, wodurch sich bei entsprechender Bemessung der Verbindungs materialmenge eine zumindest teilweise Einbettung der Kontakthöcker das Verbindungsmaterial auch bei einem Verbindungsmaterial mit hoher Grenzflächenspannung ergibt.
- Die Verbindung zwischen dem Verbindungsmaterial und den Kontakthöckern kann entsprechend dem an sich bekannten "Flip-Chip"-Verfahren erfolgen, bei dem der Chip mit seinen Kontakthöckern unter Temperatureinwirkung gegen das Verbindungsmaterial gedrückt wird. Hierbei erfolgt demnach die zur Herstellung der Verbindung notwendige Erwärmung des Verbindungsmaterials während des Plazierens.
- Die Verbindung kann aber auch so erfolgen, daß erst nach erfolgter Plazierung eine Erwärmung des Verbindungsmaterials und eine Herstellung der Verbindung im sogenannten "Reflow-Verfahren" erfolgt.
- Unabhängig vom Zeitpunkt der Wärmeeinbringung in das Verbindungsmaterial erweist es sich als besonders vorteilhaft, wenn die Einbringung der Wärme in das Verbindungsmaterial über die Anschlußleiter des Substrats erfolgt. Auf diese Art und Weise bleibt bei Herstellung der Verbindung der Chip im wesentlichen frei von thermischen Belastungen.
- Weiterhin ist es vorteilhaft, wenn nach der Bearbeitung des Chips eine Funktionsprüfung des Chips erfolgt. Hierbei bilden die Anschlußleiter des Substrats die Prüfkontakte. Die Durchführung dieser elektrischen Prüfung, in der Regel eine Durchgangsprüfung, ermöglicht die Detektierung eines möglicherweise infolge der Bearbeitung des Chips oder der Verbindungsherstellung zwischen Chip und Substrat in der Funktion beeinträchtigten Chip-Moduls.
- Nachfolgend wird das erfindungsgemäße Chip-Modul anhand eines Ausführungsbeispiels sowie eines Verfahrens zu dessen Herstellung unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
-
1 ein Chip-Modul in perspektivischer Darstellung mit einem Chip und einem darauf angeordneten Substrat; -
2 eine Seitenansicht des in1 dargestellten Chip-Moduls in vergrößerter Darstellung; -
3 das in2 dargestellte Chip-Modul in einer vergrößerten Teildarstellung; -
4 eine in der Darstellung3 entsprechende Darstellung unmittelbar vor der Verbindung des Chips mit dem Substrat zur Ausbildung des Chip-Moduls; -
5 eine Vorrichtung zur kontinuierlichen Herstellung des in1 dargestellten Chip-Moduls in einer Schemadarstellung; -
6 ein Substratband mit einzelnen Substraten in einer Abschnittsdarstellung. -
1 zeigt ein Chip-Modul10 mit einem Chip11 und einem darauf kontaktierten Substrat12 . Das Substrat12 weist auf der dem Chip11 abgewandten Oberseite einer hier als Trägerschicht13 ausgebildeten Isolationsschicht Anschlußleiter14 ,15 auf, die bei dem hier dargestellten Beispiel in zweifacher Anzahl und sich im wesentlichen längs über die Trägerschicht13 erstreckend auf dieser angeordnet sind. - Der Chip
11 weist bei dem in1 dargestellten Ausführungsbeispiel zwei in der Fachliteratur unter dem Begriff "Bump" bekannte erhöhte Kontaktmetallisierungen16 ,17 auf, die eine in1 nicht näher dargestellte Passivierungsschicht18 (3 ) des Chips11 durchdringen und aus dieser hervorragen. - Obwohl
1 einen lediglich mit zwei Kontaktmetallisierungen16 ,17 versehenen Chip11 zeigt, wie er beispielsweise in eine hier nicht näher dargestellte Chipkarte eingesetzt wird, wird betont, daß die nachfolgenden Ausführungen ebenso Chips mit einer hiervon abweichenden Anzahl von Kontaktmetallisierungen, insbesondere solche mit einer Vielzahl von Kontaktmetallisierungen, betreffen, wobei in solchen Fällen auch das mit einem derartigen Chip zu verbindende Substrat in entsprechender Weise mit einer größeren Anzahl von Anschlußleitern ausgeführt ist. Die in1 dargestellte Ausführung wurde aufgrund der damit verbundenen besonders übersichtlichen Darstellungsmöglichkeit gewählt. - Bei dem in
1 dargestellten Chip-Modul10 weist der auf das Substrat12 kontaktierte Chip11 eine reguläre Dicke D auf, die im wesentlichen der Dicke eines hier nicht näher dargestellten Wafers entspricht, aus der der Chip11 durch Herauslösung aus dem Waferverbund entstanden ist. Die in1 dargestellte Konfiguration des Chip-Moduls10 bildet, wie nachfolgend noch näher erläutert wird, eine Handhabungseinheit als Ausgangsbasis zur Herstellung eines, hier in2 beispielhaft dargestellten Chip-Moduls37 mit dem in seiner Dicke reduzierten Chip38 . Gegenüber dem in der1 dargestellten Chip11 weist, wie durch die schraffierte Teilfläche in2 angedeutet werden soll, der Chip38 nach einer materialabtragenden Bearbeitung einer den Kontaktmetallisierungen16 ,17 gegenüberliegenden, nachfolgend als Rückseite39 bezeichneten Oberfläche eine um Δ d reduzierte Dicke auf, so daß die Dicke d des Chips38 wesentlich geringer ist als die Dicke D des Chips11 (1 ). - Bei einem Vergleich der
2 mit der3 , die das Chip-Modul10 in einer vergrößerten Teilansicht zeigt, wird deutlich, daß durch die in2 dargestellte Dickenreduzierung Δ d gegenüber dem Chip-Modul10 mit der Gesamtdicke H ein Chip-Modul37 mit einer wesentlich geringeren Gesamtdicke h möglich wird. - Die
3 und4 verdeutlichen am Beispiel einer Verbindungsstelle die Art und Weise der Ausführung der Verbindung der Kontaktmetallisierung17 mit dem Anschlußleiter15 des Substrats12 zur Herstellung des Chip-Moduls10 . Deutlich zu erkennen ist, wie die Kontaktmetallisierung17 ausgehend von einer Überdeckungslage mit der zugeordneten Ausnehmung19 in die in der Trägerschicht13 im Bereich der Kontaktmetallisierung17 ausgebildete Ausnehmung19 eingreift. Die Ausnehmung19 in der Trägerschicht13 reicht bis zu dem auf der Rückseite der dem Chip11 zugewandten Trägerschicht13 angeordneten Anschlußleiter15 und gibt diesen im Bereich eines gegenüberliegend einer Außenkontaktseite20 angeordneten rückwärtigen Chipkontaktbereichs21 frei. - In der Ausnehmung
19 befindet sich ein Verbindungsmaterial22 , das sowohl zur Herstellung einer elektrisch leitfähigen Verbindung zwischen der Kontaktmetallisierung17 und dem Chipkontaktbereich21 des Anschlußleiters15 als auch zur Herstellung einer mechanisch sicheren Verbindung zwischen dem Chip11 und dem Substrat12 dient. - Bei dem in den
3 und4 dargestellten Verbindungsmaterial22 handelt es sich um einen auf den Chipkontaktbereich21 des Anschlußleiters15 aufgebrachten Lotauftrag in fester Form. Die für den Lotauftrag gewählte Lotzusammensetzung ist dabei auf die für die Kontaktmetallisierung17 verwendete Legierung bzw. Materialzusammensetzung abgestimmt. Im Falle der Verwendung von Gold für die Kontaktmetallisierung17 bietet sich als Verbindungsmaterial ein Blei/Zinn-Lot an. Statt des Lotauftrags kann beispielsweise auch ein elektrisch leitender Kleber auf Epoxidharzbasis oder auch ein thermoplastischer Kleber Verwendung finden. - In jedem Fall wird unabhängig von der Beschaffenheit des Verbindungsmaterials die in
3 dargestellte Verbindung zwischen der Kontaktmetallisierung17 und dem Chip-Kontaktbereich21 des Anschlußleiters15 durch Einführen (Pfeil48 in4 ) der Kontaktmetallisierung17 ausgehend von einer Anordnung des Chips11 oberhalb des Substrats12 (4 ) in die Ausnehmung19 unter Verdrängung des Verbindungsmaterials22 ausgeführt. Um bei einer derart hergestellten Verbindung eine wiederholgenaue, gleichbleibende und möglichst geringe Gesamthöhe H des aus dem Chip11 und dem Substrat12 gebildeten Chip-Moduls10 sicherzustellen, ist es ausreichend, die Kontaktmetallisierung17 bis zur Anlage der Passivierungsschicht18 des Chips11 an der dem Chip11 zugewandten Oberfläche der Trägerschicht13 in die Ausnehmung19 einzuführen. Um die über das Verbindungsmaterial22 erfolgende, in1 am Beispiel der Kontaktmetallisierung17 dargestellte mechanische Verbindung zwischen dem Chip11 und dem Substrat12 noch weiter zu verbessern, ist es möglich, wie in1 angedeutet, neben den Kontaktmetallisierungen16 ,17 , die zur elektrischen Kontaktierung des Substrats12 dienen, weitere Metallisierungsvorsprünge35 ,36 vorzusehen, die entsprechend den Kontaktmetallisierungen16 ,17 ausgebildet sind und in hier nicht näher dargestellte, in der Ausbildung den Ausnehmungen19 entsprechende Befestigungsausnehmungen eingesetzt sind. Auch hier findet in identischer Weise, wie bei den Kontaktmetallisierungen16 ,17 , eine Verbindung der Metallisierungsvorsprünge35 ,36 mit den Anschlußleitern14 ,15 statt, wobei diese Verbindung jedoch lediglich der mechanischen Sicherung des Chips auf dem Substrat dient und keine elektrische Kontaktfunktion hat. Zur Unterstützung der Haftung des Chips11 auf dem Substrat12 kann noch eine flächige oder periphere Verklebung des Chips11 auf dem Substrat12 vorgesehen werden. - Wie aus
3 deutlich hervorgeht, bildet sich auch bei nur teilweiser Versenkung der Kontaktmetallisierung17 in das Verbindungsmaterial22 eine alle freiliegenden Seiten der hier vereinfacht als Quader dargestellten Kontaktmetallisierung17 betreffende Benetzung aus. Hieraus resultieren entsprechend geringe elektrische Widerstände im Kontaktbereich der Kontaktmetallisierung17 und des Verbindungsmaterials22 sowie eine gute mechanische Haftung. - Um insbesondere bei starker Füllung der Ausnehmung
19 mit Verbindungsmaterial22 die Ausbildung von Druckpolstern infolge von Kompressionseffekten in der Ausnehmung19 zu verhindern, kann die Trägerschicht13 des Substrats12 auf ihrer dem Chip zugewandten Oberseite mit einem von der Ausnehmung19 nach außen führenden rillenförmigen Entlüftungskanal23 oder anderen geeigneten Einrichtungen versehen sein. - Neben der in
1 dargestellten, als Trägerschicht13 ausgebildeten Isolationsschicht kann auf den Anschlußleitern noch eine diese zumindest bis auf Kontaktausnehmungen abdeckende, weitere Isolationsschicht angeordnet sein. Darüber hinaus kann das Chip-Modul10 auch mit einer auf dem Substrat angeordneten Spule zur Ausbildung eines Transponders versehen sein. - Die zum Versenken der Kontaktmetallisierung
17 in das Verbindungsmaterial22 notwendige Erweichung des Verbindungsmaterials bzw. das Aufschmelzen des Verbindungsmaterials kann gleichzeitig mit Aufbringen des zum Verdrängen des Verbindungsmaterials notwendigen Drucks erfolgen, wie beispielsweise in5 dargestellt.5 zeigt eine Chip-Modul-Herstellungseinrichtung24 mit zwei in einer stationären Einrichtung zusammengefaßten Komponenten, nämlich einer Chipplaziereinrichtung25 und einer Heizeinrichtung26 . Wie5 zeigt, wird der Chip11 von oben mit seinen nach unten gerichteten Kontaktmetallisierungen16 ,17 gegen das hier in einem Substratband27 angeordnete Substrat12 verfahren. Dabei werden die Kontaktmetallisierungen16 ,17 zur Anlage an das in den Ausnehmungen19 auf dem Chipkontaktbereich21 (3 ) der Anschlußleiter14 ,15 angeordnete Verbindungsmaterial22 gebracht. Während der Kontaktierung der Kontaktmetallisierungen16 ,17 mit dem Verbindungsmaterial22 kann über die von unterhalb des Substratbands27 gegen das betreffende Substrat12 bewegte Heizeinrichtung26 eine Kontaktbeheizung der Anschlußleiter14 ,15 erfolgen. Unter dem Druck der Chipplaziereinrichtung25 dringen dann die Kontaktmetallisierungen16 ,17 in das unter der Temperatureinwirkung erweichende Verbindungsmaterial22 ein. - Alternativ zu der vorstehend beschriebenen Erwärmung des Verbindungsmaterials
22 während der Plazierung des Chips11 , ist es auch möglich, das Verbindungsmaterial22 nachfolgend der Plazierung der Chips11 in einem Reflow-Verfahren aufzuschmelzen und hierdurch die für die Verbindung des Verbindungsmaterials22 mit den Kontaktmetallisierungen16 ,17 notwendige Benetzung der Kontaktmetallisierungen zu bewirken. Je nach Beschaffenheit des Verbindungsmaterials kann es dabei notwendig sein, durch eine zusätzliche, der Chipplaziereinrichtung25 nachgeordnete Druckeinrichtung durch Druck auf die Kontaktmetallisierungen16 ,17 den Grenzflächenwiderstand des Verbindungsmaterials22 zu überwinden, um ein Versenken der Kontaktmetallisierungen16 ,17 im Verbindungsmaterial22 zur Erzielung der beschriebenen Einbettung der Kontaktmetallisierungen16 ,17 im Verbindungsmaterial22 zu ermöglichen. -
6 zeigt das im Zusammenhang mit der in5 dargestellten Chip-Modul-Herstellungseinrichtung24 bereits erwähnte Substratband27 in einer Draufsicht. Wie die Draufsicht verdeutlicht, weist das Substratband27 eine Vielzahl kontinuierlich aufeinanderfolgend ausgebildeter Substrate12 auf, die über ihre substratübergreifend ausgebildeten Anschlußleiter14 ,15 miteinander verbunden sind. Zur Separierung eines einzelnen Substrats11 , wie es in1 dargestellt ist, aus dem Substratband27 ist lediglich ein Stanzvorgang längs der strichpunktiert in5 eingezeichneten Stanzlinien47 notwendig. Durch den Stanzvorgang werden Verbindungsbereiche29 ,30 der Anschlußleiter14 ,15 sowie mit einer Perforation31 versehene, als Traktionsränder ausgebildete Außenränder32 ,33 des Substratbands27 abgetrennt. Eine derartige Ausbildung des Substratbands27 ermöglicht eine kontinuierliche Fertigung von Chip-Modulen10 , wobei, wie in5 dargestellt, das Substratband27 mit den darin vorgesehenen Substraten12 in Vorschubrichtung34 an der Chipplaziereinrichtung25 getaktet vorbeigeführt wird. - Die in der Chip-Modul-Herstellungseinrichtung
24 hergestellten Chip-Module10 bilden jeweils ein Zwischenprodukt bzw. eine Handhabungseinheit zur nachfolgenden Bearbeitung der Chips11 mit dem Ziel, Chip-Module37 mit im Vergleich zu den Chips11 dünneren Chips38 herzustellen. Durch den durch das Substratband gebildeten Verbund bilden die Chip-Module10 in ihrer Gesamtheit einen entsprechenden Handhabungsverbund. Vor der vorstehend erläuterten Separierung der Chip-Module10 aus dem Substratband27 erfolgt, wie in5 am Beispiel eines kontinuierlichen Herstellungsvorgangs dargestellt, eine materialabtragende Bearbeitung der Chips11 der Chip-Module10 , nach deren Herstellung in der Chip-Modul-Herstellungseinrichtung24 . Hierzu werden die Chip-Module10 einer Bearbeitungseinrichtung40 zugeführt, in der ein Abtrag des Chipkörpermaterials von der Rückseite39 des Chips11 erfolgt, wie in2 schematisch dargestellt. Bei dem in5 beispielhaft dargestellten Bearbeitungsverfahren wird als Bearbeitungseinrichtung eine Bandschleifeinrichtung40 verwendet, die ein auf einen Geräteträger41 über Rollen42 kontinuierlich umlaufendes, endloses Schleifband43 aufweist. Der Geräteträger41 ist mit einer hier nicht näher dargestellten Zustelleinrichtung versehen, die eine Auf- und Ab-Bewegung des Geräteträgers41 in Richtung des Doppelpfeils44 ermöglicht. Durch eine Überlagerung der umlaufenden Bewegung des Schleifbands43 mit einer auf die Rückseite39 des Chips11 gerichteten Zustellbewegung ist es möglich, den Chip11 kontinuierlich in seiner Dicke zu reduzieren, bis sich ein Chip38 mit einer gegenüber dem ursprünglichen Chip11 reduzierten Dicke d einstellt (2 ). Die mittels dieser Bearbeitung erreichbare Dicke d ist begrenzt durch die in2 mit strichpunktiertem Linienverlauf angedeuteten Grenzschicht45 , die einen zwischen der Passivierungsschicht18 und der Grenzschicht45 liegenden Schaltungsbereich46 des Chips begrenzt. Bis zum Erreichen der Grenzschicht45 ist eine Bearbeitung des Chips von dessen Rückseite39 her möglich, ohne durch ein Eindringen in den Schaltungsbereich46 die Funktion des Chips zu beeinträchtigen. - Ergebnis der in
5 dargestellten Bearbeitung des Chips11 mit der Bandschleifeinrichtung40 ist das in2 dargestellte Chip-Modul37 , das gegenüber dem Ausgangs-Chip-Modul10 eine wesentlich verringerte Gesamthöhe h aufweist. Die kontinuierlich nach dem in5 dargestellten Verfahren hergestellten, in ihrer Dicke reduzierten Chip-Module37 können dann wie vorstehend unter Bezugnahme auf die6 beschrieben, aus dem Verbund des Substratbands27 separiert werden. -
- 10
- Chip-Modul bzw. Handhabungseinheit derselben
- 11
- Chip
- 12
- Substrat
- 13
- Trägerschicht
- 14, 15
- Anschlussleiter am Substrat
- 16, 17
- Kontakthöckern bzw. Kontaktmetallisierungen am Chip
- 18
- Passivierungsschicht
- 19
- Ausnehmungen in der Trägerschicht
- 20
- Aussenkontaktseite
- 21
- Chipkontaktbereich
- 22
- Verbindungsmaterial
- 23
- rillenförmiger Entlüftungskanal
- 24
- Chip-Modul-Herstellungseinrichtung
- 25
- Chip-Platziereinrichtung
- 26
- Heizeinrichtung
- 27
- Substratband
- 29, 30
- Verbindungsbereiche
des Substratbandes
27 - 31
- Perforation
des Substratband
27 - 32, 33
- als
Traktionsränder
ausgebildete Aussenränder
des Substratbandes
27 - 34
- Vorschubrichtung
des Substratbandes
27 - 35, 36
- weitere Metallisierungsvorsprünge, von der Kontaktmetallisierung unabhängig
- 37
- Chip-Modul mit in seiner Dicke reduziertem Chip
- 38
- in seiner Dicke reduzierter Chip
- 39
- Rückseite des in seiner Dicke reduzierten Chips
- 40
- Bearbeitungseinrichtung bzw. Bandschleifeinrichtung
- 41
- Geräteträger
- 42
- Rollen
- 43
- endloses Schleifband
- 44
- Richtung der Bewegung des Geräteträgers
- 45
- Grenzschicht der Bearbeitung von der Rückseite des Chips
- 46
- Schaltungsbereich des Chips
- 47
- Stanzlinien
Claims (13)
- Chip-Modul mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip, wobei der Chip über auf seiner Vorderseite angeordnete Anschlussflächen auf Anschlussleitern des mit einer Leiterbahnstruktur versehenen Substrats kontaktiert ist und wobei der Chip (
38 ) durch einen Materialabtrag auf seiner Rückseite (39 ) eine gegenüber seiner ursprünglichen Dicke reduzierte Dicke aufweist, dadurch gekennzeichnet, dass der Chip (38 ) zur Ausbildung einer ineinander greifenden Kontaktierung mit auf den Anschlussflächen ausgebildeten Kontakthöckern (16 ,17 ) in Ausnehmungen (19 ) des Substrats (12 ) hinein ragt, deren Boden durch die Anschlussleiter (14 ,15 ) der Leiterbahnstruktur gebildet ist. - Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Kontakthöcker (
16 ,17 ) des Chips (38 ) in einem elektrisch leitenden Verbindungsmaterial (22 ) eingebettet sind, das in den Ausnehmungen (19 ) des Substrats (12 ) angeordnet ist. - Chip-Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf der Vorderseite des Chips (
38 ) neben den elektrisch leitend mit der Leiterbahnstruktur verbundenen, in die Ausnehmungen (19 ) eingreifenden Kontakthöckern (16 ,17 ) mindestens ein weiterer elektrisch von der Kontaktmetallisierung unabhängiger Vorsprung (35 ,36 ) vorgesehen ist, der in eine Befestigungsausnehmung des Substrats (12 ) eingreift. - Chip-Modul nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Chip (
38 ) peripher oder flächig mit dem Substrat (12 ) verklebt ist. - Chip-Karte mit einem Chip-Modul nach einem oder mehreren der vorangehenden Ansprüche.
- Verfahren zur Herstellung eines Chip-Moduls mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip mit den Verfahrensschritten: – Ausbildung einer Handhabungseinheit (
10 ) aus mindestens einem Chip (11 ) und einem Substrat (12 ,27 ) durch Kontaktierung des bzw. der Chips auf dem mit einer Leiterbahnstruktur versehenen Substrat, derart, dass der Chip bzw. die Chips mit seinen bzw. ihren Anschlussflächen auf Anschlussleitern (14 ,15 ) des Substrats kontaktiert wird bzw. werden, und – Bearbeitung des Chips (11 ) bzw. der Chips durch ein Materialabtragsverfahren auf seiner bzw. ihrer Rückseite (39 ), wobei das Substrat (12 ) zur Handhabung und Stabilisierung des bzw. der Chips (11 ) während der Bearbeitung dient, dadurch gekennzeichnet, dass der Chip (11 ) zur Ausbildung einer ineinander greifenden Kontaktierung mit auf den Anschlussflächen ausgebildeten Kontakthöckern (16 ,17 ) in Ausnehmungen (19 ) des Substrats (12 ,27 ) hinein ragend ausgebildet wird, deren Boden durch die Anschlussleiter (14 ,15 ) der Leiterbahnstruktur gebildet wird. - Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zur Ausbildung der Handhabungseinheit (
10 ) eine Vielzahl von Chips (11 ) auf ein kontinuierlich ausgebildetes Substratband (27 ) kontaktiert wird, und zur Ausbildung einzelner Chip-Module (37 ) die Separierung des Substratbands (27 ) nach erfolgter Bearbeitung der Chips (11 ) erfolgt. - Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Bearbeitung mehrerer Chips (
11 ) gleichzeitig erfolgt. - Verfahren nach einem oder mehreren der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die Bearbeitung mehrerer Chips (
11 ) mit einem gemeinsamen Werkzeug erfolgt. - Verfahren nach einem oder mehreren der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass zur Ausbildung der Handhabungseinheit (
10 ) die Kontaktierung des bzw. der Chips (11 ) auf dem Substrat (12 ,27 ) derart erfolgt, dass auf den Anschlussflächen des bzw. der Chips (11 ) angeordnete Kontakthöcker (16 ,17 ) in ein Verbindungsmaterial (22 ) eingesetzt werden, das in den Ausnehmungen (19 ) des Substrats (12 ,27 ) angeordnet ist. - Verfahren nach einem oder mehreren der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Bearbeitung des bzw. der Chips (
11 ) durch einen Schleif- oder Läppvorgang erfolgt. - Verfahren nach einem oder mehreren der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Bearbeitung des bzw. der Chips (
11 ) durch einen Ätzvorgang erfolgt. - Verfahren nach einem oder mehreren der Ansprüche 6 bis 12, dadurch gekennzeichnet, dass nach der Bearbeitung des Chips eine Funktionsprüfung des Chips (
38 ) erfolgt.
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19651566A DE19651566B4 (de) | 1996-12-11 | 1996-12-11 | Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte |
KR1019997005201A KR100340473B1 (ko) | 1996-12-11 | 1997-12-11 | 칩 모듈 및 그 제조방법 |
CNB971805954A CN1155086C (zh) | 1996-12-11 | 1997-12-11 | 芯片组件及其生产方法 |
JP52609198A JP4340720B2 (ja) | 1996-12-11 | 1997-12-11 | チップモジュール及びその生産方法 |
EP97951116A EP0944922B1 (de) | 1996-12-11 | 1997-12-11 | Verfahren zur Herstellung eines Chip-Moduls |
CA002274785A CA2274785C (en) | 1996-12-11 | 1997-12-11 | A chip module and process for the production thereof |
DE59711861T DE59711861D1 (de) | 1996-12-11 | 1997-12-11 | Verfahren zur Herstellung eines Chip-Moduls |
AU54775/98A AU739164B2 (en) | 1996-12-11 | 1997-12-11 | A chip module and process for the production thereof |
AT97951116T ATE274238T1 (de) | 1996-12-11 | 1997-12-11 | Verfahren zur herstellung eines chip-moduls |
US09/319,393 US6288443B1 (en) | 1996-12-11 | 1997-12-11 | Chip module and manufacture of same |
PCT/DE1997/002885 WO1998026453A1 (de) | 1996-12-11 | 1997-12-11 | Chip-modul sowie verfahren zu dessen herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19651566A DE19651566B4 (de) | 1996-12-11 | 1996-12-11 | Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19651566A1 DE19651566A1 (de) | 1998-06-18 |
DE19651566B4 true DE19651566B4 (de) | 2006-09-07 |
Family
ID=7814405
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651566A Expired - Lifetime DE19651566B4 (de) | 1996-12-11 | 1996-12-11 | Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte |
DE59711861T Expired - Lifetime DE59711861D1 (de) | 1996-12-11 | 1997-12-11 | Verfahren zur Herstellung eines Chip-Moduls |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59711861T Expired - Lifetime DE59711861D1 (de) | 1996-12-11 | 1997-12-11 | Verfahren zur Herstellung eines Chip-Moduls |
Country Status (10)
Country | Link |
---|---|
US (1) | US6288443B1 (de) |
EP (1) | EP0944922B1 (de) |
JP (1) | JP4340720B2 (de) |
KR (1) | KR100340473B1 (de) |
CN (1) | CN1155086C (de) |
AT (1) | ATE274238T1 (de) |
AU (1) | AU739164B2 (de) |
CA (1) | CA2274785C (de) |
DE (2) | DE19651566B4 (de) |
WO (1) | WO1998026453A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008071697A2 (de) | 2006-12-15 | 2008-06-19 | Bundesdruckerei Gmbh | Personaldokument und verfahren zu seiner herstellung |
US7971339B2 (en) | 2006-09-26 | 2011-07-05 | Hid Global Gmbh | Method and apparatus for making a radio frequency inlay |
US8286332B2 (en) | 2006-09-26 | 2012-10-16 | Hid Global Gmbh | Method and apparatus for making a radio frequency inlay |
US8413316B2 (en) | 2007-09-18 | 2013-04-09 | Hid Global Ireland Teoranta | Method for bonding a wire conductor laid on a substrate |
US8608080B2 (en) | 2006-09-26 | 2013-12-17 | Feinics Amatech Teoranta | Inlays for security documents |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19920593B4 (de) * | 1999-05-05 | 2006-07-13 | Assa Abloy Identification Technology Group Ab | Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls |
DE19958328A1 (de) | 1999-10-08 | 2001-07-12 | Flexchip Ag | Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen |
DE19948555A1 (de) * | 1999-12-03 | 2001-05-03 | Andreas Plettner | Verfahren zur Herstellung kontaktloser Chipkarten sowie zur Herstellung von elektrischen Einheiten, bestehend aus Chips mit Kontaktelementen |
JP4299414B2 (ja) * | 1999-10-12 | 2009-07-22 | 富士通マイクロエレクトロニクス株式会社 | コンビネーションカード、icカード用モジュール及びコンビネーションカードの製造方法 |
US6582281B2 (en) | 2000-03-23 | 2003-06-24 | Micron Technology, Inc. | Semiconductor processing methods of removing conductive material |
DE10014620A1 (de) * | 2000-03-24 | 2001-09-27 | Andreas Plettner | Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente |
DE10119232C1 (de) * | 2001-04-19 | 2002-12-05 | Siemens Production & Logistics | Einrichtung zum Kennzeichnen von mit einer Mehrzahl zu bestückender elektrischer Bauelemente versehenen Bauelemententrägern und Verfahren zur Verwendung der Einrichtung |
US20060289979A1 (en) * | 2003-08-26 | 2006-12-28 | God Ralf | Bridge modules for smart labels |
TWI259564B (en) | 2003-10-15 | 2006-08-01 | Infineon Technologies Ag | Wafer level packages for chips with sawn edge protection |
EP2014406A3 (de) * | 2004-11-02 | 2010-06-02 | HID Global GmbH | Verlegevorrichtung, Kontaktiervorrichtung, Zustellsystem, Verlege- und Kontaktiereinheit Herstellungsanlage, Verfahren zur herstellung und eine Transpondereinheit |
DE102004053292A1 (de) * | 2004-11-04 | 2006-05-11 | Giesecke & Devrient Gmbh | Kartenförmiger Datenträger |
US7581308B2 (en) | 2007-01-01 | 2009-09-01 | Advanced Microelectronic And Automation Technology Ltd. | Methods of connecting an antenna to a transponder chip |
US8240022B2 (en) * | 2006-09-26 | 2012-08-14 | Feinics Amatech Teorowita | Methods of connecting an antenna to a transponder chip |
US20080179404A1 (en) * | 2006-09-26 | 2008-07-31 | Advanced Microelectronic And Automation Technology Ltd. | Methods and apparatuses to produce inlays with transponders |
US8322624B2 (en) | 2007-04-10 | 2012-12-04 | Feinics Amatech Teoranta | Smart card with switchable matching antenna |
US7546671B2 (en) | 2006-09-26 | 2009-06-16 | Micromechanic And Automation Technology Ltd. | Method of forming an inlay substrate having an antenna wire |
US7979975B2 (en) | 2007-04-10 | 2011-07-19 | Feinics Amatech Teavanta | Methods of connecting an antenna to a transponder chip |
US7980477B2 (en) | 2007-05-17 | 2011-07-19 | Féinics Amatech Teoranta | Dual interface inlays |
EP2001077A1 (de) * | 2007-05-21 | 2008-12-10 | Gemplus | Verfahren zur Herstellung einer Vorrichtung, die eine Transponderantenne verbunden mit Kontaktbereichen umfasst, und so erhaltene Vorrichtung |
DE102010041917B4 (de) * | 2010-10-04 | 2014-01-23 | Smartrac Ip B.V. | Schaltungsanordnung und Verfahren zu deren Herstellung |
KR101131782B1 (ko) | 2011-07-19 | 2012-03-30 | 디지털옵틱스 코포레이션 이스트 | 집적 모듈용 기판 |
DE102012103430B4 (de) | 2012-04-19 | 2015-10-22 | Ev Group E. Thallner Gmbh | Verfahren zum Heften von Chips auf ein Substrat |
WO2014121300A2 (en) * | 2013-02-04 | 2014-08-07 | American Semiconductor, Inc. | Photonic data transfer assembly |
DE102015215232B4 (de) | 2015-08-10 | 2023-01-19 | Thyssenkrupp Ag | Rundumüberwachungssystem, Schiff ausgestattet mit einem Rundumüberwachungssystem und Verfahren zur Überwachung auf einem Schiff |
DE102018121139B3 (de) | 2018-08-29 | 2019-09-26 | Vsm Vereinigte Schmirgel- Und Maschinen-Fabriken Ag | Endlos-Schleifband für eine Schleifmaschine |
EP4048612B1 (de) | 2019-10-21 | 2023-05-17 | FLSmidth A/S | Verfahren zur herstellung von 1,6-anhydro-zuckern |
DE102019216124A1 (de) * | 2019-10-21 | 2021-04-22 | Thyssenkrupp Ag | Förderbandanlage mit im Förderband integrierter Datenübertragung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0207853A1 (de) * | 1985-06-26 | 1987-01-07 | Bull S.A. | Verfahren zum Montieren einer integrierten Schaltung auf einem Träger, resultierende Anordnung und ihre Anwendung bei einer elektronischen Mikroschaltungskarte |
JPS63147352A (ja) * | 1986-12-11 | 1988-06-20 | Nec Corp | 超薄型モジユ−ル |
DE3917707A1 (de) * | 1989-05-31 | 1990-12-06 | Siemens Ag | Elektronisches modul und verfahren zu seiner herstellung |
US5155068A (en) * | 1989-08-31 | 1992-10-13 | Sharp Kabushiki Kaisha | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal |
DE4238137A1 (de) * | 1992-11-12 | 1994-05-19 | Ant Nachrichtentech | Verfahren zur Herstellung von Vorrichtungen mit Bauelementen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0179834B1 (ko) * | 1995-07-28 | 1999-03-20 | 문정환 | 컬럼형 패키지 |
-
1996
- 1996-12-11 DE DE19651566A patent/DE19651566B4/de not_active Expired - Lifetime
-
1997
- 1997-12-11 CN CNB971805954A patent/CN1155086C/zh not_active Expired - Lifetime
- 1997-12-11 AT AT97951116T patent/ATE274238T1/de not_active IP Right Cessation
- 1997-12-11 WO PCT/DE1997/002885 patent/WO1998026453A1/de active IP Right Grant
- 1997-12-11 DE DE59711861T patent/DE59711861D1/de not_active Expired - Lifetime
- 1997-12-11 US US09/319,393 patent/US6288443B1/en not_active Expired - Lifetime
- 1997-12-11 EP EP97951116A patent/EP0944922B1/de not_active Expired - Lifetime
- 1997-12-11 JP JP52609198A patent/JP4340720B2/ja not_active Expired - Lifetime
- 1997-12-11 AU AU54775/98A patent/AU739164B2/en not_active Expired
- 1997-12-11 KR KR1019997005201A patent/KR100340473B1/ko not_active IP Right Cessation
- 1997-12-11 CA CA002274785A patent/CA2274785C/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0207853A1 (de) * | 1985-06-26 | 1987-01-07 | Bull S.A. | Verfahren zum Montieren einer integrierten Schaltung auf einem Träger, resultierende Anordnung und ihre Anwendung bei einer elektronischen Mikroschaltungskarte |
JPS63147352A (ja) * | 1986-12-11 | 1988-06-20 | Nec Corp | 超薄型モジユ−ル |
DE3917707A1 (de) * | 1989-05-31 | 1990-12-06 | Siemens Ag | Elektronisches modul und verfahren zu seiner herstellung |
US5155068A (en) * | 1989-08-31 | 1992-10-13 | Sharp Kabushiki Kaisha | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal |
DE4238137A1 (de) * | 1992-11-12 | 1994-05-19 | Ant Nachrichtentech | Verfahren zur Herstellung von Vorrichtungen mit Bauelementen |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7971339B2 (en) | 2006-09-26 | 2011-07-05 | Hid Global Gmbh | Method and apparatus for making a radio frequency inlay |
US8286332B2 (en) | 2006-09-26 | 2012-10-16 | Hid Global Gmbh | Method and apparatus for making a radio frequency inlay |
US8608080B2 (en) | 2006-09-26 | 2013-12-17 | Feinics Amatech Teoranta | Inlays for security documents |
WO2008071697A2 (de) | 2006-12-15 | 2008-06-19 | Bundesdruckerei Gmbh | Personaldokument und verfahren zu seiner herstellung |
US8413316B2 (en) | 2007-09-18 | 2013-04-09 | Hid Global Ireland Teoranta | Method for bonding a wire conductor laid on a substrate |
Also Published As
Publication number | Publication date |
---|---|
CN1155086C (zh) | 2004-06-23 |
KR20000057511A (ko) | 2000-09-15 |
JP2001517362A (ja) | 2001-10-02 |
WO1998026453A1 (de) | 1998-06-18 |
EP0944922A1 (de) | 1999-09-29 |
ATE274238T1 (de) | 2004-09-15 |
EP0944922B1 (de) | 2004-08-18 |
CN1240535A (zh) | 2000-01-05 |
JP4340720B2 (ja) | 2009-10-07 |
DE19651566A1 (de) | 1998-06-18 |
KR100340473B1 (ko) | 2002-06-12 |
AU5477598A (en) | 1998-07-03 |
CA2274785A1 (en) | 1998-06-18 |
AU739164B2 (en) | 2001-10-04 |
US6288443B1 (en) | 2001-09-11 |
CA2274785C (en) | 2004-05-11 |
DE59711861D1 (de) | 2004-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19651566B4 (de) | Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte | |
DE69526895T2 (de) | Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe | |
EP0978093B1 (de) | Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte | |
DE19500925C2 (de) | Verfahren zur Herstellung einer kontaktlosen Chipkarte | |
EP0965103B1 (de) | Chipkartenmodul und diesen umfassende chipkarte | |
EP2483848B1 (de) | Funktionelles laminat und herstellungsverfahren | |
DE19541039B4 (de) | Chip-Modul sowie Verfahren zu dessen Herstellung | |
DE69805404T2 (de) | Verfahren zum herstellen kontaktloser karten mit antennenverbindung durch gelötete drähte | |
DE4040770C2 (de) | Datenträger mit integriertem Schaltkreis | |
DE2363833A1 (de) | Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen | |
DE19532755C1 (de) | Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls | |
DE19741984B4 (de) | Chipträger zur Herstellung einer Chipkarte sowie Verfahren zur Herstellung einer derartigen Chipkarte | |
EP0591668A1 (de) | Verfahren zur Montage von integrierten Halbleiterschaltkreisen | |
DE602004004647T2 (de) | Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat | |
WO2008138531A1 (de) | Kontaktloses übertragungssystem und verfahren zum herstellen desselben | |
DE19702186A1 (de) | Verfahren zur Gehäusung von integrierten Schaltkreisen | |
DE60002328T2 (de) | Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au | |
DE4223371A1 (de) | Verfahren und Platine zur Montage von Bauelementen | |
DE4127911C2 (de) | Verfahren zur Herstellung einer Halbleiter-Baugruppe mit einem Außenanschlußteil und deren Verwendung | |
DE102013219356A1 (de) | Halbleiterbaueinheit und verfahren zu seiner herstellung | |
DE102005013500A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE19502157B4 (de) | Trägerelement für einen IC-Baustein zum Einbau in Chipkarten | |
DE19918852C1 (de) | Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung | |
DE3781232T2 (de) | Verbindungsvorrichtung fuer einen statischen leistungsschalter, der mit biegsamen leitenden anschluessen versehen ist. | |
WO1999026287A1 (de) | Siliziumfolie als träger von halbleiterschaltungen als teil von karten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: RIETZLER, MANFRED, 87616 MARKTOBERDORF, DE Owner name: ASSA ABLOY IDENTIFICATION TECHNOLOGY GROUP AB, STO |
|
8128 | New person/name/address of the agent |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER |
|
8181 | Inventor (new situation) |
Inventor name: FINN, DAVID, 87459 PFRONTEN, DE Inventor name: RIETZLER, MANFRED, 87616 MARKTOBERDORF, DE |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SMARTRAC IP B.V., AMSTERDAM, NL |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: PATENT- UND RECHTSANWAELTE BOECK - TAPPE - V.D. ST |
|
R071 | Expiry of right |