DE19645434A1 - Verfahren zum Bilden einer Metallverdrahtung einer Halbleitervorrichtung - Google Patents
Verfahren zum Bilden einer Metallverdrahtung einer HalbleitervorrichtungInfo
- Publication number
- DE19645434A1 DE19645434A1 DE19645434A DE19645434A DE19645434A1 DE 19645434 A1 DE19645434 A1 DE 19645434A1 DE 19645434 A DE19645434 A DE 19645434A DE 19645434 A DE19645434 A DE 19645434A DE 19645434 A1 DE19645434 A1 DE 19645434A1
- Authority
- DE
- Germany
- Prior art keywords
- silicide layer
- metal silicide
- wiring
- insulating film
- lower wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 82
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 5
- 206010012289 Dementia Diseases 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 241000282461 Canis lupus Species 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Herstel
len einer Halbleitervorrichtung, und insbesondere ein Verfah
ren zum Bilden einer Metallverdrahtung, die bei einer hochin
tegrierten Halbleitervorrichtung benutzt wird.
Eine hohe Integration von Halbleitervorrichtungen resultiert
in einer Reduktion in der Breite der Leitungsverdrahtungen,
wie z. B. Gateelektroden oder Bitleitungen. Wenn solche Lei
tungsverdrahtungen einer reduzierte Breite aufweisen, steigt
ihr elektrischer Widerstand dementsprechend. Beispielsweise
ist, wenn die Breite einer Leitungsverdrahtung 1/N-fach redu
ziert wird, der elektrische Widerstand, der an der Leitungs
verdrahtung erzeugt wird, N-fach erhöht. Solch ein Anstieg im
elektrischen Widerstand resultiert in einer Abnahme der Be
triebsgeschwindigkeit der Halbleitervorrichtung.
Für Leitungsverdrahtungen, die als Gate- oder Bitleitungen
von Halbleitervorrichtungen benutzt werden, werden üblicher
Weise dotierte Polysiliziumschichten benutzt. Jedoch weisen
solche dotierten Polysiliziumschichten einen hohen Oberflä
chenwiderstand von etwa 30 bis 70 Ω/cm² und einen hohen Kon
taktwiderstand von etwa 30 bis 70 Ω/cm² pro Kontakt auf.
Um solche hohen Oberflächen- und Kontaktwiderstände zu ver
ringern, wurde eine Polyzidstruktur bestehend aus einem Me
tallsilizidfilm, der über einer Polysiliziumschicht gebildet
ist, vorgeschlagen. Ein selektives Metallfilm-Abscheidungs
verfahren wurde ebenfalls vorgeschlagen, welches eine Struk
tur bestehend aus einem Metallsilizidfilm oder einen nur auf
einer Leitungsverdrahtung selektiv gebildeten Metallfilm be
reitstellt.
Wenn beispielsweise eine Titansilizid- oder Wolframsilizid
schicht über einem Polysiliziumschichtmuster gebildet wird,
ist es möglich, den Oberflächenwiderstand auf etwa 5 Ω/cm²
und den Kontaktwiderstand auf etwa 3 Ω/cm² oder weniger pro
Kontakt in beträchtlicher Weise zu reduzieren. Dementspre
chend wird eine verlängerte Betriebs zeit der Halbleitervor
richtung erhalten.
Insbesondere wird der Wolframsilizidfilm, der in Übereinstim
mung mit einem chemischen Dampfabscheidungsverfahren gebildet
wird, weitläufig benutzt, da er leicht zu bilden ist und eine
ausgezeichnete Stufenabdeckung bietet.
Mit Bezug auf die Fig. 1 bis 3 wird ein herkömmliches Ver
fahren zum Bilden einer Metallverdrahtung, die für eine Halb
leitervorrichtung benutzt wird, erläutert.
In Übereinstimmung mit diesem Verfahren wird zunächst ein
Halbleitersubstrat 1, das mit einem elementisolierenden Oxid
film 2, durch den ein aktiver Bereich auf einer Seite des
Halbleitersubstrats 1 definierbar ist, bereitgestellt, wie in
Fig. 1 gezeigt.
Eine erste Polysiliziumschicht 3A und eine erste Wolframsili
zidschicht 3B werden dann aufeinanderfolgend über dem elemen
tisolierenden Oxidfilm 2 gebildet, um dadurch eine Wortlei
tung 3 mit einer laminierten Struktur zu bilden.
Über der resultierenden Struktur werden dann Source-/Drain-Elektroden
(nicht gezeigt) mit einer leicht dotierten Drain
struktur (LDD) gebildet.
Danach wird ein Zwischenschicht-Isolierfilm 4 über der gesam
ten freigelegten Oberfläche der resultierenden Struktur ge
bildet, wie in Fig. 2 gezeigt. Der Zwischenschicht-Isolierfilm
4 wird dann selektiv in dem Bereich entfernt, der über
einem Bereich der Wortleitung 3 entsprechend einem Bitlei
tungskontakt angeordnet ist, um so ein Bitleitungskontaktloch
5 zu schaffen. Die erste Wolframsilizidschicht 3B wird durch
das Bitleitungs-Kontaktloch 5 teilweise freigelegt.
Darauffolgend werden eine zweite Polysiliziumschicht 6A und
eine zweite Wolframsilizidschicht 6B aufeinanderfolgend auf
den freigelegten Abschnitt der ersten Wolframsilizidschicht
3B laminiert, um so eine Bitleitung 6 zu bilden, die mit der
Wortleitung 3 in Kontakt steht. So wird eine erwünschte Me
tallverdrahtung erhalten.
Jedoch weist das oben erwähnte übliche Verfahren verschiedene
Probleme auf, die nachstehend erläutert werden.
In Übereinstimmung mit den üblichen Verfahren wird eine Me
tallverdrahtung mit einer Polyzidstruktur gebildet und be
steht aus einer Polysiliziumschicht und einer Wolframsilizid
schicht, um den Oberflächenwiderstand zwischen den Wort- und
Bitleitungen der Metallverdrahtungen zu reduzieren. Jedoch
bildet sich ein natürlicher Oxidfilm zwischen der Wolframsi
lizidschicht der unteren Wortleitung und der Polysilizium
schicht der oberen Bitleitung. Weiterhin tritt eine Erhöhung
der Kontaktwiderstands aufgrund kleiner Kristallkörner der
Wolframsilizids auf.
Daraus resultierend tritt eine Verschlechterung der Gleich
förmigkeit der Kontakte auf. Dies resultiert in einer Abnahme
der Betriebsgeschwindigkeit der Halbleitervorrichtung und im
Auftreten einer fehlerhaften Betriebs der Halbleitervorrich
tung. Dementsprechend sind die Prozeßausbeute und die Be
triebszuverlässigkeit verschlechtert.
Deshalb ist es eine Aufgabe der Erfindung, die oben erwähn
ten, beim Stand der Technik auftretenden Probleme zu lösen
und ein Verfahren zum Bilden einer Metallverdrahtung einer
Halbleitervorrichtung zu schaffen, das den Kontaktwiderstand
reduzieren kann, um so eine Verbesserung der Prozeßausbeute
und der Betriebszuverlässigkeit zu erzielen.
In Übereinstimmung mit der vorliegenden Erfindung wird diese
Aufgabe gemäß Anspruch 1 durch ein Verfahren zum Bilden einer
Metallverdrahtung einer Halbleitervorrichtung gelöst, welches
folgende Schritte aufweist: Bereitstellen eines Halbleiter
substrats; Bilden eines Isolierfilms über dem Halbleiter
substrats; Bilden einer unteren Verdrahtung bestehend aus ei
ner Polysiliziumschicht und einer Metallsilizidschicht auf
dem Isolierfilm; Bilden eines Zwischenschicht-Isolierfilms
auf der unteren Verdrahtung derart, daß der Zwischenschicht-Isolierfilm
ein Kontaktloch zum teilweisen Freilegen der Me
tallsilizidschicht aufweist; Implantieren von Fremdionen in
den freigelegten Oberflächenbereich der Metallsilizidschicht
für die untere Verdrahtung derart, daß die Metallsilizid
schicht einen amorphen Bereich aufweist; thermisches Behan
deln des amorphen Bereichs der Metallsilizidschicht, um so
den amorphen Bereich der Metallsilizidschicht zu kristalli
sieren; und Bilden einer oberen Verdrahtung über dem kristal
lisierten Bereich der Metallsilizidschicht.
Weitere Aufgeben und Merkmale der Erfindung werden aus der
folgenden Beschreibung der Ausführungsformen mit Bezug auf
die begleitenden Zeichnungen klar erscheinen.
In den Figuren zeigen:
Fig. 1 bis 3
Querschnittsansichten jeweils zum Darstellen eines
üblichen Verfahrens zum Bilden einer Metallverdrah
tung einer Halbleitervorrichtung; und
Fig. 4 bis 8
Querschnittsansichten jeweils zum Darstellen eines
Verfahrens zum Bilden einer Metallverdrahtung einer
Halbleitervorrichtung in Übereinstimmung mit der
vorliegenden Erfindung.
Mit Bezug auf Fig. 4 bis 8 ist ein Verfahren zum Bilden
einer Metallverdrahtung einer Halbleitervorrichtung in Über
einstimmung mit der vorliegenden Erfindung dargestellt.
In Übereinstimmung mit diesem Verfahren wird ein Halbleiter
substrat 11, das mit einem elementisolierenden Oxidfilm 12
versehen ist, zunächst bereitgestellt, wie in Fig. 4 ge
zeigt. Der elementisolierende Oxidfilm 12 wird auf einem Be
reich des Halbleitersubstrats 11 entsprechend einem Element
isolierbereich gebildet, um so Aktiv- und Feldbereiche zu de
finieren.
Eine erste Polysiliziumschicht 13A und eine erste Wolframsi
lizidschicht 13B werden dann aufeinanderfolgend über dem ele
mentisolierenden Oxidfilm 12 gebildet, um so eine Wortleitung
13 einer laminierten Struktur zu schaffen.
Danach wird ein Zwischenschicht-Isolierfilm 14 über dem ge
samten freigelegten Oberfläche der resultierenden Struktur
gebildet, wie in Fig. 5 gezeigt. Der Zwischenschicht-Isolierfilm
14 wird dann selektiv in dem Bereich entfernt, der
über einem Bereich der Wortleitung 13 entsprechend einem Bit
leitungskontakt in einem peripherischen Schaltungsbereich,
der einem Leseverstärker zugeordnet ist, angeordnet ist. Ein
Bitleitungs-Kontaktloch 15 wird durch das selektive Entfernen
des Zwischenschicht-Isolierfilms 14 gebildet. Die erste Wolf
ramsilizidschicht 13B ist teilweise durch das Bitleitungs-Kontaktloch
15 freigelegt.
Der Zwischenschicht-Isolierfilm 14 kann aus folgender Gruppe
ausgewählt werden: einem Oxidfilm, einem Borophosphorsilikatglas(BPSG)-Film,
einem Tetraethylorthosilikat(TEOS)-Film oder
Kombinationen davon. Wenn der Zwischenschicht-Isolierfilm 14
aus kombinierten Filmen besteht, weist er eine Viel
schichtstruktur, beispielsweise bestehend aus einem Oxidfilm/BPSG-Film/Oxidfilm
auf.
Die Polysiliziumschicht 13A kann aus dotiertem Silizium oder
intrinsischem Silizium hergestellt werden.
Darauffolgend wird eine amorphe Wolframsilizidschicht 16 auf
dem freigelegten Bereich der ersten Wolframsilizidschicht 13B
der Wortleitung 13 gebildet, wie in Fig. 6 gezeigt. Die Bil
dung der amorphen Wolfram-Silizidschicht 16 wird durch selekti
ves Implantieren von Fremdionen, wie z. B. As, Si oder P in
die Oberfläche des freigelegten Bereichs der ersten Wolframsi
lizidschicht 13B bewerkstelligt.
Die resultierende Struktur wird dann einer Temperatur zum Re
kristallisieren der amorphen Wolframsilizidschicht 16 ausge
setzt, beispielsweise einer Temperatur von 550°C oder mehr,
um so eine kristalline Wolframsilizidschicht 16A, wie in
Fig. 7 gezeigt, zu bilden. Dabei wird die Struktur in einen
Spülbehälter mit einer Atmosphäre mit N₂ oder in eine chemi
sche Dampfabscheidungsvorrichtung (CVD), die mit einem unter
Vakuum gehaltenen Schleusensystem ausgerüstet ist, geladen.
Dementsprechend wird das Wachstum eines natürlichen Oxidfilms
unterdrückt. Obwohl ein natürlicher Oxidfilm gebildet werden
kann, wird er durch die Kristallkörner, die in der kristalli
nen Wolframsilizidschicht 16A wachsen, und atomistisch zur
Oberfläche der kristallinen Wolframsilizidschicht 16A wan
dern, zerrissen.
Darauffolgend werden eine zweite Polysiliziumschicht 17A und
eine zweite Wolframsilizidschicht 17B aufeinanderfolgend auf
die kristalline Wolframsilizidschicht 16A, die durch das Kon
taktloch 15 freigelegt ist, laminiert, um so eine Bitleitung
17 mit einer laminierten Struktur, wie in Fig. 8 gezeigt, zu
bilden.
Die Bildung der zweiten Polysiliziumschicht 17A wird in Über
einstimmung mit einem chemischen Niedrigdruck-Abscheidungsverfahren
(LPCVD) ausgeführt. Selbstverständlich kann die
zweite Polysiliziumschicht 2A unter Benutzung von anderen
Verfahren als dem LPCVD-Verfahren gebildet werden.
Die Abscheidung der zweiten Wolframsilizidschicht 17B wird
bei einer Temperatur von 300°C oder höher durchgeführt, wobei
die Tatsache berücksichtigt wird, daß eine relativ hohe Lade
temperatur benutzt wird.
In Übereinstimmung mit dem Verfahren nach der vorliegenden
Erfindung steigt die Kontaktfläche zwischen der kristallinen
Wolframsilizidschicht 16A und der zweiten Polysiliziumschicht
17A. Zusätzlich wird eine Reduzierung im Kontaktwiderstand
durch das Zerreißen der natürlichen Oxidfilme erhalten.
Wie aus der obigen Beschreibung klar erscheint, bietet die
vorliegende Erfindung zahlreiche Effekte.
In Übereinstimmung mit dem Verfahren nach der vorliegenden
Erfindung wird die Bildung eines Kontakts durch Behandeln ei
nes erwünschten Oberflächenbereichs der Wolframsilizidschicht
der unteren Leitungsverdrahtung in Übereinstimmung mit einem
Ionenimplantationsverfahren, derart, daß sie amorph wird, und
darauffolgendes thermisches Behandeln der amorphen Wolframsi
lizidschicht bei einer Temperatur, die nicht geringer als die
Rekristallisierungstemperatur der amorphen Wolframsilizid
schicht ist, um so eine kristalline Wolframsilizidschicht mit
einer erhöhten Kristallkorngröße zu bilden, durchgeführt.
Da die Polysiliziumschicht der oberen Leitungsverdrahtung
über der kristallinen Wolframsilizidschicht gebildet ist, ist
es möglich, die Bildung eines natürlichen Oxidfilms am Kon
takt zwischen der oberen und unteren Leitungsverdrahtungs
schicht zu unterdrücken.
Obwohl ein natürlicher Oxidfilm gebildet werden kann, wird er
beim Prozeß der Rekristallisierung zerrissen. Die Kristall
korngröße der Wolframsilizidschicht steigt ebenfalls. Dement
sprechend wird eine Reduzierung im Kontaktwiderstand erhal
ten.
Deshalb ist es möglich, eine Verbesserung in der Prozeßaus
beute und in der Betriebszuverlässigkeit zu erzielen.
Obwohl die bevorzugten Ausführungsformen der Erfindung zu Il
lustrationszwecken offenbart wurden, werden die Fachleute
verstehen, daß verschiedene Modifikationen, Hinzufügungen und
Ersetzungen, möglich sind, ohne vom Schutzumfang und Gehalt
der Erfindung, wie in den begleitenden Ansprüchen offenbart,
abzuweichen.
Claims (20)
1. Verfahren zum Bilden einer Metallverdrahtung einer Halb
leitervorrichtung mit den Schritten:
Bereitstellen eines Halbleitersubstrats;
Bilden eines Isolierfilms über dem Halbleitersubstrat;
Bilden einer unteren Verdrahtung bestehend aus einer Polysi liziumschicht und einer Metallsilizidschicht auf dem Isolier film;
Bilden eines Zwischenschicht-Isolierfilms auf der unteren Verdrahtung derart, daß der Zwischenschicht-Isolierfilm ein Kontaktloch zum teilweisen Freilegen der Metallsilizidschicht aufweist;
Implantieren von Fremdionen in den freigelegten Oberflächen bereich der Metallsilizidschicht für die untere Verdrahtung derart, daß die Metallsilizidschicht einen amorphen Bereich aufweist;
thermisches Behandeln des amorphen Bereichs der Metallsili zidschicht, um so den amorphen Bereich der Metallsilizid schicht zu kristallisieren; und
Bilden einer oberen Verdrahtung über dem kristallisierten Be reich der Metallsilizidschicht.
Bereitstellen eines Halbleitersubstrats;
Bilden eines Isolierfilms über dem Halbleitersubstrat;
Bilden einer unteren Verdrahtung bestehend aus einer Polysi liziumschicht und einer Metallsilizidschicht auf dem Isolier film;
Bilden eines Zwischenschicht-Isolierfilms auf der unteren Verdrahtung derart, daß der Zwischenschicht-Isolierfilm ein Kontaktloch zum teilweisen Freilegen der Metallsilizidschicht aufweist;
Implantieren von Fremdionen in den freigelegten Oberflächen bereich der Metallsilizidschicht für die untere Verdrahtung derart, daß die Metallsilizidschicht einen amorphen Bereich aufweist;
thermisches Behandeln des amorphen Bereichs der Metallsili zidschicht, um so den amorphen Bereich der Metallsilizid schicht zu kristallisieren; und
Bilden einer oberen Verdrahtung über dem kristallisierten Be reich der Metallsilizidschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Metallsilizidschicht eine Wolframsilizidschicht ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die untere Verdrahtung und die obere Verdrahtung jeweils eine
Polyzidstruktur aufweisen.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Zwischenschicht-Isolierfilm aus einem Oxidfilm besteht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Zwischenschicht-Isolierfilm aus einem Borophosphorsili
katglasfilm besteht.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Zwischenschicht-Isolierfilm aus einem Tetraethylorthosi
likatfilm besteht.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Zwischenschicht-Isolierfilm eine Vielschichtstruktur be
stehend aus einem Oxidfilm, einem Borophosphorsilikatglasfilm
und einem Tetraethylorthosilikatfilm aufweist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das zum Bilden des amorphen Bereichs der Metallsilizidschicht
für die untere Verdrahtung implantierte Fremdion As ist.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das zum Bilden des amorphen Bereichs der Metallsilizidschicht
für die untere Verdrahtung implantierte Fremdion Si ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das zum Bilden des amorphen Bereichs der Metallsilizidschicht
für die untere Verdrahtung implantierte Fremdion P ist.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Schritt des Kristallisierens des amorphen Bereichs der
Metallsilizidschicht unter der Bedingung ausgeführt wird, daß
das Halbleitersubstrat in einen Spülbehälter mit einer Atmo
sphäre mit N₂ geladen ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß
das Laden des Halbleitersubstrats bei einer Temperatur von
550°C oder mehr ausgeführt wird.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Schritt des Kristallisierens des amorphen Bereichs der
Metallsilizidschicht unter der Bedingung ausgeführt wird, daß
das Halbleitersubstrat in eine chemische Dampfabscheidungs
vorrichtung, die mit einem unter Vakuum gehaltenen Schleusen
system ausgerüstet ist, durchgeführt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
das Laden des Halbleitersubstrats bei einer Temperatur von
550°C oder mehr ausgeführt wird.
15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die obere Verdrahtung aus einer Polysiliziumschicht und einer
Wolframsilizidschicht besteht.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß
die Polysiliziumschicht in Kontakt mit dem kristallisierten
Bereich der Metallsilizidschicht für die untere Verdrahtung
steht.
17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß
die Polysiliziumschicht in Übereinstimmung mit einem chemi
schen Niedrigdruck-Abscheidungsverfahren gebildet wird.
18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß
die Polysiliziumschicht bei einer Temperatur von 300°C oder
mehr gebildet wird.
19. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Polysiliziumschichten der oberen und unteren Verdrahtung
aus dotiertem Silizium hergestellt werden.
20. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß
die Polysiliziumschichten der oberen und unter Verdrahtung
aus intrinischem Silizium hergestellt werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039690A KR100211536B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체소자의 도전배선 콘택 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19645434A1 true DE19645434A1 (de) | 1997-05-07 |
Family
ID=19432952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19645434A Ceased DE19645434A1 (de) | 1995-11-03 | 1996-11-04 | Verfahren zum Bilden einer Metallverdrahtung einer Halbleitervorrichtung |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH09139360A (de) |
| KR (1) | KR100211536B1 (de) |
| CN (1) | CN1080936C (de) |
| DE (1) | DE19645434A1 (de) |
| GB (1) | GB2306781B (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290781B1 (ko) * | 1998-06-30 | 2001-06-01 | 박종섭 | 반도체 소자 및 그 제조방법 |
| KR100301425B1 (ko) * | 1999-06-22 | 2001-11-01 | 박종섭 | 텅스텐 폴리사이드 구조의 반도체장치의 제조방법 |
| KR100301426B1 (ko) * | 1999-06-22 | 2001-11-01 | 박종섭 | 텅스텐 폴리사이드 구조의 반도체장치의 제조방법 |
| KR100613377B1 (ko) * | 2004-08-24 | 2006-08-17 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US7410881B2 (en) | 2006-03-02 | 2008-08-12 | Hynix Semiconductor Inc. | Method of manufacturing flash memory device |
| KR100805009B1 (ko) * | 2006-03-02 | 2008-02-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN110265406A (zh) * | 2019-06-06 | 2019-09-20 | 深圳市华星光电技术有限公司 | 阵列基板及制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281351A (ja) * | 1986-05-29 | 1987-12-07 | Nec Corp | 半導体装置の製造方法 |
| JPH01179415A (ja) * | 1988-01-07 | 1989-07-17 | Kawasaki Steel Corp | 金属シリサイド層の形成方法 |
| JPH02162732A (ja) * | 1988-12-16 | 1990-06-22 | Hitachi Ltd | 半導体装置及び製造方法 |
| JPH04355912A (ja) * | 1990-08-09 | 1992-12-09 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH0661227A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2809018B2 (ja) * | 1992-11-26 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-11-03 KR KR1019950039690A patent/KR100211536B1/ko not_active IP Right Cessation
-
1996
- 1996-11-01 JP JP8305500A patent/JPH09139360A/ja active Pending
- 1996-11-04 GB GB9622936A patent/GB2306781B/en not_active Expired - Fee Related
- 1996-11-04 DE DE19645434A patent/DE19645434A1/de not_active Ceased
- 1996-11-04 CN CN96112074A patent/CN1080936C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030332A (ko) | 1997-06-26 |
| CN1080936C (zh) | 2002-03-13 |
| GB2306781B (en) | 2000-05-10 |
| CN1155758A (zh) | 1997-07-30 |
| JPH09139360A (ja) | 1997-05-27 |
| GB9622936D0 (en) | 1997-01-08 |
| KR100211536B1 (ko) | 1999-08-02 |
| GB2306781A (en) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69432643T2 (de) | Halbleiterbauelement mit Kondensator | |
| DE19727232C2 (de) | Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE69031447T2 (de) | Verfahren zur Herstellung von MIS-Halbleiterbauelementen | |
| DE69429951T2 (de) | Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode | |
| DE69529942T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element | |
| DE3141195C2 (de) | ||
| DE4447266C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
| DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
| DE69014998T2 (de) | Lokalverbindungen für integrierte Schaltungen. | |
| DE3588129T2 (de) | Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips | |
| DE4423558B4 (de) | Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung | |
| DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
| DE19649670A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung | |
| DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
| DE3625860A1 (de) | Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben | |
| DE69420805T2 (de) | Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC | |
| DE68928748T2 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem in einer Schutzschicht integrierten Verbindungsleiter | |
| DE69825511T2 (de) | Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid | |
| DE19645434A1 (de) | Verfahren zum Bilden einer Metallverdrahtung einer Halbleitervorrichtung | |
| DE3931127A1 (de) | Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur | |
| DE69226569T2 (de) | Selbstjustierender Polysilizium-T-Gatekontakt | |
| DE2932928A1 (de) | Verfahren zur herstellung von vlsi-schaltungen | |
| DE4228679C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |