DE19534921A1 - Verfahren zur Herstellung von EEPROM Flash-Zellen - Google Patents
Verfahren zur Herstellung von EEPROM Flash-ZellenInfo
- Publication number
- DE19534921A1 DE19534921A1 DE19534921A DE19534921A DE19534921A1 DE 19534921 A1 DE19534921 A1 DE 19534921A1 DE 19534921 A DE19534921 A DE 19534921A DE 19534921 A DE19534921 A DE 19534921A DE 19534921 A1 DE19534921 A1 DE 19534921A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide film
- bit line
- polysilicon layer
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 27
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
elektrisch schnell lösch- und programmierbaren Nur-Lese-
Speichers (EEPROM) und insbesondere ein Verfahren zur
Herstellung einer EEPROM Flash-Zelle, mit der sich die durch
einen Oxidfilm hervorgerufene Topologie verringern läßt. Der
Oxidfilm ist in einer eingegrabenen Bitleitung ausgebildet,
die ein Sourcegebiet und ein Draingebiet enthält.
Fig. 1 zeigt das Layout von Kanten EEPROM Flash-Zellen mit
geteilten Gates, und Fig. 2 zeigt in geschnittener Ansicht
die Zelle bei Betrachtung längs der Schnittlinie X-X′ in Fig.
1.
Nach Fig. 1 und 2 sind durch eine Isolationstechnologie ein
aktives Gebiet A und ein Feldgebiet B definiert. Das aktive
Gebiet A enthält Bitleitungsgebiete C1 und C2 und ein
Kanalgebiet. Ein nicht gezeigter Feldoxidfilm ist auf einem
Siliciumsubstrat 1 des Feldgebietes B durch einen
Oxidationsprozeß geschaffen. Längs beider Seiten des
Bitleitungsgebietes C2 und für jeden Zellenbereich sind
Floatinggates 3 vorgesehen. Steuergates 5 sind longitudinal
längs beider Seiten des Bitleitungsgebietes C2 ausgebildet.
Ein Tunneloxidfilm 2 ist zwischen jedem Floatinggate 3 und
dem Siliciumsubstrat 1 vorgesehen. Ein dielektrischer
Zwischenfilm 4 ist zwischen dem Floatinggate 3 und dem
Steuergate 5 vorgesehen. Schichten 6 mit Fremdatomdiffusion
sind in dem Bitleitung-Sourcegebiet C1 und Bitleitung-
Draingebiet C2 mittels der Implantation von Dotierungsionen
an diesen Gebieten geschaffen. Ein Ansteuergate-Oxidfilm 7
ist an einem freigelegten Bereich des Siliciumsubstrates 1
durch einen Oxidationsprozeß geschaffen. Währende dieses
Prozesses wird ein dicker Oxidfilm 8 auf den
Fremdionendiffusionsschichten 6 als Ergebnis einer
Hochgeschwindigkeitsoxidation geschaffen. Je dicker der auf
der Fremdionendiffusionsschicht 6 gebildete Oxidfilm 8 ist,
um so größer wird die Topologie, was die weitere Behandlung,
z. B. die Bildung eines nicht gezeigten Ansteuergates,
schwierig macht, so daß die elektrischen Eigenschaften der
Zelle herabgesetzt werden.
Ziel der vorliegenden Erfindung ist die Schaffung eines
Verfahrens zur Herstellung von EEPROM Flash-Zellen mit
verbesserter elektrischer Eigenschaft der Zelle, indem die
durch den Oxidfilm hervorgerufene Topologie reduziert wird.
Der Oxidfilm ist andererseits auf einer Bitleitung
ausgebildet, in der ein Sourcegebiet und ein Draingebiet
enthalten sind.
Das erfindungsgemäße Verfahren zur Herstellung von EEPROM
Flash-Zellen zeichnet sich durch folgende Schritte aus:
Vorsehen eines Siliciumsubstrates, auf dem ein Feldoxidfilm gebildet ist; aufeinanderfolgende Bildung eines Tunneloxidfilms, einer ersten Polysiliciumschicht, eines unteren Oxidfilmes und eines Nitridfilmes auf dem den Feldoxidfilm enthaltenden Siliciumsubstrat; aufeinanderfolgendes Ätzen des Nitridfilmes, des unteren Oxidfilmes, der ersten Polysiliciumschicht und des Tunneloxidfilmes, um den Feldoxidfilm und das Siliciumsubstrat an einem Bitleitung-Sourcegebiet und einem Bitleitung-Draingebiet freizulegen, unter Anwendung eines Arbeitsvorganges mit Floatinggatemaske und eines Ätzverfahrens; Bildung einer eingegrabenen N⁺ Schicht in dem freigelegten Siliciumsubstrat des Bitleitung-Sourcegebietes und Bitleitung-Draingebietes durch Implantation von N- Dotierungsionen; Bildung eines dielektrischen Zwischenfilmes mit ONO Struktur durch Bildung eines oberen Oxidfilmes auf dem Nitridfilm durch einen Oxidationsprozess und gleichzeitig Bildung eines dicken Oxidfilmes auf der eingegrabenen N⁺ Schicht; Bildung einer zweiten Polysiliciumschicht auf der gesamten Struktur einschließlich des dielektrischen Zwischenfilmes und des dicken Oxidfilmes; Ätzen der zweiten Polysiliciumschicht mittels einer Steuergate-Maskentechnik nach einem Ätzverfahren, so daß längs beider Seiten des Bitleitung-Draingebietes Steuergates gebildet werden; Ätzen der ersten Polysiliciumschicht nach einem selbst ausgerichteten Ätzverfahren, indem kontinuierlich die Steuergate-Maskentechnik und das Ätzverfahren zur Anwendung kommen, so daß längs beider Seiten des Bitleitung- Draingebietes Floatinggates, jeweils eines für jeden Zellenbereich, gebildet werden und gleichzeitiges Ätzen des dicken auf der eingegrabenen N⁺ Schicht gebildeten Oxidfilmes auf eine konstante Dicke; Bildung eines Ansteuergate- Oxidfilmes nach einem Oxidverfahren; Bildung einer dritten Polysiliciumschicht auf der gesamten Struktur, die den Ansteuergate-Oxidfilm enthält; und Ätzen der dritten Polysiliciumschicht durch eine Ansteuergate-Maskentechnik und nach einem Ätzverfahren, so daß Ansteuergates gebildet werden.
Vorsehen eines Siliciumsubstrates, auf dem ein Feldoxidfilm gebildet ist; aufeinanderfolgende Bildung eines Tunneloxidfilms, einer ersten Polysiliciumschicht, eines unteren Oxidfilmes und eines Nitridfilmes auf dem den Feldoxidfilm enthaltenden Siliciumsubstrat; aufeinanderfolgendes Ätzen des Nitridfilmes, des unteren Oxidfilmes, der ersten Polysiliciumschicht und des Tunneloxidfilmes, um den Feldoxidfilm und das Siliciumsubstrat an einem Bitleitung-Sourcegebiet und einem Bitleitung-Draingebiet freizulegen, unter Anwendung eines Arbeitsvorganges mit Floatinggatemaske und eines Ätzverfahrens; Bildung einer eingegrabenen N⁺ Schicht in dem freigelegten Siliciumsubstrat des Bitleitung-Sourcegebietes und Bitleitung-Draingebietes durch Implantation von N- Dotierungsionen; Bildung eines dielektrischen Zwischenfilmes mit ONO Struktur durch Bildung eines oberen Oxidfilmes auf dem Nitridfilm durch einen Oxidationsprozess und gleichzeitig Bildung eines dicken Oxidfilmes auf der eingegrabenen N⁺ Schicht; Bildung einer zweiten Polysiliciumschicht auf der gesamten Struktur einschließlich des dielektrischen Zwischenfilmes und des dicken Oxidfilmes; Ätzen der zweiten Polysiliciumschicht mittels einer Steuergate-Maskentechnik nach einem Ätzverfahren, so daß längs beider Seiten des Bitleitung-Draingebietes Steuergates gebildet werden; Ätzen der ersten Polysiliciumschicht nach einem selbst ausgerichteten Ätzverfahren, indem kontinuierlich die Steuergate-Maskentechnik und das Ätzverfahren zur Anwendung kommen, so daß längs beider Seiten des Bitleitung- Draingebietes Floatinggates, jeweils eines für jeden Zellenbereich, gebildet werden und gleichzeitiges Ätzen des dicken auf der eingegrabenen N⁺ Schicht gebildeten Oxidfilmes auf eine konstante Dicke; Bildung eines Ansteuergate- Oxidfilmes nach einem Oxidverfahren; Bildung einer dritten Polysiliciumschicht auf der gesamten Struktur, die den Ansteuergate-Oxidfilm enthält; und Ätzen der dritten Polysiliciumschicht durch eine Ansteuergate-Maskentechnik und nach einem Ätzverfahren, so daß Ansteuergates gebildet werden.
Gegenstand der Erfindung sind ferner EEPROM Flash-Zellen mit
den Merkmalen, wie sie sich aus dem vorbeschriebenen
Verfahren ergeben.
Die Erfindung wird nachfolgend anhand der Zeichnung und von
Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 das Layout bekannter EEPROM Flash-Zellen,
Fig. 2 in geschnittener Ansicht der Anordnung bei
Betrachtung längs der Linie X-X′ in Fig. 1,
Fig. 3A und 3B die Layouts von EEPROM Flash-Zellen nach
der vorliegenden Erfindung, und
Fig. 4A bis 4F geschnittene Ansichten der Anordnung zur
Darstellung der Schritte bei der Herstellung von EEPROM
Flash-Zellen nach der vorliegenden Erfindung.
In der Zeichnung tragen gleiche Teile durchgehend die
gleichen Bezugszeichen.
Fig. 1 zeigt das Layout einer bekannten EEPROM Flash-Zelle
und Fig. 2 ist eine geschnittene Ansicht der Zelle längs der
Schnittlinie X-X′ in Fig. 1.
Fig. 3A und 3B sind Layouts mit Darstellung von EEPROM Flash-
Zellen nach der vorliegenden Erfindung, und Fig. 4A bis 4F
sind geschnittene Ansichten der Anordnung, um die Schritte
bei der Herstellung der EEPROM Flash-Zellen nach der
vorliegenden Erfindung zu erläutern. Fig. 4A bis 4C sind
geschnittene Ansichten der Anordnung längs der Schnittlinie
X-X′ in Fig. 3A, und Fig. 4D bis 4F sind geschnittene
Ansichten der Anordnung längs der Schnittlinie X-X′ in Fig.
3B.
Nach Fig. 3A und 4A sind ein aktives Gebiet A und ein
Feldgebiet B definiert. Das aktive Gebiet A enthält
Bitleitungsbereiche C1 und C2 und einen Kanalbereich. Ein
Feldoxidfilm (nicht gezeigt) ist auf einem P-dotierten
Siliciumsubstrat 11 des Feldgebietes B durch einen
Oxidationsprozess geschaffen. Ein Tunneloxidfilm 12 ist auf
einem freigelegten Bereich des P-dotierten Siliciumsubstrates
11 ausgebildet. Eine erste Polysiliciumschicht 13, ein
unterer Oxidfilm 14A und ein Nitridfilm 14B wurden
nacheinander auf der gesamten Struktur einschließlich des
Tunneloxidfilmes 12 und des Feldoxidfilmes gebildet. Der
Nitridfilm 14B, der untere Oxidfilm 14A, die erste
Polysiliciumschicht 13 und der Tunneloxidfilm 12 werden
nacheinander geätzt, um das P-dotierte Siliciumsubstrat 11 an
den Bitleitung-Gebieten C1 und C2 und den Feldoxidfilm am
Feldgebiet B freizulegen, wobei eine Floatinggate-
Maskentechnik und ein Ätzprozeß zur Anwendung kommen.
Fig. 3A und 4B zeigen den Zustand, der vorliegt, wenn die
eingegrabenen N⁺-Schichten 15 im freigelegten P-dotierten
Siliciumsubstrat 11 an dem Bitleitung-Sourcegebiet C1 und dem
Bitleitung-Draingebiet C2 durch Implantation eines N-
Dotierungsiones geschaffen sind.
Nach Fig. 3A und 4C ist ein oberer Oxidfilm 14C aufs dem
Nitridfilm 14B durch einen Oxidierprozeß geschaffen, so daß
ein dielektrischer Zwischenfilm 14 mit einer ONO (Oxid-
Nitrid-Oxid) Struktur auf der ersten Polysiliciumschicht 13
gebildet wird. Während des Oxidationsprozesses zur Bildung
des oberen Oxidfilmes 14 entsteht ein dicker Oxidfilm 16 auf
der eingegrabenen N⁺-Schicht 15 als Ergebnis einer
Hochgeschwindigkeitsoxidation. Z.B. wird bei der Bildung
eines äußeren Oxidfilmes 14C mit einer Dicke von 300 Å ein
Oxidfilm 16 mit einer Topologie einer Dicke von etwa 2000 Å
gebildet.
Nach Fig. 3B und 4D ist eine zweite Polysiliciumschicht 17
auf der gesamten Struktur einschließlich des dielektrischen
Zwischenfilmes 14 und des Oxidfilmes 16 vorgesehen. Die
zweite Polysiliciumschicht 17 wird durch eine Steuergate-
Maskentechnik und einen Ätzprozeß geätzt, so daß
Steuergates 17 längs beider Seiten des Bitleitung-
Draingebietes C2 geschaffen werden. Die erste
Polysiliciumschicht 13 wird nach einem selbst ausgerichteten
Ätzverfahren durch kontinuierliche Vornahme eines
Ätzprozesses und einer Steuergate-Maskentechnik geätzt,
wodurch Floatinggates 13 längs beider Seiten des Bitleitung-
Draingebietes C2, ein Gate für jeden Zellenbereich, gebildet
werden. Ein auf der eingegrabenen N⁺-Schicht 15 gebildeter
dicker Oxidfilm 16 wird auf eine konstante Tiefe während des
selbst ausgerichteten Ätzverfahrens zur Bildung der
Floatinggates geätzt. Als Ergebnis davon kommt die Oberfläche
des geätzten Oxidfilmes 16A annähernd bündig zu der
Oberfläche des Substrates 11 zu liegen.
Fig. 4E zeigt den Zustand, wie er vorliegt, wenn ein
Ansteuergate-Oxidfilm 18 durch einen Oxidationsprozess
gebildet wurde. Kein zusätzlicher Oxidfilm wird auf dem
Oxidfilm 16A geschaffen, der auf der eingegrabenen N⁺-Schicht
15 gebildet ist. Grund hierfür ist die niedrige
Oxidationsgeschwindigkeit während des Oxidationsprozesses zur
Bildung des Ansteuergate-Oxidfilmes 18.
Nach Fig. 4F ist eine dritte Polysiliciumschicht 19 auf der
gesamten Struktur einschließlich des Ansteuergate-Oxidfilmes
18 vorgesehen. Die dritte Polysiliciumschicht 19 wird durch
eine Ansteuergate-Maskentechnik und einen Ätzprozeß geätzt,
was ein Ansteuergate 19 bildet. Dieser Prozeß kann ohne
weiteres zum Zeitpunkt der Bildung der dritten
Polysiliciumschicht 19 vorgenommen werden, da durch den
Oxidfilm 16A, der auf der eingegrabenen N⁺-Schicht 15
gebildet ist, kein Unterschied in der Topologie hervorgerufen
wird.
Wie eingangs erwähnt, verbessert die vorliegende Erfindung
die elektrischen Eigenschaften einer Zelle, indem die
Topologie herabgesetzt wird, die durch den Oxidfilm
hervorgerufen wird, der in der Bitleitung gebildet ist, die
das Sourcegebiet und Draingebiet enthält. Der Prozeß kann
durch die Erfindung vereinfacht werden, indem eine das
Sourcegebiet und Draingebiet enthaltene Bitleitung gebildet
wird, wobei eine N⁺ Fremdionenimplantation nur einmal
vorgenommen wird.
Obgleich die Erfindung anhand einer bevorzugten
Ausführungsform mit einer gewissen Spezialisierung
beschrieben wurde, versteht es sich für den Fachmann, daß
der Aufbau sowie die Kombination und Anordnung der Teile
geändert werden können, ohne daß dadurch vom Wesen der
Erfindung abgewichen wird.
Claims (1)
- Verfahren zum Herstellen von EEPROM Flash-Zellen, gekennzeichnet durch die folgenden Schritte:
Vorsehen eines Siliciumsubstrates, auf dem ein Feldoxidfilm gebildet ist;
aufeinanderfolgende Bildung eines Tunneloxidfilms, einer ersten Polysiliciumschicht, eines unteren Oxidfilmes und eines Nitridfilmes auf dem den Feldoxidfilm enthaltenden Siliciumsubstrat;
aufeinanderfolgendes Ätzen des Nitridfilmes, des unteren Oxidfilmes, der ersten Polysiliciumschicht und des Tunneloxidfilmes, um den Feldoxidfilm und das Siliciumsubstrat zu einem Bitleitung-Sourcegebiet und einem Bitleitung-Draingebiet durch eine Floatinggate-Maskentechnik und einen Ätzverprozeß freizulegen;
Bildung einer eingegrabenen N⁺-Schicht in dem freigelegten Siliciumsubstrat des Bitleitung-Sourcegebietes und Bitleitung-Draingebietes durch einen Implantationsprozeß mit N-Dotierungsionen;
Bildung eines dielektrischen Zwischenfilmes mit einer ONO Struktur durch Schaffung eines oberen Oxidfilmes auf dem Nitridfilm mittels eines Oxidationsprozesses und gleichzeitiger Bildung eines dicken Oxidfilmes auf der eingegrabenen N⁺-Schicht;
Bildung einer zweiten Polysiliciumschicht auf der gesamten Struktur einschließlich des dielektrischen Zwischenfilmes und dicken Oxidfilmes;
Ätzen der Polysiliciumschicht durch eine Steuergate- Maskentechnik und einen Ätzprozeß, so daß längs beider Seiten des Bitleitung-Draingebietes Steuergates gebildet werden;
Ätzen der ersten Polysiliciumschicht durch ein selbst ausgerichtetes Ätzverfahren, unter kontinuierlicher Anwendung der Steuergate-Maskentechnik und des Ätzverfahrens, so daß längs beider Seiten des Bitleitung-Draingebietes Floatinggates gebildet werden, wobei ein Floatinggate für jedes Zellengebiet vorliegt, und gleichzeitig Ätzen des dicken auf der eingegrabenen N⁺-Schicht gebildeten Oxidfilmes auf eine konstante Dicke;
Bildung eines Ansteuergate-Oxidfilmes durch eine Oxidierung;
Bildung einer dritten Polysiliciumschicht auf der gesamten Struktur einschließlich des Ansteuergate-Oxidfilmes; und
Ätzen der dritten Polysiliciumschicht durch eine Ansteuergate-Maskentechnik und ein Ätzverfahren, um Ansteuergates vorzusehen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940024257A KR0150050B1 (ko) | 1994-09-27 | 1994-09-27 | 플래쉬 이이피롬 셀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19534921A1 true DE19534921A1 (de) | 1996-03-28 |
| DE19534921C2 DE19534921C2 (de) | 2002-10-31 |
Family
ID=19393521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19534921A Expired - Fee Related DE19534921C2 (de) | 1994-09-27 | 1995-09-21 | Verfahren zur Herstellung von EEPROM Flash-Zellen mit vergrabenen Bitleitungen |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5527727A (de) |
| KR (1) | KR0150050B1 (de) |
| DE (1) | DE19534921C2 (de) |
| GB (1) | GB2293688B (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69636738D1 (de) * | 1996-12-27 | 2007-01-11 | St Microelectronics Srl | Kontaktstruktur für elektronische EPROM oder flash EPROM Halbleiterschaltungen und ihr Herstellungsverfahren |
| US6004829A (en) * | 1997-09-12 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Method of increasing end point detection capability of reactive ion etching by adding pad area |
| US6017795A (en) * | 1998-05-06 | 2000-01-25 | Taiwan Semiconductor Manufacturing Company | Method of fabricating buried source to shrink cell dimension and increase coupling ratio in split-gate flash |
| US6011289A (en) * | 1998-09-16 | 2000-01-04 | Advanced Micro Devices, Inc. | Metal oxide stack for flash memory application |
| CN1324690C (zh) * | 2001-06-28 | 2007-07-04 | 旺宏电子股份有限公司 | 氮化硅只读存储器的制造方法 |
| US6624025B2 (en) | 2001-08-27 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Method with trench source to increase the coupling of source to floating gate in split gate flash |
| KR100577011B1 (ko) * | 2002-07-10 | 2006-05-10 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
| JP4481557B2 (ja) * | 2002-07-17 | 2010-06-16 | Ｏｋｉセミコンダクタ株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US20060243524A1 (en) * | 2005-04-29 | 2006-11-02 | Raymond Jarrell | Collapsible hanging scaffold bracket |
| CN109461735B (zh) * | 2018-10-18 | 2021-03-26 | 上海华力微电子有限公司 | 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4795719A (en) * | 1984-05-15 | 1989-01-03 | Waferscale Integration, Inc. | Self-aligned split gate eprom process |
| US4852062A (en) * | 1987-09-28 | 1989-07-25 | Motorola, Inc. | EPROM device using asymmetrical transistor characteristics |
| US4924437A (en) * | 1987-12-09 | 1990-05-08 | Texas Instruments Incorporated | Erasable programmable memory including buried diffusion source/drain lines and erase lines |
| US5162247A (en) * | 1988-02-05 | 1992-11-10 | Emanuel Hazani | Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array |
| US5278439A (en) * | 1991-08-29 | 1994-01-11 | Ma Yueh Y | Self-aligned dual-bit split gate (DSG) flash EEPROM cell |
| US5364806A (en) * | 1991-08-29 | 1994-11-15 | Hyundai Electronics Industries Co., Ltd. | Method of making a self-aligned dual-bit split gate (DSG) flash EEPROM cell |
| US5313421A (en) * | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
| US5395779A (en) * | 1994-04-08 | 1995-03-07 | United Microelectronics Corporation | Process of manufacture of split gate EPROM device |
-
1994
- 1994-09-27 KR KR1019940024257A patent/KR0150050B1/ko not_active IP Right Cessation
-
1995
- 1995-09-19 GB GB9519088A patent/GB2293688B/en not_active Expired - Fee Related
- 1995-09-21 DE DE19534921A patent/DE19534921C2/de not_active Expired - Fee Related
- 1995-09-26 US US08/534,170 patent/US5527727A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0150050B1 (ko) | 1998-10-01 |
| US5527727A (en) | 1996-06-18 |
| DE19534921C2 (de) | 2002-10-31 |
| GB2293688B (en) | 1998-07-22 |
| GB2293688A (en) | 1996-04-03 |
| KR960012530A (ko) | 1996-04-20 |
| GB9519088D0 (en) | 1995-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3037431C2 (de) | ||
| DE19527682B4 (de) | Verfahren zur Herstellung einer EEPROM-Flashzelle | |
| DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
| EP0049392B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik | |
| DE3107543C2 (de) | ||
| DE4016346C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung | |
| DE19619705C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren | |
| DE3437512C2 (de) | Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung | |
| DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
| DE2911132A1 (de) | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium | |
| DE10211690A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3106202A1 (de) | Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung | |
| DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
| DE4114344A1 (de) | Herstellungsverfahren und aufbau einer nicht-fluechtigen halbleiterspeichereinrichtung mit einer speicherzellenanordnung und einem peripheren schaltkreis | |
| DE112005000665T5 (de) | Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren | |
| DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
| DE2816795A1 (de) | Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis | |
| DE10228565A1 (de) | Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben | |
| DE19639026C1 (de) | Selbstjustierte nichtflüchtige Speicherzelle | |
| DE2922016A1 (de) | Vlsi-schaltungen | |
| DE3139846C2 (de) | ||
| DE19534921C2 (de) | Verfahren zur Herstellung von EEPROM Flash-Zellen mit vergrabenen Bitleitungen | |
| DE19521469B4 (de) | Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung | |
| DE3424181A1 (de) | Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen | |
| DE3540422A1 (de) | Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140401 |