DE19525072C2 - Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung - Google Patents

Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung

Info

Publication number
DE19525072C2
DE19525072C2 DE19525072A DE19525072A DE19525072C2 DE 19525072 C2 DE19525072 C2 DE 19525072C2 DE 19525072 A DE19525072 A DE 19525072A DE 19525072 A DE19525072 A DE 19525072A DE 19525072 C2 DE19525072 C2 DE 19525072C2
Authority
DE
Germany
Prior art keywords
trench
main surface
component
etching
insulation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19525072A
Other languages
German (de)
English (en)
Other versions
DE19525072A1 (de
Inventor
Frank Lau
Wolfgang Krautschneider
Manfred Engelhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19525072A priority Critical patent/DE19525072C2/de
Priority to IN985CA1996 priority patent/IN189112B/en
Priority to DE59607729T priority patent/DE59607729D1/de
Priority to PCT/DE1996/001109 priority patent/WO1997003463A1/de
Priority to EP96918603A priority patent/EP0838089B1/de
Priority to CN96195393A priority patent/CN1093983C/zh
Priority to KR1019970708234A priority patent/KR100418849B1/ko
Priority to US08/981,674 priority patent/US5990536A/en
Priority to JP9505399A priority patent/JPH11509043A/ja
Priority to ARP960103508A priority patent/AR002791A1/es
Publication of DE19525072A1 publication Critical patent/DE19525072A1/de
Application granted granted Critical
Publication of DE19525072C2 publication Critical patent/DE19525072C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials

Landscapes

  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
DE19525072A 1995-07-10 1995-07-10 Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung Expired - Fee Related DE19525072C2 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE19525072A DE19525072C2 (de) 1995-07-10 1995-07-10 Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung
IN985CA1996 IN189112B (ref) 1995-07-10 1996-05-30
PCT/DE1996/001109 WO1997003463A1 (de) 1995-07-10 1996-06-24 Integrierte schaltungsanordnung mit mindestens zwei gegeneinander isolierten bauelementen und verfahren zu deren herstellung
EP96918603A EP0838089B1 (de) 1995-07-10 1996-06-24 Integrierte schaltungsanordnung mit mindestens zwei gegeneinander isolierten bauelementen und verfahren zu deren herstellung
CN96195393A CN1093983C (zh) 1995-07-10 1996-06-24 带有至少两个彼此绝缘的元件的集成电路装置及生产方法
KR1019970708234A KR100418849B1 (ko) 1995-07-10 1996-06-24 서로절연된적어도2개의소자를갖는집적회로장치및그제조방법
DE59607729T DE59607729D1 (de) 1995-07-10 1996-06-24 Integrierte schaltungsanordnung mit mindestens zwei gegeneinander isolierten bauelementen und verfahren zu deren herstellung
US08/981,674 US5990536A (en) 1995-07-10 1996-06-24 Integrated circuit arrangement having at least two mutually insulated components, and method for its production
JP9505399A JPH11509043A (ja) 1995-07-10 1996-06-24 少なくとも２つの互いに絶縁されたデバイスを有する集積回路装置およびその製造方法
ARP960103508A AR002791A1 (es) 1995-07-10 1996-07-10 Dispositivo de circuito integrado con a lo menos dos elementos constructivos aislados entre si y procedimiento para su elaboracion.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19525072A DE19525072C2 (de) 1995-07-10 1995-07-10 Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE19525072A1 DE19525072A1 (de) 1997-01-16
DE19525072C2 true DE19525072C2 (de) 2002-06-27

Family

ID=7766444

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19525072A Expired - Fee Related DE19525072C2 (de) 1995-07-10 1995-07-10 Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung
DE59607729T Expired - Lifetime DE59607729D1 (de) 1995-07-10 1996-06-24 Integrierte schaltungsanordnung mit mindestens zwei gegeneinander isolierten bauelementen und verfahren zu deren herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59607729T Expired - Lifetime DE59607729D1 (de) 1995-07-10 1996-06-24 Integrierte schaltungsanordnung mit mindestens zwei gegeneinander isolierten bauelementen und verfahren zu deren herstellung

Country Status (9)

Country Link
US (1) US5990536A (ref)
EP (1) EP0838089B1 (ref)
JP (1) JPH11509043A (ref)
KR (1) KR100418849B1 (ref)
CN (1) CN1093983C (ref)
AR (1) AR002791A1 (ref)
DE (2) DE19525072C2 (ref)
IN (1) IN189112B (ref)
WO (1) WO1997003463A1 (ref)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218720B1 (en) * 1998-10-21 2001-04-17 Advanced Micro Devices, Inc. Semiconductor topography employing a nitrogenated shallow trench isolation structure
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378573A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 半導体装置
US4763179A (en) * 1984-12-05 1988-08-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
DE3809218A1 (de) * 1987-03-20 1988-09-29 Mitsubishi Electric Corp Halbleitereinrichtung mit einem graben und verfahren zum herstellen einer solchen halbleitereinrichtung
US4977436A (en) * 1988-07-25 1990-12-11 Motorola, Inc. High density DRAM
US5229318A (en) * 1991-02-07 1993-07-20 France Telecom Process for buried localized oxidation of a silicon substrate and corresponding integrated circuit
US5336912A (en) * 1992-07-13 1994-08-09 Kabushiki Kaisha Toshiba Buried plate type DRAM

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134445A (ja) * 1982-02-05 1983-08-10 Seiko Epson Corp 半導体装置の製造方法
JPS58169934A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体集積回路装置
US5176789A (en) * 1985-09-21 1993-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for depositing material on depressions
US4835584A (en) * 1986-11-27 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Trench transistor
JPH0620108B2 (ja) * 1987-03-23 1994-03-16 三菱電機株式会社 半導体装置の製造方法
JPH04151850A (ja) * 1990-10-15 1992-05-25 Nec Corp 溝絶縁分離型半導体集積回路の製造方法
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
EP0540262A2 (en) * 1991-10-31 1993-05-05 STMicroelectronics, Inc. Trench isolation region
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763179A (en) * 1984-12-05 1988-08-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JPS6378573A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 半導体装置
DE3809218A1 (de) * 1987-03-20 1988-09-29 Mitsubishi Electric Corp Halbleitereinrichtung mit einem graben und verfahren zum herstellen einer solchen halbleitereinrichtung
US4977436A (en) * 1988-07-25 1990-12-11 Motorola, Inc. High density DRAM
US5229318A (en) * 1991-02-07 1993-07-20 France Telecom Process for buried localized oxidation of a silicon substrate and corresponding integrated circuit
US5336912A (en) * 1992-07-13 1994-08-09 Kabushiki Kaisha Toshiba Buried plate type DRAM

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SCHWARZL, S.: J.Electrochem.Soc., Bd. 134, 1987, S. 1985 ff. *
VLSI Electronics Microstructure Science, Vol. 8, Plasma Processing for VLSI, N.G. Einspruch and D.M. Brown, Chapter 5, Academic Press Inc., Orlando, 1984, S. 124 ff. *

Also Published As

Publication number Publication date
CN1190490A (zh) 1998-08-12
AR002791A1 (es) 1998-04-29
US5990536A (en) 1999-11-23
WO1997003463A1 (de) 1997-01-30
EP0838089A1 (de) 1998-04-29
DE59607729D1 (de) 2001-10-25
KR100418849B1 (ko) 2004-04-21
EP0838089B1 (de) 2001-09-19
IN189112B (ref) 2002-12-21
DE19525072A1 (de) 1997-01-16
CN1093983C (zh) 2002-11-06
JPH11509043A (ja) 1999-08-03
KR19990014889A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102007018760B4 (de) Verfahren zur Herstellung einer Transistorvorrichtung und Transistorvorrichtung mit vertieftem Gate
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
WO2001001489A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10258194B4 (de) Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE19911148C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE102004007242A1 (de) Grabenkondensator mit vergrabener Kontaktbrücke
DE19646419C1 (de) Verfahren zur Herstellung einer elektrisch schreib- und löschbaren Festwertspeicherzellenanordnung
DE10024876A1 (de) Vertikaler Transistor
DE3927176C2 (ref)
DE4125199C2 (de) Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix
DE19525072C2 (de) Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE10306318A1 (de) Halbleiter-Schaltungsanordnung mit Grabenisolation und Herstellungsverfahren
DE10353771A1 (de) Halbleiterbauelement mit Tiefgrabenisolierung und Verfahren zu seiner Herstellung
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen
DE19931916A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE4226996A1 (de) Verfahren zur herstellung einer halbleiterspeichereinrichtung und ihrer speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/762

8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee