DE1817354A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE1817354A1
DE1817354A1 DE19681817354 DE1817354A DE1817354A1 DE 1817354 A1 DE1817354 A1 DE 1817354A1 DE 19681817354 DE19681817354 DE 19681817354 DE 1817354 A DE1817354 A DE 1817354A DE 1817354 A1 DE1817354 A1 DE 1817354A1
Authority
DE
Germany
Prior art keywords
plane
silicon
semiconductor device
lattice
covered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681817354
Other languages
English (en)
Other versions
DE1817354B2 (de
Inventor
Hisashi Hara
Isao Sasaki
Tai Sato
Yoshiyuki Takeishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE1817354A1 publication Critical patent/DE1817354A1/de
Publication of DE1817354B2 publication Critical patent/DE1817354B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

DR. F. ZUMSTEIN - DR. E. ASSMANN DR. R. KOENIQSBERQER - DIPL-PHYS. R. HOLZBAUER
TEUDON. 32347β und aai.11 β M(JNOHBN , TELEQPAMME. ZUMPAT BRÄUHAU33TRASSE 4/111 POSTSCHECKKONTO: MÜNCHEN 01139
BANKKONTO: ΒΑΝΚΗΑμβ Η. AUFHÄU8ER
2/ki
ΪΟΚΥΟ SHIBAUHA EÜiXJSRIO 0O.,ltd.,Kawaaafci-shi
Halbleitervorrichtung.
Sie Erfindung betrifft eine Halbleitervorrichtung, und insbesondere eine Halbleitervorrichtung, bei der ein Haltelei-t-arsubstrat verbandet wird, dessen äußer© obere -JPl»ehe fine £51ij -Kristallebene aufweiat.
Eine Halbleitervorrichtung, beispielsweise ein Planartransistors eine MOS-Diode (metal-oxide-semiconductor-Biode), ein MOS-lFeldeffekt-Transiotor (MOS-PBX) oder ein integrierter Schaltkreis, der eine große. Anzahl solcher Elemente aufweist» wird in hohem Maße für elektrische Geräte verwendet, um Miniaturisierung und hohe Leistungsfähigkeit 8u erreichen. "Die vorerwähnte Halbleitervorrichtung verwendet ein Halbleitersubstrat, dessen äußere obere fläche eine (ritterebene dee Eyps inijf-t fioo|, 1110? oderfl 123Aufweist. ¥eiterhin wird diese Halbleitervorrichtung durch Ausbildung bestimmter Schichten
909837/0&39
auf der Gitterebene mittels Kondensation aas der Dampfphaee, durch opitaxiale Ifechatumsverfahren, DiffusioöB- oder Legierungeverfahren und weiterhin dadurch herge-βteilt, daß das Substrat verschiedenen Verfahrensproseßen unterworfen wird, beispieleweise dem photographischen oder chemischen Ätzen, In jenen fällen, die die Methode dee Wachstums durch Kondensation aus der Dampfphase verwenden, ist es erforderlich, daß die Schichten, auf dem Substrat so schnell als möglich, auegebildet werden, und daß die auf die Oberfläche des Substrats wirkenden Äteungen ebenfalls so schnell als möglich erfolgen.
Bei einer Halbleitervorrichtung, beispielsweise einen flanor-franslstor, einem MOS-Feldeffekt-Xranslstor oder einer MOS-Diode» bei der auf einer Substratfläche ein Sillciumoxydf ilm ausgebildet ist, tritt auch ein Problem auf, dessen Wirkung durch die Ladungsdichte He auf der Fläche verursacht wird, die als Grensschioht swischen dem erwähnten Film und dem Substrat vorhanden ist und die Eigenschaften der Halbleitervorrichtung beeinflußt, beispiels weise die Kapasdtäts-SpannungsoharQkteristiken im fall einer Diode oder die Schwellenspannungscharakteristik im lall eines transistors· Ss ist bekannt., deß die erwähnte ladungsdichte Hs einen bemerkenswerten Einfluß auf diese Eigenschaften ausübt, und daß diese ladungsdlehte He in w Abhängigkeit von der gewählten Gitterebene der Substratflache variabel ist, die unmittelbar anschliessend auf den Silioiumoatydfilm folgt, d.h. zunehmend wächst in der Folge der Gitter&benen . flOO^rfiio}<f21i|<{f1i} , (Jap. J.Appl.Phys. ± 950 (1965) )· Demzufolge ist es tue Halbleitervorrichtungen,bei denen die Substratoberfläche mit einem Silioiumoxydf ilm bedeckt wird9 üblich geworden, eine Gitterebene de« Typs fiooj oder fnoj für die Fläche dee Halbleitersubstrates aussuwählen, die mit dem Film bedeckt wird« Jedoch haben Gitterebenen des
909837/083 9
iyps C110 J oder < lOOJden ITachteil, daß eia Wachstum der Schichten bei niederschlag aus der Dampf phase und der Ätsvorgang unvermeidbar verlangsamt werden, so daß eine solche Gitterebene für die Praxis als nicht gans "befriedigend angesehen wird .
Die Erfindung wurde unter Zugrundelegung der Tatsache t daß die Auswahl einer bestimmten Gitterebene des Ealbleitersubstrats nicht nur für den Betrieb einer Halbleitervorrichtung von großer Bedeutung ist, sondern ebenso Einfluß hat auf die Geschwindigkeit des Schichtenwachstums bei Kondensation aus der Dampfphase und auf die bei der Herstellung auftretenden Ätzprozeße.
Aufgabe der Erfindung ist es, eine Halbleitervorrichtung, beispielsweise eine Diode und/oder einen Transistor zu. entwickeln, der gute Eapasitäts-Spannungseigenscbaften and/oder Schwollenepannungseigenschaf ten aufvieist. Dabei sollen das Wachstum der Schichten bei Kondensation aus der I Dampfphase;und die durcha'uführenden i'itzvorgänge bei der Herstellung schneller als nach bekannten Verfahren erfolgen, d.b.· die Herstellung soll erleichtert werden.
Die erf Inäungsgemä.ße Halbleitervorrichtung, zeichnet sich dadurch aus, daß das aus einem Einkristall bestehende Halbleitersubstrat mit einer ebenen oberen Fläche versehen ist, die eine Eristaiiebene des lyps f?113 aufweist oder gegen diese: £ 3Ϊ1 | -Kristallebene bis zu + 5° geneigt ist. . "'.. "■/·;"- ' "" ■ .·.■·. -
Unter Bezug auf die Zeichnungen wird die folgend in Einzelheiten näher beschrieben« ·
Fig. 1 zeigt in scheinatischer Darstellung ein ausgerichtetes Sitter des $yps ^311 feines erfindungsgemäßen Siliciumeiibstratsi v
..;■;■■ ÖÖ9837/0839
Pig. 2 aeigt Im Schnitt die .Anordnung einer er£indimgs~ gemiißen MOS-Diode;
Fig. 3 und 4 ZQlQon »-Lagraisme, anhand dorer öle KspaEitätsopaanungsöigeneebaften einer erfindungsgemaßen HOS-Biode mit ähnlichen Dioden bekannter Bauart verglichen werden;
Pig. 5A l)is 5ß zeigen im Schnitt die aufeinanä erf olgenden Verfahrensachritte bei dor Herstellung einea erf inclin>gß gemäßen HOS-Peldeffek-fc-Eransietorfl; und
Pig. 6 zeigt im Schnitt einoa eriiHüUosegöiaäiSon Planarc- !Transistor. .
Gemäß der Erfindung iat cina l?lUohö eines Halbleitersub-0trats, das in einor HaIIiIe it ölvorrichtung verwendet vflrd« so ausgebildet, daß es im weseatlAch.cn eine fell)-
aufv/Gist, Auf dieocr HheiXQ ist
V/achetum aus der Diampfphase eine Schicht ausgebildet und/oder Ätzprozeße »erden angowonclet und/oder oo ein Siliciumoxydfilra äoriiber aufgebracht.
Daß Halbleitersubstrat kann aus eineia halbleitenden Einkristall eines einzelnen Elementes, wie etv;a Silicium oder Germanium, oder aus Verbindungen der Sruppon III und V bestehen.
Durch den Ausdruck "£511J -Gitterebene1' wird ausgedrückt,, daß eine Übene gemeint iat, äio'eotfchl e ner ftittereböno des lype £31 fτ als auch einer Ebene entsprechen lcann, die in beüug auf die l31i| -Gitterebene bis sa + 5P geneigt sein kann.
Anhand von Experimenten wird nun die erf indungogemäße Halbleitervorrichtung mit bekannten entsprechenden Vorrichtungen verglichen. Zunächst worden fünf verschiedene Siliciuia-
909837/0839 ^K BADQWQtHAL
■ - 5 -
einfcriatallplättöhen vorbereitet, die einen apeeiflachen Widerstand Ton 5 bis 10-Horn aufwiesen sowie Critterebeiien, die Im wesentlichen den Typen " /11^J » L1^3 · ^10O/ , C2^J und I511I entsprachen. Das Blättchen wurde auf kugelförmige SOrm poliert, bo daß alle Gitterebenen an der Oberfläche auftreten mußten, und danach wurde es in einen aus einer .uarzröhre bestehenden Reaktionsofen gebracht. Während das kugelförmige Plättchen gedreht wurde, wurde die 'iiemperatur dea Reaktionsofens auf 12000C erhöht» und es wurde ein Gasgemisch, aus SiGl^ und H2 eingeleitet, um mittels Wachstum aus der Dampfphase auf der Oberfläche des Hättchens eine Schicht auszubilden. Als Ergebnis zeigte eich, daß'die Schicht auf der "Plättchenoberfläche keine gleichmässlge Dicke aufwies, ao daß das flättohen nicht mehr genau kugelig geformt war, wenn die durch Wachstum durch !Condensation aus der Dampfphase gebildete Schicht mittels des bekannten Röntgenbeugungsver·* fahrend betrachtet wurde, und es ergab sich, daß die gewachsene Schicht an den Seilen der Oberfläche am dicksten war, d.h., daß das Wachstum durch Kondensation aus der Dampfphase an jenen Stell an am schnellsten vor sich gegangen war, die eine ^511j -Gritterebene aufwiesen« Das Röntgenbeugungsverfabren sseigte auch, daß die Stellen des. gerundeten Siliciumplättchens, auf dessen Oberfläche zuvor eine Schicht mittels Wachstum durch Kondensation aus der Dampfphase ausgebildet worden war« während des Umwendons in einer Xtslösung aus 5HlTCu + HF am schnellsten geäzt wurden, die der erwähnten <511J - Qitterebene entsprachen»
Nach der Reinigung eines Germaniumsubstjcats, dessen Oberfläche eine ^Itij -Gitterebene aufwies, wurde dieses bei einer Temperatur von 600 "C in einem ültrahochvakuum von 10~9 mm Hg gebalten, und Silicium wurde durch Kondensation aus der Dampfphase in einer Schichtdicke von 2 χ 101·4
909837/0839
-3A& SAO ORIGINAL
AtoBon/cm2 niedergeschlagen, 00 daß eine Silioium-Epitaxialspblobt auf der Oberfläche des Germaniumaubstxata ausgebt!~ döt wurde. Dabei nahm die aus der B&mpfphaae abgeschiedene Sohicht die Struktur eines abgestumpften Tetraeders an» Ale der Zustand der gewachsenen Schicht durch Beugung langsamer Elektronenstrahlen untersucht wurde, seigte sich daß die obere Fläche dieser Sohicht eine Kristall ebene; des Typs £i11?aufwiese während die geneigten Pläohec jfei Gitterebenmaufwiesen Das Erscheinungsbild der ^
Gitterebenmaufwiesen. Das Erscheinungsbild der ^* Gitterebene auf den geneigten Flächen zeigt an, daß auC ^ den Stellen mit diesen ßitterebenen das schnellste Wachstum bei Kondensation aus der Dampfphase erzielt wurde.
Es wurden drei Siliciumplättchen vorbereitet, die Je eine flache Oberfläche mit Gitterebenen des Üiyps £i11 f, fiO0 und J3115 aufwiesen. Nach einer Behandlung mit der bekannten Ätzlösung wurden die Plättchen in eine auf Ultrahoohvakuum evakuierte Torrichtung gebracht» !fach einem Beschüß mit Argonionen vmrdon die Plättchen bei einer Temperatur von 7OO°G angelassen· Bei der so gereinigten Oberfläche zeigte die {311} -Gitterebene ein Überstrukturgittermuster der Art 3 χ 1, {iHjr -Gitterebene 7 x 7 und der £100 j -Gitterebene 2x2 (oder 4x4)» woraus ersichtlieh ist, daß die Oberfläche jedes Plättchens, vollständig gereinigt worden war,(B1Ig. 1 zeigt schematisch eine /311j Gitterebene auf der gereinigten Oberfläche eines Siliciumplättchens, wie βie^ durch Beugung langsamer Elektronen* strahlen mit einer Energie von 32 e7 ergibt.) Auf der gereinigten Oberfläche jedes Slliciumplättohens konnte eich eine Sllioiumschicht nach dem bekannten Verfahren der Kondensation aus der Dampfphase ausbilden. Als das Siliciumplättchen auf eine Temperatur Über 5000O erwärmt wurde, stellte sich die Oberfläche als Epitaxialschicht mit paralleler Kistallorientierung dar. D.h. die orientierte
909837/0839
um BAD
(] -Epitaxialaohich* war auf äer £311^ -Oberfläche in Earallelorienfciorung aleäereeeoblagen worden. £0 sseige sieh dabei» daß die WachattaaDgeoehwindigteGit in Abhängigkeit von der Gitterstruktur fortschreitend abnahm in der Fowa ^^{^^?
Bei einer He π sung zur Bestimmung der Iiininialtorap3ratur,boi der epitaxialea Wachstum einer Schicht auf der Oberfläche jedes "-J&ittehens mit den wie oben beschriebenen, entsprechenden Gitterebonen noch, stattfinden kann, ergab sich, äaQ für das Plättchen iait eine* jf311 j -Gitfcerebene 260 Dia 290°C eriordorlich oind, iür aas Plättchen, mit einer £iOOJ -öitterobene 290 bis 3200C1 während füx ein Plättchen mit einer /itij -Citterebene 360 biß 4000C erforderlich sind, d.h., daS bei einem Plättchen mit einer £3113 ~Gitterebene ein Wachstum einer Schicht durch Kondensation aus der Dampf phase bei der niedersten Ütamparatur erfolgen kann« Die Plättchen, die die erwähnten (ritterebenen aufwiesen, auf denen eine Spitaxialschicht ausgebildet war, wurden in ein bis auf 10 im Hg evakuiertes Gefäß gebracht und für 10 Std. auf einer !temperatur von 800 bis 120O0O gehalten, tfährend das Plättchen mit der (3115 -Gitterdbene keine Teränderungen der Oberflächen-Verhältnisse zeigte, ergaben sich auf den Plättchen mit einer (1Oo| -Gitterebene spiralförmig ausgebildete Ter-Setzungen und thermisch verursachte At»narben, die die Struktur einer fioo| -Gitterebene auf «fiesen, während das Plättchen mit einer f\ 11^ -Gitterebene thermische Ätznarben aufwies, die Strukturen der /311$ - und ί11i{ -Gitterebenen zeigten.
Wie erwähnt hat β iah erwiesen, daß auf der / 311 f-Gitterebene eines SLliciarapläitcIiena das epitsxiale Wachstum einer Schicht und die vorzunehmenden Ätsungen mit größerer
9098 3 7/0 8 39
Geschwindigkeit erfolgen können als t>oi den anderen Krletallebknen, wobei gleichseitig ein Auftreten thermischer Ätaaarbon -verhindert wird« Venn das Halbleitersubstrat eiiier Halbleitervorrichtung eine dementsprechend auegebildete (511^ -ffifcterebene aufweist, so kann diese Vorrichtung leicht hergestellt werden, und die ualitftt eines elektrischen Gerätes wird bei Vorwendung dieser Vorrichtung gesteigert.
Unter Bezog auf Pig« 2 wird uunraehr eine Diode vom HOS-Typ als Icon .retee ίοispiel für eine erf indungsgemiiße HaIbleltervorr*ohtirag im Vergleich aura Stand der Technik beschrieben.
Eb wurden N-Io it ende Siliciuaplättchen 10 vorbereitet, die einen spezifischen Widerstand von 5 bis 8-ß/cm aufwiesen« Eine der freiliegenden, flachen Oberflächen 3edea Plättchens wies eine Kristallebene auf, die im wesentlichen dem 2yp {3I1] , fm?, £iiof,{ioojoder {211J entsprach. Die flache Oberfläche eines jeden Silioiumplöttchens wurde durch geeignete bekannte Verfahren hochglanzpoliert. Unter Verwendung einer LSsungemischung aus HNO^ und HF wurde die Flättchenoberfläche geäst« Sie Platteben wurden während 5 Minuten in einer Atmosphäre aus feuchtem Sauerstoff erwäret, der dadurch erhalten ward·· daß Sauerstoffgas durch Vaesex von 8O0C geleitet und dann auf 120O0O erwärmt wurde· Auf diese Weise bildete sich auf der hochglanzpolierten Fläche eines jeden SiliciumplSttohens ein Siliciunoxydfilm 11 alt einer Dicke von etwa 2000 A Einheiten aue, (ein sogenannter Hoohtemperaturoxydatibnsprozeß). Die Ausbildung solcher Siliciumoxyd~ filme kann auch durch ein als tfledertemperaturprcseJ3 aur Herstellung von OxydfUrnen bezeichnetes Verfahren erfolgen, das darin besteht, daß das Silioiumplättchen m einen Ofen gebracht wird, der auf 605 bis 7O5eC aufgeheizt ist,
9098 37/0839
" 8AD ORIGINAL
1.8173 5 A
wobei in den Ofen Jh?g ongas eingeleitet wird, das suvor dorcb. eine Lösung aus ivfchylorthosilikat geströmt ist, wodurch da» in dem Argongas enthaltene Äthylorthosililcat ersetzt wird und auf der hochglanapolierten Oberfläohe einen Silioimaoxydiilm von etwa 5000 Jt Einheiten nioderflohlägt, Danach wurde auf dom auf des Oberfläche eines jeden Siliciustplättohens ausgebildeten Siliciumoxydf ilm· als auch auf dem Substrat but Bildung der Gate-Elektroden 12 und 13 eine Aluffliniumeohicht aus der Dampf phase abge-
0Cblöden, deren jede eine Hache von 1 χ 10"* cm bedeckte* Dia Monge uurde wäta'ond 10 bis 15 Hinuten auf eine Sempera- ä tür Ton 5000O gebracht, um so eine Al^SiOg^Si-Diode vom MOS-^Dyp au bilden.
Ss wurden sehn ilOS-Dioden torbereitet, deren Silioiuiaplättchen jeweils die oben erwähnten, freiliegenden Gitterebenen auf wi es an. DaB Ergebnis der nach bekannten Verfahren bestimmten Größen, die die Beziehung zwischen, der fro^ueasabhängigen Kapazität C {bestimmt bei 1 HBz) und der. angelegten Gleiottspannung TJ betreffen, werden für jede Gruppe von zehn Blöden d.es llOS-'Sjgß durch die Kurven in den Pig. 3 und 4 angezeigt« Jede Kurve gibt die Hurch-Bchnittßwoirfce jeder Gruppe iron. Höhn MOS-Dicden wieder« die die erwähnten Qitterebeiien aufwiesen. Pig. 3 gibt ( die Ergebnisse für die Dioden wieder, die. dem Hochtemperai:urox3rdationapro2eß unterworfen waren, während Pig. 4 jene Werte für den. Niödertemperaturproeeß vied©rgibt. Die Surren ayb|o9d und e reranocbaulichen die entsprechenden Werte der Dioden für die Halbleitervorrichtungen mit freien Oberflächen verwendet wurden, deren Gitterebenen entsprechend die Sypim fsi«) , fill} # P |ί^ und f 211 ] auf wieoen.
Wie β ich. auB den Fig. 3 und 4 klar ergibt, ergeben die versohiedenöD. Verfahren »ur Ausbildung eines Siliciumoxyd-
ORIGINAL
films bei Halb'iöitersufcstraten mit derselben Kriotollebeno verschiebungen dor Absolutwerte dar sogenannten Slactibandvorspanmmg Qp8 ( in diesen Beispiel entsprach die eingeprägte Spannung dem GrUßanverhaltnis C/Öo f 0,8, nobel Go die Wecbcelotromlrapasität des Siliciumoxydfilios ist), Von allan Verfahren zur Ausbildung von Sllloiumoxydf tiiäöti ergab jedoch eine Halbleitervorrichtung, die gemäß de: Erfindung mit einem Halbleitersubotrat versehen var» eine £31ij -Gitterebene aufwies, einen Hinimurawert Vorspannung, wobei die Größe dieser Vorspannung sch se je nach Gitterstruktur mit der Folge ^111-^/noj
£iOo3>{31il abnahm. BoI einer Gruppe von zehn Halbleitervorrichtungen, die aus BEalbleitersubstraten mit einer /31If -Gifcterebene hergestellt Wurden» ergab sich ein SurcoechnlttBwert der Vorspannung uggV der um \5"p kleiner war als bei. jenen mit einer /1003 -Gitterebene, Dies bedeutet, daß sich für den fall der f311) -Gitter· ebene eine geringe üjadungediohte H8 auf der Grenzschicht» fläche zwischen dem Siliciumoxydfllm und dem Slliciumsubetrat ergibt, und daß eine aus einer Halbleitervorrichtung mit der ^311; -Gitterebene hergestellte Diode ausgezeichnete Flächenstabilität aufweisen kann.
unter Bezug auf die Fig. SA bis 50 wird nun ein Herstellungsverfahren für eine» P-Sanal-llOS-ϊΈΙ (Veldeffekt-Transißtor) beschrieben, wobei Vergleiche über die Eigenschaften der dabei erzielten transistoren angestellt werden. Ee wurden N-leitende Siliciumplättchen alt einem spezifischen Widerstand von 2 bis 10 JClca vorbereitet t deren irei-1 legende Oberflächen Gitterebenen des Type ^5Hj » £ 111-? 9 fi103 und £iOO|aufwiesen« Auf der freillegendon, vorbebandelten Oberfläche des Siliciunplättchens 20 wurde ein Sllioiumoxydfilm 21 abgeschieden, der eine Schichtdloke von 5000 bis 6000 Jl aufwies, wie Im flg. 5A dargestellt. Der
909837/0839
bad original
IO I
Silieiümoxyäfilm wurde dadurch aufgebracht« daß das Sillotumplättchen in eine Atmosphäre feuchten Sauerstoffe gebracht wurde«, das dadurch erhalten worden war, daß das Saueretoffgas bei 8O0O durch Waooer geleitet und ansohlieesend auf 960 bis 100O0C erwärmt wurde. VIo die Fig. 5B zeigt, wurden vorbestimmte Teile des Slliciraa~ oxydiilms 21 durch ein photographieches Ätzverfahren entfernt, so daß die obere vorbehandelte Oberfläche des Siliciumplättchens 20 in Form sweler schmier Bänder freigelegt wurde. Hach einer Erwärmung auf 1050°0 wurde Borbromid an den bandförmig freigelegten Stellen des Plättohene eindiffundiert, wodurch eich eine Diffuaioassehicht 22 gemäß Pig· 50 so ausbildete, (lad (las Bor auf einer lief α yon etwa 2 Mikron eindrang. Der »wischen den beiden bandf&nulg ausgesparten Sellen stehengebliebene Oxydfilm -rfurd© unter Yerwendung von wässriger HP-Iiöeung, wie in Pig. 5D dargestellt, entfernt,worauf das Slllciumplättchen für 7 Minuten bei einer l'enrperatur von 114-5"C in einer feuchten Sauerstoff atmosphäre und annohlieesend für 10 bis 15 Hinuten in einer 114^ 0C, warmen, trockenen Sauerstoff atmosphäre erwärmt wurde, um - wie in Fig· 5E dargestellt - wiederum einen über die gesamte vorbehandelte Fläche des Plattchens gehenden Film auszubilden. Säbel wurde diesmal ein Siliciumoxydf ilm abgeschieden, der eine Dicke von etwa 2000 A an jenem Seil der Piättchenoberfläche aufwies» von dem der zuvor auegebildete Siliciumoxydfilm entfernt worden war· Wiederum wurden jene Teile des Siliciumoxydf 11ms, die über den Biffuslonsschichten 22 lagen, entfernt, wie dies in Fig. 5F dargestellt ist. In diesem Stadium wurde das Bor wiederum auf eine ?iei© von etwa 2,5 Mikron mittels Wärme und Oxydation eindiffundiert. Der Flächenwideretand dieser diffundierten Seile betrag etwa 20«TL/Flä6henelnheit· Danach wurde im wesentlichen die gesamte Oberfläche des
909837/0839
Hättoheua dusch Abscheidung ana dar HaJnpiCphsBG mit oines?
Itittela eines ?>hofcographi-
echen Ät^verfebronD wired© ö;lo Almainiwiiaohlcht biß die tibOJ? öen BiffuaioTiGBChicütön und don ttbei? dora oxyfifilra zwischen den ViffualonoooliioUton llegGtidon Cello entfesat» oo daß KLekt-roäeansLeoiaüsso 23 miö 24 wie in 3?.lg. 5ö Ötti?ßOßtellt, auß^elilldot wiMea· Mb Si7.ioluaplUttehen wavdo wUbxouA. 10 Me 20 Mnuten &u£ 500°ö ©3?» v/örwt*. Ton den aus dar Eampfpliaoe ato@esoliieäen.Gn AIamlniunjßchichtöii 25 und 24- wurüen AltaaiuiuHdi.'älito iiaoh. GUflsn geiiihrt, di© J-uelctrcdoaaiiBoliliiDeQ ilir die Source- , die Gate- und die Srain-Sehiolit 'oildötoiit Auf äi.QBO Tfcloc entstand elm IOlde£fQlctt3?aauiD-i;oi' vom UOSMiyp· Bsr öate-Xüelrfcrode dsß HOS-Pöldöffelct-SrßniilBtors wurde eia negatives PotenOlal von oiiK^r sololiQii Höhe aufgedruckt;, daß die EapaEitäts-Spaunungslt-Otuiliniö auf den ntodca'ston Punkt geT)j?ach.i; vrurdoj ma bo imter der tmireren 3??.lioliQ der Gatc-Elelctrod© in dem Suljstrfit oiiien I'-leitöaden Kanal außzubilden. Hanaoh witcdo der ftcatiaiator alt eiuör ßolchea Spannung "boaufechlagt» daß dlie Braia-ElektrodG in liszug auf die Sotirce-Bloktifode »osativo Polarität aiuiahai, wild es wurde ein Löcherntrom über die Source- und Drain-Sch.icliten. eingeleitet. Aus den Stromspanntingeeigenacliai« tön, die der Sransietor ntmmehr annahm, Irann die löoher-
μβ (cra2/VS<ak) In der auf der Oberfläche aus-P-Kanalockicbt bestinrnt »erden. Bb 1st belcannt? daß ein Sransißtor im allgemdinen einen hohen V/ert dieser iößhorbewßgliclilceit \m aufweisen eollto, was einen hohen Öogenwiriaeitwort; ergibt. Mo Soetimmu^ der Löchorbev/eg-X 3hkoit μβ (cäa2/VSek.) der !Dransietoren, die aus Silicium» plättchen, jait freiliegendön, vorhehandelten Flächen von uaterschiedllohen ^ittdrebenen hergestellt wurden, ergab die folgenden Resultate»
9 0 9837/0839
Sie erfind\msflgenüi3en IiOS-PUCβ d.h. Transistoren, die ans einem Sllieiumplättohea hergestellt worden waren, dessen freiliegende, vorbehandelt^ Fläche eine (311J -Gttterebene aufwies, zeigten eine löcher oewagliclikelt von 290 ± 30, wobei an der Gate-Eloktroäe ein ausreichend hohes negatives Potential lag. Dasut in Vorfiel oh ergaben XxaneiBtox'en, die aus Silioiumplättchen hergestellt worden waren, deren freiliegende, vorbehandelt^ Oberflächen Gitterebenen den ülyps,flOOJ , 411 Q1) und £i11jaufwlöBenf oiao iöcherbeweelichlseit iron 260 £ 30, 150 + 35 «ad 90 +, 20, woraus sich ergibt« daß der orfindimsssemäße '
die gruäte üöchorbewegllchkeit aufules·
Aus dem vorstehenden Beispiel let exelchtlioh, daß bei einer erf indungsgemäfien Halbleitervorrichtung unter Verwendung eines Sinkrietallbalbleitersubstratos» dessen freiliegende, behandelte Oberiläoho im wesentlichen eine {311 j -Gritterfläehe aufweist, ein opitaxialeo Wachstum vnn Schichten durch Reaktion oder Abscheidung aus der Dampf phase leichter bewirtet werden kann, und daß die notwendigen iitavergängo schneller erfolgen körnen, als dies nach dem Stand dor Technik möglich ist. Damit wird die Herstellung dieser Halbleitervorrichtung besondere elnfaoh« Dariiberhlnaus weist die ea^indungegemäße Ilalbleitorvorrichtung thezmisohe Stabilität auf, und weiterhin kann bei Terwendung von Slliolumoxydf ilmen die Itadungedichte in der erenssohichtfläohe swisehen dem Film und dem Qalbleiteraabetzat vermindert werden» und die Xueherbeweglionkeit kann erhöht werden« Dadurch kann beispielsweise bei HOS-feldeffeigt-Ssansistoren die Schwellenspannung, die Steilheit und das Bauschen vermindert baw. vergrößert werden.
Sie exfindungegemäße Halbleitervorrichtung 1st nicht nur bei Dioden von MDS-Typ und bei Planar~£ransietoren ver-
909837/0839
.. .. . 6AD
vaadfcar, ooiidGi'ii obaiiüo für /IeIo andere Arten von und Dioden.
Untor Bezug auf 3?ig* 6 wird nwk die Verwendung der oriinduagßgeiiiööjii nalbloitei^orriohtttEg bei einem Plawariiranaiotor ba
g 30 lcoiiiusoJLchndt oin B-Xeitondes *3:llißi«m~
eubatrab, das oiU9 KoXlek&orßcIilcht bildet;· J)3,e fi de obere IXIichQ <lofj Snbn-fesats visiab oino £|
^ ebene aiii. And? der obcnron Fläcti© Htm SnhBhxsrtm 30
durch da« bekaimto BitJSu&loiwvevEalasQn 31 und ©in© Einitterööblchl; ausgebildet» ilssroii obose ohen freiliegen» Auf eier tFnfce.reeito tlas Snbirtaats 30 in I; durch Ifconpfkoadansation eine Kollektorelektrofte 33 abg*>nohieden und auf der 01}O3?ü9ite de© Satjstratfl 30 ii entepreehenclei» ¥oiae ains Baoisolelrfeifodo 34 wnä atn© Eaitter elektrode 35» 3)io obei?o Ob^rflSöho dea fiubstxate 30 wird mit Ausnahme dor erwähnten Elektroden mit ain&iü SI-lioiumoxydf ilia 36 überzogen· B©r PlP.nar-iüriiiiaiolore dor erwähnten Anordnung kann leicht hergestellt »erden, wobei die ladungsdlchbo R0 in der urenznehichtfläche zwischen den Sillolumoxydf ilm und dem Silioiumsuhetx&t verminaart
eein tenn, wodurch als Ergebnis der Locks brom und das Rauschen vermindert sind, während die erhöht «orden«
90 98 37/0839

Claims (2)

  1. tie
    HslVLeltcnnroxrio^tiBigt daatceoh ge^nnseishnet» daß doe aus einen SinkriBfell Tmstehsfccte Halfeleitersubstm-fc eine ebene obere H&ete© aufweistf die im wesentlichen eine J 5111- -Kristallebene ist und gegen die raatheiBati eohe £31.0 »-Ks?istallöbene Ms »α * 5° geneigt sein
  2. 2. ^Xbleittsreorrlchtung Maon Anspruoh 1 - dadurch gekenn-
    daß das SuliBt-rat ww Silleltim besteht«
    3· Ba.lbleiterros?i?iehtöiie nafch Insprueh 2r dadurch gekemi-
    , OaS Sie eliene oliese fläche des Silioiumeab*- mit einer Silielnmos^dBehieht bedeckt Jet, taad sowohl an diesem S@hieht und au den anderen unbe« deckten feilen dee Sulistsate Blekteoden vorgesehen Bind
    HaH)leite3rvoiM?ichtimg nach Jtoapruoh Sf dadurch gekenn» seiolmet, daß dae ^ilicii^subül-raijiü. H^Basanordnung eine Kollektor-, ©ine ^bIs- und eine Smitterschloht aufseiet, daB die oben© obere n.äohe eine geaeinsame FLSüh® tust diese Sehi^hten bildet, wobei jede Schicht mit etnex Hlektrode ^eroöken ist, und daß die ebene ElEehe emßemn für die BLefetroüen vorgesehenen Stallen mit Siliciumoxid beäeekt ist.
    Halbleitervorrichtung nach Anspruch 2, dadurch gekenna@i@hnetv' ü&B das Siliclixasisbstml; eine Source- und eine Xteainschieht aufweist9 da0 die ebene obere Fläche eim® gesieinsaae Häehe tWs dieae Sehiohten bildet, Q&& stisiimäest rnttBohm dor Sounca- uoä de? Ssaineohieht
    9 09837/0839 "i
    909837/0839 . . SAO OfHQIfMi.
    auf der ilflche ein .^Jlioinraoxyäfilm angooxä&et and äaß alle öchiclrt-on und dsr Sillaiiuaa^jrufilu nli* einer B^.elitrodo YeroeheB sind.
    Leerseite
DE19681817354 1967-12-28 1968-12-28 Halbleitervorrichtung Pending DE1817354A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP42084999A JPS4830787B1 (de) 1967-12-28 1967-12-28

Publications (2)

Publication Number Publication Date
DE1817354A1 true DE1817354A1 (de) 1969-09-11
DE1817354B2 DE1817354B2 (de) 1971-02-04

Family

ID=13846312

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681817354 Pending DE1817354A1 (de) 1967-12-28 1968-12-28 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US3636421A (de)
JP (1) JPS4830787B1 (de)
DE (1) DE1817354A1 (de)
GB (1) GB1198559A (de)
NL (1) NL6818697A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032042A2 (de) * 1979-12-28 1981-07-15 Fujitsu Limited Feldeffekttransistor mit isoliertem Gate

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7306948A (de) * 1973-05-18 1974-11-20
JPH0783109B2 (ja) * 1986-08-28 1995-09-06 ソニー株式会社 高速半導体装置
US8606851B2 (en) 1995-06-06 2013-12-10 Wayport, Inc. Method and apparatus for geographic-based communications service
US5835061A (en) 1995-06-06 1998-11-10 Wayport, Inc. Method and apparatus for geographic-based communications service
US8639267B2 (en) 2008-03-14 2014-01-28 William J. Johnson System and method for location based exchanges of data facilitating distributed locational applications
US8923806B2 (en) 2008-03-14 2014-12-30 William J. Johnson System and method for presenting application data by data processing system(s) in a vicinity
US8600341B2 (en) 2008-03-14 2013-12-03 William J. Johnson System and method for location based exchanges of data facilitating distributed locational applications
US8761751B2 (en) 2008-03-14 2014-06-24 William J. Johnson System and method for targeting data processing system(s) with data
US8634796B2 (en) 2008-03-14 2014-01-21 William J. Johnson System and method for location based exchanges of data facilitating distributed location applications
US8566839B2 (en) 2008-03-14 2013-10-22 William J. Johnson System and method for automated content presentation objects
EP2823413A4 (de) 2012-03-07 2016-05-04 Snap Trends Inc Verfahren und systeme zum zusammentragen von informationen aus sozialen netzwerken auf grundlage geografischer standorte über ein netzwerk
US9275861B2 (en) * 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
US9477991B2 (en) 2013-08-27 2016-10-25 Snap Trends, Inc. Methods and systems of aggregating information of geographic context regions of social networks based on geographical locations via a network
US9894489B2 (en) 2013-09-30 2018-02-13 William J. Johnson System and method for situational proximity observation alerting privileged recipients
CN117594442B (zh) * 2024-01-18 2024-05-28 常州承芯半导体有限公司 半导体器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032042A2 (de) * 1979-12-28 1981-07-15 Fujitsu Limited Feldeffekttransistor mit isoliertem Gate
EP0032042A3 (en) * 1979-12-28 1982-08-11 Fujitsu Limited An insulated gate field effect transistor

Also Published As

Publication number Publication date
JPS4830787B1 (de) 1973-09-22
NL6818697A (de) 1969-07-01
DE1817354B2 (de) 1971-02-04
GB1198559A (en) 1970-07-15
US3636421A (en) 1972-01-18

Similar Documents

Publication Publication Date Title
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE1817354A1 (de) Halbleitervorrichtung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
CH623959A5 (de)
DE102009056453A1 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE102014118986A1 (de) Halbleitervorrichtung und Ausbildung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE112006000558T5 (de) Schmale Halbleitergrabenstruktur
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
EP0028786B1 (de) Ionenimplantationsverfahren
DE1812130A1 (de) Verfahren zum Herstellen einer Halbleiter- oder Dickfilmanordnung
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2658304A1 (de) Halbleitervorrichtung
DE2801680A1 (de) Verfahren zur herstellung einer halbleitereinrichtung