DE1764336B2 - Monolithische Halbleiterplättchen mit hierin eingebrachten integrierten Schaltungsstrukturen - Google Patents

Monolithische Halbleiterplättchen mit hierin eingebrachten integrierten Schaltungsstrukturen

Info

Publication number
DE1764336B2
DE1764336B2 DE1764336A DE1764336A DE1764336B2 DE 1764336 B2 DE1764336 B2 DE 1764336B2 DE 1764336 A DE1764336 A DE 1764336A DE 1764336 A DE1764336 A DE 1764336A DE 1764336 B2 DE1764336 B2 DE 1764336B2
Authority
DE
Germany
Prior art keywords
mask
semiconductor
semiconductor wafer
semiconductor wafers
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1764336A
Other languages
English (en)
Other versions
DE1764336A1 (de
Inventor
Irving Poughkeepsie Feinberg
Jack Lee Langdon
Carl Lee Sitler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1764336A1 publication Critical patent/DE1764336A1/de
Publication of DE1764336B2 publication Critical patent/DE1764336B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H01L27/0658—
    • H01L21/8222—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H01L27/118—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/162—Testing steps

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Electronic Switches (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Dicing (AREA)

Description

25
Die Erfindung betrifft monolithische, durch Zerschneiden einer Halbleiterscheibe hergestellte Halbleiterplättchen, die mit hierin eingebrachten integrierten Schaltungsstrukturen, hierauf angebrachten, metallischen Leitungsmustern und mit der Fertigungskontrolle dienenden Symbolen, wie z. B. Richtmarken und Erkennungszeichen, versehen sind.
Die Anwendung elektronischer Geräte erfordert immer größere Arbeitsgeschwindigkeiten bzw. Betriebsfrequenzen, wobei andererseits immer kleinere Bauelemente verwendet werden, insbesondere aber integrierte Halbleiterschaltungen im besonderen Maße beteiligt sind. Zu ihrer Herstellung wird gegenwärtig die sogenannte Planartechnik bevorzugt, bei der alle Diffusionen nur von einem Oberflächenbereich des Halbleiterplättchens ausgeführt werden. Hierzu ist die aufeinanderfolgende Anwendung einer größeren Anzahl von Masken erforderlich. Da nun aber die durch die Masken abgedeckten bzw. freigelassenen Halbleiteroberflächenbereiche in ihren Abmessungen äußerst klein sein müssen, sind Justiermaßnahmen erforderlich, die das Einhalten der Lagegenauigkeit von Masken unbedingt gewährleisten. Dies gilt für sämtliche Verfahrensschritte, angefangen von der Behandlung des Halbleitersubstrats bis zum Anbringen der Anschlußkontakte auf das auf das Halbleiterplättchen aufgebrachte Leitungsmuster.
Deshalb ist die Ausrichtung der jeweils verwendeten Photomaske zur Erstellung eines Halbleiterplättchens äußerst kritisch, indem nämlich jede Maske mit Bezug auf die im unmittelbar vorhergehenden Verfahrensgang verwendete Maske äußerst genau und präzis angebracht werden muß. Gemäß der USA.-Patentschrift 33 04 594 dient hierzu ein Gebilde aus konzentrischen Kreisen, das neben der Schaltungsstruktur auf dem Halbleiterplättchen untergebracht ist, indem jeder Kreis einer anderen Pholoinaske zugeordnet ist. Die Kreise lassen sich zum Ausrichten der jeweiligen Maske manuell leicht zentrieren, da das menschliche Auge iußerst empfindlich auf exzentrischen Abweichungen 6s ineinanderfallender Kreise reagiert. Des weiteren sind Auflösungsindikatormuster auf den Halbleiterplättchen in Form von kammartigen Gebilden mit nach einem Ende kleiner werdenden Zähnen vorgesehen. Hiermit läßt sich in einfacher Weise erkennen, ob ein Maskenverfahrensschritt zu einer ausreichenden integrierten Schaltungsqualität geführt hat oder nicht. Sind nämlich die »Kammzähne« verbreitert, verschwommen oder sonst in ihrem Verlauf gestört, was sich ebenfalls durch einfache Blickkontrolle feststellen läßt, dann ist das ein Zeichen für ein schlechtes Verfahrensgangergebnis und der entsprechende Verfahrensschritt muß dann nach Abziehen der schlecht entwickelten Photolackschicht von neuem durchgeführt werden. Im Artikel »Looking at Integrated Circuit Costs and Failures« aus »Electronic Industries«, Heft Dezember 1965, S. 76 bis 80, insbesondere aus Fig. 1, geht ebenfalls hervor, daß Halbleiterplättchen rrit Symbolen, wie z. B. Richtmarketi und Erkennungszeichen, versehen sein können, die für Herstellungszwecke dienlich sind.
Um eine wirtschaftliche Herstellung integrierter Halbleiterschaltungen zu gewährleisten, werden in üblicher Weise mehrere gleiche Halbleiterschaltungen auf einer Halbleiterscheibe jeweils gleichzeitig in ein und denselben Verfahrensschritten hergestellt, so daß die nach Beendigung des Herstellungsverfahrens erforderliche Zerlegung der Halbleiterscheibe in entsprechende Einzelplättchen ebenfalls unter großer Genauigkeit durchgeführt werden muß. Bei einer beispielsweisen Ausführung beträgt der Durchmesser der Halbleiterscheibe 50 mm, bei einer Kantenlänge der zu zerlegenden Plättchen von nur 2 mm.
Da nun eine Fertigung in automatisierter Weise angestrebt wird, muß entsprechend Sorge getragen werden, daß bei auftretenden Lage-, Orientierungs- und Winkelfehlern nicht nur eine Fehlererkennung, sondern auch eine Fehlerkorrektur durchgeführt werden.
In der bereits genannten USA.-Patentschrift 33 04 594 sind zwar Justier- bzw. Richtmarken zur Gewährleistung der jeweiligen Maskenorientierung bzw. -lage gezeigt, jedoch ist düs angewendete Verfahren des Ausrichtens konzentrischer Kreise in durchzuführenden Verfahrensschritten nicht für eine automatisierte Fertigung geeignet, da einmal eine aufwendige Apparatur erforderlich wäre und zum anderen darüber hinaus eine auch noch so geringe Winkelabweichung beim Anbringen der Anschlußkonlakte auf den Plättchen unweigerlich zu Ausschuß führen würde. Die relativ kleinen Anschlußmetallisierungen auf einem Substrat müssen nämlich durch Anschlußkontaktbatzen auf dem Halbleiterplättchen erfaßt werden. Kleine Winkellagenänderungen sind aber mit der bekannten Anordnung zur nachfolgenden automatischen Korrektur nicht ohne weiteres erfaßbar. Darüber hinaus ist mit den gezeigten Richtmarken auch nicht eine Fehlererfassung beim Zerlegen der Halbleiterscheibe in einzelne Halbleiterplättchen möglich.
Die Aufgabe der Erfindung besteht deshalb darin, Halbleiterplättchen der eingangs beschriebenen Art mit Symbolen zu versehen, um eine Fcrtigungskontrolle zu erleichtern bzw. zu automatisieren, so daß sowohl eine einwandfreie Betriebsweise der gefertigten Halbleiterplättchen als auch der einwandfreie Einbau dieser Halbleiterplättchen in die jeweilige gedruckte Schaltungsanordnung auf einem Träger, wie z. B. Keramiksubstrat, ohne hohe Ausschußrate gewährleistet ist.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Symbole auf den Halbleiterplättchen an den Ecken angebrachte Richtniarken mit sägezahnartiger Form zur Schneidfehleranzeige beim Zerschneiden der Halbleiterscheibe, die Art der jeweils in die Halbleiter-
plättchen eingebrachten Schaltungsstrukturen kennzeichnende Zeichen und die erfolgte Durchführung jeweils eines durch entsprechende Masken gesteuerten Ätz-, Diffusions-, Epitaxie- und Metallisienwgsverfahrensschrittes anzeigende und jeweils «leichzeitig mit dem betreffenden Verfahrensschritt erzeugte Zeichen umfassen.
Auf diese Weise wird erreicht, daß beim Herstel'en der metallischen Leitungsmuster bzw. der Anschlußkontakte sowie beim Zerlegen der Halbleiterscheibe in einzelne Halbleiterplättchen Lageabweichungen erkannt und kompensiert werden können. Gegenüber den bekannten Anordnungen, wie oben beschrieben, ist damit also eine wesentliche Voraussetzung für eine automatisierte Fertigung von Halbleiterplättchen mit integrierten Schaltungen vollauf erfüllt.
Die Richtmarken zum Zerlegen der Halbleiterscheibe an den Ecken der Halbleiterplättchen mit jeweils zur Plättchenmarke zunehmender Zahnlänge lassen beim Zerlegen in vorteilhafter Weise feststellen, ob ein vorgegebener Zahn beim Schnitt noch miterfaßt wird oder nicht bzw. wie groß die Anzahl der erfaßten Zähne ist. In beiden Fällen läßt sich in relativ einfacher Weise das Ausmaß einer vorzunehmenden Korrektur durch einfaches Abzählen festlegen.
Die Richtmarken eines Anschlußkontaktes sind kreuzförmig oder zumindest nahezu kreuzförmig ausgebildet, wobei die Kreuzbalken ausgehend von den jeweiligen Enden stufenförmig in ihrer Dicke zunehmen. Hierdurch wird nach Aufbringen des Leitungsmusters die Anwendung der nachfolgenden Masken zum Erstellen der Anschlußkontakte in jeweils genau richtiger Lage wesentlich erleichtert, wobei auch hier wiederum der Grad der Fehlerausrichtung in einfacher Weise festgestellt und korrigiert werden kann.
Die gleichzeitig jeweils mit dem betreffenden Verfahrensschritt bei Herstellung des Halbleiterplättchens erzeugten Zeichen gestatten in vorteilhafter Weise als Maskenkennzeichen die optische Erkennung des jeweiligen Arbeitsganges. Wenn auch aus der genannten Veröffentlichung in »Electronic Industries« mannigfache Fehlerquellen und Fehlerarten bei Herst 'lung von Halbleiterplättchen mit monolithisch integrierten Schaltungen zu entnehmen sin :. so gilt es doch bei entsprechend automatisierter Herstellung zu bedenken, daß die Erfaßbarkeit des jeweils anstehenden Arbeitsganges mit optischen Mitteln von hervorragender Bedeutung ist.
Weitere Merkmale und Vorteile der Halbleiterplättchen nach der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die mit Hilfe der unten aufgeführten Zeichnungen die Erfindung näher erläutert, und aus den Patentansprüchen. Es zeigt
F i g. 1 eine Tabelle der Verfahrensschritte zur Herstellung integrierter Schaltungen in einem Halbleiterplättchen,
Fig. 2 ein Schaubild, das beispielsweise durch das Verfahren gemäß der Tabelle in Fig.l in einer integrierten Struktur gemäß F i g. 5 Anwendung findet,
Fi g. 2A ein Blockschaltbild der in Fi g. 2 dargestellten Schaltung.
F i g. 3 eine andere elektrische Schaltungsanordnung, die in der integrierten Struktur nach F ig. 6 benutzt wird,
Fig.3A ein Blockschaltbild der Schaltungsanord- (>5 nungnach Fig. 3,
F ig. 4 Draufsicht auf einen Ausschnitt eines Halbleiterplättchens, aus der die Lage jedes einzelnen Bauelements ersichtlich ist,
F i g. 5 das gleiche Halbleiterplättchen wie in F i g. 4, wobei jedoch zusätzlich das Leitungsmuster zur Verbindung der einzelnen Bauelemente eingetragen ist.
F1 g. 6 die Draufsicht auf ein Halbleiterplättchen mit einem Leitungsmuster, das in modifizierter Weise die Bauelemente des Halbleiterplättchens nach F i g. 4 verbindet,
Fig·.7 bis 16 jeweils eine Draufsicht der bei Herstellung der in Fig.6 gezeigten integrierten Schaltung verwendeten Masken,
Fig. 17 die übereinander gelegten , sich teilweise überiappenden Masken der Fig.7 bis 16 in !eicht perspektivischer Ansicht,
Fig. 18 eine Draufsicht auf einen Ausschnitt eines weiteren Halbleiterplättchens aus der die Lage jedes Bauelementes hervorgeht,
Fig. 19 eine Draufsicht auf den gleichen Halbleiterausschnitt wie in Fig. 18, wobei zusätzlich das Leitungsmuster eingetragen ist. das die Bauelemente entsprechend der in Fig.3 dargestellten Schaltung miteinander verbindet,
Fig.20 das dem Leitungsmuster nach Fig. 19 entsprechende Schaltbild.
Das Herstellungsverfahren von Halbleiterplättchen gemäß der Erfindung soll an Hand der in Fig. 2 und F i g. 3 dargestellten Schaltungsanordnungen beschrieben werden, die in den F i g. 2A bzw. 3A in Form von Blockschaltbildern gezeigt sind. Auf die Arbeitsweise dieser Schaltungsanordnungen soll dabei nicht näher eingegangen werden. Mit Hilfe der Tabelle nach Fig.l in Form eines Flußdiagramms läßt sich dieses Herstellungsverfahren für Integrierte-Schaltungs-Plättchen übersichtlich erläutern, da in den einzelnen Kästen dieses Flußdiagramms die in der Halbleitertechnik übliche Terminologie Verwendung findet.
In lediglich beispielsweise beschriebenen Herstellungsverfahren wird zur besseren Übersicht von einem P-Substrat ausgegangen, in das Halbleiterzonen jeweils bestimmten Leitungstyps eingebracht sind; natürlich können auch dieses Substrat sowie die einzelnen Halbleiterzonen je vom entgegengesetzten Leitungstyp sein, wobei außerdem einige der als Diffusion beschriebenen Operationen durch epitaktisches Aufwachsen ersetzt werden können. Ebenso können hier als epitaktisch aufgewachsene Zonen beschriebene Halbleiterbereiche andererseits auch durch Difussionstechnik hergestellte Halbleiterzonen sein.
Es wird also hier von einem P-Ieitenden Halbleitersubstrat ausgegangen, das vorzugsweise einen spezifichen Widerstand von 10 bis 20 Ohm-cm und eine Dicke von ungefähr 0,25 mm aufweist. Dieses Substrat soll insbesondere aus monokristallinem Silicium bestehen. Die kristallographische Orientierung dieses Substrats weicht zweckmäßigerweise ungefähr um 2,5° aus der (Iii)-Ebene in Richtung der (HO)-Ebene ab, um eine Verschiebung des Halbleiterzonenmusters oder ein »Verwaschen« nach epitaxialem Aufwachsen von Halbleiterzonen so gering wie möglich zu halten. Die Oberfläche dieses Substrats wird zunächst oxydiert, so daß sich urne Oxydschicht von ungefähr 6000 Ä Dicke bildet.
Eine Phololackschicht wird auf diese Oxydschicht aufgetragen. Nach Abbildung eines entsprechenden Musters, z.B. der in F ig. 7 dargestellten Maske A. dient diese Photolackschicht als Maske, um Bereiche auf der Oberfläche des Substrats durch Ätzen der gewünschten Teile der Siliziumdioxydschicht mit einer
gepufferten Flußsäure-Lösung freizulegen. Die Photolackschicht wird dann für die weitere Verarbeitung entfernt.
Im jetzt folgenden Diffusionsgang werden in die freigelegten Teile des Halbleitersubstrates N+ -Zonen mit einer Majoritätsträger-Konzentration von 2-IO2Ocm-3 eindiffundiert. Der spezifische Flächenwiderstand der N+ -Zonen ist ungefähr 9 Ohm · Flächeneinheit und die Tiefe jeder eindiffundierten Zone beträgt ungefähr 2,3 μιη. Eine andere Möglichkeit ist die Herstellung der N+ -Zonen durch Ausätzen entsprechender Bereiche im P-Substrat und nachfolgendes epitaxiales Aufwachsen von N + -Halbleitermateriel.
Nach dieser N+-Diffusion erfolgt eine neue Oxydation, so daß die N+ -Zonen mit einer Oxydschicht bedeckt werden. Da entsprechende Bereiche vorher ausgeätzt worden sind, bilden sich jetzt in der oxydierten Oberfläche entsprechende Vertiefungen, die eine Kennzeichnung der jeweiligen Lage der N + -Zonen darstellen.
Die sich über die ganze Oberfläche des Substrats erstreckende Oxydschicht wird dann wieder mit einer gepufferten Flußsäure-Lösung entfernt. Eine N-Leitungszone mit einem spezifischen Widerstand von 0,09 Ohm · cm wird epitaktisch auf die so freigelegte Oberfläche mit den oberhalb der N+ -Zonen vertieften Oberflächenbereiche abgeschieden. Diese Epitaxialzone wird durch eine arsendotierte Schicht von ungefähr 5,5 μηι Stärke gebildet. Die die Lage der N+-Zonen kennzeichnenden Vertiefungen bilden sich dabei ebenfalls wieder an der Oberfläche der epitaxialen Schicht ab. Die Arsenfremdatome in den nun vergrabenen N+ -Zonen diffundieren während des Epitaxievorgangs ungefähr um I μιη aus ihren Zonen aus.
Auf der Oberfläche der epitaktisch aufgewachsenen Zone wird dann ebenfalls eine Oxydschicht von ungefähr 0,4 μπι Dicke gebildet.
Durch übliche photolithographische Maskierungsund Ätztechniken wird in der Oxydschicht ein Isolationsmuster von Kanälen gebildet. Dazu dient die in Fig.8 dargestellte Maske B. Die Struktur ist somit für eine nachfolgende Isolationsdiffusion bereit. Unter vorzugsweiser Verwendung von Bor wird eine P+-Diffusion durchgeführt, um P+-Isolations- und P + -Unterführungszonen in der epitaktisch aufgewachsenen N-Zone zu formieren. Die P+-Zonen haben eine Oberflächenkonzentration von von 2,2 · 10"20Cm-3 und einen spezifischen Flächenwiderstand von 2,5 Ohm · Flächeneinheit. Es soll hervorgehoben werden, daß die eindiffundierten P+ -Isolationszonen jeweils einen niedrigen spezifischen Widerstand besitzen und sich von der Halbleiteroberfläche in die Tiefe bis. zur P-Zone des Substrats erstrecken. Diese Tiefe jeder P+-Isolationszone beträgt ungefähr 8 μπι.
Als nächstes folgt wiederum ein Oxydationsvorgang mit anschließenden üblichen photolithographischen Maskierungs- und Ätztechniken. Zur Herstellung entsprechender öffnungen in der Oxydschicht wird die in Fig.9 gezeigte Maske Cverwendet. Eine nachfolgende P-Diffusion erfolgt über die hierbei freigelegten Teile der Halbleiteroberfläche zur Bildung der P-Basis-Zonen für die Transistoren T, der P-Widerstandszonen für die 1R-Widerstände und der P++ -Zonen für die Leitungsunterführungen U. Als Akzeptor zur Dotierung 3er Zonen mit einer Konzentration von 1 ■ 101" Fremdatomen pro cm3, einem spezifischen Flächenviderstand von 150 Ohm ■ Flächeneinheit und einer Tiefe von ungefähr 2 μιη wird vorzugsweise wiederum Bor verwendet.
Nach der P-Diffusion erfolgt erneute Oxydation Während dieses Vorganges werden gleichzeitig die Akzeptoren tiefer in die Halbleiterscheibe eingetrieben Dadurch ergibt sich eine Umverteilung der Boratome die Übergangstiefe nimmt zu und die Konzentration nimmt ab. Gleichzeitig bildet sich die neue Oxydschichi an der Oberfläche.
Unter Verwendung der in F i g. 10 gezeigten Maske D werden mittels Photoätzung öffnungen in die Oxydschicht eingebracht, um in einem nachfolgenden Diffusionsgang die N+ -Emitterzonen für die Transistoren T, zwei N + -Kontaktzonen für die Kollektoren und N+ -Kontaktzonen für die Widerstände 2R und 3R zu bilden. Die beiden N + -Kontaktzonen für den jeweiligen Kollektor der Transistoren Γ reduzieren den Kollektorserienwiderstand. Die N + -Emitterzonen werden jeweils in der P-Basiszone der Transistoren Tgebildet.
Für die N+ -Zonen wird vorzugsweise Phosphor zur Dotierung verwendet. Die N+ -Kontaktzonen für die 2R- Widerstände verlaufen rechtwinklig in bezug auf die engbemessenen Teile der darunter abgedeckten N + Kollektorzonen. Die Konzentration beträgt 2,5 · 1021 Fremdatome pro cm', der spezifische Flächenwiderstand 3,5 0hm · Flächeneinheit und die Tiefe ungefähr 1,8 μιη. Durch die Phosphordiffusion wird an der Oberfläche des Substrates eine Phosphorsilikat-Glasschicht gebildet. Da die Basiszone durch Formieren der hierin eindiffundierten Emitterzone eingeengt wird.
ergibt sich für die jeweilige Breite der Basiszone der Transistoren T ungefähr 0,4 μιη. Die Emitter- und Basiszonen der Transistoren Γ werden jeweils über der abgedeckten N+-Zone gebildet, so daß diese Zone jeweils als Subkollektor mit niedrigem Widerstand dienen kann.
Um einen hohen Wert von β für jeden Transistor Tzu erzielen, erfolgt jetzt eine Nachdiffusion in einer nichtoxydierenden Atmosphäre, z. B. Stickstoff. Nach Bedarf kann eine weitere Glasschicht aufgebracht werden, um die dünne Phosphorsilikat-Glasschicht zu schützen, die zu Stabilisierungszwecken dient, wie dies an anderer Stelle bereits beschrieben ist.
An bestimmten hierfür vorgesehenen Stellen werden in die Oxydschicht unter Anwendung von zwei Photolackschichten und zwei aufeinanderfolgenden photolithographischen Maskier- und Ätzverfahren Kontaktlöcher eingebracht, wobei die in Fig. 11 gezeigte Maske Ei und die in Fig. 12 gezeigte Maske El verwendet werden. Eine Schicht aus Aluminium oder einem anderen geeigneten Metall, wie Molybdän, wird dann auf die gesamte Oberfläche des Halbleiterplättchens aufgedampft, um anschließend diese Schicht so anzuätzen, so daß das gewünschte Leitungsmuster gebildet wird. Eine aufgedampfte Aluminiumschicht mit
einer Dicke von mehreren 1000 Ä ermöglicht hinreichend die Bildung von Verbindungsleitungen zwischen den einzelnen Bauelementen zum Aufbau der gesamten integrierten Schaltung. Die Aluminiumverbindungsleitungen werden unter Verwendung der in F i g. 13
gezeigten Maske F unter Einwirken einer erwärmten Lösung von HjOP4 und HNOs in H2O aus der Schicht herausgeätzt.
Die Halbleiterplättchen werden in einer Stickstoffatmosphäre bei einer Temperatur von ungefähr 450C 15
Minuten lang gesintert, damit das Aluminium gut mit den Halbleiteranschlußstellen kontaktieren kann, um so ohmsche Kontaktbildung zu gewährleisten.
Anschließend wird eine Isolierschicht von Silizium
oxyd oder einem anderen Glasmaterial auf die gesamten Oberflächenbereiche des Halbleilerplättchens aufgesprüht oder anderweitig niedergeschlagen. Diese abkapselnde Schicht bildet sich also auf der gesamten Oberfläche nachdem das Leiuingsmustcr aufgebracht ist. Für die Anschlüsse P werden mit der in Fig. 14 gezeigten Maske Cdie Öffnungen eingeätzt.
Aufeinanderfolgende Schichten aus Chrom, Kupfer und Gold werden dann in diese öffnungen in der genannten Reihenfolge eingebracht, wobei die in Fig. 15 gezeigte Maske H zur Bildung entsprechender Anschlußkontakie Verwendung findet.
Auf die sich hierbei ergebende abschließende Goldschichi jedes Anschlußkoniaktes wird dann ein Blei-Zinn-Lot aufgetragen. Durch nachträgliche Erwärmung zieht sich das Lot zu einem Lotbällchen auf der Goldschicht zusammen. Diese Wirkung beruht darauf, daß das Lot nicht an der Oberfläche der aufgesprühten Isolierschicht haften bleiben kann oder diese auch nur benetzen kann. Zum Auftragen des Blei-Zinn-Lotes wird die in F i g. 16 gezeigte Maske / angewendet. Die auf diese Weise hergestellten Anschlußkontaktbatzen auf der Halbleiterscheibe gestatten so eine gut leitende Verbindung von den einzelnen Bauelementen im Halbleiterplättchen über die Leitungsmuster zu Leitungen auf einem Substrat, auf das das Halbleiterplättchen aufgebracht werden soll. Die Anschlußkontakte P auf dem Halbleiterplättchen der F i g. 5 sind von PX bis PX2, die auf dem Halbleiterplättchen nach Fig. 19 von PX bis PXd numeriert. Außerdem lassen diese Anschlußkontaktbatzen einen Abstand zwischen eingebautem Halbleiterplättchen und Substrat einhalten.
Das in F i g. 4 gezeigte Halbleiterplättchen zeigt die Lage einer Anzahl der mit T, XR, 2R, 3R und U bezeichneten Komponenten der integrierten Schaltung. Die räumliche Anordnung dieser Komponenten gestattet optimale Leitungsverbindungen für die hier vorliegenden Schaltungsanordnungen, die in F i g 5C und 6C gezeigt sind.
In den F ig.4, 5 und 6 sind zusätzlich angebrachte, der Fertigungskontrolle dienende Symbole gezeigt, die jeweils außen am Rand des Halbleiterplättchens liegen. Testelemente gestatten die Prüfung der Halbleiterbauelemente ohne Zerstörung der integrierten Schaltungen. Eine weitere Art dieser Symbole dient zur Verwendung als Maskenkennzeichen und befindet sich jeweils auf dem linken Teil des Halbleiterplättchens, um den gerade vorliegenden Arbeitsgang bei der Herstellung der monolithisch integrierten Struktur optisch erfassen zu können. Ein Buchstabe A zeigt z. B. an, daß eine pho'olithographische Maskierung und eine Ätzung durchgeführt wird. Jeweils andere Bedeutungen sind den Buchstaben B, C, D, Ei und £2 zugeordnet. Auf diese Weise läßt sich jeder vollzogene Schritt des Herstellungsverfahrens verfolgen, da jedes Zeichen erst am Ende des jeweiligen Arbeitsganges aufgebracht wird bzw. entsteht. Infolgedessen kann auch bei Wiederholung eines bereits ausgeführten und durch den entsprechenden Buchstaben gekennzeichneten Verfahrensschrittes kein Fehler auftreten. Selbstverständlich lassen sich für die Kennzeichen auch andere Buchstaben oder Zeichen verwenden.
Bei Herstellung der in den F i g. 5 und 6 angedeuteten Leitungsmuster werden außen an den vier Ecken des Halbleiterplättchens spezielle Symbole angebracht, die ein genaues Zerlegen der gesamten Halbleiterscheibe in Einzelplättchen gestatten. Diese Richtmarken an den Ecken besitzen jeweils sägezahnförmige Struktur.
wobei die Zahnlänge stetig ansteigt bzw. abfällt, so daß Schneidefehler leicht zu erkennen und in ihrem jeweiligen Ausmaß zu bestimmen sind.
Für das in den F i g. 5 und 6 angedeutete Leittingsmuster ist die Maske F verwendet. Mit den Symbolen 1-V, Fig. 5 und 2X, Fig. 6 wird die jeweils hergestellte bzw. herzustellende Schaltungsart gekennzeichnet. Hiermit lassen sich Fehler beim Aufbringen integrierter Schaltungseinheiten auf einem Substrat-Modul vermeiden, da diese immer identifizierbar sind. Außerdem gestattet diese Kennzeichnung auf Grund der Sichtmarkierung auch ungeübten Leuten die fehlerfreie Durchführung erforderlicher Operationen.
Weitere für die Fertigung nützliche Symbole stellen die an ein oder mehreren Eckanschlußkontakten angebrachten Ausrichtungssymbole dar. Sie erleichtern die Anwendung der G-Maske zur photolithographischen Maskierung und Ätzung von Öffnungen in der aufgesprühten Glasschicht, um die Kontaktmetalle zur Bildung der Anschlußkontakte PX bis PX2 auftragen zu können. Diese Symbole dienen dann außerdem zur Ausrichtung der Metallmasken H und / bei der anschließenden Formierung der Anschlußkontakte. Der Grad der Fehlausrichtung dieser Masken wird dabei durch die sich jeweils ergebende Form des Ausrichtungssymbols angezeigt, und zwar ähnlich wie dies bei der Sägezahnmarkierung zum Zerlegen der Halbleiterscheibe in Einzelplättchen der Fall ist. Ohne diese Ausrichtungsmarkierungen an den Eckanschlußkontakten P5, Pl, PXX in Fig. 6 können die für die Anschlußkontakte vorgesehenen Stellen nur sehr schwer ausgerichtet werden, um dort einwandfreie Metallisierungen zu erzielen.
Wie aus den F i g. 5 und 19 zu ersehen ist, weist jedes Halbleiterplättchen Anschlußkontakte auf, die voneinander gleichen Abstand haben, mit Ausnahme eines größeren Abstandes zwischen den Anschlußkontakten zweier Kontaktpaare. Eine solche Anschlußkontaktanordnung erleichtert die Handhabung der Halbleiterplättchen hinsichtlich ihrer Orientierung und Lage bei Zuführung zur automatischen Anbringung und Befestigung auf den Substrat-Moduls.
In Fig. 7 ist die vergrößerte Darstellung einer Maske A gezeigt, die zur Subkollektordiffusion dient.
Die geschwärzten Bereiche in den Glasmasken, F i g. 7 bis 13, hindern das Licht an einer Einwirkung auf die auf das Halbleiterplättchen aufgetragene photoempfindliche Emulsion. Infolgedessen wird eine Polymerisation der durch die geschwärzten Stellen der Maske abgedeckten Bereiche verhindert, so daß diese während der darauffolgenden Entwicklung entfernt werden können. Die vom Licht getroffenen photoempfindlichen Bereiche der Photolackschicht bleiben erhalten und dienen so als Maske zur Verhinderung der nachfolgenden chemischen Ätzung der Oxydschichi unterhalb dieser Bereiche.
Auf der Maske A stellen die mit CT bezeichneten geschwärzten Flächen Subkollektorbereiche für die Transistoren dar. Die mit C2R bezeichneten geschwärzten Masken stellen Subkollektorbereiche für die erwähnten Widerstände 2R dar. Das Ausrichtungssymbol 7OA neben der Maskenbezeichnung A stellt eine, übrigens auf allen Masken vervendete. Standardlinie zur Einhaltung der Maskenlage dar. Zur Ausrichtung
6s der Masken werden zwei mit AS bezeichnete geschwärzte Qiiadratsymbole verwendet. Eines dieser Quadratsymbole ist jeweils größer als das jeweils andere, damit die jeweils nächstverwendete Maske
509 533/157
richtig ausgerichtet werden kann. Bei der jeweils nächstfolgend verwendeten Maske sind die Größen der Ausrichtungsquadrate immer umgekehrt als bei der jeweils vorhergehenden Maske, so daß Fehler in der Maskenreihenfolge leicht zu erkennen sind.
In F ig. 8 ist die Maske B zur Isolationsdiffusion gezeigt, wobei die geschwärzten Stellen die P+-Isolationsdiffusionsbereiche bezeichnet. Aus dieser Maske laßt sich ersehen, daß alle \R-Widerstände einen gemeinsamen N-Bereich mit der Bezeichnung NiR haben.
F i g. 9 zeigt die Maske C'für die P-Basisdiffusion. Die mit den Bezugszeichen lOCbezeichneten geschwärzten Rechtecke stellen die jeweils zur Bildung des Widerstandes 1R verwendeten P-Diffusionsbereiche dar. Die mit dem Bezugszeichen \2C versehenen geschwärzten Rechtecke begrenzen jeweils die für die Transistoren benutzten Basisdiffusionsbereiche. Die Bezugszeichen 14Cbzw. leCbezeichnen die in der Teststruktur bzw. im Testtransistor gebildeten Basisbereiche. Das Bezugszeichen iSC bezeichnet eine in die Isolationszonen des Tesltransistors einzudiffundierende Zone, um zur leichteren Bildung des Anschlußkontaktloches die Oxyddicke auf diesem Bereich genau so groß zu halten, wie die auf dem Basisbereich. Das Bezugszeichen 2OC hezeichnet einen Diffusionsbereich, der die P-Isolationszone mit dem Anschlußkontakt zur negativen Potentialquelle verbinden soll. Das Bezugszeichen 22C bezeichnet die einzudiffundierende P++-Zone der Unterführung.
In der Maske D in Fig. 10 bezeichnen die Bezugszeichen IOD die Emitterbereiche für den Transistor. Die Bezugszeichen \2D stellen beide Kollektorbereiche für jeden Transistor dar und die Bezugszeichen 14D und 15D beide Diffusionsbereiche für die elektrische Verbindung zum epitaxialen N-Bereich jedes 2/?-Widerstandes. Die Bezugszeichen 16D bezeichnen beide N+-Kontaktbereiche für den Ri-Widerstand und das Bezugszeichen !8O die N+ -Verbindung zum gemeinsamen epitaxialen N-Bereich aller \R-Widerstände. Die Bezugszeichen 2OD bezeichnen den Emitterbereich der Teststruktur und die Bezugszeichen 22D und 24D jeweils Emitter- und Kollektorkontaktbereich des Testtransistors.
Die in Fig. 11 gezeigte Maske El dient zur Bildung der Kontaktlöcher. Das Bezugszeichen 10El zeigt den Bereich auf der Maske, der zur Bildung des Isolationszonenkontaktloches dient. Die Bezugszeichen \2E\ zeigen die geschwärzten Bereiche auf der Maske, die zur Bildung beider Ko uaktlöcher für die Basisbereiche jedes Transistors gebraucht werden. Die Bezugszeichen 13El zeigen die geschwärzten Bereiche auf der Mnske für beide Kontaktlöcher der Kollektorbereiche jedes Transistors und die Bezugszeichen 14£1 die geschwärzten Bereiche auf der Maske für die Kontaktlöcher zum Emitterbereich jedes Transistors. Die Bezugszeichen 16 £1 zeigen die geschwärzten Bereiche auf der Maske für die Kontaktlöcher des Widerstands R3 und die Bezugszeichen 18El die geschwärzten Bereiche auf der Maske für die Kontaktlöcher des Emitterbereichs des Prüftransistors. Das Bezugszeichen 20El zeigt den geschwärzten Bereich auf der Maske zur Bildung des Kontaktloches zum Kollektorteil des Prüftransistors und das Bezugszeichen 22El den geschwärzten Bereich auf der Maske zur Bildung des Kontaktloches für den Basisteil des Prüftransistors. Das Bezugszeichen 24El bezeichnet das Kontaktloch für den Isolationsbereich des Prüftransistors und das Bezugszeichen 26E1 die geschwärzten Bereiche auf der Maske zur Bildung de Kontaktlöcher in der Teststruktur. Die Bezugszeichei 28El bezeichnen die geschwärzten Bereiche auf de Maske /ur Bildung der Kontaktlöcher für die Wider stände 2R und die Bezugszeichen 30El die Koniaktlö eher für die Unterführung U. Die Bezugszeichen 32/ bezeichnen die geschwärzten Bereiche auf der Maske die zur Bildung der Kontaktlöcher für die Widerstände IR gebraucht werden.
ίο In Fig. 12 sind relativ große rechteckige Bereiche als Symbole zur Erleichterung des Ausrichtens dei Maske El gezeigt Die die Transistorbereiche abdekkenden geschwärzten Flächen gewährleisten zum einen nadellochfreie Oxydfilme und erleichtern zum anderen die Ausrichtung der beiden Ε-Masken. Die Markierung El auf dieser Maske ist wegen der geschwärzten Fläche direkt an der Stelle der Markierung El auf der Maske El in Fig. Il nicht störend, da hiermit diese Markierung abgedeckt wira und somit bei der Weiterverarbeitung unwirksam wird.
In Fig. 13 ist die Maske Efürdas Leitungsmuster der integrierten Halbleiterstruktur gezeigt. Die geschwärzten Bereiche der Maske dienen zur Bildung des Aluminiumleitungsmusters. Die sägezahnförmigen
Symbole, die beim Zerlegen der Halbleiterscheibe als Bezugs- bzw. als Ausrichtemuster dienen, wie oben beschrieben, werden ebenfalls durch diese F-Maske gebildet.
In Fig. 14 ist die G-Maske zur Bildung der
Anschlußkontaktlöcher in der auf der Halbleiterscheibe mit dem Aluminiumleitungsmuster niedergeschlagenen Glas- bzw. Siliziumdioxydschicht gezeigt. Die Bezugszeichen l40f7 bezeichnen geschwärzte Bereiche auf der Maske, die der Lage der Löcher zu den Anschlußbereichen entsprechen. Alle in den Fig. 7 bis 14 dargestellten Masken bestehen aus Glas, das entsprechend dem jeweiligen Muster, wie oben aufgeführt, geschwärzte und durchscheinende Bereiche trägt.
In Fig. 15 ist eine Metallmaske H zum Auftragen
der Cr-Cu-Au-Metallagen an den Stellen der öffnungen 150Hgezeigt. Wie aus Fig. 15 zusammen mit Fig. 14 ersichtlich, werden diese Metallagen in die vorgesehenen Anschlußkontaktlöcher niedergeschlagen, die in den Glasschichtüberzug eingebracht worden sind.
In Fig. 16 ist die zweite Metallmaske / und gleichzeitig die letzte Maske im Herstellungsprozeß des integrierten Schaltungsplättchens gezeigt. Diese Maske dient zum jeweiligen Auftragen des Pb-Sn-Lots auf die im vorhergehenden Verfahrensschritt aufgetragenen
Anschlußkontakte. Die Bezugszeichen 160/bezeichnen dabei die Löcher in der Maske zur Eingabe des Pb Sn-Lots auf die vorher eingebrachten Cr-Cu-Au-Metallagen. Ein Vergleich der F i g. 16 und 15 zeigt, daß die Löcher 160/in Fig. 16 einen wesentlich größeren
Durchmesser haben als die Löcher 150W in Fig. 15. Dies ist notwendig, damit sich das Blei-Zinn-Lot ungestört im betreffenden Verfahrensschritt zu einem Bällchen zusammenziehen kann. Die in Fig. 17 perspektivisch überlappte Ansicht aller einzelnen Masken zeigt jeweils im Ausschnitt einen Eckteil, der in den Fig. 7 bis Ib vollständig dargestellten Masken, so daß die Herstellung der in F i g. 6 gezeigten Struktur in den einzelnen Phasen verständlich wird. Analog lassen sich mit entsprechend konstruierten Masken auch die metallischen Strukturen der Fig. 5 und 19 der Halbleiterpiättchen nach F i g. 4 bzw. 18 erstellen.
Nach Fertigstellung dieser Halbleiterpiättchen erfolgt der Modulzusammenbau.
Hierzu 13 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Monolithische, durch Zerschneiden einer Halbleiterscheibe hergestellte Halbleiterplättchen, die mit hierin eingebrachten, integrierten Schaltungsstrukturen, hierauf angebrachten metallischen Leitungsmustern und mit der Fertigungskontrolle dienenden Symbolen, wie z. B. Richtmarken und Erkennungszeichen, versehen sind, dadurch gekennzeichnet, daß die Symbole auf den Halbleiterplättchen an den Ecken angebrachte Richtniarken mit sägezahnartiger Form zur Schneidfehleranzeige beim Zerschneiden der Halbleiterscheibe, die Art der jeweils in die Halbleiterplättchen eingebrachten Schaltungsstrukturen kennzeichnende Zeichen (IX, 2Λ) und die erfolgte Durchführung jeweils eines durch entsprechende Masken gesteuerten Ätz-, Diffusions-, Epitaxie- und Metallisierungsverfahrensschrittes anzeigende und jeweils gleichzeitig mit dem betreffenden Verfahrensschritt erzeugte Zeichen (A bis G, FI, £2) umfassen.
DE1764336A 1967-05-23 1968-05-18 Monolithische Halbleiterplättchen mit hierin eingebrachten integrierten Schaltungsstrukturen Withdrawn DE1764336B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US64061067A 1967-05-23 1967-05-23

Publications (2)

Publication Number Publication Date
DE1764336A1 DE1764336A1 (de) 1972-03-23
DE1764336B2 true DE1764336B2 (de) 1975-08-14

Family

ID=24568953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764336A Withdrawn DE1764336B2 (de) 1967-05-23 1968-05-18 Monolithische Halbleiterplättchen mit hierin eingebrachten integrierten Schaltungsstrukturen

Country Status (9)

Country Link
US (1) US3539876A (de)
BE (1) BE713722A (de)
CH (1) CH483127A (de)
DE (1) DE1764336B2 (de)
ES (1) ES354217A1 (de)
FR (2) FR1064185A (de)
GB (4) GB1236402A (de)
NL (1) NL6807308A (de)
SE (1) SE359689B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1138165B (de) * 1957-12-14 1962-10-18 Telefunken Patent Diode oder Transistor
US3781683A (en) * 1971-03-30 1973-12-25 Ibm Test circuit configuration for integrated semiconductor circuits and a test system containing said configuration
US3689803A (en) * 1971-03-30 1972-09-05 Ibm Integrated circuit structure having a unique surface metallization layout
US3983023A (en) * 1971-03-30 1976-09-28 Ibm Corporation Integrated semiconductor circuit master-slice structure in which the insulation layer beneath unused contact terminals is free of short-circuits
US3811182A (en) * 1972-03-31 1974-05-21 Ibm Object handling fixture, system, and process
US3801910A (en) * 1972-07-03 1974-04-02 Ibm Externally accessing mechanical difficult to access circuit nodes using photo-responsive conductors in integrated circuits
US3849872A (en) * 1972-10-24 1974-11-26 Ibm Contacting integrated circuit chip terminal through the wafer kerf
US3774088A (en) * 1972-12-29 1973-11-20 Ibm An integrated circuit test transistor structure and method of fabricating the same
US3993934A (en) * 1973-05-29 1976-11-23 Ibm Corporation Integrated circuit structure having a plurality of separable circuits
CA1024661A (en) * 1974-06-26 1978-01-17 International Business Machines Corporation Wireable planar integrated circuit chip structure
FR2280203A1 (fr) * 1974-07-26 1976-02-20 Thomson Csf Procede d'ajustement de tension de seuil de transistors a effet de champ
US4542579A (en) * 1975-06-30 1985-09-24 International Business Machines Corporation Method for forming aluminum oxide dielectric isolation in integrated circuits
GB1520925A (en) * 1975-10-06 1978-08-09 Mullard Ltd Semiconductor device manufacture
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
US4040891A (en) * 1976-06-30 1977-08-09 Ibm Corporation Etching process utilizing the same positive photoresist layer for two etching steps
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
US4272882A (en) * 1980-05-08 1981-06-16 Rca Corporation Method of laying out an integrated circuit with specific alignment of the collector contact with the emitter region
US4434134A (en) 1981-04-10 1984-02-28 International Business Machines Corporation Pinned ceramic substrate
EP0074605B1 (de) * 1981-09-11 1990-08-29 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Substrats für Multischichtschaltung
GB2122417B (en) * 1982-06-01 1985-10-09 Standard Telephones Cables Ltd Integrated circuits
EP0155965A4 (de) * 1983-09-15 1987-09-07 Mosaic Systems Inc Scheibe.
DE3724634C2 (de) * 1987-07-22 1995-08-03 Hertz Inst Heinrich Elektro-optisches Bauelement
US5214657A (en) * 1990-09-21 1993-05-25 Micron Technology, Inc. Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers
US7506020B2 (en) 1996-11-29 2009-03-17 Frampton E Ellis Global network computers
US8225003B2 (en) 1996-11-29 2012-07-17 Ellis Iii Frampton E Computers and microchips with a portion protected by an internal hardware firewall
US20050180095A1 (en) 1996-11-29 2005-08-18 Ellis Frampton E. Global network computers
US6725250B1 (en) * 1996-11-29 2004-04-20 Ellis, Iii Frampton E. Global network computers
US7805756B2 (en) 1996-11-29 2010-09-28 Frampton E Ellis Microchips with inner firewalls, faraday cages, and/or photovoltaic cells
US6167428A (en) 1996-11-29 2000-12-26 Ellis; Frampton E. Personal computer microprocessor firewalls for internet distributed processing
US7926097B2 (en) 1996-11-29 2011-04-12 Ellis Iii Frampton E Computer or microchip protected from the internet by internal hardware
US6201267B1 (en) 1999-03-01 2001-03-13 Rensselaer Polytechnic Institute Compact low power complement FETs
US20050205999A1 (en) * 2003-08-30 2005-09-22 Visible Tech-Knowledgy, Inc. Method for pattern metalization of substrates
US8256147B2 (en) 2004-11-22 2012-09-04 Frampton E. Eliis Devices with internal flexibility sipes, including siped chambers for footwear
US8125796B2 (en) 2007-11-21 2012-02-28 Frampton E. Ellis Devices with faraday cages and internal flexibility sipes
US8429735B2 (en) 2010-01-26 2013-04-23 Frampton E. Ellis Method of using one or more secure private networks to actively configure the hardware of a computer or microchip
CN111190126B (zh) * 2017-06-09 2022-06-07 温州大学 采用折合梁结构的mems磁场传感器的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2884571A (en) * 1952-07-12 1959-04-28 Sylvania Electric Prod Printed circuit
US2877544A (en) * 1954-08-30 1959-03-17 Western Electric Co Method of locating and replacing defective components of encapsulated electrical assemblies
US3252087A (en) * 1961-06-15 1966-05-17 Marine Electric Corp Method and apparatus for identifying wires
US3239716A (en) * 1961-09-11 1966-03-08 Jefferson Electric Co Safety circuit for sequence start ballast with disconnect switches in the primary and secondary windings
US3229119A (en) * 1963-05-17 1966-01-11 Sylvania Electric Prod Transistor logic circuits
US3197710A (en) * 1963-05-31 1965-07-27 Westinghouse Electric Corp Complementary transistor structure
US3393349A (en) * 1964-04-30 1968-07-16 Motorola Inc Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island
BE670213A (de) * 1964-09-30 1900-01-01
US3369159A (en) * 1964-12-21 1968-02-13 Texas Instruments Inc Printed transistors and methods of making same
DE1289187B (de) * 1965-04-17 1969-02-13 Telefunken Patent Verfahren zum Herstellen einer mikroelektronischen Schaltungsanordnung
US3368113A (en) * 1965-06-28 1968-02-06 Westinghouse Electric Corp Integrated circuit structures, and method of making same, including a dielectric medium for internal isolation
US3340620A (en) * 1965-09-20 1967-09-12 Russell L Meade Training apparatus
US3419765A (en) * 1965-10-01 1968-12-31 Texas Instruments Inc Ohmic contact to semiconductor devices
US3405224A (en) * 1966-04-20 1968-10-08 Nippon Electric Co Sealed enclosure for electronic device
US3365620A (en) * 1966-06-13 1968-01-23 Ibm Circuit package with improved modular assembly and cooling apparatus
US3445727A (en) * 1967-05-15 1969-05-20 Raytheon Co Semiconductor contact and interconnection structure

Also Published As

Publication number Publication date
FR1064185A (fr) 1954-05-11
FR1580199A (de) 1969-09-05
CH483127A (de) 1969-12-15
GB1236404A (en) 1971-06-23
DE1764336A1 (de) 1972-03-23
NL6807308A (de) 1968-11-25
GB1236402A (en) 1971-06-23
BE713722A (de) 1968-09-16
US3539876A (en) 1970-11-10
ES354217A1 (es) 1970-10-16
SE359689B (de) 1973-09-03
GB1236403A (en) 1971-06-23
GB1236401A (en) 1971-06-23

Similar Documents

Publication Publication Date Title
DE1764336B2 (de) Monolithische Halbleiterplättchen mit hierin eingebrachten integrierten Schaltungsstrukturen
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2745857C2 (de)
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE1564547B2 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE3714790A1 (de) Zenerdiode unter der oberflaeche und herstellungsverfahren
DE2928923A1 (de) Halbleitervorrichtung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3880169T2 (de) Herstellungsmethode fuer junction-feldeffekttransistoren in kaskodenschaltung.
DE2534132C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE2040012A1 (de) Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2246147B2 (de) Verfahren zur Herstellung integrierter Halbleiteranordnungen
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2425756C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren
DE1439529B2 (de) : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DE1268746C2 (de) Verfahren zum herstellen einer vielzahl von planartransistoren
DE69025916T2 (de) Herstellungsverfahren für eine halbleitervorrichtung

Legal Events

Date Code Title Description
BHN Withdrawal