DE1619949A1 - Verfahren zur Herstellung einer integrierten Schaltung - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung

Info

Publication number
DE1619949A1
DE1619949A1 DE19671619949 DE1619949A DE1619949A1 DE 1619949 A1 DE1619949 A1 DE 1619949A1 DE 19671619949 DE19671619949 DE 19671619949 DE 1619949 A DE1619949 A DE 1619949A DE 1619949 A1 DE1619949 A1 DE 1619949A1
Authority
DE
Germany
Prior art keywords
silicon
impurities
layer
integrated circuit
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671619949
Other languages
English (en)
Inventor
Kurt Huebner
Victor Kohl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger SA
Original Assignee
Centre Electronique Horloger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger SA filed Critical Centre Electronique Horloger SA
Publication of DE1619949A1 publication Critical patent/DE1619949A1/de
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

16199Λ9
^f . 1967 D 106
Patentanmeldung : . ■■■■"*.
Anmelderί Centre Electroniaue Horlöger SvA»
iieuenburg (Schweiz)
Verfahren zur Herstellung einer integrierten Schaltung
vorliegende Erfindung betrifft ein TTerfBhren zur Herstellung einer integrierten Schaltung, bei dent von einer kleinen»monökristallinen Siliziuiöplatte auBgegangen, eine isolierende SiOg-Schioht aufgetragen mä. eine Schicht poly·* kristallines Silizium mit Hilfe von Reaktanten Ho/SiE £
2 Ji m ,
wird, worin X aus einem der Elemente Öl* Br, J besteht j, und η und m zwischen 0 Tind 4 betragen, mit der dingung η * m - 4r worauf ein $eil des momokrJlstallinen i entfernt wird* ? :■ ' :^ ■- "V/ 'y-.c" -"_■:.■-■■
ORIGINAL ItsiSPECTED
Es ist festgestellt worden, dass sich die kleinen Blatten, die durch Ablagerung von polykristallinen;" Silizium auf monokristallinem Silizium hergestellt werden, wobei eine SiOg-Söhicht dazwischen angeordnet wird, mehr oder weniger stark biegen, wenn einmal der überflüssige Teil monokristallinen Siliziums ,entfernt worden ist. Dieser Effekt ist für die Anwendung von photolithographischen Methoden sehr lästig und vermindert die Anzahl brauchbarer erhaltener Schaltungen wesentlich.
Die Erfahrung hat gezeigt, dass die Krümmung der kleinen Siliziumplatteiiweniger ausgeprägt ist, wenn die polykristalline Siliziumablagerung feinkörnig ist und mit einer relativ grössen Ablagerungsgeschwindigkeit durchgeführt wird, z.B. mit 5 bis 10 p/min. Eine erhöhte Ablagerungsgeschwindigkeit reduziert gleichzeitig eventuelle Beschädigungen an der isolierenden SiCL-Schicht.
Das feinkörnige polykristalline Silizium hat die Tendenz zu rekristallisieren und zwar entweder teilweise schon während der Ablagerung, die bei Temperaturen zwischen 975° und 125O0G vor sich geht, oder während den verschiedenen thermischen Arbeitsgängen bei hohen Temperaturen, die der Ablagerung des polykristallinen Siliziums folgen. Man vermutet, dass die Rekristallisation Spannungen erzeugt, die die kleinen Platten deformieren UiJd krümmen, wenn einmal das monokristalline Silizium entfernt worden ist. ■ ;
Um eine Reformation der kleinen Platte zvt vermeiden, ist es daher angezeigt, eine Rekristallisation des polykristallinen Siliziums zu verhindern oder sie mindestens stark zu verzögern.
Das erfittdungsgemäBse Verfahren ist dadurch gekennzeichnet, dass der Mischung der Reaktanteii H2/SiHnX Verunreinigungen ■ beigefügt werden» damit sich die Siliziumkörner mit einer entarteten kristallinen Struktur bilden, die eine Rekrißtalli- ' sation des Siliziums verhindert.
inspected
Anhand der Zeichnung, werden nachstehend Ausftihrungsbeides earflndungsgemässen Verfahrens näher erläutert.
• Die Fig. 1 bis 6 zeigen schematisch die ersten Etappen eines Verfahrens zur Herstellung einer integrierten Schaltung. Die Fig. 7 zeigt eine Einrichtung, in welcher die in Fig. 4 dargestellte Btappe durchgeführt wird« bei der die Ablagerung der polyltristallinen Silizium-Schicht erfolgt.
. Die Fig. 8 bis 15 zeigen analoge Ansichten wie Fig. 1 bis 6, Jedoch (tines anderen Ausführungsbeispiels.
um «in· integrierte Schaltung herzustellen, geht man von einer kleinen Platt· 1 monokristallinen Siliziums aus (Fig. 1). Mit Hilfο einer in der Zeichnung nicht dargestellten Qxydmaske und phötolithographischen Verfahren entfernt man auf chemischem Weg an den Stellen 2 Silizium, an denen man eine Isolationswand herstellen will (Fig. 2). Dann wird eine SiOg-Isolier-Bchicsht 3 erzeugt, indem die Platte beispielsweise bei 900 bis 120O0C in eine oiydierende Umgebung gebracht wird (Fig. 3). Mit .Hilfe einer in Fig. 7 dargestellten Einrichtung wird in der folg· eine polycristalline Silizium-Schicht 4 (Fig.. 4) abgelagert, indem die Platte in einer Atmosphäre von Reaktanten EU/ftlH.JC und Verunreinigungen erhitzt wird» wodurch die Stlleiuaköraer gezwungen werden, sich in einer entarteten kristallinen Struktur su bilden. Danach wird dae monokristal-
lins Silieium entfernt, sodass isolierte Ausnehmungen 5 gebildet werden (Fig. 5). Dann wird eine Isolierschicht 6 aufgetragen, derart dans die Ausnehmungen 5 vollständig isoliert sind und spater diffundiert werden können (Fig. 6).
Zur Ablagerung der polykristallinen Siliziumschicht kann vorgegangen werden wie in Fig. 7 gezeigt ist. Die zu behandelnde kleine Platte 7 aus Silizium ist auf einen Träger 8 aus Graphit gelegt, welcher mit SiO. überzogen ist, und der selber in einem Halter 9 aus Quarz angeordnet wurde. Das Ganze
009831/1369
BAD ORIQtNAL
. ί
ist in einem Quarzreaktor 10 aufgebaut und wird mit einem Hochfre$uenzstrom erhitzt» der eine Spule 11 durchfliesst. Das Gemisch aus Reaktanten Hg/SlH^Xm und Verunreinigungen dringt bei 12 in den Reaktor ein und verlässt ihn bei 13» Die Verunreinigungen können aus COg, N-O, flüchtigen Oxy- · halogeniden des Siliziums, AlOCL und den Gemischen AlCll/CO«, Αίσΐ,/ϊΓρΟ bestehen. Diese Verunreinigungen haben den Effekt, im Augenblick der Bildung des polykristallinen Siliziums Siliziumkombinationen zu erzeugen, die Sauerstoff oder Silikate enthalten· Ihre Wirksamkeit ist vermutlich der Bildung von vorzugsweise amorphen Schichten zuzuschreiben, die die Mikrokörner aus Silizium ummanteln oder in sie ein" dringen. · * " /-
Als Verunreinigungen können auch flüchtige Kombinationen mit Eat ionen verwendet werden, die einen Ionenradius aufweisen , welcher genügend verschieden ist ■ vom Silizium, .und ' · welche Kationen sich ins Kristallgitter des Siliziums einfügen; diese Kombinationen sollten vorzugsweise elektrisch inaktiv oder nur schwach aktiv sein. Es können die Elemente Sn, Pb, Cu, Fe, Go und Hi verwendet werden.
Um die in Pig. 6 dargestellte kleine Platte zu erhalten, kann beispielsweise auch folgendennassen vorgegangen werden:
Man geht von einer kleinen monokristallinen Silizium-Platte aus (Pig* 8), bringt eine SiO2^-ScMcM auf (Fig. 9)* lagert eineSchicht 4a auspolykristalline* Silizium ab (Pig. 10), schleift und poliert die Oberfläche dee monokristallinen Siliziums (Fig. 11), entfernt das monokrietalline Silisluui Ms auf die SiO^-ScMcht 5a an den Stellen ^ an denen man Isolationen (Flg. 12) anbringen will, trägt eine SiO2-Schicht 6a auf das eonokristalline Silizium 5a auf (Fig. 13), auf welch'letzteres eine polykrietalline
BAD
009811
die erste polyfcrifltallijie MMjs£uÄ-S<^c&t 4a entferiit wird
(Fig, ^ ^
Binem öemiseli der Heaktantenj Hg/SiHOX^ Cot75 - 2»5 Si SOl-) werden 0,5 ^ 5 ^ öOg beigefügt. Mi Gase strömen mit einer Geschwindigkeit vpn O»2!5 «· 2r5 m/min*über die auf 975— 125Q0G erhitzten kleinen Platten*
09031/1369
origjwal inspected

Claims (6)

1) Verfahren zur Herstellung einer integrierten ' Schaltung, bei dem von einer kleinen, monokri·tallinen Siliziumplatte ausgegangen, eine isolierende SiOg-Schioht aufgetragen, und eine Schicht polykrietallinee Silizium «it Hilf· von fieaktanten Hg/SiJyL auf gebracht wird, worin X au· «inen der ELemente Cl, Br, J besteht, und η und m. zwischen O und 4 betragen, mit der Bedingung ä + m * 4, worauf ein Τ·1Ϊ d·· monokristallinen Siliziums entfernt wird, dadurch gekennzeichnet, dass der Mischung der Eeaktant en HVSiHI^ Verunreinigungen beigefügt werden, ,damit sich die Siliziumkörner mit einer entarteten kristallinen Struktur bilden, die ein« Rekristallisation des Siliziums verhindert.
2) Verfahren nach. Anspruch 1, dadurch gekennzeichnet, dass die Verunreinigungen aus einem flüchtigen Oxyhalogenid des Siliziums bestehen.
3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verunreinigungen mindestens aus einem der folgenden Produkte bestehen:. GO2, F2O, AlOOL, AlCl3/CO2, AlCl3Zl2O.
4) Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verunreinigungen au· flüchtigen Kombinationen mit Kationen bestehen, deren lonenradius verschieden ist tob Silizium und welche Kationen sich in das Kristallgitter dee Siliziums einfügen. ■ ; ".
5) Verfahren nach. Ansprüche 1 und 4, dadurch gekennzeichnet, das^ die Verunreinigungen eines der Produkte Sn, Pb, Cu, Ie, Co, 5i enthalten.
6) Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Beaktant «in Qemiech aus H2 und SiHCL- nach Maesgabe von Of75 bis 2,5 Vol. Jt von SiHd, benutst wird, da·· al· Verunreinigung O15 bi· 5 % 0O2 beigefügt wird, und da·· dl· t Qe.ee mit eiaer Geeehwindigkeit «wischen 0,25 und 2,5 «/***» über die klein· Pla*te strömen, welche auf eine Seaperatur «wiachen 975 und 1250® C erhitzt wird.
VBAD ORJQtN
DE19671619949 1966-01-31 1967-01-26 Verfahren zur Herstellung einer integrierten Schaltung Pending DE1619949A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH126866A CH428947A (fr) 1966-01-31 1966-01-31 Procédé de fabrication d'un circuit intégré

Publications (1)

Publication Number Publication Date
DE1619949A1 true DE1619949A1 (de) 1970-07-30

Family

ID=4206417

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671619949 Pending DE1619949A1 (de) 1966-01-31 1967-01-26 Verfahren zur Herstellung einer integrierten Schaltung

Country Status (8)

Country Link
AT (1) AT262383B (de)
BE (1) BE693141A (de)
CH (1) CH428947A (de)
DE (1) DE1619949A1 (de)
FR (1) FR1509644A (de)
GB (1) GB1117713A (de)
NL (1) NL6701103A (de)
SE (1) SE309453B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635024B2 (de) * 1973-12-14 1981-08-14
JPS6022497B2 (ja) * 1974-10-26 1985-06-03 ソニー株式会社 半導体装置
JPS5718341B2 (de) * 1974-12-11 1982-04-16
DE2632647A1 (de) * 1976-07-20 1978-01-26 Siemens Ag Halbleiterbauelement mit passivierender schutzschicht
DE102007032577B4 (de) 2007-07-09 2011-07-21 ADC GmbH, 14167 Endverschluss für die Telekommunikations- und Datentechnik

Also Published As

Publication number Publication date
BE693141A (de) 1967-07-03
SE309453B (de) 1969-03-24
FR1509644A (fr) 1968-01-12
AT262383B (de) 1968-06-10
CH428947A (fr) 1967-01-31
GB1117713A (en) 1968-06-19
NL6701103A (de) 1967-08-01

Similar Documents

Publication Publication Date Title
DE2822901C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1289191B (de)
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE19727397A1 (de) Verfahren zur Herstellung eines Flashspeicherelementes
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1619949A1 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2523055A1 (de) Minoritaetstraeger-trennzonen fuer halbleitervorrichtungen und verfahren zu ihrer herstellung
DE1289192B (de) Verfahren zum Verloeten eines Silizium-Halbleiterkoerpers
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE3016310C2 (de)
DE2636280A1 (de) Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE2239145A1 (de) Verfahren zur behandlung von halbleitermaterialien aus iii-v-verbindungen
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE1225766B (de) Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern
DE1961230C3 (de) Verfahren zum Passivieren eines PN-Übergänge aufweisenden Halbleiterkörpers und Anwendung des Verfahrens zur Herstellung eines Halbleiterbauelements
DE2624513A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2827330C2 (de) Verfahren zur Verminderung des Breitbandrauschens
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE2235749A1 (de) Verfahren zum herstellen eines leitbahnenmusters

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971