DE1524919B2 - Matrixspeicher - Google Patents

Description

sam geschaltet
54, 48).

werden kann (Torschaltungen

leitungen ausgebildet und die Speicherelemente 15 Information gewählt werden kann, wobei keine Art jeweils mit dem einen oder anderen Leiter einer der Abfrage die der jeweils anderen Abfrageart zuDoppelleitung gekoppelt sind, daß die Lese- gehörige Information zerstört, signalauswertevörrichtung (34) zur wahlweisen Gemäß der Erfindung wird hierzu vorgeschlagen,

Auswertung einer Festwertinformation bzw. einer daß zur kontradiktorischen Speicherung der Festzerstörend abgefragten Information auf die Ar- 20 Wertinformation die Bit-Leitungen als Doppelleitunbeitsweisen Phasendiskrimination bzw. Amplitu- gen ausgebildet und die Speicherelemente jeweils dendiskrimination umschaltbar ist (Steuereingang mit dem einen oder anderen Leiter einer Doppel-C 6) und daß ein zweites Leseregister (Flip-Flop leitung gekoppelt sind, daß die Lesesignalauswerte-, 56) zur Zwischenspeicherung der zerstörend ab- vorrichtung zur wahlweisen Auswertung einer Fest-.,, gefragten Information vorgesehen ist, wobei das 25 wertinformation bzw. einer zerstörend abgefragten eine oder andere Leseregister wahlweise unwirk- Information auf die Arbeitsweisen Phasendiskrimination bzw. Amplitudendiskrimination umschaltbar ist und daß ein zweites Leseregister zur Zwischen- ^: speicherung der zerstörend abgefragten Information : .!π·.3°. vorgesehen ist, wobei das eine oder andere.Lese-

register wahlweise unwirksam geschaltet .werden

kann.

Bei dem erfindungsgemäßen Matrixspeicher ist ■ ; .. jede Information, die als Festwertinformation ein-

Die Erfindung bezieht sich auf einen Matrix- 35 getragen ist, zu einem beliebigen Zeitpunkt wieder speicher zur simultanen Speicherung von Festwert- auffindbar, obgleich der Speicher in der anderen informationen und zerstörend abgefragten Informa- Betriebsart, d. h. als Zwischenspeicher, verwendet tionen, mit in Zeilen und Spalten angeordneten worden ist. Umgekehrt ist die vorübergehend ge-Magnetkernspeicherelementen, den Zeilen zugeord- speicherte Information wieder auffindbar und die in neten Wortleitungen und den Spalten zugeordneten _4O den Speicher für den Betrieb als Festwertbetrieb ein-Bit-Leitungen, mit einem Leseregister und einer geschriebene Information ist ebenfalls laufend und Lesesignalauswertevorrichtung. dauernd wieder auffindbar. Damit ergibt sich, daß

der erfindungsgemäße Speicher gleichzeitig in der einen oder der anderen Betriebsart betrieben werden

3 248 711), in welchen die einzelnen Bitwerte in ₄₅ kann, ohne daß die Verwendung in der einen Bekontradiktorischer Form gespeichert sind, wobei ' triebsart die Verwendung in der anderen Betriebsart zwei Leseleitungen pro Spalte vorgesehen sind, das
Koppelelement entweder mit der einen oder der an-

Es sind Festwertspeicher mit Kondensatoren als Koppelelemente bekannt (USA.-Patentschrift

deren Leseleitung verbunden ist und das positiv oder

störend beeinflußt.

Bei der gemischten Betriebsart, die mit dem Speicher gemäß vorliegender Erfindung möglich ist, wird ,negativ erscheinende Lesesignal durch Phasendiskri- 50 die fest gespeicherte Information und die zerstörend mination ausgewertet wird. lesbare Information zugleich im Speicher gespeichert

Des weiteren ist eine Speicheranordnung aus und wahlweise die eine Informationsart oder die Magnetkernen zum Ein- und Ausspeichern von Im- andere abgerufen. Dazu wird bei der Abfrage nach pulskombinationen bekannt (deutsche Auslegeschrift einer fest gespeicherten Information zunächst die 1087 381), die entweder nur als Festwertspeicher 55 zerstörend lesbare Information zwischengespeichert, oder nur als Schreib/Lese-Speicher arbeiten kann. damit diese nicht verlorengeht. Beim Betrieb als Schreib/Lese-Speicher, d. h. als Nachstehend wird die Erfindung in Verbindung

Arbeitsspeicher oder Zwischenspeicher, arbeitet der mit der Zeichnung an Hand eines Ausführungsbei-Speicher mit zerstörender Auslegung der Informa- spiels erläutert; die Zeichnung zeigt in einer einzigen tion, d.h. es bedarf der Rückspeicherung der aus- 60 Figur ein Schaltbild eines Teiles eines Speichers gegelesenen Information in den Speicher. Die Festwert- maß der Erfindung, teilweise in schematischer Darspeicherung erfolgt bei diesem Speicher nicht durch stellung und teilweise in Blockdarstellung, die Lage eines wirksamen Kernes auf einer von zwei Bei der speziellen Ausführungsform eines Spei-

Lesedrähten, sondern dadurch, daß ein Kern von chers, wie er in der einzigen Figur dargestellt ist, einem Schreibdraht durchsetzt wird oder nicht. 65 wird eine Matrix 10 aus ferromagnetischen Speicher-Durch die gegebene Drahtführung ist die Festwert- kernen durch eine Matrix 12 aus Worttreiberkernen information ein für allemal fest eingeschrieben. Die angesteuert. Die ferromagnetischen Speicherkerne abzufragenden Worte werden lediglich durch die sind in der Matrix 10 derart angeordnet, daß durch

alle Speicherkerne, die den unterschiedlichen Bits in einem gegebenen Speicherwort entsprechen, ein gemeinsamer Leiter hindurchgesteckt ist, und diese Speicherkerne werden von dem Strom durch diesen Leiter angesteuert. Durch alle Speicherkerne, die einer bestimmten Bitstelle in einer Anzahl von Speicherwörtern entsprechen, ist ein gemeinsamer Leiter durchgesteckt, und diese Speicherkerne werden von dem Strom durch diesen Leiter angesteuert.

Die Matrix 10 enthält vier Wörter, wobei jedes "Wort vier Bits besitzt. Die Wörter sind der Einfachheit halber nacheinander von oben nach unten in der Figur beziffert. Die Bits sind nacheinander von links nach rechts in der Figur fortlaufend beziffert.

Der Bitstelle 4 ist eine Anzahl von wirksamen Speicherkernen 14, 16, 18 und 20 zugeordnet, die dem »Bit 4« in den Wörtern 1, 2, 3 und 4 entsprechen. Die unterbrochenen Kerne 14 a, 16 a, 18 α und 20 α brauchen nicht einmal vorhanden zu sein. Die Leiter 22, 24, 26 und 28 bilden einen ersten Satz von Stromleitern, wobei jeder dieser Leiter durch einen der Speicherkerne 14,16, 18 und 20 hindurchgesteckt ist. Durch jeden wirksamen Speicherkern Ϊ4,16,18 und 20 wird nur einer von beiden Stromleitern 30 und 32 hindurchgesteckt, die als Leseleiter eines zweiten Satzes von Stromleitern in Abhängigkeit von der Information verwendet werden, die in zerstörend lesbarer Form gespeichert werden soll. Die Leseleiter 30 und 32 sind miteinander an zwei Anschlußstellen durch einen Leiter 31 und einen Widerstand 33 verbunden, so daß sie einen Strompfad mit geschlossener Schleife bilden. Dann bewirkt ein. Stromimpuls, der in der Schleife 30, 31, 32, 33 durch Schalten eines der wirksamen Kerne, durch die der Leseleiter 30 oder 32 hindurchgesteckt ist, induziert wird, das Auftreten eines Signales in Form eines Spannungsabfalls am Widerstand 33. Eine Lesevorrichtung 34, die einen Verstärker aufweist, der in der Lage ist, ein in der einen oder in der anderen Richtung in der Schleife in Abhängigkeit von einer Änderung des Remanenzzustandes eines der wirksamen Kerne 14, 16, 18, 20 induziertes Signal auszuwerten, ist mit dem Widerstand 33 verbunden, so daß sie feststellen kann, ob ein Speicherkern angesteuert war oder nicht. Die Lesevorrichtung 34 weist ferner eine Vorrichtung (in der Figur nicht dargestellt) auf, die sie selektiv sperrt (z. B. mit Hilfe von Torschaltungen od. dgl.), um nur in einer Richtung am Widerstand 33 auftretende Signale abzuführen, so daß sie auf die Lage des wirksamen Speicherkernes anspricht, der mit dem der Leseleiter 30 oder 32 gekoppelt ist. Wenn der wirksame Speicherkern, der angesteuert wird, mit dem Unken Leseleiter 30 gekoppelt ist, z. B. durch den Speicherkern 14 oder 20, wird der in der Schleife 30, 31, 32, 33 induzierte Strom in einer der beiden Richtungen fließen, während das Ansteuern eines mit dem rechten Leseleiter 30 gekoppelten wirksamen Speicherkernes 16 oder 18 einem in der anderen Richtung induzierten Strom entspricht. Das Sperrsignal kommt aus dem zentralen (nicht dargestellten) Rechner und liegt an dem mit C 6 bezeichneten Leiter an. Im allgemeinen kommen alle Signale, die mit einem C und einem Ziffernindex bezeichnet sind, z. B. C₁, C₂ usw., aus dem zentralen Rechner.

,.Die Matrix 12 der Worttreiberkerne 36, 38, 40 und 42 ermöglicht es, selektiv Schreib- und Abfrageströme durch die Stromleiter .22, 24, 26 und 28 des ersten Satzes von Stromleitern zu treiben. Durch jeden der Worttreiberkerne 36, 38, 40 und 42 ist ein anderer Leiter 22, 24, 26 und 28 hindurchgesteckt. Durch jeden Worttreiberkern 36, 38, 40 und 42 ist ein Leiter geführt, der mit einer Quelle 44 des Magnetisierungsstromes /b verbunden ist, um jeden der Worttreiberkerne 36, 38, 40 und 42 in den einen der vorbestimmten Remanenzzustände zu versetzen. Die Koinzidenz des Stromes /γ aus einer Spaltenstromquelle 46 und der Ströme /χι und /χ2 aus den parallel geschalteten Stromquellen 48 und 50 bewirkt, daß der Worttreiberkern 36 seinen Remanenzzustand ändert und dabei einen Abfragestrom durch den Leiter 22 treibt, der durch alle Speicherkerne des Wortes 1 hindurchgesteckt ist.

Bei der dargestellten Ausführungsform können die Ströme aus den Stromquellen 46, 48 und 50 entweder getrennt oder gleichzeitig in der nachbeschriebenen Weise abgeschaltet werden. Es können jedoch auch andere Stromquellenanordnungen verwendet werden. Der Vollständigkeit halber sind in der Figur noch weitere Zeilen- und Spaltenstromquellen zur Auswahl der Worttreiberkerne 38, 40, 42 dargestellt. Die Stärke eines jeden der drei Ströme aus den Strom-!

quellen 46, 48 und 50 ist so gewählt, daß beim Zuführen der Ströme aus den Stromquellen 46, 48 und 50 das Abschalten des Stromes aus nur einer Stromr quelle, z. B. der Stromquelle 50, nicht bewirkt, daß der Worttreiberkern 36 seinen Remanenzzustand ändert. Das weitere Weglassen des Stromes aus eine? der anderen zwei Stromquellen, z. B. aus der Stromquelle 48, bewirkt, daß der Worttreiberkern 36 in seinen ursprünglichen Remanenzzustand mit verhältnismäßig niedriger Geschwindigkeit übergeführt wird. Das gleichzeitige Weglassen der Ströme aus allen drei Stromquellen 46, 48 und 50 bewirkt, daß der Worttreiberkern 36 in den ursprünglichen Remanenzzustand mit hoher Geschwindigkeit übergeführt wird. Das gleichzeitige Abschalten aller drei Stromquellen bewirkt dabei einen Vollstrom in Schreibrichtung in dem Leiter 22, das getrennte Abschalten jedoch nur einen Halbstrom in Schreibrichtung.

Eine Zweirichtungsstromquelle 52 A und 52 B kann einen Strom, der Ziffernstrom genannt wird, in der einen oder in der anderen Richtung durch beide Leseleiter 30 und 32 treiben, um das Einschreiben von zerstörend lesbarer Information in die Speicherkerne 14, 16, 18 und 20 zu sperren oder zu ermöglichen. _;

Der Ausgang der Lesevorrichtung 34 ist über eine UND-Torschaltung 54 mit einem Flip-Flop 56 eines Flip-Flop-Registers (nicht dargestellt) und über eine UND-Torschaltung 58 mit einem Flip-Flop 60 eines zweiten Flip-Flop-Registers (ebenfalls nicht dargestellt) verbunden. Die Torschaltungen 54 und 58 sind mit einem Rechnersteuerungsmechanismus (nicht dargestellt) verbunden, der zur Betätigung der UND-Torschaltungen 54 und 58 in Abhängigkeit von Signalen auf den Leitungen C 4 und C 5 dient.

Die Ausgänge des Flip-Flops 56 sind über UND-Torschaltungen 62, 64, 66 und 68 zur Steuerung von Stromquellen 52^4 und 52 B in Abhängigkeit vom Ausgang des Flip-Flops 56 und synchron zu Signalen auf den Leitungen C 7, C10, C 8, C 9 geschaltet. Das Flip-Flop 56 kann ferner durch eine äußere Quelle, die als Schreiblogik 70 dient, gesetzt oder rückgesetzt werden. Beide Flip-Flops 56 und 60 können durch Rücksetzsignale aus einer zentralen Rechnersteue-

5 6

rung (nicht dargestellt) rückgesetzt werden. Sie wei- tet; dies reicht jedoch nicht aus, um den Remanenz-

sen dazu besondere Eingänge auf, an welche der zustand des Worttreiberkernes 36 zu ändern. Der

Rücksetztakt-Impuls angelegt wird. Strom /χι aus der Quelle 48 wird dann als nächster

Einrichtungen ähnlich den Stromquellen 52 A, abgeschaltet, wodurch der remanente Zustand des 52 B, der Lesevorrichtung 34 und der Elemente 54 5 Worttreiberkernes 36 allmählich (nicht sprunghaft) bis 70 sind mit den Leseleitem verbunden, die durch geändert und ein Stromimpuls durch den Leiter 22 die Kerne des Bits 1, des Bits 2 und des Bits 3 hin- in Schreibrichtung erzeugt wird, d. h. eine magnetodurchgesteckt sind. ' motorische Kraft entsteht, welche den Remanenz-

Die beiden Leseleiter 30 und 32 sind durch die zustand aller Speicherkerne des Wortes 1 in Rich-

vorgewählten Arbeitskerne 14, 16, 18 und 20 ge- ίο rung auf den Zustand »1« zu ändern bestrebt ist. Die

führt. Wenn jeder Leiter durch einen zusätzlichen Stärke des Stromes /χι selbst ist jedoch nicht aus-

Kern für jedes Wort 1, 2, 3, 4 hindurchgesteckt ist, reichend, um beim Ausbleiben dieses Stromes den

können die Kerne dauernd durch eine Kurzschluß- Remanenzzustand aller Speicherkerne des Wortes 1

schleife unwirksam gehalten werden. Die Kerne kön- zu ändern.

nen auch unterbrochen werden, um unwirksam zu 15 Da das Flip-Flop 56 auf »1« gesetzt ist, hat das

sein. Vorhandensein von Impulsen an den Eingängen C 8

In der Speicherkernmatrix 10 ist die Festwert- und C 9 der UND-Torschaltungen 66 und 68 zur

information für jedes dargestellte Wort durch die Folge, daß die Ausgangswerte der Torschaltungen 66

Lage des wirksamen Speicherkernes in einem der und 68 bewirken, daß die Stromquellen 52 A und

Leseleiter 30 und 32 dargestellt. Sie ist von oben 20 52 B den Leseleitem 30 und 32 einen Strom solcher

nach unten gelesen 0001 für Wort 1, 1010 für Stärke zuführen, daß er nicht ausreicht, den Rema-

Wort2, 0110 für Wort 3 und 1111 für Wort 4. Ein nenzzustand der Speicherkerne 16, 18 und 20 zu

gegebenes Bit, das einem nicht unterbrochenen und verändern, jedoch in Verbindung mit dem Einfluß'

einem unterbrochenen Kern entspricht, ist mit »1« des Worttreiberstromes im Leiter 22 genügend groß-

bezeichnet, wenn der Unke Leseleiter 30 mit einem 25 ist, um den Kern 14 in seinen »1 «-Zustand zu setzen,

wirksamen (nicht unterbrochenen) Kern versehen ist. Zu diesem Zeitpunkt, d. h. nach Änderung des Re-

Das Bit ist mit »0« bezeichnet, wenn umgekehrt der manenzzustandes des Kernes 14, ist die zerstörend

linke Leseleiter 30 mit einem unwirksamen (unter- lesbare Information im Speicher 0001 für das Wort 1

brochenen) Kern versehen ist. Diese Zuordnung ist und 0000 für jedes der Wörter 2,3 und 4. ^ .

willkürlich gewählt. Sie ist nur in Verbindung mit 30 Nach der Schreibphase setzt ein Signal aus dem

Festwertinformationen gültig, denn eine zerstörend Rücksetztaktgeber (nicht dargestellt) das Flip-Flop

lesbare Information ist durch die Richtung des 56 in seinen »0«-Zustand zurück,

magnetischen Flusses im wirksamen Speicherkern Es sei nunmehr angenommen, daß es erwünscht

eines Paares dargestellt, unabhängig davon, welcher ist, die zerstörend lesbare Information im Wort 1,

Leiter durch diesen Speicherkern gesteckt ist. 35 die in der oben beschriebenen Weise eine gespei-

Zu Beginn werden alle Speicherkerne in den Re- cherte »1« ist, zerstörend auszulesen. Die Strom-

manenzzustand »0« der zerstörend lesbaren Infor- quellen 46, 48 und 50 werden wiederum erregt, wie

mation übergeführt. Alle Flip-Flops der Register, dies für die Schreibphase beschrieben wurde. Nun-

von denen die Flip-Flops 56 und 60 einen Teil dar- mehr jedoch wird der Speicherkern 14 von einem

stellen, werden anfangs in den Zustand »0« rück- 40 »1«-Zustand in einen »0«-Zustand gesetzt, wodurch

gesetzt. . ein Signalimpuls in der durch die Leiter 30, 31, 32

Die Festwertinformation für das Wort 1 entspricht und den Widerstand 33 gebildeten Schleife induziert

dem Ausdruck 0001, die Festwertinformation, die wird, wobei der Spannungsabfall am Widerstand 33

beispielsweise in Bit 4 des Wortes 1 gespeichert ist, an die Lesevorrichtung 34 gelegt wird. Es wird kein

welches einen nicht unterbrochenen Kern 14 enthält, 45 Stromimpuls an der Stelle des fehlenden oder untere

ist somit eine »1«. brochenen Kernes 14 A erzeugt, da keine Änderung

Es sei nunmehr davon ausgegangen, daß es er- des magnetischen Flusses in diesem Kern auftreten wünscht ist, den Speicherkern 14 in den einer »1« kann. Wenn der Kern 14 seinen »0«-Zustand einentsprechenden Remanenzzustand für zerstörende genommen gehabt hätte, hätte kein Stromimpuls in Auslesung überzuführen. Die Schreiblogik-Schaltung 50 der Schleife 30, 31, 32, 33 induziert und kein Signal 70 setzt zunächst den Flip-Flop 56 in den »1«-Zu- an die Lesevorrichtung angelegt werden können, stand. Die Stromquellen 46, 48 und 50 werden Somit spricht die Lesevorrichtung 34 während der gleichzeitig erregt, damit der Worttreiberkern 36 zerstörenden Auslesung auf Ströme in einer der beiseinen Remanenzzustand ändert, wobei diese Zu- den Richtungen in der Schleife an, wobei das Vorstandsänderung einen Impuls im Leiter 22 erzeugt, 55 handensein eines Signals die willkürlich angenomder durch alle Speicherkerne im Wort 1 hindurch- mene Auslegung einer »1« anzeigt, während das gesteckt ist. Jeder Speicherkern im Wortl würde Fehlen eines Signales dem Auslesen einer »0« entdabei in seinen »0«-Zustand gesetzt werden. Weil spricht. Wird eine »1« ausgelesen, wird das Signal aber alle nicht unterbrochenen Kerne des Wortes 1 am Ausgang der Lesevorrichtung 34 über die UND-bereits auf »0« gesetzt sind, wird mit Ausnahme 60 Torschaltung 54 in den Flip-Flop 56 (das durch einer unbedeutenden Spannung, die als Pendelspan- einen Taktgeberimpuls in seinen »0«-Zustand rücknung bezeichnet wird, keine Spannung am Wider- gesetzt worden ist) eingespeist, damit das Flip-Flop stand 33 erzeugt und werden bei keinem der Flip- 56 in seinen »1 «-Zustand gesetzt wird. Der Binär-Flops 56 im Ausleseregister für die zerstörend les- zustand des Flip-Flop 56 zeigt dann die zerstörend bare Information die Ausgangswerte geändert. 65 gelesene Information des Bits 4 des Wortes 1 an.

Der Strom aus den Stromquellen 46, 48 und 50 Unmittelbar nach dem Auslesen der zerstörend

wird nun, aber nicht gleichzeitig abgeschaltet. Der gelesenen Information im Kern 14 wird der Strom /χ2

Strom /χ2 aus der Quelle 50 wird zuerst abgeschal- der Stromquelle 50 und bald darauf der Stromixi

7 8

der Stromquelle 48 abgeschaltet, so daß ein Schreib- 33, wodurch ein Spannungsabfall am Widerstand 33

stromimpuls erzeugt wird, der durch den Wort- in einer Richtung, für welche die Lesevorrichtung 34

treiberleiter 22 geführt wird. Das Flip-Flop 56 nicht gesperrt ist und somit auf das Signal anspricht,

steuert die Stromquellen 52 Λ und 52 B und bewirkt, Das gleichzeitige Auftreten des Steuersignals bei

daß ein Strom durch die Leiter 30 und 32 fließt. Das 5 C 5 öffnet die Torschaltung 58, damit das Signal das

gleichzeitige Auftreten von Strom in den Leitern 30 Flip-Flop 60 in den »1 «-Zustand setzen kann. Das

und 32 setzt den Speicherkern 14 in seinen »1«- Flip-Flop 60 ist das Flip-Flop des Bits 4 eines nicht

Zustand zurück. dargestellten Festwertregisters. Der Binärzustand des

Falls es erwünscht ist, die Festwertinformation im Flip-Flops 60 stellt somit den Binärzustand der

Wort 1 auszulesen, muß die vorübergehend gespei- io Festwertinformation im Bit 4 des Wortes 1 dar.
cherte Information ausgelesen werden, wie dies für Wenn die ausgelesene Festwertinformation eine

die zerstörende Auslesung der Fall war. Die Ströme »0« ist, z. B. das Bit 4 des Wortes 2, wobei der wirk-

Ιγ, /χι und Ix₂ werden durch die Stromquellen 46, 48 same Speicherkern mit dem rechten Leseleiter 32

und 50 abgegeben, damit der Remanenzzustand des gekoppelt ist, wird ein Signal in der entgegengesetz-

Worttreiberkernes 36 geändert wird, wodurch ein i$ ten Richtung in der Schleife, verglichen mit dem

Abfrage-Stromimpuls durch den Worttreiberleiter 22 Signal beim Auslesen des Wortes 1, induziert. Für

getrieben wird. Alle Speicherkerne im Wort 1 wer- dieses Signal bewirkt das gleichzeitige Auftreten des

den in ihren »0«-Zustand übergeführt. Das zer- Sperrsignals C 6 aus dem Hauptrechner, daß die

störende Auslesen findet somit in allen Speicher- Lesevorrichtung 34 das in dieser Richtung induzierte

kernen des Wortes 1 einschließlich des Speicherker- ₂o Signal sperrt, so daß wegen der Änderung des Rema-

nes 14 statt. In der Figur der Zeichnung ist jedoch nenzzustandes des Speicherkernes 16 das Flip-Flop

nur die Schaltanordnung zum Auslesen des Kernes 60 auf »0« gesetzt bleibt.

14 dargestellt. Die Änderung des Remanenzzustan- Unmittelbar nach dem Auslesen der Festwert- :'" des des Speicherkernes 14 bewirkt, daß der Lese- information wird die zerstörend lesbare Information ^:* vorrichtung 34 ein Signal aufgegeben wird. Das 25 in den Kernen des Wortes 1 der Speichermatrix ergleichzeitige Auftreten eines Signals am Ausgang neut gespeichert, indem die Ströme /_X2, /χι und /γ der Lesevorrichtung 34 und des Rechnersteuersigna- der Stromquellen 50, 48 und 46 nacheinander in den les C 4 bewirkt, daß die UND-Torschaltung 54 öffnet oben angegebenen Schritten abgeschaltet werden,
und die zerstörend gelesene Information im Flip- Damit können die ferromagnetischen Speicher-Flop 56 speichert. Unmittelbar im Anschluß an den 30 kerne gleichzeitig zerstörend lesbare Informationen Abfrage-Stromimpuls im Worttreiberleiter 22 wer- und Festwertinformationen festhalten, wobei die lesden die Ströme /γ, /χι und /χ2 gleichzeitig aus den bare Information durch den Remanenzzustand der Stromquellen 46, 48 und 50 abgeschaltet, wodurch Speicherkerne und die Festwertinformation durch ein Rücksetzstromimpuls durch den Worttreiberleiter das Vorhandensein oder Fehlen eines Kernes in einer 22 und die Speicherkerne des Wortes 1 fließt, und 35 oder der anderen der zwei Stellen eines Bits dardie Speicherkerne des Wortes 1 in den remanenten gestellt wird, welche als die Kreuzungsstellen des »1 «-Zustand setzt, so daß sie für das Auslesen der Worttreiberleiters und eines der beiden Leseleiter Festwertinformation in der nachstehend beschriebe- bestimmt sind. Mit anderen Worten heißt dies, daß nen Weise vorbereitet werden. die Stellung der unterbrochenen und nicht unter-Unmittelbar nachdem die Speicherkerne des Wor- 40 brochenen Kerne der beiden Leseleiter festlegt, ob tes 1 in ihren »!.«-Zustand gesetzt worden sind, wer- eine »1« oder eine »0« dauernd gespeichert ist, unden die Ströme /γ, /χι und /xa wiederum durch die abhängig von dem Remanenzzustand des Speicher-Stromquellen 46, 48 und 50 aufgegeben, wobei alle kernes. Die Leseleiter sind miteinander so verbun-Speicherkerne im Wortl in ihren »0«-Zustand ge- den, daß sie die geschlossene Schleife bilden, wobei setzt werden. Damit bewirken alle Speicherkerne des 45 die in beiden Richtungen induzierten Signale für das Wortes 1, daß Stromimpulse oder Signale in den zerstörende Auslesen verwendet werden, wohingegen Leseleitern auftreten, welche durch diese Speicher- während des Auslesens der Festwertinformationen kerne hindurchgesteckt sind, so daß in der Schleife eines der in beiden Richtungen induzierten Signale die Richtung dieser Stromimpulse davon abhängt, gesperrt wird. Um den Festwertspeicher auszulesen, welcher der beiden Leseleiter 30, 32 durch den wirk- 50 muß die zerstörend lesbare Information zuerst auf samen Speicherkern hindurchgesteckt ist. Im Wort 1 ein Register zur vorübergehenden Speicherung überinduziert der Speicherkern 14 ein Signal in einer tragen werden, und die Speicherkerne müssen ge-Richtung in der Schleife 30, 31, 32, 33, während der setzt werden, damit bei der Auslesung ein Signal Speicherkern 16 im Wort 2 in dieser Schleife ein erzeugt wird.

Signal in entgegengesetzter Richtung induziert. Auf 55 Obgleich der Speicher als zweidimensionale

diese Weise ist die Festwertinformation im Bit 4 des Matrix 10 gezeigt ist, kann er auch in einer drei-

Wortes 1 eine »1«, während die Festwertinformation dimensionalen Matrix vorgesehen werden. Die Spei-

im Bit 4 des Wortes 2 eine »0« ist. Damit die Lese- chermatrix 10 wird im Falle vorliegender Erfindung

vorrichtung 34 zwischen den beiden möglichen Rieh- durch ferromagnetische Kerne angesteuert, sie kann

tungen unterscheiden kann, wird ein Sperrsignal C 6 60 jedoch auch durch elektronische Schaltungen,

dieser Lesevorrichtung aufgegeben, so daß sie nur Magnetverstärker u. dgl. angesteuert werden. Ob-

auf in einer Richtung induzierte Signale anspricht, gleich die Kerne des Speichers der Einfachheit halber

während sie die in der anderen Richtung induzierten in Matrixform angeordnet dargestellt sind, ist die

Signale sperrt. geometrische Anordnung der Speicherkerne nicht

Wenn die Festwertinformation im Bit 4 des Wor- 65 kritisch. Ferner ist zwar der Speicher in der Weise

tes 1 ausgelesen wird, erzeugt der Speicherkern 14, erläutert, daß die eine Koordinate ein »Wort« und

der aus dem »1«-Zustand in seinen »0«-Zustand die andere Koordinate ein »Bit« darstellt, die beiden

geschaltet wird, ein Signal in der Schleife 30, 31, 32, Koordinaten können jedoch einfach als »X«- und

309 524/405

»Y«-Koordinaten betrachtet und die Wort- und Bitbezeichnungen gegeneinander vertauscht werden. Des weiteren ist nur eine bestimmte Ziffernstromquelle mit 52 A und 52 B dargestellt, es können aber auch andere Stromgeneratoren verwendet werden. Ferner ergibt sich, daß an Stelle der dargestellten

10

und beschriebenen transistorisierten Steuerungen auch Vakuumröhren oder andere Steuereinrichtungen verwendet werden können. Als Register sind die Flip-Flops 56 und 60 dargestellt, es können jedoch auch andere Register, z. B. -Verzögerungsleitungen, verwendet werden. · ..';-■.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Matrixspeicher zur simultanen Speicherung von Festwertinformationen und zerstörend abgefragten Informationen, mit in Zeilen und Spalten angeordneten Magnetkernspeicherelementen, den Zeilen zugeordneten Wortleitungen und den

   Schreibdrähte voreingestellt. Dann erfolgt die Abfrage über einen Taktverteiler. Bei dieser Voreinstellung der Festwertinformation ist es unvermeidbar, daß die zerstörend abgefragte Information gelöscht wird, so daß mit diesem Speicher ein Simultanbetrieb, d. h. erne Festwertabgabe bzw. eine zerstörende Abfrage mit Rückschreiben bzw. Neueinschreiben, nicht möglich ist.
   Aufgabe vorliegender Erfindung ist es, einen

   Spalten zugeordneten Bit-Leitungen, mit einem 10 Matrixspeicher anzugeben, der im Gegensatz dazu Leseregister und einer Lesesignalauswertevor- als Festwertspeicher und als Schreib/Lese-Speicher richtung, dadurch gekennzeichnet, daß
   kontradiktorischen Speicherung der Fest-

   zur

   Wertinformation die Bit-Leitungen als Doppel-

   (Zwischenspeicher) in der Weise arbeiten kann, daß pro Speicherzyklus zwischen einer Festwertabfrage und einer Abfrage nach der zerstörend abfragbaren