DE1316146T1 - Schaltung zur erzeugung von differentialsignalen niedriger spannung - Google Patents

Schaltung zur erzeugung von differentialsignalen niedriger spannung

Info

Publication number
DE1316146T1
DE1316146T1 DE1316146T DE01966496T DE1316146T1 DE 1316146 T1 DE1316146 T1 DE 1316146T1 DE 1316146 T DE1316146 T DE 1316146T DE 01966496 T DE01966496 T DE 01966496T DE 1316146 T1 DE1316146 T1 DE 1316146T1
Authority
DE
Germany
Prior art keywords
input
differential amplifier
output
differential
terminal connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1316146T
Other languages
English (en)
Inventor
V Ghia
M Menon
P Schultz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of DE1316146T1 publication Critical patent/DE1316146T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Claims (8)

DE/ EP 1 316148 T1 PATENTANSPRÜCHE
1. Differentialverstärker, umfassend:
a. eine erste Differentialverstärkerstufe mit:
i. ersten und zweiten Differentialeingangsanschlüssen, die dafür ausgelegt sind, um ein Differentialeingangssignal zu empfangen; und
ii. ersten und zweiten Differentialausgangsanschlüssen;
b. eine zweite Differential verstärkerstufe mit:
i. dritten und vierten Differentialeingangsanschlüssen, die dafür ausgelegt sind, um das Differentialeingangssignal zu empfangen;
ii. dritten und vierten Differentialausgangsanschlüssen, die mit den ersten und zweiten Differentialausgangsanschlüssen verbunden sind; und
iii. einem Verstärker-Freischaltanschluss; und
c. eine programmierbare Speicherzelle, die einen programmierten und einen entprogrammierten Zustand aufrechterhalten kann, wobei die Speicherzelle einen Speicherzellen-Ausgangsanschluss aufweist, der mit dem Verstärker-Freischaltanschluss verbunden ist;
d. wobei die zweite Differentialverstärkerstufe das Eingangssignal verstärkt, wenn die Speicherzelle in dem programmierten Zustand ist und das Eingangssignal nicht verstärkt, wenn die Speicherzelle in dem entprogrammierten Zustand ist.
2. Differentialverstärker nach Anspruch 1, ferner umfassend einen Vortreiber mit:
a. einem Dateneingangsanschluss, der dafür ausgelegt ist, um ein Eingangsdatensignal zum empfangen; und
b. ersten und zweiten komplementären Ausgangsanschlüssen, die mit jeweiligen der ersten und zweiten Differentialeingangsanschlüssen verbunden sind.
3. Differentialverstärker nach Anspruch 2, wobei der Vortreiber ferner umfasst:
a. einen ersten Tristate-Puffer mit einem ersten Tristate-Emgangsanschluss, der mit dem Dateneingangsanschluss verbunden ist;
b. einen zweiten Tristate-Puffer mit einem zweiten Tristate-Eingangsanschluss, der mit dem Dateneingangsanschluss verbunden ist;
c. einen Inverter mit einem Invertereingangsanschluss, der mit dem Dateneingangsanschluss verbunden ist, und einem Inverterausgangsanschluss, der mit dem ersten komplementären Ausgangsanschluss verbunden ist; und
d. eine nicht-invertierende Verzögerungsstufe mit einem Verzögerungsstufen-Eingangsanschluss, der mit de Dateneingangsanschluss verbunden
.-: .··.·: DE/EP 1 31 61 46Tl
ist, und einem Verzögerungsstufen-Ausgangsanschluss, der mit dem zweiten komplementären Ausgangsanschluss verbunden ist.
4. Differentialverstärker nach Anspruch 1, ferner umfassend eine programmierbare Abschlusslast, die zwischen die ersten und zweiten Differentialausgangsanschlüssen verbunden ist.
5. Programmierbare Logikeinrichtung, umfassend:
a. einen Vortreiber mit:
i. einem Dateneingangsanschluss, der dafür ausgelegt ist, um ein Eingangsdatensignal zu empfangen; und
ii. komplementäre ersten und zweite Vortreiberausgangsanschlüsse;
b. erste und zweite Eingangs-/Ausgangs-Stifte, die dafür ausgelegt sind, um Signale von der programmierbaren Logikeinrichtung weiterzuleiten;
c. einen ersten programmierbaren Ausgangsblock mit einem ersten Differentialverstärker, wobei der erste Differentialverstärker einen ersten Differentialverstärker-Eingangsanschluss, der mit dem ersten Vortreiber-Ausgangsanschluss verbunden ist, einen zweiten Differentialverstäker-Eingangsanschluss, der mit dem zweiten Vortreiber-Ausgangsanschluss verbunden ist, und einen ersten Differentialverstärker-Ausgangsanschluss, der mit dem ersten Eingangs-/Ausgangsstift verbunden ist, aufweist; und
d. einen zweiten programmierbaren Ausgangsblock mit einem zweiten Differentialverstärker, wobei der zweite Differentialverstärker einen dritten Differentialverstärker-Eingangsanschluss, der mit dem ersten Vortreiber-Ausgangsanschluss verbunden ist, und einen vierten Differentialverstärker-Eingangsanschluss, der mit dem zweiten Vortreiber-Ausgangsanschluss verbunden ist, und einen zweiten Differentialverstärker-Ausgangsanschluss, der mit dem zweiten Eingangs-/Ausgangsstift verbunden ist, aufweist.
6. Programmierbare Logikeinrichtung nach Anspruch 5, wobei der erste Stift benachbart zu dem zweiten Stift ist.
7. Programmierbare Logikeinrichtung nach Anspruch 5, ferner umfassend:
a. einen Freischalt-Anschluss, der mit dem Vortreiber und/oder den ersten und zweiten programmierbaren Ausgangsblöcken verbunden ist; und
b. eine programmierbare Speicherzelle, die mit dem Freischalt-Anschluss verbunden ist.
8. Programmierbare Logikeinrichtung nach Anspruch 5, ferner umfassend eine Abschlusslast, die zwischen den ersten und zweiten Eingangs-/Ausgangs-Stiften verbunden ist.
DE1316146T 2000-09-05 2001-08-31 Schaltung zur erzeugung von differentialsignalen niedriger spannung Pending DE1316146T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/655,168 US6366128B1 (en) 2000-09-05 2000-09-05 Circuit for producing low-voltage differential signals
PCT/US2001/027233 WO2002021684A2 (en) 2000-09-05 2001-08-31 Circuit for producing low-voltage differential signals

Publications (1)

Publication Number Publication Date
DE1316146T1 true DE1316146T1 (de) 2003-11-27

Family

ID=24627795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1316146T Pending DE1316146T1 (de) 2000-09-05 2001-08-31 Schaltung zur erzeugung von differentialsignalen niedriger spannung

Country Status (6)

Country Link
US (2) US6366128B1 (de)
EP (1) EP1316146B1 (de)
JP (1) JP5016176B2 (de)
CA (1) CA2419936C (de)
DE (1) DE1316146T1 (de)
WO (1) WO2002021684A2 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US6812732B1 (en) 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US7109744B1 (en) * 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6812734B1 (en) * 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US6603331B1 (en) * 2001-12-18 2003-08-05 Xilinx, Inc. Low-voltage non-degenerative transmitter circuit
US6985773B2 (en) * 2002-02-07 2006-01-10 Cardiac Pacemakers, Inc. Methods and apparatuses for implantable medical device telemetry power management
US6664811B1 (en) * 2002-04-12 2003-12-16 Adaptec, Inc. Precomp cutback differential driver
US6639434B1 (en) * 2002-10-07 2003-10-28 Lattice Semiconductor Corporation Low voltage differential signaling systems and methods
US6940302B1 (en) * 2003-01-07 2005-09-06 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US7307446B1 (en) 2003-01-07 2007-12-11 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US6815980B2 (en) * 2003-02-27 2004-11-09 International Business Machines Corporation Termination circuit for a differential transmission line
US6819142B2 (en) * 2003-03-13 2004-11-16 Infineon Technologies Ag Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US6943588B1 (en) 2003-09-24 2005-09-13 Altera Corporation Dynamically-adjustable differential output drivers
US7245144B1 (en) 2003-09-24 2007-07-17 Altera Corporation Adjustable differential input and output drivers
US6864704B1 (en) 2003-09-24 2005-03-08 Altera Corporation Adjustable differential input and output drivers
US7256624B2 (en) * 2003-10-28 2007-08-14 Via Technologies, Inc. Combined output driver
TWI280746B (en) * 2003-10-28 2007-05-01 Via Tech Inc Combined transmitter
DE102004027372B4 (de) * 2004-06-04 2006-03-30 Infineon Technologies Ag DPA-resistente konfigurierbare Logikschaltung
JP4509737B2 (ja) * 2004-10-28 2010-07-21 株式会社東芝 差動信号生成回路および差動信号送信回路
US20060119382A1 (en) * 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
US7193443B1 (en) 2005-05-23 2007-03-20 Altera Corporation Differential output buffer with super size
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US7391229B1 (en) 2006-02-18 2008-06-24 Altera Corporation Techniques for serially transmitting on-chip termination control signals
US7936184B2 (en) * 2006-02-24 2011-05-03 Altera Corporation Apparatus and methods for adjusting performance of programmable logic devices
US7420386B2 (en) 2006-04-06 2008-09-02 Altera Corporation Techniques for providing flexible on-chip termination control on integrated circuits
US7855924B2 (en) * 2006-05-19 2010-12-21 Arm Limited Data processing memory circuit having pull-down circuit with on/off configuration
US7501851B2 (en) * 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7427878B2 (en) * 2006-06-01 2008-09-23 Fujitsu Limited Low-voltage differential signal driver for high-speed digital transmission
US8022723B1 (en) * 2006-07-19 2011-09-20 Altera Corporation Dynamic termination-impedance control for bidirectional I/O pins
US7417452B1 (en) 2006-08-05 2008-08-26 Altera Corporation Techniques for providing adjustable on-chip termination impedance
DE102006038870A1 (de) * 2006-08-18 2008-02-28 Texas Instruments Deutschland Gmbh Integrierter CMOS-Schaltkreis mit einem differenziellen Open-Drain-Ausgangstreiber
US7423450B2 (en) 2006-08-22 2008-09-09 Altera Corporation Techniques for providing calibrated on-chip termination impedance
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data
US7979039B2 (en) 2007-09-24 2011-07-12 Intel Corporation Pre-distorting a transmitted signal for offset cancellation
US8618842B2 (en) 2011-09-30 2013-12-31 Qualcomm Incorporated Differential PVT/timing-skew-tolerant self-correcting circuits
TWI468710B (zh) * 2013-03-25 2015-01-11 Test Research Inc 用於電壓設定的測試機台
US9853642B1 (en) * 2016-08-11 2017-12-26 Xilinx, Inc. Data-dependent current compensation in a voltage-mode driver
US10917093B1 (en) * 2019-11-05 2021-02-09 Micron Technology, Inc. Self-adaptive termination impedance circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260254A (ja) * 1984-06-06 1985-12-23 Fujitsu Ltd 暗号処理方式
JPH02179117A (ja) * 1988-12-29 1990-07-12 Nec Corp トライステートバッファ回路
JPH03219721A (ja) * 1989-11-25 1991-09-27 Fuji Electric Co Ltd プッシュプル形スイッチング回路および回路装置
US5812461A (en) * 1990-06-14 1998-09-22 Creative Integrated Systems, Inc. Driver circuit for addressing core memory and a method for the same
US5355035A (en) * 1993-01-08 1994-10-11 Vora Madhukar B High speed BICMOS switches and multiplexers
US5568062A (en) * 1995-07-14 1996-10-22 Kaplinsky; Cecil H. Low noise tri-state output buffer
US5721669A (en) * 1995-09-15 1998-02-24 Apple Computer, Inc. Gear-driven docking apparatus for removable mass-storage drives
JP3699764B2 (ja) * 1996-01-31 2005-09-28 株式会社東芝 ドライバ回路装置及びインターフェース
US5801548A (en) * 1996-04-11 1998-09-01 Xilinx Inc Configurable performance-optimized programmable logic device
JP3351308B2 (ja) * 1996-09-02 2002-11-25 ヤマハ株式会社 集積回路装置の出力回路
US5958026A (en) 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
US5977796A (en) * 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
JPH1185345A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 入出力インターフェース回路及び半導体システム
US6025742A (en) * 1997-12-31 2000-02-15 International Business Machines Corporation Low voltage differential swing driver circuit
US6175253B1 (en) * 1998-03-31 2001-01-16 Intel Corporation Fast bi-directional tristateable line driver
DE19919140B4 (de) * 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US6293636B1 (en) * 1999-12-30 2001-09-25 Gateway, Inc. Device retention assembly
DE10137746C1 (de) * 2001-08-01 2002-10-10 Schroff Gmbh Frontteil für elektronische Steckbaugruppen
DE10212615A1 (de) * 2002-03-21 2003-10-09 Siemens Ag Schirmvorrichtung für elektrische Baugruppen

Also Published As

Publication number Publication date
JP5016176B2 (ja) 2012-09-05
US6531892B2 (en) 2003-03-11
WO2002021684A2 (en) 2002-03-14
US20020060602A1 (en) 2002-05-23
US6366128B1 (en) 2002-04-02
JP2004508761A (ja) 2004-03-18
CA2419936C (en) 2012-10-16
CA2419936A1 (en) 2002-03-14
WO2002021684A3 (en) 2003-02-27
EP1316146A2 (de) 2003-06-04
EP1316146B1 (de) 2013-01-23

Similar Documents

Publication Publication Date Title
DE1316146T1 (de) Schaltung zur erzeugung von differentialsignalen niedriger spannung
DE69024431T2 (de) Flipflop-Schaltung
DE10302128B3 (de) Pufferverstärkeranordnung
DE19603469C2 (de) Taktsignal-Modellierungsschaltung
DE69122189T2 (de) Flip-Flop-Schaltung vom "Master-Slave"-Typ
DE69119511T2 (de) Schnelle Ausgangspufferschaltung mit Vorverschiebung des Ausgangsspannungspegels
DE4426841B4 (de) Signalübertragungseinrichtung
DE69316680T2 (de) Logische Schnittstellenschaltungen
DE69122585T2 (de) Rekonfigurierbares Mehrzwecksystem zum Verarbeiten serieller Bitströme
DE69429741T2 (de) Analoge, selbstständige Prüfbusstruktur zum Testen integrierter Schaltungen auf einer gedruckten Leiterplatte
DE2608582A1 (de) Filterschaltung fuer elektrische signale, bestehend aus elektronischen ctd-leitungen
DE60106300T2 (de) Eingangs-/ausgangs-durchgangstestmodus-schaltung
KR900013720A (ko) 프로그래머블 논리회로
DE69030575T2 (de) Integrierte Halbleiterschaltung mit einem Detektor
DE60201778T2 (de) Spannungskomparatorschaltung
DE69601342T2 (de) Eingangsschaltung zum Setzen des Modus
DE19709221A1 (de) Spannungs-multiplexte Chip-I/O für Multichip-Module
EP0883129A3 (de) Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten
DE19811591A1 (de) Taktsignal modellierende Schaltung mit negativer Verzögerung
DE3823088A1 (de) Integrierte schaltung in einem kompaktbaustein mit sieben anschluessen
DE102004020030A1 (de) Testvorrichtung zum Testen einer integrierten Schaltung
DE19651713C2 (de) Bauelement-Testgerät zum Testen elektronischer Bauelemente
EP0957583A3 (de) Verzögerungsoptimierter Multiplexer
DE69121804T2 (de) Halbleiterspeicheranordnung
DE19953323B4 (de) SDRAM-Speicherbaustein und CAS-Verzögerungssteuerschaltung