DE112019007288T5 - Verbindungsaufbau, Schaltung und elektronisches Gerät, das den Verbindungsaufbau oder die Schaltung enthält - Google Patents

Verbindungsaufbau, Schaltung und elektronisches Gerät, das den Verbindungsaufbau oder die Schaltung enthält Download PDF

Info

Publication number
DE112019007288T5
DE112019007288T5 DE112019007288.9T DE112019007288T DE112019007288T5 DE 112019007288 T5 DE112019007288 T5 DE 112019007288T5 DE 112019007288 T DE112019007288 T DE 112019007288T DE 112019007288 T5 DE112019007288 T5 DE 112019007288T5
Authority
DE
Germany
Prior art keywords
layer
source
semiconductor device
semiconductor devices
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019007288.9T
Other languages
English (en)
Inventor
Huilong Zhu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Publication of DE112019007288T5 publication Critical patent/DE112019007288T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden ein Verbindungsaufbau, eine Schaltung und ein elektronisches Gerät, das den Verbindungsaufbau oder die Schaltung enthält, vorgesehen. Gemäß den Ausführungsformen kann ein Verbindungsaufbau für eine Vielzahl von an einem Substrat ausgebildeten Halbleiterbauelementen unter der Vielzahl von Halbleiterbauelementen angeordnet sein. Der Verbindungsaufbau umfasst wenigstens eine Durchkontaktierungsschicht und wenigstens eine Verbindungsschicht, die alternierend in einer Richtung von jedem Halbleiterbauelement zu dem Substrat angeordnet sind, wobei jede Durchkontaktierungsschicht Durchkontaktierungslöcher, die jeweils unter wenigstens einem Teil der Vielzahl von Halbleiterbauelementen angeordnet sind, enthält, wobei jede Verbindungsschicht leitende Knoten, die jeweils unter wenigstens einem Teil der Vielzahl von Halbleiterbauelementen angeordnet sind, enthält und wobei in der gleichen Verbindungsschicht ein leitender Kanal zwischen wenigstens einem leitenden Knoten und wenigstens einem anderen Knoten vorgesehen ist. Die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht und die leitenden Knoten in jeder Verbindungsschicht in Entsprechung zu den Durchkontaktierungslöchern überlappen einander wenigstens teilweise in einer Richtung von jedem Halbleiterbauelement zu dem Substrat.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG(EN)
  • Die Anmeldung beansprucht die Priorität der chinesischen Patentanmeldung 201910369630.9 mit dem Titel „INTERCONNECTION STRUCTURE, CIRCUIT AND ELECTRONIC DEVICE IN-CLUDING THE INTERCONNECTION STRUCTURE OR CIRCUIT“ vom 5. Mai 2019, deren Inhalt hier unter Bezugnahme eingeschlossen ist.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft das Gebiet von Halbleitern und insbesondere einen Verbindungsaufbau zwischen Bauelementschichten, eine Schaltung, die eine Verbindung zwischen Bauelementschichten enthält, und ein elektronisches Gerät, das den Verbindungsaufbau oder die Schaltung enthält.
  • HINTERGRUND
  • Eine Verbindung zwischen Bauelementschichten kann einen parasitären Widerstand und eine parasitäre Kapazität reduzieren, wodurch eine Widerstands- und Kapazitätsverzögerung (Resistance and Capacitance bzw. RC-Verzögerung) und der Stromverbrauch eines integrierten Schaltkreises (IC) reduziert werden können. Außerdem kann die Integrationsdichte des IC erhöht werden und können dementsprechend die Herstellungskosten für den IC reduziert werden. Es ist jedoch schwierig, eine Verbindung zwischen Bauelementschichten vorzusehen, weil der Verbindungsprozess nicht kompatibel mit dem Bauelementintegrationsprozess ist.
  • ZUSAMMENFASSUNG
  • Vor diesem Hintergrund ist es eine Aufgabe der vorliegenden Erfindung, einen Verbindungsaufbau zwischen Bauelementschichten, eine Schaltung, die eine Verbindung zwischen Bauelementschichten enthält, und ein elektronisches Gerät, das den Verbindungsaufbau oder die Schaltung enthält, wenigstens teilweise vorzusehen.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verbindungsaufbau für eine Vielzahl von auf einem Substrat ausgebildeten Halbleiterbauelementen, der unter der Vielzahl von Halbleiterbauelementen angeordnet werden kann, vorgesehen. Der Verbindungsaufbau umfasst wenigstens eine Durchkontaktierungsschicht und wenigstens eine Verbindungsschicht, die alternierend in einer Richtung von dem Halbleiterbauelement zu dem Substrat angeordnet sind, wobei jede Durchkontaktierungsschicht Durchkontaktierungslöcher aufweist, die jeweils unter wenigstens einem Teil aus der Vielzahl von Halbleiterbauelementen angeordnet sind, und wobei jede Verbindungsschicht leitende Knoten enthält, die jeweils unter wenigstens einem Teil aus der Vielzahl von Halbleiterbauelementen angeordnet sind, wobei in einer gleichen Verbindungsschicht ein leitender Kanal zwischen wenigstens einem leitenden Knoten und wenigstens einem anderen Knoten vorgesehen ist, und wobei die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht und die leitenden Knoten in jeder Verbindungsschicht in Entsprechung zu den Durchkontaktierungslöchern teilweise miteinander in der Richtung von dem Halbleiterbauelement zu dem Substrat überlappen.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird eine Schaltung vorgesehen, die umfasst: ein Substrat; einen Verbindungsaufbau, der an dem Substrat angeordnet ist, wobei der Verbindungsaufbau wenigstens eine Durchkontaktierungsschicht und wenigstens eine Verbindungsschicht umfasst, die alternierend in einer Richtung im Wesentlichen senkrecht zu einer Oberfläche des Substrats angeordnet sind, und wobei eine oberste Schicht des Verbindungsaufbaus eine Durchkontaktierungsschicht ist; und eine Vielzahl von Halbleiterbauelementen, die an dem Verbindungsaufbau angeordnet sind; wobei jede Durchkontaktierungsschicht Durchkontaktierungslöcher enthält, die an Positionen wenigstens eines Teils von Punkten in einem in Reihen und Spalten angeordneten zweidimensionalen Gitter angeordnet sind; wobei jede Verbindungsschicht Hauptkörperteile, die an Positionen wenigstens eines Teils von Punkten in einem zweidimensionalen Gitter angeordnet sind, und Erweiterungsteile, die sich von den Hauptkörperteilen in einer Reihenrichtung oder Spaltenrichtung erstrecken, umfasst, wobei die einander zugewandten Erweiterungsteile wenigstens eines Teils von benachbarten Hauptkörperteilen in Kontakt sind und Source-/Drainbereiche wenigstens eines Teils der Vielzahl von Halbleiterbauelementen in Kontakt mit entsprechenden Durchkontaktierungslöchern in der obersten Durchkontaktierungsschicht sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Verbindungsaufbaus für ein Halbleiterbauelement vorgesehen, das umfasst: Vorsehen eines ersten Stapels aus wenigstens einer ersten Opferschicht und wenigstens einer zweiten Opferschicht, die alternierend auf ein Substrat gestapelt werden, wobei eine oberste Schicht des ersten Stapels die erste Opferschicht ist; Vorsehen einer aktiven Bauelementmaterialschicht auf dem ersten Stapel; Vorsehen einer ersten harten Maskenschicht auf der aktiven Bauelementmaterialschicht, wobei die erste harte Maskenschicht ein Gittermuster aufweist, das durch sich in einer ersten Richtung erstreckende Linien und durch sich in einer zweiten Richtung erstreckende Linien, die einander kreuzen, definiert wird, wobei das Gittermuster Knoten, die durch Kreuzungen zwischen den Linien definiert werden, und Brückenteile zwischen den Knoten aufweist; Definieren eines aktiven Bereichs eines Halbleiterbauelements in der aktiven Bauelementmaterialschicht unter Verwendung der ersten harten Maskenschicht; Mustern des ersten Stapels unter Verwendung der ersten harten Maskenschicht, sodass jede Schicht in dem ersten Stapel ein Gittermuster in Entsprechung zu der ersten harten Maskenschicht aufweist und somit Knoten und Brückenteile zwischen den Knoten enthält; und Definieren eines Verbindungsaufbaus in dem ersten Stapel, wobei das Definieren eines Verbindungsaufbaus in dem ersten Stapel umfasst: wenigstens teilweises Entfernen jedes Brückenteils jeder ersten Opferschicht, sodass die Knoten jeder ersten Opferschicht voneinander getrennt sind; und Entfernen eines oder mehrerer Knoten der ersten Opferschicht gemäß einem Layout des Verbindungsaufbaus; und Abschneiden eines oder mehrerer Brückenteile in jeder zweiten Opferschicht gemäß einem Layout des Verbindungsaufbaus, und Formen eines leitenden Materials in einem Bereich der verbleibenden Teile jeder ersten Opferschicht und jeder zweiten Opferschicht.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein elektronisches Gerät vorgesehen, das den oben beschriebenen Verbindungsaufbau oder die oben beschriebene Schaltung enthält.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung werden ein Verbindungsaufbau unter einer Bauelementschicht (relativ zu einem Substrat) und ein Verfahren zum Herstellen des Verbindungsaufbaus vorgeschlagen. Der Aufbau kann ein 3D-Aufbau sein. Insbesondere kann die Verbindung in einem 3D-Gitter vorgesehen werden, um eine Verbindung zwischen den Bauelementschichten zu erzielen. Der Aufbau kann mit einer Ätzen-Füllen-Ätzen-Füllen (Etch-Fill-Etch-Fill bzw. EFEF)-Methode wie weiter unten beschrieben hergestellt werden, sodass er kompatibel mit einem Geräteintegrationsprozess ist. Source/Drain-Bereiche des Bauelements und der Durchkontaktierungslöcher in dem Verbindungsaufbau können selbstausrichtend sein, und die Durchkontaktierungslöcher der verschiedenen Schichten in dem Verbindungsaufbau können selbstausrichtend sein. Der aktive Bereich des Bauelements kann aus einem einkristallinen Halbleiter ausgebildet sein, um die Bauelementperformanz zu verbessern. Die Technik gemäß der vorliegenden Erfindung kann vorteilhaft in einer EUV (extremes Ultraviolettlicht)-Lithografie angewendet werden.
  • Figurenliste
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben, um die oben genannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung zu verdeutlichen.
    • 1 bis 52(d) sind schematische Ansichten, die einige Stufen in einem Prozess für das Herstellen eines vertikalen Halbleiterbauelements gemäß den Ausführungsformen der vorliegenden Erfindung zeigen, wobei 2(a), 8(a), 9(a), 12(a), 14(a), 15(a), 23(a), 25(a), 27(a), 32(a), 35(a), 43(a), 49(a), 52(a) Draufsichten sind, 1, 2(b), 3, 4(b), 5(b), 6(b), 7(b), 8(b), 10(b), 11(b), 12(c), 13(b), 14(c), 15(c), 16(b), 17(b), 18(b), 19(b), 20(b), 21(b), 22(b), 23(c), 24(b), 25(c) Querschnittansichten entlang der Linie BB' sind, 4(a), 5(a), 6(a), 7(a), 9(b), 10(a), 11(a), 12(b), 13(a), 14(b), 15(b), 16(a), 17(a), 18(a), 19(a), 20(a), 21(a), 22(a), 23(b), 24(a), 25(b), 30, 31(a), 32(b), 33(a), 34(a), 35(b), 36, 37, 38(a), 39(a), 40(a), 41, 42(a), 43(b), 44, 47(a), 49(b), 50(a), 51 (a), 52(b) Querschnittansichten entlang der Linie AA' sind, 23(d), 24(c) und 25(d) Querschnittansichten entlang der Linie CC' sind, 25(e), 26, 47(b), 49(c), 50(b), 51(b), 52(c) Querschnittansichten entlang der Linie FF' sind, 25(f-1), 25(f-2), 25(f-3), 25(f-4), 27(b), 28(a), 29(a) 31(b-1), 31(b-2), 33(b-1), 31(b-2), 34(b), 38(b), 39(b), 40(b) Querschnittansichten entlang der Linie DD' sind, 27(c), 28(b), 29(b), 49(d), 50(c), 51(c) Querschnittansichten entlang der Linie EE' sind, 42(b), 45, 46, 47(c), 48 Querschnittansichten entlang der Linie GG' sind und 50(d), 51(d), 52(d) Querschnittansichten entlang der Linie 1-1' sind.
    • 53 bis 66(b) sind schematische Ansichten einiger Stufen in einem Prozess für das Herstellen eines FinFET gemäß den Ausführungsformen der vorliegenden Erfindung, wobei 54(a), 59(a), 60(a), 62(a), 63(a), 64(a), 65(a), 66(a) Draufsichten sind, 53, 54(b), 55(b), 56, 59(c), 60(c), 63(c), 64(c) Querschnittansichten entlang der Linie BB' sind, 55(a), 57(a), 59(b), 60(b), 61, 62(b), 63(b), 64(b), 65(b), 66(b) Querschnittansichten entlang der Linie AA' sind, 57(b) eine Querschnittansicht entlang der Linie FF' ist, 57(d), 58, 59(d) Querschnittansichten entlang der Linie GG' sind, 65(c) eine Querschnittansicht entlang der Linie HH' ist und 57(c) eine Querschnittansicht entlang der Linie 1-1' ist.
    • 67 bis 70(b) sind schematische Ansichten einiger Stufen in einem Prozess für das Herstellen eines planaren Halbleiterbauelements gemäß den Ausführungsformen der vorliegenden Erfindung, wobei 68(a), 69(a), 70(a) Draufsichten sind, 67 eine Querschnittansicht entlang der Linie BB' ist und 68(b), 69(b) und 70(b) Querschnittansichten entlang der Linie GG' sind.
  • In den Zeichnungen werden durchgehend gleiche oder ähnliche Bezugszeichen verwendet, um gleiche oder ähnliche Komponenten anzugeben.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben. Es sollte jedoch deutlich sein, dass die beschriebenen Ausführungsformen lediglich beispielhaft sind und den Umfang der vorliegenden Erfindung in keiner Weise einschränken. In der folgenden Beschreibung werden wohlbekannte Aufbauten und Techniken nicht näher beschrieben. Statt dessen konzentriert sich die Beschreibung auf das Konzept der vorliegenden Erfindung.
  • Die beigefügten Zeichnungen sind schematische Ansichten zu Ausführungsformen der vorliegenden Erfindung. Die Zeichnungen sind nicht maßstabsgetreu gezeichnet, wobei einige Details vergrößert dargestellt sein können und andere Details nicht gezeigt sind, um die Darstellung zu vereinfachen. Die in den Zeichnungen gezeigten Formen von verschiedenen Bereichen und Schichten und auch die relative Größe und die Positionsbeziehungen zwischen denselben sind lediglich beispielhaft. In der Praxis können Abweichungen aufgrund von Herstellungstoleranzen oder technischen Beschränkungen gegeben sein. Der Fachmann kann frei nach Bedarf verschiedene Formen, Größen und relative Positionen für Bereiche/Schichten wählen.
  • Wenn in der Beschreibung gesagt wird, dass eine Schicht/ein Element „auf“ einer anderen Schicht/einem anderen Element angeordnet ist, kann die Schicht/das Element direkt auf der anderen Schicht/dem anderen Element angeordnet sein oder kann zwischen denselben eine weitere Schicht/ein weiteres Element angeordnet sein. Und wenn eine Schicht/ein Element „über“ einer anderen Schicht/einem anderen Element in einer Ausrichtung angeordnet ist, kann die Schicht/ das Element „unter“ der anderen Schicht/dem anderen Element angeordnet sein, wenn die Ausrichtung umgekehrt wird.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung wird ein Verbindungsaufbau vorgesehen. Im Unterschied zu einer gemäß dem Stand der Technik erfolgenden Ausbildung eines Verbindungsaufbaus mit etwa einer Metallisierungsschicht über einem Halbleiterbauelement, nachdem das Halbleiterbauelement auf einem Substrat ausgebildet wurde, kann ein Verbindungsaufbau gemäß den Ausführungsformen der vorliegenden Erfindung unter dem Bauelement und zum Beispiel zwischen dem Bauelement und dem Substrat angeordnet werden. Der Verbindungsaufbau kann zum Beispiel wenigstens eine Durchkontaktierungsschicht und wenigstens eine Verbindungsschicht, die alternierend gestapelt sind, umfassen. Jede Durchkontaktierungsschicht ist mit einem Durchkontaktierungsloch versehen, um eine elektrische Verbindung zwischen einer Schicht unter der Durchkontaktierungsschicht und einer Schicht über der Durchkontaktierungsschicht (die Schicht unter der Durchkontaktierungsschicht und die Schicht über der Durchkontaktierungsschicht sind jeweils Verbindungsschichten) vorzusehen. Leitende Kanäle sind in jeder Verbindungsschicht vorgesehen, um eine Leitungsführung innerhalb der Verbindungsschicht zu realisieren. Allgemein ist die dem Bauelement nächste Seite des Verbindungsaufbaus die Durchkontaktierungsschicht, um die elektrische Verbindung von dem entsprechenden Bauelement zu führen.
  • In jeder Durchkontaktierungsschicht kann das Durchkontaktierungsloch jeweils unter dem entsprechenden Halbleiterbauelement (und insbesondere einem aktiven Bereich des Halbleiterbauelements wie etwa einem Source-/Drainbereich) angeordnet sein. Der Grund hierfür ist zum Beispiel, dass das Durchkontaktierungsloch und das Halbleiterbauelement wie weiter unten beschrieben mit im Wesentlichen dem gleichen Muster definiert sein können. Das Durchkontaktierungsloch und das entsprechende Halbleiterbauelement (insbesondere der aktive Bereich des Halbleiterbauelements wie etwa der Source-/Drainbereich) können wenigstens teilweise in einer Ätzrichtung überlappen und können im Wesentlichen miteinander ausgerichtet und z.B. mittenausgerichtet sein. Natürlich müssen die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht nicht unter allen Halbleiterbauelementen (insbesondere den Source-/Drainbereichen) ausgebildet sein und können die Durchkontaktierungslöcher nur unter einem Teil der Source-/Drainbereiche (die auch als eine „erste Gruppe von Source-/Drainbereichen“ bezeichnet werden können) ausgebildet sein und können isolierende Teile unter einem anderen Teil der Source-/Drainbereiche (die auch als eine „zweite Gruppe von Source-/Drainbereichen“ bezeichnet werden können) ausgebildet sein. Das Layout der Durchkontaktierungslöcher und der isolierenden Teile in dem Durchkontaktierungsschichten kann gemäß einem durch den Schaltungsentwurf bedingten Verbindungslayout bestimmt werden.
  • Entsprechend kann in jeder Verbindungsschicht ein leitender Knoten unter dem entsprechenden Halbleiterbauelement (insbesondere unter dem aktiven Bereich des Halbleiterbauelements wie etwa dem Source-/Drainbereich) vorgesehen sein. Der Grund hierfür ist, dass der leitende Knoten und das Halbleiterbauelement durch ein im Wesentlichen gleiches Muster wie weiter unten beschrieben definiert werden können. Der leitende Knoten und das entsprechende Halbleiterbauelement (insbesondere der aktive Bereich des Halbleiterbauelements wie etwa der Source-/Drainbereich) können wenigstens teilweise in der Ätzrichtung überlappen oder können im Wesentlichen miteinander ausgerichtet und z.B. mittenausgerichtet sein. Entsprechend müssen in jeder Verbindungsschicht die leitenden Knoten nicht unter allen Halbleiterbauelementen (und insbesondere unter den Source-/Drainbereichen) ausgebildet sein und können auch nur unter einem Teil der Source-/Drainbereiche ausgebildet sein.
  • In jeder Verbindungsschicht erstrecken sich die leitenden Kanäle zwischen entsprechenden leitenden Knoten. Gemäß den Ausführungsformen der vorliegenden Erfindung können sich die leitenden Kanäle etappenweise zwischen benachbarten leitenden Knoten erstrecken, wobei nichtbenachbarte leitende Kanäle nicht direkt durch einen leitenden Kanal verbunden sind (unter einer „direkten Verbindung“ ist eine Verbindung zu verstehen, die nicht über andere leitende Knoten verläuft).
  • Für jedes Durchkontaktierungsloch können eine Schicht über dem Durchkontaktierungsloch und eine Schicht unter dem Durchkontaktierungsloch entsprechende leitende Knoten aufweisen, die das Durchkontaktierungsloch kontaktieren, um eine elektrische Verbindung zwischen der Schicht über dem Durchkontaktierungsloch und der Schicht unter dem Durchkontaktierungsloch herzustellen. Für jeden leitenden Knoten können keine entsprechenden Durchkontaktierungslöcher in einer Schicht über dem leitenden Knoten und in einer Schicht unter dem leitenden Knoten vorhanden sein, sodass der leitende Knoten als ein Zwischenknoten in einem leitenden Kanal verwendet werden kann. Alternativ können kann die Schicht über dem leitenden Knoten und/oder die Schicht unter dem leitenden Knoten entsprechende Durchkontaktierungslöcher aufweisen, die den leitenden Knoten kontaktieren, um die elektrische Verbindung zwischen der Schicht über dem leitenden Knoten und der Schicht unter dem leitenden Knoten herzustellen.
  • Deshalb kann jede Schicht in dem Verbindungsaufbau ein Layout aufweisen, das demjenigen des Halbleiterbauelements ähnlich ist. Das Layout wird hier als eine „Anordnung“ bezeichnet und ist etwa eine zweidimensionale Anordnung in Reihen und Spalten (natürlich können auch andere Formen von Anordnungen verwendet werden), und die Elemente in dem Layout (zum Beispiel das Halbleiterbauelement in der Bauelementschicht, das Durchkontaktierungsloch in der Durchkontaktierungsschicht oder der leitende Knoten in der Verbindungsschicht) werden als „Knoten“ bezeichnet. Die Anordnung jeder Durchkontaktierungsschicht und die Anordnung der Bauelementschicht können im Wesentlichen gleich sein, wobei jedoch einige Knoten verloren gehen können (wie weiter unten beschrieben, können diese Knoten mit isolierenden Teilen versehen sein). Die Anordnung jeder Verbindungsschicht und die Anordnung der Bauelementschicht können im Wesentlichen gleich sein, wobei jedoch einige Knoten verloren gehen können.
  • In einigen Ausführungsformen können die leitenden Knoten in jeder Verbindungsschicht an allen Knoten ausgebildet sein. Für einen nicht benötigten leitenden Knoten können die isolierenden Teile an entsprechenden Positionen in einer Durchkontaktierungsschicht über dem nicht benötigten leitenden Knoten und in einer Durchkontaktierungsschicht unter dem nicht benötigten leitenden Knoten vorgesehen sein. Und die leitenden Kanäle zwischen dem nicht benötigten leitenden Knoten und benachbarten leitenden Knoten können unterbrochen werden, um den nicht benötigten leitenden Knoten zu einem isolierten Dummy-Knoten zu machen. Dadurch kann die Behandlung der leitenden Knoten in den Verbindungsschichten konsistent gemacht werden, sodass der Prozess einfacher durchgeführt werden kann.
  • Der Verbindungsaufbau kann also insgesamt eine dreidimensionale (3D) Gitterstruktur sein. Die leitenden Kanäle in jeder Verbindungsschicht können sich entlang von Seiten des Gitters (zum Beispiel in einer Reihen- oder Spaltenrichtung) in der Anordnung erstrecken.
  • Der Verbindungsaufbau ist insbesondere geeignet für ein vertikales Halbleiterbauelement. Das vertikale Halbleiterbauelement kann einen aktiven Bereich umfassen, der sich in einer vertikalen Richtung erstreckt (zum Beispiel in einer Richtung im Wesentlichen senkrecht zu einer Oberfläche des Substrats). Jeder Knoten in dem Verbindungsaufbau kann unter dem aktiven Bereich jedes vertikalen Halbleiterbauelements in der vertikalen Richtung angeordnet sein und kann in der vertikalen Richtung ausgerichtet und z.B. mittenausgerichtet sein.
  • Der vertikale aktive Bereich kann umfassen: Source-/Drainbereiche, die jeweils an einem oberen Ende und einem unteren Ende angeordnet sind; und einen Kanalbereich zwischen den Source-/Drainbereichen. Ein leitender Kanal kann zwischen den Source-/Drainbereichen durch den Kanalbereich hindurch ausgebildet sein. Ein derartiger aktiver Bereich kann zum Beispiel durch eine erste Source-/Drainschicht, eine Kanalschicht und eine zweite Source-/Drainschicht, die sequentiell gestapelt sind, vorgesehen werden. Die Source-/Drainbereiche können im Wesentlichen in der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht ausgebildet sein, und der Kanalbereich kann im Wesentlichen in der Kanalschicht ausgebildet sein. Der aktive Bereich und insbesondere die Kanalschicht können die Form eines Nanodrahts aufweisen, sodass ein Nanodraht-Bauelement erhalten wird. Alternativ dazu können der aktive Bereich und insbesondere die Kanalschicht die Form eines Nanosheets aufweisen, sodass ein Nanosheet-Bauelement erhalten wird.
  • Die Kanalschicht kann aus einem einkristallinen Halbleitermaterial ausgebildet sein, um die Geräteperformanz zu verbessern. Natürlich können die ersten und zweiten Source-/Drainschichten auch aus einem einkristallinen Halbleitermaterial ausgebildet sein. In diesem Fall können das einkristalline Halbleitermaterial der Kanalschicht und das einkristalline Halbleitermaterial der Source-/Drainschichten eutektisch sein.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann das Halbleiterbauelement ein herkömmlicher Feldeffekttransistor (FET) sein. Bei einem FET können die Source-/Drainbereiche auf beiden Seiten des Kanalbereichs eine Dotierung des gleichen Leitungstyps (zum Beispiel des n-Typs oder p-Typs) aufweisen. Ein leitender Kanal kann zwischen den Source-/Drainbereichen jeweils an beiden Enden des Kanalbereichs durch den Kanalbereich hindurch ausgebildet sein. Alternativ dazu kann das Halbleiterbauelement ein Tunnel-FET sein. Bei einem Tunnel-FET können die Source-/Drainbereiche auf beiden Seiten des Kanalbereichs eine Dotierung mit verschiedenen Leitungstypen (zum Beispiel jeweils des n-Typs und des p-Typs) aufweisen. In diesem Fall können geladene Partikeln wie etwa Elektronen von dem Sourcebereich durch den Kanalbereich tunneln und in den Drainbereich eintreten, um einen Leitungspfad zwischen dem Sourcebereich und dem Drainbereich zu bilden. Obwohl der Leitungsmechanismus in herkömmlichen FETs und der Leitungsmechanismus in Tunnel-FETs nicht gleich sind, können sie beide jeweils elektrische Eigenschaften aufweisen, die die Leitung zwischen den Source-/Drainbereichen durch ein Gate steuern können. Deshalb werden für herkömmliche FETs und Tunnel-FETs gleichermaßen die Bezeichnungen „Source-/Drainschichten (Source-/Drainbereiche)“ und „Kanalschicht (Kanalbereich)“ verwendet, obwohl in Tunnel-FETs kein „Kanal“ im üblichen Sinn vorhanden ist.
  • Eine Gate-Elektrode kann um wenigstens einen Teil der Peripherie des Kanalbereichs herum ausgebildet sein. Die Gate-Elektrode kann mit der Kanalschicht selbstausgerichtet sein. Zum Beispiel kann eine Seitenwand der Gate-Elektrode nahe der Kanalschicht mit einer peripheren Seitenwand der Kanalschicht ausgerichtet sein, um im Wesentlichen eine gleiche Fläche in der vertikalen Richtung einzunehmen. Auf diese Weise kann eine Überlappung der Gate-Elektrode und der Source-/Drainbereiche reduziert oder sogar verhindert werden, was dabei hilft, eine parasitäre Kapazität zwischen dem Gate und den Source-/Drainbereichen zu reduzieren.
  • Um eine Verbindung zwischen den Gate-Elektroden in verschiedenen Bauelementen herzustellen und elektrische Signale an den Gate-Elektroden anzulegen, kann jede Gate-Elektrode einen Erweiterungsteil, der sich von einem Hauptkörperteil nach außen erstreckt, zusätzlich zu dem Hauptkörperteil um den Kanalbereich herum umfassen. Der Erweiterungsteil kann sich auch entlang der Seite des Gitters (zum Beispiel in der Reihen- oder Spaltenrichtung) in der Anordnung erstrecken. Erweiterungsteile wenigstens einiger der benachbarten und einander zugewandten Gate-Elektroden können einander kontaktieren, sodass sie elektrisch miteinander verbunden sind.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann auch ein Kontaktstecker für das Einführen eines elektrischen Signals in den Verbindungsaufbau vorgesehen sein. Zum Beispiel ist ein Kontaktstecker in Kontakt mit einem entsprechenden Durchkontaktierungsloch in einer Durchkontaktierungsschicht ganz oben in dem Verbindungsaufbau, um das elektrische Signal an dem Verbindungsaufbau anzulegen. Der Kontaktstecker kann also an einem entsprechenden Knoten in der Anordnung angeordnet sein. Gemäß den Ausführungsformen der vorliegenden Erfindung kann der Kontaktstecker ausgebildet werden, indem der aktive Bereich an dem entsprechenden Knoten zu einem leitenden Material (zum Beispiel zu einem Silicid, das durch einen Verkieselungsprozess erhalten wird) gewandelt wird, wobei dann der Kontaktstecker mit dem entsprechenden Knoten (und mit anderen Worten mit dem Durchkontaktierungsloch an dem entsprechenden Knoten) selbstausgerichtet werden kann. In der Anordnung der Bauelementschicht können also einige Knoten echte aktive Knoten des Bauelements sein und können andere Knoten Kontaktstecker sein.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann auch ein Kontaktstecker für das Anlegen eines elektrischen Signals an der Gate-Elektrode vorgesehen sein. Für eine Prozesskonsistenz kann dieser Kontaktstecker auch ausgebildet werden, indem der aktive Bereich an dem entsprechenden Knoten wie oben beschrieben zu einem leitenden Material gewandelt wird (um den „Hauptkörperteil“ zu bilden). Zusätzlich zu dem Hauptkörperteil an dem Knoten kann der Kontaktstecker weiterhin einen Erweiterungsteil umfassen, der sich von dem Hauptkörperteil erstreckt, um in einem Kontakt mit der Gate-Elektrode zu sein. Der Erweiterungsteil kann sich auch entlang der Seite des Gitters erstrecken (zum Beispiel in der Reihen- oder Spaltenrichtung) in der Anordnung.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann das Halbleiterbauelement auch ein andersartiges Halbleiterbauelement wie etwa ein Fin-Feldeffekttransistor (FinFET) oder ein planares Halbleiterbauelement sein, dessen Fins oder aktive Bereiche sich entlang einer lateralen Richtung (zum Beispiel in einer Richtung im Wesentlichen parallel zu der Oberfläche des Substrats) erstrecken können. Zum Beispiel können sich die Fins oder aktiven Bereiche entlang der Seite des Gitters erstrecken (zum Beispiel in der Reihen- oder Spaltenrichtung) in der Anordnung. Die Source-/Drainbereiche des Bauelements können an dem Knoten in der Anordnung angeordnet sein. Auf diese Weise kann durch den wie weiter unten erläutert ausgebildeten Verbindungsaufbau eine elektrische Verbindung zu wenigstens einem Teil der Source-/Drainbereiche in der Bauelementanordnung hergestellt werden.
  • Ein derartiger Verbindungsaufbau kann zum Beispiel wie folgt ausgebildet werden.
  • Gemäß Ausführungsformen der vorliegenden Erfindung kann ein erster Stapel von alternierend gestapelten ersten Opferschichten und zweiten Opferschichten auf einem Substrat vorgesehen werden. Der erste Stapel wird dann verwendet, um einen Verbindungsaufbau auszubilden. Der Einfachheit halber wird hier eine Opferschicht, die eine Position einer Durchkontaktierungsschicht definiert, als eine erste Opferschicht bezeichnet und wird eine Opferschicht, die eine Position einer Verbindungsschicht definiert, als eine zweite Opferschicht bezeichnet. Deshalb kann die oberste Opferschicht des ersten Stapels eine der ersten Opferschichten sein. Die erste Opferschicht und die zweite Opferschicht können eine Ätzselektivität in Bezug aufeinander aufweisen.
  • Ein Halbleitermaterial, das anschließend verwendet wird, um einen aktiven Bereich eines Bauelements auszubilden, kann an dem ersten Stapel vorgesehen sein. Wenn zum Beispiel ein vertikales Halbleiterbauelement ausgebildet wird, kann ein zweiter Stapel aus einer ersten Source-/Drainschicht, eine Kanalschicht und einer zweiten Source-/Drainschicht, die sequentiell gestapelt werden, vorgesehen werden. Die Kanalschicht kann eine Ätzselektivität in Bezug auf die erste Source-/Drainschicht und die zweite Source-/Drainschicht aufweisen. Außerdem können die erste Source-/Drainschicht und die zweite Source-/Drainschicht ein gleiches Halbleitermaterial aufweisen. Wenigstens benachbarte Schichten zwischen dem ersten Stapel und dem zweiten Stapel (d.h. eine oberste Schicht des ersten Stapels und eine unterste Schicht des zweiten Stapels) weisen eine Ätzselektivität in Bezug aufeinander auf. Zum Beispiel können diese Schichten durch ein Epitaxialwachstum ausgebildet werden. Aufgrund des Epitaxialwachstums kann wenigstens ein Paar von benachbarten Schichten eine klare kristalline Fläche aufweisen. Außerdem kann jede Schicht und insbesondere jede Schicht in dem zweiten Stapel jeweils dotiert werden, sodass wenigstens ein Paar von benachbarten Schichten eine Dotierungskonzentrationsgrenzfläche aufweisen können.
  • Um eine Musterung vorzunehmen, kann eine harte Maskenschicht an dem Halbleitermaterial des aktiven Bereichs wie etwa an der oberen Seite des zweiten Stapels vorgesehen werden. Die harte Maskenschicht kann ein Gittermuster aufweisen. Zum Beispiel kann die harte Maskenschicht Linien umfassen, die in Reihen und Spalten angeordnet sind. Dabei werden Kreuzungen der Reihen und Spalten in der harten Maskenschicht als „Knoten“ bezeichnet und werden Linien zwischen den Knoten als „Brückenteile“ bezeichnet. Wenn ein Gittermuster in anderen Schichten erzeugt wird, kann dieses auch als ein solches bezeichnet werden. Im Fall eines vertikalen Halbleiterbauelements können die Knoten des Gittermusters der harten Maskenschicht eine Hauptkörperposition des vertikalen aktiven Bereichs definieren und kann die Linienbreite jedes Knotens vergrößert werden, sodass sie dicker als diejenige jedes Brückenteils ist. Im Fall eines FinFETs oder eines planaren Halbleiterbauelements kann ein annähernd mittlerer Teil des Brückenteils in dem Gittermuster der harten Maskenschicht den Kanalbereich definieren und können Teile auf beiden Seiten des Kanalbereichs (der Knoten und die Brückenteile um den Knoten herum) die Source-/Drainbereiche definieren.
  • Die harte Maskenschicht kann verwendet werden, um den aktiven Bereich in dem Halbleitermaterial des aktiven Bereichs wie etwa in dem zweiten Stapel zu definieren. Zum Beispiel kann das Muster der harten Maskenschicht zu dem zweiten Stapel übertragen werden. Im Fall eines vertikalen Halbleiterbauelements kann der aktive Bereich an entsprechenden Positionen jedes Knotens angeordnet sein. Dabei kann ein Teil in Entsprechung zu den Brückenteilen in dem zweiten Stapel entfernt werden (durch ein Haltematerial für einen strukturellen Halt ersetzt werden) und kann ein Teil in Entsprechung zu den Knoten in dem zweiten Stapel behalten werden, um eine Vielzahl von getrennten aktiven Bereichen zu bilden. Einige aktive Bereiche können verwendet werden, um die Bauelemente zu bilden, und andere aktive Bereiche können anschließend zu leitenden Kontaktsteckern zum Beispiel durch einen Verkieselungsprozess gewandelt werden.
  • Dann kann die Maskenschicht verwendet werden, um einen Rahmen des Verbindungsaufbaus in dem ersten Stapel zu definieren. Dies kann erzielt werden, indem das Muster der harten Maskenschicht zu dem ersten Stapel übertragen wird und das Muster in jeder Schicht gemäß einem Verbindungsentwurf des Verbindungsaufbaus zugeschnitten wird.
  • In der Durchkontaktierungsschicht muss ein Durchkontaktierungsloch, das sich durch die Durchkontaktierungsschicht erstreckt, vorgesehen werden, um eine Verbindung zwischen einer Verbindungsschicht über der Durchkontaktierungsschicht und einer Verbindungsschicht unter der Durchkontaktierungsschicht zu erzielen. Ein derartiges Durchkontaktierungsloch kann sich in der vertikalen Richtung erstrecken, ohne dass eine sich lateral erstreckende Konfiguration in der Durchkontaktierungsschicht erforderlich ist. Deshalb können die Knoten der harten Maskenschicht verwendet werden, um das Muster des Durchkontaktierungslochs in der ersten Opferschicht zu definieren. Insbesondere kann das Layout der Knoten zu der ersten Opferschicht übertragen werden. Zum Beispiel können, nachdem das Muster der harten Maskenschicht zu der ersten Opferschicht übertragen wurde, die Brückenteile in der ersten Opferschicht entfernt werden und können die Knoten in der ersten Opferschicht behalten werden. Die Knoten in der entsprechenden ersten Opferschicht können gemäß einem Durchkontaktierungslayout in jeder Durchkontaktierungsschicht entfernt werden oder behalten werden, um das erforderliche Durchkontaktierungslochlayout zu erzielen.
  • Leitende Kanäle, die sich lateral in der Verbindungsschicht erstrecken, müssen in der Verbindungsschicht vorgesehen werden, um eine Führung zu erzielen. Deshalb können die Brückenteile in der harten Maskenschicht verwendet werden, um Ausrichtungen der leitenden Kanäle in der zweiten Opferschicht zu definieren. Insbesondere kann das Muster der harten Maskenschicht zu der zweiten Opferschicht übertragen werden und können die Knoten in der zweiten Opferschicht als Relaispunkte zwischen den Brückenteilen der leitenden Kanäle verwendet werden. Außerdem können die Knoten in der zweiten Opferschicht auch in Kontakt mit den entsprechenden Knoten in der ersten Opferschicht sein, um eine Verbindung zwischen den oberen und unteren Schichten herzustellen. Gemäß dem Verbindungsentwurf in jeder Verbindungsschicht können die Brückenteile in der entsprechenden zweiten Opferschicht entfernt oder behalten werden, um die erforderliche Führung zu erzielen.
  • Das Zuschneiden des Musters in dem ersten Stapel kann schichtweise und zum Beispiel sequentiell von oben nach unten durchgeführt werden. Eine Abschirmungsschicht kann verwendet werden, um den ersten Stapel abzuschirmen, wobei die Abschirmungsschicht allmählich nach unten zurückgeätzt wird, um nacheinander jede Schicht in dem ersten Stapel freizulegen. Wenn eine bestimmte Schicht in dem ersten Stapel verarbeitet wird, kann eine Schicht unter der bestimmten Schicht durch die Abschirmungsschicht abgeschirmt werden, damit nicht auf sie eingewirkt wird.
  • Allgemein sind die Entwürfe der verschiedenen Schichten in dem Verbindungsaufbau nicht notwendigerweise gleich. Wenn die Abschirmungsschicht allmählich zurückgeätzt wird und eine untere Schicht verarbeitet wird, kann eine obere Schicht freigelegt und auf sie eingewirkt werden. Um eine Einwirkung auf die obere Schicht während der Verarbeitung der unteren Schicht zu vermeiden, kann ein Teil in der ersten oder zweiten Opferschicht, der behalten werden soll, durch ein anderes Material ersetzt werden. Dies kann durch eine weiter unten beschriebene Ätzen-Füllen-Ätzen-Füllen (Etch-Fill-Etch-Fill bzw. EFEF)-Methode bewerkstelligt werden.
  • Die vorliegende Erfindung kann in verschiedenen Ausführungsformen realisiert werden, von denen nachfolgend einige Beispiele beschrieben werden. In der folgenden Beschreibung werden verschiedene Materialen ausgewählt. Zusätzlich zu den Materialfunktionen (zum Beispiel werden Halbleitermaterialien für das Ausbilden von aktiven Bereichen verwendet und werden dielektrische Materialien für das Ausbilden von elektrischen Isolierungen verwendet) wird bei der Auswahl der Materialien auch die Ätzselektivität berücksichtigt. In der folgenden Beschreibung kann die erforderliche Ätzselektivität angegeben werden oder nicht. Wenn im Folgenden gesagt wird, dass eine bestimmte Materialschicht geätzt wird, aber nicht erwähnt wird, dass auch andere Schichten geätzt werden, oder die Zeichnungen nicht zeigen, dass auch andere Schichten geätzt werden, kann dieser Typ von Ätzen selektiv sein, wobei die bestimmte Materialschicht eine Ätzselektivität relativ zu anderen Schichten, die dem gleichen Ätzrezept ausgesetzt werden, aufweisen kann.
  • 1 bis 52(d) sind schematische Ansichten einiger Stufen in einem Prozess für das Herstellen eines vertikalen Halbleiterbauelements gemäß den Ausführungsformen der vorliegenden Erfindung.
  • Wie in 1 gezeigt, wird ein Substrat 1001 vorgesehen. Das Substrat 1001 kann ein Substrat mit verschiedenen Formen und zum Beispiel ein Bulk-Halbleitermaterialsubstrat wie etwa ein Bulk-Si-Substrat, ein Halbleiter-auf-Isolator (SOI)-Substrat, ein Verbindungshalbleitersubstrat wie etwa ein SiGe-Substrat und ähnliches sein. In der folgenden Beschreibung wird der Einfachheit halber das Beispiel eines Bulk-Si-Substrats beschrieben.
  • Ein Well-Bereich (nicht gezeigt) kann in dem Substrat 1001 ausgebildet werden. Wenn ein p-Typ-Bauelement ausgebildet wird, kann der Well-Bereich ein n-Typ-Well sein. Und wenn ein n-Typ-Bauelement ausgebildet wird, kann der Well-Bereich ein p-Typ-Well sein. Der Well-Bereich kann zum Beispiel durch das Einspritzen von Dotierungsmitteln von entsprechenden Leitungstypen (p-Typ-Dotierungsmitteln wie etwa B oder In oder n-Typ-Dotierungsmitteln wie etwa As oder P) in das Substrat 1001 und eine folgende thermische Behandlung ausgebildet werden. Ein derartiger Well-Bereich kann auf verschiedene Weise vorgesehen werden, was hier nicht im Einzelnen erläutert wird.
  • Ein erster Stapel aus alternierend angeordneten ersten Opferschichten 1003a-1, 1003a-2, 1003a-3 und zweiten Opferschichten 1003b-1, 1003b-2 kann auf dem Substrat 1001 zum Beispiel durch ein Epitaxialwachstum ausgebildet werden. Wie weiter oben beschrieben können die erste Opferschicht und die zweite Opferschicht eine Ätzselektivität in Bezug aufeinander aufweisen. Weil ein Material (allgemein ein Halbleitermaterial) eines aktiven Bereichs später auf dem ersten Stapel ausgebildet werden kann, kann der erste Stapel aus einem Halbleitermaterial ausgebildet werden, um ein hochqualitatives Wachstum des aktiven Bereichs zu erzielen. Zum Beispiel kann jede der ersten Opferschichten 1003a-1, 1003a-2 und 1003a-3 SiGe mit einem Atomprozentsatz von Ge ungefähr 10 bis 40% enthalten und eine Dicke zwischen 20 und 100 nm aufweisen und kann jede der zweiten Opferschichten 1003b-1, 1003b-2 Si enthalten und eine Dicke von ungefähr 20 bis 100 nm aufweisen. Jede der ersten Opferschichten und der zweiten Opferschichten kann im Wesentlichen die gleiche Dicke aufweisen. Die Anzahl der ersten Opferschichten und der zweiten Opferschichten kann in Entsprechung zu der Anzahl von Durchkontaktierungsschichten und Verbindungsschichten in einem auszubildenden Verbindungsaufbau bestimmt werden und ist nicht auf die in der Zeichnung gezeigte Anzahl von Schichten beschränkt. Dabei kann eine unterste erste Opferschicht 1003a-1 anschließend durch eine Isolationsschicht ersetzt werden, um eine elektrische Isolation zwischen dem Verbindungsaufbau und dem Substrat zu erzielen.
  • Ein zweiter Stapel aus einer ersten Source-/Drainschicht 1005, einer Kanalschicht 1007 und einer zweiten Source-/Drainschicht 1009 kann auf dem ersten Stapel durch zum Beispiel ein Epitaxialwachstum ausgebildet werden, wobei die erste Source-Drainschicht 1005, die Kanalschicht 1007 und die zweite Source-/Drainschicht 1009 alle aus Halbleitermaterialien ausgebildet werden können. Wie weiter oben beschrieben, können die Kanalschicht und die erste Source/Drainschicht eine Ätzselektivität in Bezug aufeinander aufweisen und können die Kanalschicht und die zweite Source-/Drainschicht eine Ätzselektivität in Bezug aufeinander aufweisen. Und um eine Verarbeitung jeweils des ersten Stapels und des zweiten Stapels zu vereinfachen, können wenigstens benachbarte Schichten zwischen dem ersten Stapel und dem zweiten Stapel eine Ätzselektivität in Bezug aufeinander aufweisen. Zum Beispiel kann die Kanalschicht 1007 SiGe mit einem Atomprozentsatz von Ge von ungefähr 10 bis 40% enthalten und eine Dicke von ungefähr 20 bis 100 nm aufweisen und können die erste Source-/Drainschicht 1006 und die zweite Source-/Drainschicht 1009 Si enthalten und eine Dicke von ungefähr 20 bis 100 nm aufweisen.
  • Gemäß den Ausführungsformen kann weiterhin eine Kontaktschicht vorgesehen sein. Zum Beispiel kann eine Kontaktgrenzflächenschicht (nicht gezeigt) zwischen dem ersten Stapel und dem zweiten Stapel zum Beispiel durch ein Epitaxialwachstum ausgebildet werden. Die Kontaktgrenzflächenschicht kann zum Beispiel Silizium enthalten und kann zu einem n-Typ oder einem p-Typ durch zum Beispiel eine In-Situ-Dotierung dotiert werden, wobei der Dotierungstyp vorzugsweise gleich dem in Verbindung mit 25 beschriebenen ist und die Dotierungskonzentration ungefähr 1E19 bis 5E21 cm-3 beträgt. Dadurch kann ein Widerstand zwischen der Source/Drain-Elektrode und dem Verbindungsaufbau reduziert werden. Weil dabei die Kontaktgrenzflächenschicht das gleiche Material (Si) wie die erste Source-/Drainschicht 1005 enthält, kann sie anschließend in gleicher Weise wie die erste Source-/Drainschicht 1005 verarbeitet werden. Alternativ oder zusätzlich dazu wird vor dem Ausbilden des ersten Stapels eine Kontaktschicht (nicht gezeigt) auf dem Substrat zum Beispiel durch ein Epitaxialwachstum ausgebildet. Entsprechend kann die Kontaktschicht zum Beispiel Silizium enthalten und zu einem n-Typ oder p-Typ durch zum Beispiel eine In-situ-Dotierung dotiert werden, wobei der Dotierungstyp vorzugsweise gleich dem in Verbindung mit 25 beschriebenen ist und die Dotierungskonzentration ungefähr 1E19 bis 5E21 cm-3 beträgt.
  • Eine harte Maskenschicht kann auf dem zweiten Stapel ausgebildet werden. Die harte Maskenschicht kann einen gestapelten Aufbau aufweisen und etwa eine erste Subschicht 1011 und eine zweite Subschicht 1013 umfassen. Die erste Subschicht 1011 kann für einen Schutz und/oder einen Ätzstopp und für andere Zwecke verwendet werden. Zum Beispiel kann die erste Subschicht 1011 Oxid (zum Beispiel Siliziumoxid) enthalten und eine Dicke von ungefähr 2 bis 5 nm aufweisen. Die erste Subschicht 1011 kann durch eine Abscheidung oder eine thermische Oxidation ausgebildet werden (die Qualität eines durch eine thermische Oxidation ausgebildeten Oxids ist besser). Die zweite Subschicht 1013 kann für eine Maskierung und/oder eine Isolation und für andere Zwecke verwendet werden. Zum Beispiel kann die zweite Subschicht 1013 Nitrid (zum Beispiel Siliziumnitrid) oder ein low-k-dielektrisches Material (zum Beispiel ein Siliziumcarbid-basiertes Material) enthalten und eine Dicke von ungefähr 10 bis 100 nm aufweisen. Die zweite Subschicht 1013 kann durch eine Abscheidung ausgebildet werden. Natürlich sind die Materialien der harten Maskenschicht nicht darauf beschränkt und können auch Materialien enthalten, die in verschiedenen folgenden Ätzprozessen behalten werden. Außerdem kann die harte Maskenschicht auch mehrere Subschichten umfassen, um eine bessere Ätzselektivität vorzusehen.
  • Die harte Maskenschicht kann zu einem gewünschten Muster gemustert werden. Wie weiter oben beschrieben kann ein Gittermuster ausgebildet werden. Dazu kann wie in 2(a) und 2(b) gezeigt ein Fotolack 1015 auf der harten Maskenschicht ausgebildet werden. Der Fotolack 1015 wird durch eine Fotolithografie (Belichtung und Entwicklung) zu einem Gittermuster gemustert. Knoten des Gitters können verdickt werden, um Positionen der aktiven Bereiche zu definieren. Dabei sind die Knoten des Gitters im Wesentlichen kreisrund, sodass anschließend Nanodraht-Bauelemente ausgebildet werden können. Natürlich sind die Formen der Gitterknoten nicht darauf beschränkt, sondern können auch beliebige andere geeignete Formen wie etwa eine Ellipse, ein Rechteck, ein Quadrat usw. oder auch eine Kombination aus verschiedenen Formen (einige Knoten weisen eine Form auf, während andere Knoten eine andere Form aufweisen) aufweisen. Wenn rechteckige oder quadratische Knoten ausgebildet werden, kann eine Kreuzabstandsmusterübertragungstechnik (xSIT) verwendet werden, wobei dann Nanosheet-Bauelemente ausgebildet werden können.
  • Dann kann der aktive Bereich definiert werden. Zum Beispiel kann dies wie folgt bewerkstelligt werden.
  • Das Muster des Fotolacks 1015 kann auf die harte Maskenschicht und dann zu dem zweiten Stapel unter der harten Maskenschicht übertragen werden. Insbesondere kann wie in 3 gezeigt der gemusterte Fotolack 1015 als eine Maske verwendet werden und werden die harte Maskenschicht (1013, 1011), die zweite Source-/Drainschicht 1009, die Kanalschicht 1007 und die erste Source-/Drainschicht 1005 nacheinander selektiv zum Beispiel durch ein reaktives lonenätzen (RIE) geätzt. Zum Beispiel kann ein RIE in einer Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden, sodass ein in dem zweiten Stapel ausgebildetes Muster und das Muster der harten Maskenschicht im Wesentlichen in einer vertikalen Richtung ausgerichtet werden können.
  • In diesem Beispiel schreitet das Ätzen der ersten Source-/Drainschicht 1005 nicht zu einer unteren Fläche der ersten Source-/Drainschicht 1005 fort. Deshalb bleibt eine dünne Schicht aus Si auf der oberen Fläche des ersten Stapels zurück. Weil in diesem Beispiel die erste Opferschicht 1003a-3 und die Kanalschicht 1007 SiGe enthalten, kann diese dünne Schicht aus Si dann die erste Opferschicht 1003a-3 in dem ersten Stapel schützen, wenn die Kanalschicht 1007 selektiv geätzt wird. Wenn die erste Opferschicht 1003a-3 eine Ätzselektivität in Bezug auf die Kanalschicht 1007 aufweist, kann das Ätzen der ersten Source-/Drainschicht 1005 weiter zu der unteren Fläche der ersten Source-/Drainschicht fortschreiten.
  • Zu diesem Zeitpunkt weist der zweite Stapel das gleiche Gittermuster auf wie die harte Maskenschicht. Vorzugsweise wird der zweite Stapel in aktive Bereiche für einzelne Bauelemente an entsprechenden Knoten getrennt. Dazu können die erste Source-/Drainschicht 1005, die Kanalschicht 1007 und die zweite Source-/Drainschicht 1009 weiter wahlweise geätzt werden, um Brückenteile zu entfernen, und werden die Knoten behalten. Dies ist möglich, weil die Linienbreiten der Knoten wie weiter oben beschrieben relativ dick sind.
  • Wie zum Beispiel in 4(a) und 4(b) gezeigt, kann die Kanalschicht 1007 (SiGe) weiterhin wahlweise relativ zu der ersten Source-/Drainschicht 1005 und der zweiten Source/Drain-Schicht 1009 (Si) geätzt werden. Die Größe des Ätzens wird derart gesteuert, dass die Brückenteile in der Kanalschicht 1007 entfernt werden (siehe 4(b)), während die Knoten in der Kanalschicht 1007 behalten werden (siehe 4(a)). Wie in 4(a) gezeigt, wird die Kanalschicht 1007 in eine Vielzahl von Teilen geteilt, die an den entsprechenden Knoten angeordnet sind, und können Kanäle des Bauelements in der Vielzahl von Teilen an den entsprechenden Knoten ausgebildet werden. Die Außenumfänge dieser getrennten Teile sind nach innen in Bezug auf die Außenumfänge der entsprechenden Knoten in der harten Maskenschicht vertieft. Um eine Steuerung der Größe des Ätzens zu vereinfachen, kann ein atomares Schichtätzen (ALE) verwendet werden. Weil ein kontinuierlicher Boden der ersten Source-/Drainschicht 1005 vorhanden ist, kann nicht auf die erste Opferschicht 1003a-3, die wie die Kanalschicht 1007 aus SiGe besteht, eingewirkt werden.
  • Für einen strukturellen Halt und einen Schutz der Kanalschicht kann wie in 5(a) und 5(b) eine Positionshalteschicht 1017 in einem Zwischenraum des zweiten Stapels unter der harten Maskenschicht ausgebildet werden. Zum Beispiel kann ein dielektrisches Material an dem in 4(a) und 4(b) gezeigten Aufbau mit einer ausreichenden Menge, um den Zwischenraum des zweiten Stapels zu füllen, abgeschieden werden, wobei die harte Maskenschicht als eine Maske für ein Zurückätzen etwa durch ein RIE des abgeschiedenen dielektrischen Materials verwendet wird. Das RIE kann in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden, sodass das dielektrische Material unter der harten Maskenschicht gelassen wird, um die Positionshalteschicht 1017 auszubilden. Deshalb wird die Positionshalteschicht 1017 in Positionen, an denen ursprünglich die Brückenteile in der Kanalschicht angeordnet sind, und in Vertiefungen, die durch ein weiteres selektives Ätzen der Knoten in der Kanalschicht wie oben beschrieben ausgebildet werden, gefüllt, wobei die Positionshalteschicht mit der Kanalschicht selbstausgerichtet wird und eine Peripherie der Kanalschicht umgibt, um die Kanalschicht zu schützen. Dabei wird ein Material der Positionshalteschicht 1017 wie etwa Oxynitrid (zum Beispiel Siliziumoxynitrid) ausgewählt, sodass die Positionshalteschicht 1017 eine Ätzselektivität in Bezug auf die harte Maskenschicht aufweist.
  • Entsprechend können wie in 6(a) und 6(b) gezeigt in Bezug auf die Kanalschicht 1007 und die erste Opferschicht 1003a-3 (SiGe) die erste Source-/Drainschicht 1005 und die zweite Source-/Drainschicht 1009 (Si) selektiv geätzt werden. Die Größe des Ätzens wird derart gesteuert, dass Brückenteile in der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 entfernt werden (siehe 6(b)) und Knoten in der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 behalten werden (siehe 6(a)). Wie in 6(a) gezeigt, werden die erste Source-/Drainschicht 1005 und die zweite Source-/Drainschicht 1009 beide in eine Vielzahl von Teilen, die an den entsprechenden Knoten angeordnet sind, getrennt und können die Source-/Drainbereiche des Bauelements in der Vielzahl von Teilen ausgebildet werden. Die Außenumfänge dieser getrennten Teile sind nach innen in Bezug auf die Außenumfänge der entsprechenden Knoten in der harten Maskenschicht vertieft. Um die Steuerung der Größe des Ätzens zu vereinfachen, kann ein ALE verwendet werden. Außerdem ist die Dicke der kontinuierlichen, dünnen Schicht an dem Boden der ersten Source-/Drainschicht 1005 klein, sodass die kontinuierliche, dünne Schicht während dieses weiteren Ätzprozesses entfernt werden kann, um die erste Opferschicht 1003a-3 für eine weitere Verarbeitung des ersten Stapels freizulegen.
  • Entsprechend kann für einen strukturellen Halt und einen Schutz der Source-/Drainschicht wie in 7(a) und 7(b) gezeigt eine Positionshalteschicht 1019 in einem Zwischenraum des zweiten Stapels unter der harten Maskenschicht ausgebildet werden. Die Positionshalteschicht 1019 kann in gleicher Weise wie die Positionshalteschicht 1017 ausgebildet werden. Deshalb wird die Positionshalteschicht 1019 an Positionen, an denen ursprünglich die Brückenteile der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 angeordnet sind, und in Vertiefungen, die durch das weitere selektive Ätzen der Knotenteile gebildet werden, gefüllt und wird die Positionshalteschicht mit der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 selbstausgerichtet und umgibt Außenumfänge der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009, um die Source-/Drainschichten zu schützen. Dabei wird ein Material wie etwa SiC der Positionshalteschicht 1019 ausgewählt, sodass die Positionshalteschicht 1019 eine Ätzselektivität in Bezug auf die harte Maskenschicht und die Positionshalteschicht 1017 aufweist.
  • Die entsprechenden getrennten Teile der geätzten ersten Source-/Drainschicht 1005, der Kanalschicht 1007 und der zweiten Source-/Drainschicht 1009 bilden eine Säulenform (in diesem Beispiel weist der Querschnitt eine annähernd kreisrunde Säulenform auf), die die aktiven Bereiche definiert. Die säulenförmigen aktiven Bereiche können sich im Wesentlichen senkrecht zu der Oberfläche des Substrats erstrecken.
  • Anschließend können Positionen von leitenden Teilen des Verbindungsaufbaus (das Durchkontaktierungsloch, der leitende Knoten und der leitende Kanal wie oben beschrieben) in dem ersten Stapel definiert werden.
  • Zum Beispiel kann das Muster der harten Maskenschicht zu dem ersten Stapel übertragen werden. Weil der zweite Stapel (zusammen mit dem Haltematerial) über dem ersten Stapel wie oben beschrieben wie die harte Maskenschicht gemustert wurde, ist diese Musterübertragung möglich. Insbesondere kann wie in 8(a) und 8(b) gezeigt die harte Maskenschicht (1013, 1011) als eine Maske verwendet werden und werden die erste Opferschicht 1003a-3, die zweite Opferschicht 1003b-2, die erste Opferschicht 1003a-2, die zweite Opferschicht 1003b-1 und die erste Opferschicht 1003a-1 etwa durch ein RIE nacheinander selektiv geätzt. Zum Beispiel kann ein RIE in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden, sodass das in dem ersten Stapel ausgebildete Muster und das Muster der harten Maskenschicht im Wesentlichen in der vertikalen Richtung ausgerichtet sein können.
  • Zu diesem Zeitpunkt weist der erste Stapel das gleiche Gittermuster auf wie die harte Maskenschicht. Was die erste Opferschicht der Durchkontaktierungsschicht angeht, können wie oben beschrieben Brückenteile entfernt werden. Diese Entfernung kann durch ein weiteres selektives Ätzen der ersten Opferschicht wie in der oben genannten Trennung der aktiven Bereiche bewerkstelligt werden. Die verbleibenden Knoten sind in diesem Fall jedoch kleiner (wie weiter oben beschrieben, sind die verbleibenden Knoten nach innen in Bezug auf die Knoten der harten Maskenschicht vertieft). Um eine Prozessmarge sicherzustellen und den Kontaktwiderstand zu reduzieren, kann eine Fotolithografie verwendet werden, um die verbleibenden Knoten größer zu machen. Zum Beispiel kann wie in 9(a) und 9(b) gezeigt ein Fotolack 1021 auf dem in 8(a) und 8(b) gezeigten Aufbau ausgebildet werden und kann der Fotolack 1021 in separate Knoten in Entsprechung zu dem Muster der harten Maskenschicht gemustert werden, um die entsprechenden Knoten in der ersten Opferschicht zu bedecken und die Brückenteile zwischen den Knoten freizulegen. Wie in 9(a) gezeigt, können die Knoten des Fotolacks 1021 größer sein als die Knoten der harten Maskenschicht, sodass die anschließend in der ersten Opferschicht gelassenen Knoten größer sein können, und können auch die separaten aktiven Bereiche bedecken, um zu verhindern, dass auf die aktiven Bereiche eingewirkt wird, wenn die erste Opferschicht geätzt wird. Alternativ dazu kann eine dünne Schicht als eine harte Maskenschicht abgeschieden werden und kann dann die harte Maskenschicht unter Verwendung des oben beschriebenen Fotolacks gemustert werden.
  • Dann kann wie in 10(a) und 10(b) gezeigt die erste Opferschicht (SiGe) in Bezug auf die zweite Opferschicht (Si) weiter selektiv geätzt werden. Daraus resultiert, dass die durch den Fotolack 1021 freigelegten Teile der ersten Opferschicht entfernt werden (siehe 10(b)) und die Knoten der ersten Opferschicht behalten werden (siehe 10(a)) (weil die Knoten des Fotolacks 1021 wie weiter oben beschrieben relativ groß sind, kann eine bestimmte Länge der Brückenteile um die Außenumfänge der Knoten der ersten Opferschicht herum bleiben). Anschließend kann der Fotolack 1021 entfernt werden.
  • Es wird also ein Rahmen des Verbindungsaufbaus in dem ersten Stapel definiert, und dann kann das Muster in dem ersten Stapel (die Knotenmuster in der ersten Opferschicht und die Gittermuster in der zweiten Opferschicht) gemäß einem Verbindungsentwurf des Verbindungsaufbaus zugeschnitten werden. Dieses Zuschneiden kann schichtweise durchgeführt werden.
  • Um das schichtweise Zuschneiden besser durchführen zu können, kann eine dielektrische Schicht in Zwischenräumen des ersten Stapels und des zweiten Stapels ausgebildet werden. Wie in 11(a) und 11 (b) gezeigt, kann eine dielektrische Schicht 1023 (zum Beispiel ein Oxid) auf dem Substrat 1001 zum Beispiel durch eine Abscheidung ausgebildet werden. Die abgeschiedene dielektrische Schicht 1023 kann etwa durch ein chemisch-mechanisches Polieren (CMP) planarisiert werden, wobei das CMP an der zweiten Subschicht 1013 der harten Maskenschicht stoppen kann. Deshalb kann eine obere Fläche der dielektrischen Schicht 1023 im Wesentlichen koplanar mit einer oberen Fläche der zweiten Subschicht 1013 sein. Danach kann die obere Fläche (in einem bestimmten Bereich) der dielektrischen Schicht 1023 allmählich niedriger gemacht werden, um nacheinander entsprechende Schichten in dem ersten Stapel freizulegen und dadurch ein schichtweises Zuschneiden zu erzielen.
  • Im Folgenden wird zuerst das Musterzuschneiden der zweiten Opferschicht als ein Beispiel beschrieben. Zu diesem Zeitpunkt sind die Brückenteile zwischen jedem Knoten in jeder zweiten Opferschicht vorgesehen. Die Brückenteile zwischen einigen Knoten können gemäß einem Verbindungsentwurf jeder Verbindungsschicht abgeschnitten werden, um Pfade zu definieren, die dem Verbindungsentwurf der entsprechenden Verbindungsschicht entsprechen. Um die Brückenteile abzuschneiden, sind Verarbeitungskanäle zu den Brückenteilen erforderlich.
  • Zum Beispiel können Öffnungen, die die Brückenteile freilegen, in der dielektrischen Schicht 1023 ausgebildet werden. Dies kann unter Verwendung einer zusätzlichen harten Maskenschicht erzielt werden. Wie in 12(a), 12(b) und 12(c) gezeigt, kann eine weitere harte Maskenschicht auf der oberen Fläche der dielektrischen Schicht 1023 und auf der oberen Fläche der harten Maskenschicht (1011/1013) ausgebildet werden. Entsprechend kann die harte Maskenschicht auch ein Stapel sein, der eine erste Subschicht 1025, die zum Beispielaus einem Oxid mit einer Dicke von ungefähr 2 bis 10 nm besteht, und eine zweite Subschicht 1027, die zum Beispiel aus Nitrid oder einem low-k-dielektrischen Material mit einer Dicke von 10 bis 150 nm besteht, umfasst. Die erste Subschicht 1025 und die zweite Subschicht 1027 sind wie weiter oben für die erste Subschicht 1011 und die zweite Subschicht 1013 beschrieben beschaffen.
  • Die harte Maskenschicht kann wie oben beschrieben zu einem gewünschten Muster gemustert werden, um die Brückenteile freizulegen. Dazu kann ein Fotolack 1029 auf der harten Maskenschicht ausgebildet werden. Der Fotolack 1029 wird durch eine Fotolithografie (Belichtung und Entwicklung) gemustert, sodass er eine Reihe von Öffnungen enthält, die jeweils an jedem Brückenteil und zum Beispiel an einem mittleren Teil jedes Brückenteils angeordnet sind. In diesem Beispiel weist die Öffnung die Form einer Ellipse auf, wobei die vorliegende Erfindung jedoch nicht darauf beschränkt ist und die Öffnung auch verschiedene andere für eine Verarbeitung geeignete Formen wie etwa eine kreisrunde Form oder ähnliches aufweisen kann.
  • Dann können die Verarbeitungskanäle ausgebildet werden. Zum Beispiel kann wie in 13(a) und 13(b) gezeigt der Fotolack 1029 als eine Maske für ein selektives Ätzen der zweiten Subschicht 1027 (Nitrid) zum Beispiel durch ein RIE verwendet werden. Zum Beispiel kann ein RIE in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden und kann an der ersten Subschicht 1025 (Oxid) stoppen. Dann können wie in 14(a), 14(b) und 14(c) gezeigt die erste Subschicht 1025 und die dielektrische Schicht 1023 (beide aus Oxid) durch RIE selektiv geätzt werden. Zum Beispiel kann das RIE in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden, bis die oberste zweite Opferschicht 1003b-2 freigelegt ist, um Verarbeitungskanäle T1 wie in 14(c) gezeigt auszubilden. Zum Beispiel kann eine Bodenfläche des Verarbeitungskanals T1 zwischen der unteren Fläche und der oberen Fläche der ersten Opferschicht 1003a-2 unter der zweiten Opferschicht 1003b-2, die freigelegt werden soll, angeordnet sein, wodurch einerseits sichergestellt wird, dass die zweite Opferschicht 1003b-2 vollständig freigelegt ist, und andererseits vermieden wird, dass die zweite Opferschicht 1003b-1 darunter freigelegt wird. Um die Größe des Ätzens genau zu steuern, kann ein ALE verwendet werden. Danach kann der Fotolack 1029 entfernt werden.
  • Wie in 14(a) gezeigt, ist jeder Verarbeitungskanal T1 annähernd in der Mitte jedes Brückenteils angeordnet und ist jeder Knoten (und damit der aktive Bereich und die erste Opferschicht an jedem Knoten) abgeschirmt. Wie in 14(c) gezeigt, sind in jedem Verarbeitungskanal T1 mit Ausnahme der zweiten Opferschicht 1003b-2 die verbleibenden freigelegten Materialschichten alle dielektrische Materialien (die harten Maskenschichten aus Oxid und Nitrid, die Positionshalteschicht 1017 aus Oxynitrid, die Positionshalteschicht 1019 aus SiC und die dielektrische Schicht 1023 aus Oxid).
  • Alle zu diesem Zeitpunkt vorhandenen Brückenteile (insbesondere die mittleren Teile der Brückenteile) werden in den entsprechenden Verarbeitungskanälen T1 freigelegt. Einige dieser Brückenteile müssen abgeschnitten werden, während andere Brückenteile behalten werden müssen. Die Brückenteile, die abgeschnitten werden müssen, und die Brückenteile, die behalten werden müssen, können separat verarbeitet werden.
  • Außerdem gibt es gewöhnlich eine Vielzahl von Verbindungsschichten (und damit eine Vielzahl von zweiten Opferschichten) in dem Verbindungsaufbau, wobei die Führung in den verschiedenen Verbindungsschichten nicht notwendigerweise gleich ist. Zum Beispiel muss für eine obere Schicht und eine untere Schicht der zweiten Opferschicht in einem gleichen Verarbeitungskanal T1 ein Brückenteil einer Schicht (zum Beispiel der oberen Schicht) behalten werden, während ein Brückenteil einer anderen Schicht (zum Beispiel der unteren Schicht) abgeschnitten werden muss. Wenn also der Brückenteil der unteren Schicht durch den Verarbeitungskanal T1 abgeschnitten wird, kann auch der Brückenteil der oberen Schicht (die das gleiche Material wie die untere Schicht enthält; beide sind die zweiten Opferschichten), der auch in dem Verarbeitungskanal T1 freiliegen kann, abgeschnitten werden, weil die obere Schicht über der unteren Schicht angeordnet ist. Gemäß den Ausführungsformen der vorliegenden Erfindung können die Brückenteile, die behalten werden müssen, durch ein Material ersetzt werden, das eine Ätzselektivität in Bezug auf die zweite Opferschicht aufweist, um zu vermeiden, dass auf sie eingewirkt wird, wenn die untere Schicht der zweiten Opferschicht verarbeitet wird.
  • Zum Beispiel kann wie in 15(a), 15(b) und 15(c) gezeigt ein Fotolack 1031 auf dem in 14(a), 14(b) und 14(c) gezeigten Aufbau ausgebildet werden (wobei der Fotolack 1029 entfernt ist), und wird der Fotolack 1031 durch eine Fotolithografie gemustert, um die Verarbeitungskanäle T1 dort freizulegen, wo die Brückenteile behalten werden müssen, und die Verarbeitungskanäle T1 dort zu bedecken, wo die Brückenteile abgeschnitten werden müssen.
  • Dann kann wie in 16(a) und 16(b) gezeigt die zweite Opferschicht 1003b-2 (Si) durch die durch den Fotolack 1031 freigelegten Verarbeitungskanäle T1 relativ zu dem in den Verarbeitungskanälen T1 freigelegten dielektrischen Material (dem Oxid, Nitrid, Oxynitrid, SiC wie oben beschrieben) selektiv geätzt werden (erstes Ätzen). Auf diese Weise kann ein Teil der zweiten Opferschicht 1003b-2 in diesen freigelegten Verarbeitungskanälen T1 entfernt werden. Auf diese Weise werden Zwischenräume an einigen der Brückenteile der zweiten Opferschicht 1003b-2 gebildet. Danach kann der Fotolack 1031 entfernt werden.
  • Anschließend kann wie in 17(a) und 17(b) gezeigt eine Positionshalteschicht 1033-2b in die Zwischenräume in den Brückenteilen der zweiten Opferschicht 1003b-2 durch die Verarbeitungskanäle T1 gefüllt werden (erstes Füllen). Die Positionshalteschicht 1033-2b kann ein Material mit einer Ätzselektivität in Bezug auf die zweite Opferschicht (Si) wie etwa SiGe mit einem Atomprozentsatz von Ge von ungefähr 25 bis 75% enthalten. Das Füllen kann bewerkstelligt werden, indem SiGe durch die Verarbeitungskanäle T1 hindurch abgeschieden wird und dann das abgeschiedene SiGe (relativ zu dem umgebenden dielektrischen Material) etwa durch ein RIE zurückgeätzt wird. Ein RIE kann in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden. Aufgrund des Vorhandenseins der harten Maskenschicht 1011/1013 kann das SiGe nach dem Zurückätzen vollständig in die Zwischenräume der Brückenteile gefüllt werden und sich entlang der entsprechenden Brückenteile erstrecken.
  • Dann werden einige der Brückenteile der zweiten Opferschicht 1003b-2 abgeschnitten.
  • Zum Beispiel kann wie in 18(a) und 18(b) gezeigt die zweite Opferschicht 1003b-2 (Si) relativ zu anderen in den Verarbeitungskanälen T1 freigelegten Materialschichten (zum Beispiel dem dielektrischen Material und der oben beschriebenen Positionshalteschicht 1033-2b aus SiGe) durch die Verarbeitungskanäle T1 hindurch selektiv geätzt werden (zweites Ätzen). Auf diese Weise kann ein ursprünglich durch den Fotolack 1031 bedeckter Teil der zweiten Opferschicht 1003b-2 in den Verarbeitungskanälen T1 entfernt werden. Obwohl die durch die Positionshalteschicht 1033-2b wie oben beschrieben ersetzten Brückenteile auch in den Verarbeitungskanälen T1 freigelegt sind, kann aufgrund der Ätzselektivität im Wesentlichen nicht auf die Positionshalteschicht 1033-2b eingewirkt werden. Es werden also Zwischenräume an einigen der Brückenteile der zweiten Opferschicht 1003b-2 ausgebildet. Isolierende Teile 1035-2b können in diese Zwischenräume gefüllt werden (zweites Füllen). Angesichts der in den folgenden Prozessen erforderlichen Ätzselektivität (zum Beispiel der Ätzselektivität in Bezug auf die dielektrische Schicht 1023) können die isolierenden Teile 1035-2b zum Beispiel SiC enthalten. Dieses Füllen kann durch ein Abscheiden und ein anschließendes Zurückätzen wie oben beschrieben bewerkstelligt werden. Entsprechend können die isolierenden Teile 1035-2b vollständig in die Zwischenräume der Brückenteile gefüllt werden und sich entlang der entsprechenden Brückenteile erstrecken.
  • Dann wird wie in 18(a) gezeigt die zweite Opferschicht 1003b-2 in einem erstes-Ätzen-erstes Füllen-zweites-Ätzen-zweites-Füllen (EFEF)-Prozess durch die isolierenden Teile 1035-2b isoliert, die dann verschiedene leitende Kanäle (einen Teil derselben) bilden können.
  • Anschließend kann ein ähnlicher Prozess auf der unteren zweiten Opferschicht 1003b-1 durchgeführt werden.
  • Zum Beispiel kann wie oben mit Bezug auf 14(a), 14(b) und 14(c) beschrieben die dielektrische Schicht 1023 etwa durch ein RIE selektiv geätzt werden, um die Verarbeitungskanäle T1 zu vertiefen und dadurch die zweite Opferschicht 1003b-1 freizulegen. Zum Beispiel kann eine Bodenfläche eines Verarbeitungskanals T1 zwischen einer oberen Fläche und einer unteren Fläche der ersten Opferschicht 1003a-1 unter der freizulegenden zweiten Opferschicht 1003b-1 angeordnet sein. Um die Ätztiefe genau zu steuern, kann ein ALE verwendet werden. Dann kann der oben genannte EFEF-Prozess durch den vertieften Verarbeitungskanal T1 durchgeführt werden, um eine gewünschte Führung an der zweiten Opferschicht 1003b-1 zu erzielen.
  • Insbesondere kann wie weiter oben mit Bezug auf 15(a), 15(b) und 15(c) beschrieben ein Fotolack (nicht gezeigt) an dem in 18(a) und 18(b) gezeigten Aufbau (die Verarbeitungskanäle T1 sind wie oben beschrieben vertieft) ausgebildet und gemustert werden, um die Verarbeitungskanäle T1 dort, wo die Brückenteile behalten werden müssen, freizulegen und die Verarbeitungskanäle T1 dort, wo die Brückenteile abgeschnitten werden müssen, zu bedecken. Das Muster des Fotolacks kann verschieden von dem Muster des oben beschriebenen Fotolacks 1031 sein, sodass also andere Verarbeitungskanäle T1 freigelegt/bedeckt werden.
  • Durch die durch den Fotolack freigelegten Verarbeitungskanäle T1 hindurch können die freigelegten Brückenteile der zweiten Opferschicht 1003b-2 durch eine Positionierungshalteschicht 1033-1b in einer Ätz- und Füllverarbeitung ersetzt werden. Was die Positionshalteschicht 1033-1b angeht, kann auf die weiter oben gegebene Beschreibung der Positionshalteschicht 1033-2b verwiesen werden. Danach kann der Fotolack entfernt werden. Dann können durch die Verarbeitungskanäle T1 hindurch die ursprünglich durch den Fotolack bedeckten Brückenteile der zweiten Opferschicht 1003b-1 in den Verarbeitungskanälen T1 in einer Ätz- und Füllverarbeitung durch isolierende Teile 1035-1b ersetzt werden. Was die isolierenden Teile 1035-1b angeht, wird auf die weiter oben gegebene Beschreibung der isolierenden Teile 1035-2b verwiesen. Und obwohl die Positionshalteschicht 1033-2b und die darüber ausgebildeten isolierenden Teile 1035-2b für die zweite Opferschicht 1003b-2 auch in den Verarbeitungskanälen T1 freiliegen, kann aufgrund der Ätzselektivität im Wesentlichen nicht auf die Positionshalteschicht 1033-2b und die isolierenden Teile 1035-2b eingewirkt werden.
  • Es wird also der in 19(a) und 19(b) gezeigte Aufbau erhalten. Wie in 19(a) gezeigt, wird die zweite Opferschicht 1003b-1 durch die isolierenden Teile 1035-1 in dem EFEF-Prozess in verschiedene Teile geteilt, wobei diese Teile dann verschiedene leitende Kanäle (bzw. einen Teil derselben) bilden können.
  • Um zu vermeiden, dass eine folgende Verarbeitung der ersten Opferschicht (SiGe in diesem Beispiel) auf die Positionshalteschichten 1033-1b und 1033-2b (beide bestehen in diesem Beispiel aus SiGe, wobei die Atomprozentsätze von Ge verschieden sein können) einwirkt, können die Positionshalteschichten 1033-1 b und 1033-2b durch neue Positionshalteschichten mit einer Ätzselektivität in Bezug auf die erste Opferschicht ersetzt werden. Zum Beispiel werden wie in 20(a) und 20(b) gezeigt die Positionshalteschichten 1033-1b, 1033-2b (SiGe) wahlweise geätzt, um relativ zu der zweiten Opferschicht (Si) und dem dielektrischen Material um die zweite Opferschicht herum durch die Verarbeitungskanäle T1 hindurch entfernt zu werden. Dann können neue Positionshalteschichten 1037-1b, 1037-2b an den ursprünglichen Positionen der Positionshalteschichten 1033-1 b, 1033-2b durch eine Methode eines Abscheidens und eines anschließenden Zurückätzens gefüllt werden. Zum Beispiel können die Positionshalteschichten 1037-1b und 1037-2b Si wie etwa ein Polysilizium oder amorphes Silizium enthalten, das durch eine Abscheidung wie etwa eine chemische Dampfabscheidung (CVD) ausgebildet wird.
  • Außerdem können die Verarbeitungskanäle T1 abgeschirmt werden, um zu verhindern, dass auf die entsprechenden Brückenteile in der folgenden Verarbeitung eingewirkt wird. Zum Beispiel kann wie in 21 (a) und 21 (b) gezeigt ein Oxid auf dem in 20(a) und 20(b) gezeigten Aufbau mit einer ausreichenden Menge abgeschieden werden, um die Zwischenräume in dem Aufbau zu füllen. Dann kann das abgeschiedene Oxid etwa durch ein CMP planarisiert werden, wobei das CMP an der zweiten Subschicht 1027 aus Nitrid gestoppt werden kann. Deshalb werden die entsprechenden Schichten 1011, 1023, 1025, die auch Oxide sind, und das hier ausgebildete Oxid gesammelt durch das Bezugszeichen 1039 angegeben.
  • Außerdem wird die zuvor ausgebildete harte Maskenschicht 1025/1027 verwendet, um die Verarbeitungskanäle T1 zu den Brückenteilen, die hier entfernt werden können, zu definieren. Zum Beispiel wird wie in 22(a) und 22(b) gezeigt in dem in 21(a) und 21(b) gezeigten Aufbau die zweite Subschicht 1027 aus Nitrid zum Beispiel durch eine heiße Phosphorsäure geätzt, um entfernt zu werden. Dann kann ein Planarisierungsprozess wie etwa ein CMP auf dem resultierenden Aufbau durchgeführt werden und kann das CMP an der zweiten Subschicht 1013 aus Nitrid stoppen. Auf diese Weise wird die harte Maskenschicht 1025/1027, die die Verarbeitungskanäle T1 definiert, entfernt, während die harte Maskenschicht 1011/1013 mit einem Gittermuster weiterhin existiert.
  • Dann kann ein Musterzuschneiden auf der ersten Opferschicht durchgeführt werden. Zu diesem Zeitpunkt existiert jeder Knoten in jeder ersten Opferschicht. Einige Knoten können gemäß einem Layoutentwurf jeder Durchkontaktierungsschicht entfernt werden. Um die Knoten zu entfernen, sind Verarbeitungskanäle zu den Knoten erforderlich. Das Zuschneiden der ersten Opferschicht kann auf im Wesentlichen die gleiche Weise durchgeführt werden wie das Zuschneiden der zweiten Opferschicht, wobei jedoch die Positionen der Verarbeitungskanäle verschieden sind.
  • Zum Beispiel können Öffnungen, die die Knoten freilegen, in der dielektrischen Schicht 1039 ausgebildet werden. Dies kann unter Verwendung einer zusätzlichen harten Maskenschicht bewerkstelligt werden. Wie in 23(a), 23(b), 23(c) und 23(d) gezeigt kann eine andere harte Maskenschicht auf einer oberen Fläche der dielektrischen Schicht 1039 und auf der oberen Fläche der harten Maskenschicht (1011/1013) ausgebildet werden. Entsprechend kann auch die harte Maskenschicht einen Stapel enthalten, der eine erste Subschicht 1041 zum Beispiel aus Oxid mit einer Dicke von 2 bis 10 nm und eine zweite Subschicht 1043 aus zum Beispiel Nitrid oder einem low-k-dielektrischen Material mit einer Dicke von ungefähr 10 bis 150 nm umfasst. Was die erste Subschicht 1041 und die zweite Subschicht 1043 angeht, wird auf die weiter oben gegebene Beschreibung der ersten Subschicht 1011 und der zweiten Subschicht 1013 verwiesen.
  • Die harte Maskenschicht kann wie oben beschrieben zu einem gewünschten Muster gemustert werden, um die Knoten freizulegen. Dazu kann ein Fotolack 1045 auf der harten Maskenschicht ausgebildet werden. Der Fotolack 1045 wird durch eine Fotolithografie (Belichtung und Entwicklung) gemustert, um eine Reihe von Öffnungen vorzusehen, die zum Beispiel jeweils an jedem Knoten zentriert sind. Um sicherzustellen, dass ein nach unten gerichteter Kanal ausgebildet werden kann, können die Außenumfänge der Öffnungen nach außen relativ zu den Außenumfängen der Knoten in der harten Maskenschicht 1011/1013 vorstehen. Und um sicherzustellen, dass die Knoten, die in der ersten Opferschicht entfernt werden sollen, vollständig entfernt werden, können die Dimensionen der Öffnungen größer sein als die Dimensionen der Knoten des Fotolacks 1021, der verwendet wird, um die Knoten in der ersten Opferschicht wie oben mit Bezug auf 9(a) beschrieben zu definieren. In diesem Beispiel sind die Öffnungen kreisrund gezeigt, wobei die vorliegende Erfindung aber nicht darauf beschränkt ist und die Öffnungen auch verschiedene andere für eine Verarbeitung geeignete Formen wie etwa eine Ellipse und ähnliches aufweisen können.
  • Dann können Verarbeitungskanäle ausgebildet werden. Zum Beispiel kann wie in 24(a), 24(b) und 24(c) gezeigt der Fotolack 1045 als eine Maske verwendet werden, um die zweite Subschicht 1043 (Nitrid) etwa durch ein RIE selektiv zu ätzen. Zum Beispiel kann ein RIE in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden und kann an der ersten Subschicht 1041 (Oxid) stoppen. Dann können die erste Subschicht 1041 und die dielektrische Schicht 1039 (hier beide Oxide) etwa durch ein RIE selektiv geätzt werden. Zum Beispiel kann ein RIE in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden, bis die oberste Opferschicht 1003a-3 freigelegt ist, wodurch Verarbeitungskanäle T2 wie in 24(c) gezeigt ausgebildet werden. Zum Beispiel kann eine Bodenfläche des Verarbeitungskanals T2 zwischen einer oberen Fläche und einer unteren Fläche der zweiten Opferschicht 1003b-2 unter der freizulegenden ersten Opferschicht 1003a-3 angeordnet sein, wodurch einerseits sichergestellt wird, dass die erste Opferschicht 1003a-3 vollständig freigelegt wird, und andererseits vermieden wird, dass die darunter angeordnete erste Opferschicht 1003a-2 freigelegt wird. Um eine Ätzgröße genau zu steuern, kann ein ALE verwendet werden. Danach kann der Fotolack 1045 entfernt werden.
  • Wie in 25(a) gezeigt, ist jeder Verarbeitungskanal T2 annähernd an jedem Knoten zentriert und ist jeder Brückenteil im Wesentlichen abgeschirmt (ein Teil der Brückenteile kann in den Verarbeitungskanälen T2 freiliegen, weshalb die Positionshalteschichten 1033-1 b, 1033-2b oben ersetzt werden, weil die Positionshalteschichten 1033-1b und 1033-2b von dem Verarbeitungskanal T2 freiliegen können, insbesondere wenn das Bauelement miniaturisiert ist). Wie in 24(c) gezeigt, sind in jedem Verarbeitungskanal T2 mit Ausnahme der ersten Opferschicht 1003a-3 die verbleibenden freigelegten Materialschichten alle jeweils dielektrische Materialien (die harten Maskenschichten bestehen aus Oxid und Nitrid, die Positionshalteschicht 1017 besteht aus Oxynitrid, die Positionshalteschicht 1019 besteht aus SiC, die elektrische Schicht 1039 besteht aus Oxid und der isolierende Teil besteht 1035-2b aus SiC). Außerdem ist in diesem Beispiel die Positionshalteschicht 1037-2b auch in dem Verarbeitungskanal T2 freigelegt. Es ist zu beachten, dass in dem Querschnitt von 24(c) die erste Opferschicht 1003a-3 nicht sichtbar ist, weil die Linie CC' an den Brückenteilen positioniert ist (siehe 23(a)) und die Brückenteile in der ersten Opferschicht 1003a-3 im Wesentlichen entfernt sind.
  • Alle derzeit vorhandenen Knoten sind in den entsprechenden Verarbeitungskanälen T2 freigelegt. Einige dieser Knoten müssen entfernt (durch isolierende Teile ersetzt) werden, und andere Knoten müssen behalten werden. Die Knoten, die entfernt werden müssen, und die Knoten, die behalten werden müssen, können separat verarbeitet werden. Um wie weiter oben beschrieben eine wechselseitige Störung der Verarbeitung der verschiedenen Schichten zu vermeiden, können die Knoten, die behalten werden müssen, durch ein Material ersetzt werden, dass eine Ätzselektivität in Bezug auf die erste Opferschicht aufweist.
  • Zum Beispiel kann wie in 25(a) bis 25(f-4) gezeigt ein Fotolack 1047 auf dem in 24(a), 24(b) und 24(c) gezeigten Aufbau (der Fotolack 1045 ist entfernt) ausgebildet und durch eine Fotolithografie gemustert werden, um Verarbeitungskanäle T2 dort, wo die Knoten behalten werden müssen, freizulegen und Verarbeitungskanäle T2 dort, wo die Knoten entfernt werden müssen, zu bedecken. Durch die durch den Fotolack 1047 freigelegten Verarbeitungskanäle T2 kann die erste Opferschicht 1003a-3 durch die Positionshalteschicht 1037-3a durch eine ähnliche Methode wie die oben beschriebene Methode mit dem ersten Ätzen und dem ersten Füllen ersetzt werden. Die Positionshalteschicht 1037-a kann ein Material mit einer Ätzselektivität in Bezug auf die erste Opferschicht wie etwa Si enthalten.
  • 25(f-1) bis 25(f-4) zeigen diesen Prozess im Detail. Insbesondere zeigt 25(f-1) einen Verarbeitungskanal T2, der durch den Fotolack 1047 freigelegt wird. Wie in 25(f-2) gezeigt, kann die freigelegte erste Opferschicht 1003a-3 (hier SiGe) durch den Verarbeitungskanal T2 selektiv geätzt werden, um entfernt zu werden. Danach kann der Fotolack 1047 entfernt werden. Dann kann wie in 25(f-3) gezeigt, ein (polykristallines oder amorphes) Silizium 1037p (das zu einem n-Typ oder p-Typ durch zum Beispiel eine In-situ-Dotierung mit einer Dotierungskonzentration von ungefähr 1 E19 bis 5E21 cm-3 dotiert sein kann) durch den Verarbeitungskanal T2 abgeschieden werden und wird das abgeschiedene Silizium 1037p etwa durch ein RIE zurückgeätzt, um die Positionshalteschicht 1037-3a an der Position zu füllen, wo der Knoten der entfernten ersten Opferschicht 1003-a3 ursprünglich angeordnet war. Es können mehrere Abscheidungen und Zurückätzungen durchgeführt werden, um die Positionshalteschicht 1037-3a besser zu füllen.
  • Dann können einige der Knoten der ersten Opferschicht 1003a-3 entfernt werden. Einige der Knoten der ersten Opferschicht 1003a-3 können mittels einer ähnlichen Methode wie der oben beschriebenen Methode des zweiten Ätzens und des zweiten Füllens durch isolierende Teile ersetzt werden. Zum Beispiel kann wie in 26 gezeigt die erste Opferschicht 1003a-3 (SiGe) durch die Verarbeitungskanäle T2 selektiv geätzt werden. Auf diese Weise kann ein ursprünglich durch den Fotolack 1047 bedeckter Teil der ersten Opferschicht 1003a-3 in den Verarbeitungskanälen T2 entfernt werden. Auf die durch die Positionshalteschicht 1037-3a ersetzten Knoten kann, obwohl die Positionshalteschicht 1037-3a auch in den Verarbeitungskanälen T2 freigelegt ist, aufgrund der Ätzselektivität im Wesentlichen nicht eingewirkt werden. Es werden also Zwischenräume an einigen der Knoten der ersten Opferschicht 1003a-3 ausgebildet. Die isolierenden Teile 1035-3a können in diese Zwischenräume gefüllt werden. Die isolierenden Teile 1035-3a können das gleiche dielektrische Material und etwa SiC wie die vorausgehenden isolierenden Teile 1035-1b, 1035-2b enthalten. Dieses Füllen kann durch ein Zurückätzen nach einem Abscheiden wie oben beschrieben erzielt werden.
  • Deshalb werden wie in 26 gezeigt durch den oben beschriebenen EFEF-Prozess einige der Knoten in der ersten Opferschicht 1003a-3 durch die isolierenden Teile 1035-3a ersetzt, während die verbleibenden Knoten erhalten werden (tatsächlich werden für eine Ätzselektivität die verbleibenden Knoten durch die Positionshalteschicht 1037-3a ersetzt), um anschließend Durchkontaktierungslöcher zu definieren.
  • Dann kann eine ähnliche Verarbeitung auf der unteren ersten Opferschicht 1003a-2 durchgeführt werden.
  • Zum Beispiel kann die dielektrische Schicht 1039 etwa durch ein RIE selektiv geätzt werden, um die Verarbeitungskanäle T2 zu vertiefen, um dadurch die erste Opferschicht 1003a-2 freizulegen. Zum Beispiel kann die untere Fläche der Verarbeitungskanäle T2 zwischen einer oberen Fläche und einer unteren Fläche der zweiten Opferschicht 1003b-1 unter der freizulegenden ersten Opferschicht 1003a-2 angeordnet sein. Dann kann der oben genannte EFEF-Prozess durchgeführt werden, um das erforderliche Durchkontaktierungslochlayout in der ersten Opferschicht 1003a-2 durch die vertieften Verarbeitungskanäle T2 zu erzielen.
  • Insbesondere kann wie in 27(a), 27(b) und 27(c) gezeigt ein Fotolack 1053 auf dem Aufbau von 26 (die Verarbeitungskanäle T2 sind wie oben beschrieben vertieft) ausgebildet und gemustert werden, um die Verarbeitungskanäle T2 dort, wo die Knoten behalten werden müssen, freizulegen und die Verarbeitungskanäle T2 dort, wo die Knoten entfernt werden müssen, zu bedecken. Das Muster des Fotolacks 1052 kann verschieden von dem Muster des oben beschriebenen Fotolacks 1047 sein.
  • Wie in 28(a) und 28(b) gezeigt, können durch die durch den Fotolack freigelegten Verarbeitungskanäle T2 hindurch die freigelegten Knoten der ersten Opferschicht 1003a-2 in einer Ätz- und Füllverarbeitung durch die Positionshalteschicht 1037-2a ersetzt werden. Was die Positionshalteschicht 1037-2a angeht, kann auf die oben gegebene Beschreibung der Positionshalteschicht 1037-3a verwiesen werden. Danach kann der Fotolack 1053 entfernt werden. Dann können wie in 29(a) und 29(b) gezeigt durch die Verarbeitungskanäle T2 hindurch die ursprünglich durch den Fotolack 1053 bedeckten Knoten der ersten Opferschicht 1003a-2 in den Verarbeitungskanälen T2 in einer Ätz- und Füllverarbeitung durch isolierende Teile 1035-2a ersetzt werden. Was die isolierenden Teile 1035-2a angeht, kann auf die oben gegebene Beschreibung der isolierenden Teile 1035-3a verwiesen werden.
  • 30 zeigt einen Aufbau, der durch das Durchführen des EFEF-Prozesses auf jeder Schicht in dem ersten Stapel (tatsächlich ist es in diesem Beispiel, weil die unterste Opferschicht 1003a-1 schließlich verwendet wird, um eine isolierende Schicht zu definieren, nicht erforderlich, ein Muster der ersten Opferschicht 1003a-1 weiter zuzuschneiden) wie oben beschrieben erhalten wird. Wie durch die Pfeile in der Zeichnung angegeben, werden in dem ersten Stapel verschiedene Verbindungen definiert.
  • Dann kann wie in 31 (a) gezeigt die unterste erste Opferschicht 1003a-1 durch ein isolierendes Material ersetzt werden, um eine Isolation zwischen dem Verbindungsaufbau und dem Substrat zu erzielen. Zum Beispiel können wie in 31(b-1) gezeigt die Verarbeitungskanäle T2 weiter vertieft werden, um die erste Opferschicht 1003a-1 freizulegen. Zum Beispiel kann das Zurückätzen zu der dielektrischen Schicht 1039 an der Oberfläche des Substrats 1001 gestoppt werden, sodass Bodenflächen der Verarbeitungskanäle T2 durch die obere Fläche des Substrats 1001 definiert werden können. Dann wird die freigelegte erste Opferschicht 1003a-1 selektiv geätzt, um entfernt zu werden. Dann kann wie in 31(b-2) gezeigt ein dielektrisches Material wie etwa ein Oxid in Zwischenräume des resultierenden Aufbaus gefüllt werden, um eine elektrische Isolation zu erzielen. Es wird eine Menge abgeschieden, die ausreicht, um die Zwischenräume in dem Aufbau zu füllen. Dann kann das abgeschiedene Oxid etwa durch ein CMP planarisiert werden, wobei das CMP an der zweiten Subschicht 1043 aus Nitrid gestoppt werden kann. Alle Oxide in dem Aufbau werden gesammelt durch das Bezugszeichen 1055 angegeben.
  • Außerdem wird die zuvor ausgebildete harte Maskenschicht 1041/1043 verwendet, um die Verarbeitungskanäle T2 zu definieren, und kann hier entfernt werden. Zum Beispiel kann die zweite Subschicht 1043 aus Nitrid durch eine heiße Phosphorsäure selektiv geätzt werden, um entfernt zu werden. Dann kann eine Planarisierungsverarbeitung wie etwa ein CMP auf dem resultierenden Aufbau durchgeführt werden und kann das CMP an der zweiten Subschicht 1013 aus Nitrid gestoppt werden. Auf diese Weise wird die harte Maskenschicht 1041/1043, die die Verarbeitungskanäle T2 definiert, entfernt, während die harte Maskenschicht 1011/1013 mit einem Gittermuster wie in 32(a) und 32(b) gezeigt weiterhin existiert.
  • In dem oben beschriebenen Beispiel wird die zweite Opferschicht schichtweise zugeschnitten und wird dann die erste Opferschicht schichtweise zugeschnitten. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Zum Beispiel kann auch die erste Opferschicht schichtweise zugeschnitten werden und dann die zweite Opferschicht schichtweise zugeschnitten werden.
  • Dann kann ein vertikales Bauelement basierend auf jedem aktiven Bereich in dem zweiten Stapel hergestellt werden.
  • Dazu kann die dielektrische Schicht 1055 zurückgeätzt werden, um den zweiten Stapel freizulegen. Zum Beispiel kann wie in 33(b-1) gezeigt die dielektrische Schicht 1055 etwa durch ein RIE zurückgeätzt werden. Das RIE kann in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden, bis der zweite Stapel freigelegt ist. Zum Beispiel kann eine obere Fläche der dielektrischen Schicht 1055 nach dem Zurückätzen zwischen einer oberen Fläche und einer unteren Fläche der obersten Schicht in dem ersten Stapel angeordnet sein. Um die Größe des Zurückätzens genau zu steuern, kann ein ALE verwendet werden. Aufgrund des Vorhandenseins der harten Maskenschicht 1011/1013 kann der freigelegte zweite Stapel ein Gittermuster aufweisen. Dann kann wie in 33(a) und 33(b-2) gezeigt die Positionshalteschicht 1019 selektiv geätzt werden, um entfernt zu werden, wodurch die erste Source-/Drainschicht 1005 und die zweite Source-/Drainschicht 1009 freigelegt werden.
  • Die freigelegte erste Source-/Drainschicht 1005 und die zweite Source-/Drainschicht 1009 können dotiert werden, um darin Source-/Drainbereiche zu bilden. Gemäß den Ausführungsformen der vorliegenden Erfindung kann die Dotierung durch eine feste Dotierungsquelle durchgeführt werden. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Zum Beispiel können die erste Source-/Drainschicht 1005 und die zweite Source-/Drainschicht 1009 während des Wachsens in situ dotiert werden oder können die erste Source-/Drainschicht 1005 und die zweite Source-/Drainschicht 1009 durch eine Ionenimplantation dotiert werden.
  • Wie in 34(a) und 34(b) gezeigt, kann eine feste Dotierungsquellenschicht 1057 auf Oberflächen der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 ausgebildet werden. Um zum Beispiel ein n-Typ-Bauelement auszubilden, kann die feste Dotierungsmittelquellenschicht 1057 einen Oxidfilm, der n-Typ-Dotierungsmittel enthält und eine Dicke von ungefähr 0,5 bis 5 nm aufweist, enthalten. Das n-Typ-Dotierungsmittel kann P oder As mit einem Anteil von ungefähr 0,01 bis 3% enthalten. Die feste Dotierungsmittelquellschicht 1057 kann auf dem in 33(a) und 33(b-2) gezeigten Aufbau im Wesentlichen gleichförmig durch eine Abscheidung wie etwa eine CVD oder einer Atomschichtabscheidung (ALD) ausgebildet werden, um die Oberflächen der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 ausreichend abzudecken. Um eine Kreuzverunreinigung zu vermeiden, kann eine Diffusionsgrenzschicht 1059 auf der festen Dotierungsmittelquellschicht 1057 ausgebildet werden. Zum Beispiel kann die Diffusionsgrenzschicht 1059 SiC enthalten und eine Dicke von ungefähr 1 bis 5 nm aufweisen. Die Diffusionsgrenzschicht 1059 kann auf der festen Dotierungsmittelquellschicht 1057 im Wesentlichen gleichförmig durch eine Abscheidung wie etwa eine CVD oder ALD ausgebildet werden.
  • Vorstehend wurde beschrieben, wie die feste Dotierungsmittelquellschicht 1057 für das n-Typ-Bauelement ausgebildet wird. Wenn auch ein p-Typ-Bauelement auf dem Substrat ausgebildet wird, kann zusätzlich eine feste Dotierungsmittelquellschicht für das p-Typ-Bauelement ausgebildet werden.
  • Zum Beispiel kann wie in 35(a) und 35(b) gezeigt ein Fotolack 1061 auf dem in 34(a) und 34(b) gezeigten Aufbau ausgebildet werden. Durch eine Fotolithografie kann der Fotolack 1061 einen Bereich, auf dem ein n-Typ-Bauelement ausgebildet werden soll, und damit die n-Typ-Dotierungsquellschicht 1057 in dem Bereich abschirmen und einen Bereich, in dem ein p-Typ-Bauelement ausgebildet werden soll, und damit die feste n-Typ-Dotierungsmittelquellschicht 1057 in dem Bereich freilegen.
  • Wie in 36 gezeigt, können die freigelegte Diffusionsgrenzschicht 1059 und die feste n-Typ-Dotierungsmittelquellschicht 1057 sequentiell durch ein selektives Ätzen wie zum Beispiel eine Gasphasen-HF geätzt werden, um entfernt zu werden. Während des Ätzprozesses kann auch ein freigelegter Teil der ersten Subschicht 1011 des Oxids in der harten Maskenschicht entfernt werden. Danach kann der Fotolack 1061 entfernt werden.
  • Dann kann wie in 37 gezeigt eine feste Dotierungsmittelquellschicht 1063 für ein p-Typ-Bauelement ausgebildet werden. Zum Beispiel kann die feste p-Typ-Dotierungsmittelquellschicht 1063 einen Oxidfilm umfassen, der ein p-Typ-Dotierungsmittel enthält und eine Dicke von ungefähr 0,5 nm bis 5 nm aufweist. Das p-Typ-Dotierungsmittel kann B mit einem Anteil von ungefähr 0,01% bis 3 % enthalten. Die feste Dotierungsmittelquellschicht 1063 kann im Wesentlichen gleichförmig durch eine Abscheidung wie etwa eine CVD oder ALD ausgebildet werden.
  • Obwohl hier beschrieben wird, dass zuerst die feste n-Typ-Dotierungsmittelquellschicht 1057 ausgebildet wird und dann die feste p-Typ-Dotierungsmittelquellschicht 1063 ausgebildet wird, ist die vorliegende Erfindung jedoch nicht darauf beschränkt und kann die Ausbildungsreihenfolge der n-Typ-Dotierungsmittelquellschicht 1057 und der p-Typ-Dotierungsmittelquellschicht 1063 getauscht werden.
  • Danach kann das Dotierungsmittel in der Dotierungsmittelquellschicht in entsprechend die erste Source-/Drainschicht 1005 und die zweite Source-/Drainschicht 1009 durch eine Wärmebehandlung getrieben werden, um darin Source-/Drainbereiche auszubilden. In den Zeichnungen werden die n-Typ-Dotierung und die p-Typ-Dotierung jeweils durch verschiedene Graustufen wiedergegeben. Gemäß den Ausführungsformen kann die Konzentration der n-Typ-Dotierung ungefähr 1E18-1E21 cm-3 betragen und kann die Konzentration der p-Typ-Dotierung ungefähr 1E18-1E21 cm-3 betragen. Danach können die feste Dotierungsmittelquellschicht und die Diffusionsgrenzschicht durch ein selektives Ätzen wie etwa eine Gasphasen-HF entfernt werden.
  • Anschließend kann eine Gate-Elektrode um einen Außenumfang der Kanalschicht herum ausgebildet werden, um die Herstellung eines Bauelements abzuschließen. Um eine Gate-Elektrode, die mit der Kanalschicht selbstausgerichtet werden kann, auszubilden, kann die ursprüngliche Positionshalteschicht um die Source-/Drainschicht herum wiederhergestellt werden. Zum Beispiel kann wie in 38(a) und 38(b) gezeigt eine Positionshalteschicht 1065 in Zwischenräumen des zweiten Stapels unter der harten Maskenschicht ausgebildet werden. Was die Positionshalteschicht 1065 angeht, kann auf die oben gegebene Beschreibung der Positionshalteschicht 1019 verwiesen werden.
  • Um außerdem einen Kontaktwiderstand zu reduzieren, kann eine Silicidschicht auf den Oberflächen der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 ausgebildet werden. Zum Beispiel kann vor dem Ausbilden der Positionshalteschicht 1065 ein Metall wie etwa NiPt, Co oder Ti mit einer Dicke von ungefähr 0,5 nm bis 5 nm im Wesentlichen gleichförmig abgeschieden und wärmebehandelt werden, damit das abgeschiedene Metall mit der ersten Source-/Drainschicht 1005 und der zweiten Source-/Drainschicht 1009 (Si) reagiert, um ein Silicid (nicht gezeigt) zu bilden. Danach kann das nicht reagierte Metall entfernt werden.
  • Anschließend kann ein Gate-Stapel ausgebildet werden. Für ein n-Typ-Bauelement und ein p-Typ-Bauelement können verschiedene Gate-Stapel (zum Beispiel mit verschiedenen äquivalenten Arbeitsfunktionen) ausgebildet werden.
  • Aus diesem Grund kann wie in 39(a) und 39(b) gezeigt die Positionshalteschicht 1017 durch ein selektives Ätzen entfernt werden. Es wird also die Oberfläche der Kanalschicht 1007 freigelegt. Eine dielektrische Gate-Schicht 1067 kann um die Oberfläche der Kanalschicht 1007 herum durch eine Abscheidung ausgebildet werden. Die dielektrische Gate-Schicht 1067 kann auf dem in 38(a) und 38(b) gezeigten Aufbau im Wesentlichen gleichförmig mit einer Dicke von zum Beispiel ungefähr 1 nm bis 5 nm ausgebildet werden. Zum Beispiel kann die dielektrische Gate-Schicht 1067 ein high-k-Gate-Dilektrikum wie etwa HfO2 enthalten. Bevor das high-k-Gate-Dielektrikum ausgebildet wird, kann auch eine Grenzschicht auf der Oberfläche der Kanalschicht 1007 wie etwa ein durch eine thermische Oxidation gebildetes Oxid mit einer Dicke von ungefähr 0,3 nm bis 2 nm ausgebildet werden.
  • Dann kann wie in 40(a) und 40(b) gezeigt ein Gate-Elektrodenmaterial auf dem in 39(a) und 39(b) gezeigten Aufbau ausgebildet werden. Zum Beispiel kann ein Arbeitsfunktion-Einstellungsmetall für ein n-Typ-Bauelement abgeschieden werden und kann optional auch ein leitendes Gate-Metall abgeschieden werden, um die Zwischenräume in dem Aufbau vollständig zu füllen. Das abgeschiedene Gate-Elektrodenmaterial wird etwa durch ein RIE zurückgeätzt, um eine Gate-Elektrode 1069 zu erhalten. Das RIE kann in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden. Wegen des Vorhandenseins der harten Maskenschicht 1011/1013 weist die Gate-Elektrode 1069 auch nach dem Zurückätzen ein Gittermuster auf. Die Gate-Elektrode 1069 kann also an der Position, an der ursprünglich die Positionshalteschicht 1017 angeordnet war, angeordnet und somit mit der Kanalschicht 1007 selbstausgerichtet sein.
  • Vorstehend wurde beschrieben, wie die Gate-Elektrode 1069 für das n-Typ-Bauelement ausgebildet wird. Es kann aber zusätzlich auch eine Gate-Elektrode für das p-Typ-Bauelement ausgebildet werden.
  • Zum Beispiel kann wie in 41 gezeigt ein Fotolack 1071 auf dem in 40(a) und 40(b) gezeigten Aufbau ausgebildet werden. Durch eine Fotolithografie kann der Fotolack 1071 einen Bereich, in dem ein n-Typ-Bauelement ausgebildet werden soll, und damit die Gate-Elektrode 1069 in dem Bereich abschirmen, und kann einen Bereich, in dem ein p-Typ-Bauelement ausgebildet werden soll, und damit die Gate-Elektrode 1069 in dem Bereich freilegen. Die freigelegte Gate-Elektrode 1069 kann durch ein selektives Ätzen entfernt werden, um entfernt zu werden. Danach kann der Fotolack 1071 entfernt werden.
  • Dann kann wie in 42(a) und 42(b) gezeigt eine Gate-Elektrode 1073 für ein p-Typ-Bauelement in einem durch das Entfernen der Gate-Elektrode 1069 freigegebenen Raum ausgebildet werden. Die Gate-Elektrode 1073 kann in gleicher Weise wie die Gate-Elektrode 1069 ausgebildet werden, kann aber ein anderes Material als die Gate-Elektrode 1069 enthalten (zum Beispiel eine andere Arbeitsfunktion als die Gate-Elektrode 1069 aufweisen). Entsprechend kann die Gate-Elektrode 1073 mit der Kanalschicht 1007 selbstausgerichtet sein.
  • In diesem Beispiel teilen sich die Gate-Stapel des n-Typ-Bauelements und des p-Typ-Bauelements die gleiche dielektrische Gate-Schicht 1067, wobei die vorliegende Erfindung jedoch nicht darauf beschränkt ist. Zum Beispiel kann auch die dielektrische Gate-Schicht 1067 in einem Bereich des p-Typ-Bauelements entfernt werden und kann eine zusätzliche dielektrische Gate-Schicht für das p-Typ-Bauelement ausgebildet werden. Entsprechend kann die Ausbildungsreihenfolge für den Gate-Stapel des n-Typ-Bauelements und den Gate-Stapel des p-Typ-Bauelements getauscht werden.
  • Wie weiter oben beschrieben, weisen die Gate-Elektrode 1069 und die Gate-Elektrode 1073 das gleiche Gittermuster wie die gesamte harte Maskenschicht 1011/1013 auf, sodass die Gate-Elektroden insgesamt in der Ebene verbunden werden, in der die Kanalschicht 1007 durch die Brückenteile angeordnet ist. Nicht benötigte Verbindungen zwischen den Gate-Elektroden können gemäß dem Verbindungsentwurf der Schaltung abgeschnitten werden.
  • Zum Beispiel kann wie in 43(a) und 43(b) gezeigt ein Fotolack 1075 auf dem in 42(a) und 42(b) gezeigten Aufbau ausgebildet werden. Der Fotolack 1075 kann durch eine Fotolithografie gemustert werden, um die Verbindungen zwischen den Gate-Elektroden, die behalten werden müssen, zu bedecken und die Verbindungen zwischen den Gate-Elektroden, die abgeschnitten werden müssen, freizulegen. Dann können die freigelegten Gate-Elektroden durch ein selektives Ätzen geätzt werden, um sie zu entfernen. Wie in 43(b) gezeigt, werden die Gate-Elektroden abgeschnitten. Danach kann der Fotolack 1075 entfernt werden. Dann kann wie in 44 gezeigt, ein dielektrisches Material wie etwa SiC in einen durch das Schneiden der Gate-Elektroden freigegebenen Zwischenraum gefüllt werden, um isolierende Teile 1077 auszubilden und dadurch eine Isolation zwischen den Gate-Elektroden zu erzielen. Das Füllen der isolierenden Teile 1077 kann durch die oben beschriebene Methode des Abscheidens und anschließenden Zurückätzens erzielt werden und entspricht somit dem Muster der harten Maske 1011/1013, wobei die isolierenden Teile an Positionen angeordnet sind, an denen ursprünglich entfernte Teile der Gate-Elektroden angeordnet waren.
  • Nachdem das Bauelement hergestellt wurde, kann eine Verbindungsherstellung durchgeführt werden. Die Verbindungsherstellung umfasst: Ausbilden von leitenden Pfaden in dem ersten Stapel; und Ausbilden von Kontaktsteckern, die elektrische Signale an leitenden Kanälen oder Gate-Elektroden in dem ersten Stapel anlegen usw.
  • Wie weiter oben beschrieben, werden die Verbindungskanäle durch das Halbleitermaterial (in diesem Beispiel Silizium) in dem ersten Stapel (andere Teile in dem ersten Stapel sind dielektrische Materialien, um eine elektrische Isolation zu erzielen) definiert. Das Halbleitermaterial in dem ersten Stapel kann ersetzt oder zu einem leitenden Material gewandelt werden, um einen Verbindungsaufbau auszubilden. Zum Beispiel kann das Halbleitermaterial durch eine Verkieselungsreaktion zu einem leitenden Silicid gewandelt werden. Alternativ dazu kann das Halbleitermaterial durch andere leitende Materialien ersetzt werden. Es wird hier beispielhaft die Verkieselungsreaktion beschrieben.
  • Um zu verhindern, dass das Metall in der Gate-Elektrode während des Verkieselungsprozesses korrodiert, kann wie in 45 gezeigt eine Schutzschicht 1079 ausgebildet werden, die die Gate-Elektrode bedeckt und dadurch schützt. Gemäß den Ausführungsformen kann die Schutzschicht 1079 in der Form eines Abstandsglieds durch einen Abstandsgliedbildungsprozess ausgebildet werden. Zum Beispiel kann eine Schicht aus SiC mit einer Dicke von ungefähr 1 nm bis 5 nm auf dem in 44 gezeigten Aufbau im Wesentlichen gleichförmig abgeschieden werden und kann ein RIE auf dem abgeschiedenen SiC in der Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats durchgeführt werden, um einen sich lateral erstreckenden Teil des abgeschiedenen SiC zu entfernen, während ein sich vertikal erstreckender Teil des abgeschiedenen SiC gelassen wird, um die Schutzschicht 1079 zu erhalten. Die Schutzschicht 1079 kann um einen Außenumfang jedes Knotens und den Brückenteil in dem zweiten Stapel herum ausgebildet werden, um die um die Kanalschicht herum ausgebildete Gate-Elektrode zu bedecken.
  • Außerdem wird der erste Stapel derzeit durch die dielektrische Schicht 1055 bedeckt. Um das Halbleitermaterial in dem ersten Stapel zu verkieseln, kann die dielektrische Schicht wie in 46 gezeigt etwa durch ein RIE zurückgeätzt werden (natürlich muss, nachdem die dielektrische Schicht 1055 zurückgeätzt wurde, die dielektrische Gate-Schicht 1067 auf der Oberfläche der dielektrischen Schicht 1055 etwa durch ein RIE selektiv geätzt werden). Um die Größe des Zurückätzens genau zu steuern, kann ein ALE verwendet werden.
  • Dann kann wie in 47(a), 47(b) und 47(c) gezeigt die dielektrische Schicht 1055 weiter selektiv geätzt werden, um Seitenwände des Halbleitermaterials in dem ersten Stapel freizulegen. Die Größe des Ätzens kann gesteuert werden, sodass der Boden der dielektrischen Schicht 1005 weiterhin das Substrat 1001 bedeckt. Um die Größe des Ätzens genau zu steuern, kann ein ALE verwendet werden.
  • Für das Halbleitermaterial in dem ersten Stapel kann der Verkieselungsprozess durch die freigelegten Seitenwände des ersten Stapels hindurch durchgeführt werden. Zum Beispiel kann ein Metall wie etwa NiPt, Co oder Ti mit einer Dicke von ungefähr 1 nm bis 10 nm abgeschieden werden und wird eine Wärmebehandlung durchgeführt, damit das abgeschiedene Metall mit dem Halbleitermaterial (Si) in dem ersten Stapel reagiert, um ein Silicid 1081 zu bilden. Danach kann das Metall, das nicht reagiert hat, entfernt werden.
  • Wenn die Kontaktschicht wie oben beschrieben zwischen dem ersten Stapel und dem zweiten Stapel ausgebildet wird, kann die erste Source-/Drainschicht 1005 mit dem Silicid 1081 durch die Kontaktschicht hindurch verbunden werden, wodurch der Kontaktwiderstand reduziert werden kann.
  • In dem oben beschriebenen Beispiel wird der Verkieselungsprozess des Halbleitermaterials in dem ersten Stapel durchgeführt, nachdem die Gate-Elektrode ausgebildet wurde. Der Grund hierfür ist, dass das High-k-Metall-Gate für einen größeren Bereich einer Wärmebehandlung (Temperatur) ausgebildet sein kann, wodurch ein größeres Prozessfenster erhalten werden kann. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Nachdem zum Beispiel der Verbindungsaufbau in dem ersten Stapel hergestellt wurde, kann das Bauelement in dem zweiten Stapel hergestellt werden.
  • Für den ersten Stapel kann die dielektrische Schicht in dem ersten Stapel ergänzt werden, um eine elektrische Isolation zu erzielen. Zum Beispiel kann wie in 48 gezeigt ein Oxid auf dem in 47(a), 47(b) und 47(c) gezeigten Aufbau abgeschieden werden und kann das abgeschiedene Oxid zurückgeätzt werden, um eine dielektrische Schicht 1055' auszubilden. Vor dem Zurückätzen kann das abgeschiedene Oxid etwa durch ein CMP planarisiert werden und kann das CMP an der zweiten Subschicht 1013 aus Nitrid stoppen. Eine obere Fläche der zurückgeätzten dielektrischen Schicht 1055' kann in der Nähe der Grenze zwischen dem ersten Stapel und dem zweiten Stapel angeordnet sein, um die Schutzschicht 1079 freizulegen.
  • Dann können Kontaktstecker ausgebildet werden. Derartige Kontaktstecker können mit dem Verbindungsaufbau in dem ersten Stapel verbunden sein oder können mit den Gate-Elektroden verbunden sein, um elektrische Signale anzulegen. Wie oben beschrieben, können die Kontaktstecker ausgebildet werden, indem ein Teil des aktiven Bereichs zu einem leitenden Material gewandelt wird, sodass die Kontaktstecker selbstausrichtend mit den zu verbindenden Gate-Elektroden oder den Durchkontaktierungslöchern in dem Verbindungsaufbau sind.
  • Zu diesem Zeitpunkt wird ein Umfang jedes aktiven Bereichs durch die Schutzschicht 1079 bedeckt. Der Kontaktstecker kann ausgebildet werden, indem die Schutzschicht 1079 um den zu wandelnden oder durch den Kontaktstecker zu ersetzenden aktiven Bereich herum entfernt wird und der dadurch freigelegte aktive Bereich einer Verkieselungsverarbeitung unterworfen wird.
  • Zum Beispiel kann wie in 49(a), 49(b), 49(c) und 49(d) gezeigt ein Fotolack 1083 auf dem in 48 gezeigten Aufbau ausgebildet werden. Eine Reihe von Öffnungen kann in dem Fotolack 1083 durch eine Fotolithografie ausgebildet werden, und diese Öffnungen sind an Knoten angeordnet, an denen Kontaktstecker ausgebildet werden müssen. Die freigelegte Schutzschicht 1079 kann durch ein selektives Ätzen durch die Öffnungen in dem Fotolack 1083 hindurch entfernt werden. Und die dielektrische Gate-Schicht, die Gate-Elektroden usw., die durch das Entfernen der Schutzschicht 1079 freigelegt wurden, können nacheinander entfernt werden, um die Seitenwände der entsprechenden aktiven Bereiche freizulegen. Danach kann der Fotolack 1083 entfernt werden.
  • Durch dieses Ätzen können die Gate-Elektroden, die ansonsten zwischen den aktiven Bereichen mit freigelegten Seitenwänden verbunden sein können, und auch die benachbarten aktiven Bereiche abgeschnitten. Wie weiter oben beschrieben, werden die Verbindungen zwischen den Gate-Elektroden gemäß einem Verbindungslayout der Schaltung bestimmt. Um das Abschneiden der Gate-Elektroden zu kompensieren, können wie in 50(a), 50(b), 50(c) und 50(d) gezeigt die Zwischenräume des ersten Stapels unter der harten Maskenschicht mit einem Halbleitermaterial 1085 wie etwa einem abgeschiedenen Polysilizium oder einem amorphen Silizium gefüllt werden, das später auch durch ein leitendes Material ersetzt oder zu diesem gewandelt werden kann.
  • Danach kann wie in 51(a), 51(b), 51(c) und 51(d) gezeigt ein Verkieselungsprozess durchgeführt werden, um das nicht durch die Schutzschicht 1079 bedeckte Halbleitermaterial zu einem leitenden Silicid zu wandeln, damit es als Kontaktstecker 1087 verwendet wird. Was den Verkieselungsprozess angeht, kann auf die weiter oben gegebene Beschreibung verwiesen werden, die hier nicht wiederholt wird.
  • Wie in 51(a) gezeigt, kann ein Teil der Kontaktstecker in Kontakt mit dem Verbindungsaufbau darunter sein, um elektrische Signale an dem Verbindungsaufbau anzulegen. Außerdem ist wie in 51(b), 51(c) und 51(d) gezeigt ein Teil der Kontaktstecker elektrisch von dem Verbindungsaufbau darunter durch die isolierenden Teile 1035-3a isoliert und können die Kontaktstecker verwendet werden, um elektrische Signale an den Gate-Elektroden anzulegen. Wie in 51(d) gezeigt, kontaktiert ein sich lateral erstreckender Teil des Kontaktsteckers 1087 die Gate-Elektrode 1073. Wie weiter oben beschrieben, ist dieser sich lateral erstreckende Teil mit dem Brückenteil in dem Gittermuster der harten Maskenschicht ausgerichtet und an einer Position angeordnet, an der die Gate-Elektrode ursprünglich angeordnet war.
  • Durch die oben beschriebene Verarbeitung werden Verbindungen zwischen den unteren Source-/Drainbereichen und den Gate-Elektroden des Bauelements erzielt. Außerdem können für die oberen Source-/Drainbereiche und die Kontaktstecker des Bauelements Kontaktteile über dem Bauelement ausgebildet werden. Zum Beispiel kann wie in 52(a), 52(b), 52(c) und 52(d) gezeigt eine dielektrische Schicht wie etwa ein Oxid (hier weiterhin durch 1055' angegeben) abgeschieden werden, um die Zwischenräume in dem Aufbau zu füllen und eine elektrische Isolation zwischen Bauelementen zu erzielen. Außerdem können Kontaktteile 1091, die sich in die harte Maskenschicht und/oder die dielektrische Schicht 1055' erstrecken, ausgebildet werden, um elektrische Signale an den oberen Source-/Drainbereichen und den Kontaktsteckern des Bauelements anzulegen. Diese Kontaktteile können durch das Ätzen von Löchern und das Füllen der Löcher mit einem leitenden Material wie etwa einem Metall ausgebildet werden.
  • Vorstehend wurde beispielhaft ein vertikales Bauelement beschrieben, wobei die vorliegende Erfindung jedoch nicht darauf beschränkt ist und auch auf andersartige Bauelemente wie etwa einen FinFET oder ein planares Halbleiterbauelement angewendet werden kann.
  • 53 bis 66(b) sind schematische Ansichten einiger Stufen in einem Prozess zum Herstellen eines FinFET gemäß den Ausführungsformen der vorliegenden Erfindung. Im Folgenden werden vor allem Unterschiede zu den zuvor beschriebenen Ausführungsformen beschrieben, wobei hier auf eine wiederholte Beschreibung gleicher Teile wie in den zuvor beschriebenen Ausführungsformen verzichtet wird oder diese vereinfacht wird.
  • Wie in 53 gezeigt, kann ein erster Stapel von alternierend angeordneten ersten Opferschichten 2003a-1, 2003a-2, 2003a-3 und zweiten Opferschichten 2003b-1, 2003b-2 auf einem Substrat 2001 ausgebildet sein. Für Details zu dem Substrat 2001, den ersten Opferschichten 2003a-1, 2003a-2, 2003a-3 und den zweiten Opferschichten 2003b-1, 2003b-2 wird auf die weiter oben gegebene Beschreibung des Substrats 1001, der ersten Opferschichten 1003a-1, 1003a-2, 1003a-3 und der zweiten Opferschichten 1003b-1, 1003b-2 verwiesen. Außerdem kann vor dem Ausbilden des ersten Stapels eine Kontaktschicht auf dem Substrat vorgesehen werden.
  • Eine Finn-Vorläuferschicht 2005 kann auf dem ersten Stapel zum Beispiel durch ein Epitaxialwachstum ausgebildet werden. Die Fin-Vorläuferschicht 2005 kann ein geeignetes Halbleitermaterial wie etwa Si enthalten, um anschließend ein Fin zu bilden, das als ein aktiver Bereich des FinFET verwendet wird. Die Fin-Vorläuferschicht 2005 kann mit einer bestimmten Höhe wie etwa 20 nm bis 100 nm ausgebildet werden.
  • Eine harte Maskenschicht kann auf der Fin-Vorläuferschicht 2005 ausgebildet werden. Zum Beispiel kann die harte Maskenschicht eine erste Subschicht 2011 und eine zweite Subschicht 2013 umfassen. Für Details zu der ersten Subschicht 2011 und der zweiten Subschicht 2013 kann auf die weiter oben gegebene Beschreibung der ersten Subschicht 1011 und der zweiten Subschicht 1013 verwiesen werden.
  • Ähnlich wie in der weiter oben beschriebenen Ausführungsform kann ein Gittermuster in dem ersten Stapel und in der Fin-Vorläuferschicht 2005 definiert werden. Dazu kann wie in 54(a) und 54(b) gezeigt ein Fotolack 2015 mit einem Gittermuster ausgebildet werden. Für Details des Fotolacks 2015 und des Gittermusters kann auf die weiter oben beschriebenen Details des Fotolacks 1015 und von dessen Gittermuster verwiesen werden.
  • Es ist zu beachten, dass bei dem Fotolack 2015 dieses Beispiels jeder Knotenteil in dem Gittermuster dicker als jeder Brückenteil in dem Gittermuster ist, was ähnlich wie bei dem weiter oben beschriebenen Fotolack 1015 ist. Dies ist vorteilhaft für ein anschließendes Herstellen eines Kontakts zu einem an jedem Knoten ausgebildeten Source-/Drainbereich. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Die Linienbreite des Knotenteils kann im Wesentlichen gleich der Linienbreite des Brückenteils sein. Zum Beispiel kann das Gittermuster durch gerade Linien, die einander mit einer gleichmäßigen Dicke kreuzen, definiert werden.
  • Dann kann ein aktiver Bereich definiert werden.
  • Ähnlich wie in der weiter oben beschriebenen Ausführungsform kann das Muster des Fotolacks 2015 zu der harten Maskenschicht übertragen werden und dann zu der Fin-Vorläuferschicht2005 darunter übertragen werden. Insbesondere kann wie in 55(a) und 55(b) gezeigt der gemusterte Fotolack 2015 als eine Maske verwendet werden und können die harte Maskenschicht (2013, 2011) und die Fin-Vorläuferschicht 2005 nacheinander etwa durch ein RIE selektiv geätzt werden. Zum Beispiel kann ein RIE in der Richtung im Wesentlichen senkrecht zu einer Oberfläche des Substrats durchgeführt werden und an einer oberen Fläche des ersten Stapels stoppen. Deshalb kann die Fin-Vorläuferschicht 2005 das gleiche Gittermuster aufweisen wie die harte Maskenschicht. Kanten des Gitters (Linien, die sich in einer Reihen- oder Spaltenrichtung erstrecken) können die Positionen von Fins definieren. Insbesondere kann ein annähernd mittlerer Teil des Brückenteils der Fin-Vorläuferschicht 2005 als ein Kanalbereich verwendet werden und können Teile auf beiden Seiten des Kanalbereichs (ein Knotenbereich und Brückenteile mit einer bestimmten Länge um den Knotenteil herum) als Source-/Drainbereiche verwendet werden. Danach kann der Fotolack 2015 entfernt werden.
  • Um zu vermeiden, dass auf die Fin-Vorläuferschicht 2005 eingewirkt wird (in diesem Beispiel bestehen die erste Fin-Vorläuferschicht 2005 und die zweite Opferschicht in dem ersten Stapel aus Si), kann, wenn anschließend der erste Stapel verarbeitet wird, eine Schutzschicht auf einer Fläche der Fin-Vorläuferschicht 2005 ausgebildet werden. Zum Beispiel kann wie in 56 gezeigt eine Schutzschicht 2101 an Seitenwänden der Fin-Vorläuferschicht 2005 in einem Zwischenraumausbildungsprozess ausgebildet werden. Zum Beispiel kann die Schutzschicht 2101 Nitrid enthalten und kann eine Dicke von ungefähr 1 nm bis 10 nm aufweisen.
  • Dann kann ein Verbindungsaufbau in dem ersten Stapel gemäß dem oben beschriebenen EFEF-Prozess definiert werden. Dazu kann auf die weiter oben mit Bezug auf 8(a) bis 47(c) gegebene Beschreibung verwiesen werden. Die oben mit Bezug auf 33(a) bis 45 beschriebenen Prozesse für die Source/Drain-Dotierung und die Metall-Gate-Ausbildung werden jedoch hier weggelassen.
  • Die in 57(a), 57(b), 57(c) und 57(d) gezeigten Aufbauten können erhalten werden. Wie in den Zeichnungen gezeigt, wird ein Verbindungspfad 2081 aus Silicid in dem ersten Stapel ausgebildet, der ein Durchkontaktierungsloch in der Durchkontaktierungsschicht und einen leitenden Kanal in der Verbindungsschicht enthält. Für Details zu dem Verbindungspfad 2081 wird auf die weiter oben gegebene Beschreibung des Silicids 1081 verwiesen. Außerdem zeigen die Zeichnungen auch isolierende Teile 2035-2a, 2035-3a, 2035-1b, 2035-2b in dem ersten Stapel und eine dielektrische Schicht 2055 in dem ersten Stapel. Für Details zu den isolierenden Teilen 2035-2a, 2035-3a, 2035-1b, 2035-2b und die dielektrische Schicht 2055 wird hier auf die weiter oben gegebene Beschreibung der isolierenden Teile 1035-2a, 1035-3a, 1035-1b, 1035-2b und der dielektrischen Schicht 1055 verwiesen.
  • Nach dem Definieren des Verbindungsaufbaus kann das Bauelement ausgebildet werden. Dazu kann wie in 58 gezeigt die Schutzschicht 2101 durch ein selektives Ätzen entfernt werden. Wenn die Schutzschicht 2101 entfernt wird, kann auch die zweite Subschicht 2013, die in diesem Beispiel auch aus Nitrid besteht, entfernt werden.
  • Außerdem kann für den ersten Stapel eine dielektrische Schicht ergänzt werden, um eine elektrische Isolation zu erzielen. Zum Beispiel kann ein Oxid abgeschieden werden und kann das abgeschiedene Oxid zurückgeätzt werden, um eine dielektrische Schicht 2055' zu bilden. Vor dem Zurückätzen kann das abgeschiedene Oxid etwa durch ein CMP planarisiert werden. Eine obere Fläche der zurückgeätzten dielektrischen Schicht 2055' kann in der Nähe einer Grenze zwischen dem ersten Stapel und dem zweiten Stapel zum Beispiel unter der Grenze angeordnet sein.
  • Die Fin-Vorläuferschicht 2005 kann sich vertikal relativ zu dem Aufbau darunter, der einem Fin ähnlich ist, erstrecken. Es sind verschiedene Techniken für das Herstellen eines FinFET basierend auf Fins bekannt, wobei die folgende Beschreibung nur ein Beispiel ist.
  • Zu diesem Zeitpunkt ist die Fin-Vorläuferschicht 2005 kontinuierlich, sodass also aktive Bereiche jedes Bauelements miteinander verbunden sind. Die Fin-Vorläuferschicht 2005 kann in verschiedene aktive Bereiche gemäß dem Layoutentwurf der Bauelemente getrennt werden. Es können Gate-Elektroden, die diese aktiven Bereiche (Fins) kreuzen, ausgebildet werden, um die Bauelemente herzustellen. Gemäß den Ausführungsformen der vorliegenden Erfindung können das Trennen der aktiven Bereiche der Bauelemente und das Herstellen der Gate-Elektroden kombiniert werden.
  • Zum Beispiel können wie in 59(a), 59(b), 59(c) und 59(d) gezeigt Opfergates, die jeden Brückenteil der Fin-Vorläuferschicht 2005 kreuzen, an der dielektrischen Schicht 2055' ausgebildet werden. Zum Beispiel können eine dielektrische Opfergate-Schicht 2103 und die Opfergate-Elektrode 2105 auf der dielektrischen Schicht 2055'durch eine Abscheidung ausgebildet werden. Zum Beispiel kann die dielektrische Opfergate-Schicht 2103 ein Oxid enthalten und eine Dicke von ungefähr 1 nm bis 5 nm aufweisen, kann die Opfergate-Elektrodenschicht 2105 amorphes Silizium oder Polysilizium enthalten und kann eine obere Fläche der Opfergate-Elektrodenschicht 2105 höher sein als eine obere Fläche der Fin-Vorläuferschicht 2005, um Seitenwände und eine obere Fläche jedes Brückenteils zu bedecken. Um eine Musterung zu vereinfachen, kann eine harte Maskenschicht 2107 auf der Opfergate-Elektrodenschicht 2105 durch zum Beispiel eine Abscheidung ausgebildet werden. Zum Beispiel kann die harte Maskenschicht 2107 Nitrid enthalten und eine Dicke von ungefähr 10 nm bis 150 nm aufweisen. Die harte Maskenschicht 2107 und die Opfergate-Elektrodenschicht 2105 können zu einer gewünschten Form durch einen Fotolack (nicht gezeigt) durch ein selektives Ätzen wie etwa ein RIE gemustert werden, wobei die gewünschte Form zum Beispiel aus Streifen besteht, die jeden Brückenteil (zum Beispiel senkrecht) kreuzen. Das Ätzen kann an der dielektrischen Opfergate-Schicht 2103 aus Oxid stoppen.
  • Wie in 59(a) gezeigt, wird an einem annähernd mittleren Teil jedes Brückenteils der Fin-Vorläuferschicht 2005 ein Opfergate, das den Brückenteil kreuzt, ausgebildet. Gemäß dem Layoutentwurf können einige der Opfergates miteinander verbunden sein. Es ist zu beachten, dass diese Opfergates nicht notwendigerweise anschließend durch echte Gates ersetzt werden, wobei einige der Opfergates Isolationspositionen zwischen den aktiven Bereichen definieren können.
  • In 59(b) ist der Aufbau in dem ersten Stapel der Einfachheit halber nicht gezeigt. Was den Aufbau in dem ersten Stapel angeht, kann auf die entsprechenden Abschnitte der weiter oben beschriebenen Ausführungsform verwiesen werden.
  • Dann können wie in 60(a), 60(b) und 60(c) gezeigt Gate-Abstandsglieder 2109 an Seitenwänden eines Opfergates ausgebildet werden. Zum Beispiel können die Gate-Abstandsglieder 2109 Nitrid enthalten. Es gibt viele verschiedene bekannte Methoden für das Ausbilden von Gate-Abstandsgliedern, die hier nicht näher erläutert werden. Es sollte deutlich sein, dass die Gate-Abstandsglieder 2109 auch an vertikalen Seitenwänden der Fin-Vorläuferschicht 2005 ausgebildet werden können, was hier jedoch der Einfachheit halber nicht gezeigt wird.
  • Zum Beispiel kann eine Ionenimplantation für das Dotieren der Fin-Vorläuferschicht 2005 (und insbesondere eines Teils der Fin-Vorläuferschicht 2005, der nicht durch die Opfergates bedeckt wird, wie hauptsächlich jedes Knotens und einer bestimmte Länge der Brückenteile um den Knoten herum) verwendet werden, um die Source-/Drainbereiche zu bilden. Für n-Typ-Bauelemente und p-Typ-Bauelemente können jeweils verschiedene Leitungstypen dotiert werden.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann eine Technik zum Spannen von Source/Drain-Bereichen verwendet werden. Zum Beispiel kann ein Teil der Fin-Vorläuferschicht 2005, der nicht durch das Opfergate bedeckt wird, etwa durch ein RIE selektiv geätzt werden, um die Fin-Vorläuferschicht 2005 teilweise zu entfernen, während ein Teil der Fin-Vorläuferschicht 2005 als eine Seed-Schicht gelassen werden kann. Dann können die Source-/Drainbereiche auf der verbleibenden Seed-Schicht durch zum Beispiel ein Epitaxialwachstum ausgebildet werden. Die gewachsenen Source-/Drainbereiche können ein anderes Material als das Material der Fin-Vorläuferschicht 2005 aufweisen (zum Beispiel eine andere Gitterkonstante als die Gitterkonstante der Fin-Vorläuferschicht 2005 aufweisen), um eine mechanische Spannung auf die in der Fin-Vorläuferschicht 2005 ausgebildeten Kanalbereiche auszuüben. Zum Beispiel können bei n-Typ-Bauelementen die Source-/Drainbereiche 2111 Si:C enthalten und können bei p-Typ-Bauelementen die Source-/Drainbereiche 2113 SiGe enthalten. Die Source-/Drainbereiche können während des Wachsens in situ dotiert werden.
  • Außerdem kann eine Wärmebehandlung durchgeführt werden, um das Dotierungsmittel zu diffundieren, wodurch elektrische Verbindungen zwischen den Source-/Drainbereichen und Durchkontaktierungslöchern unter den Source-/Drainbereichen verbessert werden.
  • Dann können ein Trennen der aktiven Bereiche und ein Ersetzen der Opfergates durchgeführt werden.
  • Dazu kann wie in 61 gezeigt ein Oxid auf dem in 60(a), 60(b) und 60(c) gezeigten Aufbau abgeschieden werden und kann das abgeschiedene Oxid etwa durch ein CMP (das an dem Opfergate 2105 stoppen kann) planarisiert werden, um Zwischenräume innerhalb der Bauelemente zu füllen. Das abgeschiedene Oxid und die dielektrische Schicht 2055' werden weiterhin gemeinsam durch das Bezugszeichen 2055' angegeben.
  • Dann kann wie in 62(a) und 62(b) gezeigt ein Fotolack 2111 auf der dielektrischen Schicht 2055' ausgebildet werden und gemustert werden, um Opfergates, die durch echte Gates ersetzt werden müssen, zu bedecken und Opfergates, die Isolationspositionen zwischen den aktiven Bereichen gemäß dem Layoutentwurf definieren, freizulegen. Anschließend kann der Fotolack 2111 wie in 63(a), 63(b) und 63(c) gezeigt als eine Maske für das selektive Ätzen des Opfergates 2105 und der dielektrischen Opfergate-Schicht 2013 verwendet werden, um die darunterliegende Fin-Vorläuferschicht 2005 (den mittleren Teil des entsprechenden Brückenteils) freizulegen. Die freigelegte Fin-Vorläuferschicht 2005 kann etwa durch ein RIE selektiv geätzt werden, wobei das RIE an der darunterliegenden dielektrischen Schicht 2055' stoppen kann, sodass die Fin-Vorläuferschicht 2005 an entsprechenden Positionen abgeschnitten wird. Danach kann der Fotolack 2111 entfernt werden. Auf einer inneren Seite der entsprechenden Opfergate-Abstandsglieder kann ein Dielektrikum wie etwa ein Oxid durch eine Abscheidung und dann ein CMP gefüllt werden, um eine elektrische Isolation zu erzielen. Das gefüllte Dielektrikum und die dielektrische Schicht 2055' werden gemeinsam durch das Bezugszeichen 2113 angegeben.
  • Dann kann die Gate-Ersetzung durchgeführt werden. Wie in 64(a), 64(b) und 64(c) gezeigt, können die Opfergate-Elektrodenschicht 2105 und die dielektrische Opfergate-Schicht 2103 durch selektives Ätzen entfernt werden und werden eine dielektrische Gate-Schicht 2067 und Gate-Elektrodenschichten 2069 und 2073 in einem durch das Entfernen der Opfergate-Elektrodenschicht 2105 und der dielektrischen Opfergate-Schicht 2103 gelassenen Zwischenraum ausgebildet. Für Details zu der dielektrischen Gate-Schicht 2067 und den Gate-Elektrodenschichten 2069 und 2073 kann auf die weiter oben gegebene Beschreibung der dielektrischen Gate-Schicht 1067 und der Gate-Elektrodenschichten 1069 und 1073 verwiesen werden. Es sind verschiedene Methoden für das Durchführen einer Gate-Ersetzung bekannt, die hier nicht näher erläutert werden.
  • Ähnlich wie in den weiter oben beschriebenen Ausführungsformen können einige der Source-/Drainbereiche Kontaktstecker definieren. Wie in 65(a), 65(b) und 65(c) gezeigt, kann ein Fotolack 2083 derart ausgebildet und gemustert werden, dass er Öffnungen dort aufweist, wo Kontaktstecker ausgebildet werden sollen. Die dielektrische Schicht 2113 kann durch ein selektives Ätzen wie etwa ein RIE durch die Öffnungen in dem Fotolack 2083 hindurch vertieft werden, um die Source/Drain-Bereiche an den entsprechenden Positionen freizulegen. Die freigelegten Source-/Drainbereiche können durch eine Verkieselungsverarbeitung zu Kontaktsteckern 2087 gewandelt werden. Für Details zu der Verkieselungsverarbeitung kann auf die weiter oben gegebene Beschreibung verwiesen werden.
  • Verbindungen zwischen einigen der Source-/Drainbereiche der Bauelemente und des Verbindungsaufbaus werden durch die oben beschriebene Verarbeitung erzielt. Außerdem können für einige Source-/Drainbereiche Gate-Elektroden und Kontaktstecker der Bauelemente Kontaktteile über den Bauelementen ausgebildet werden. Zum Beispiel kann wie in 66(a) und 66(b) gezeigt ein Dielektrikum wie etwa ein Oxid (hier gemeinsam mit der dielektrischen Schicht 2113 durch das Bezugszeichen 2113' angegeben) abgeschieden werden, um die Zwischenräume in dem Aufbau zu füllen und eine elektrische Isolation zwischen den Bauelementen zu erzielen. Außerdem können Kontaktteile 2091, die sich durch die dielektrische Schicht 2113' erstrecken, ausgebildet werden. Weil elektrische Verbindungen zu einigen Source-/Drainbereichen durch den Verbindungsaufbau unter den Bauelementen erzielt werden können, kann ein Bereich von Metallverbindungen über den Bauelementen umfangreicher vorgesehen werden, was für eine Miniaturisierung der Bauelemente vorteilhaft ist.
  • 67 bis 70(b) sind schematische Ansichten von einigen Stufen in einem Prozess für die Herstellung eines planaren Halbleiterbauelements gemäß den Ausführungsformen der vorliegenden Erfindung. Im Folgenden werden vor allem die Unterschiede zu den weiter oben beschriebenen Ausführungsformen beschrieben, wobei die Beschreibungen von gleichen Teilen wie in den weiter oben beschriebenen Ausführungsformen vereinfacht oder ausgelassen werden können.
  • Wie in 67 gezeigt, kann ein erster Stapel aus alternierend angeordneten ersten Opferschichten 3003a-1, 3003a-2, 3003a-3 und zweiten Opferschichten 300b-1, 3000b-2 auf einem Substrat 3001 ausgebildet werden. Für Details zu dem Substrat 3001 und den ersten Opferschichten 3003a-1, 3003a-2, 3003a-3 und den zweiten Opferschichten 3003b-1, 3003b-2 kann auf die vorstehende Beschreibung des Substrats 1001 und der ersten Opferschichten 1003a-1, 1003a-2, 1003a-3 und der zweiten Opferschichten 1003b-1, 1003b-2 verwiesen werden.
  • Eine aktive Schicht 3005 kann auf dem ersten Stapel durch zum Beispiel ein Epitaxialwachstum ausgebildet werden. Die aktive Schicht 3005 kann ein geeignetes Halbleitermaterial wie etwa Si enthalten. Im Vergleich zu der Fin-Vorläuferschicht 2005 kann die aktive Schicht 3005 relativ dünn sein und eine Dicke von zum Beispiel 5 nm bis 70 nm aufweisen.
  • Ähnlich wie in den oben beschriebenen Ausführungsformen kann ein Gittermuster in dem ersten Stapel und in der aktiven Schicht 3005 definiert werden. Aus diesem Grund kann auf die oben gegebene Beschreibung in Verbindung mit 54(a) bis 57(d) Bezug verwiesen werden. Dann kann wie mit Bezug auf 58 beschrieben eine Schutzschicht an Seitenwänden des Gittermusters der aktiven Schicht 3005 entfernt werden und kann eine dielektrische Schicht 3055 ausgebildet werden. Ein Unterschied zu den weiter oben beschriebenen Ausführungsformen besteht darin, dass beim Ausbilden der dielektrischen Schicht 3055 das CMP an einer oberen Fläche der aktiven Schicht 3005 stoppen kann, ohne die dielektrische Schicht 3055 erneut zu ätzen, um den in 68(a) und 68(b) gezeigten Aufbau zu erhalten. In dieser Ausführungsform muss also im Gegensatz zu dem FinFET die aktive Schicht nicht relativ vorstehen. Was 3081, 3055-2a in den Figuren angeht, kann auf die weiter oben gegebene Beschreibung von 1081, 1035-2a verwiesen werden.
  • Danach kann ein Bauelement basierend auf der aktiven Schicht 3005 hergestellt werden. Der Prozess zum Herstellen des Bauelements kann im Wesentlichen gleich dem oben beschriebenen Prozess zum Herstellen des FinFET sein, wobei jedoch die Formen der aktiven Bereiche verschieden sind.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann wie in 69(a) und 69(b) gezeigt nach dem Definieren des Gittermusters wie oben mit Bezug auf 54(a) bis 57(d) beschrieben die Schutzschicht 3101 an den Seitenwänden der aktiven Schicht 3005 in dem Gittermuster nicht entfernt werden. Was die Schutzschicht 3101 angeht, kann auf die weiter oben gegebene Beschreibung der Schutzschicht 2101 verwiesen werden. Während die Schutzschicht 3101 bleibt, wird eine dielektrische Schicht 3055 ausgebildet. Wenn die dielektrische Schicht 3055 ausgebildet wird, kann das CMP an einer zweiten Subschicht 3013 der harten Maskenschicht stoppen. Dadurch kann eine Beschädigung der aktiven Schicht 3005 durch das CMP reduziert werden. Danach können wie in 70(a) und 70(b) gezeigt die zweite Subschicht 3013 und die Schutzschicht 3101 aus Nitrid durch selektives Ätzen zurückgeätzt werden, um die darunter liegende erste Subschicht 3011 freizulegen. Um die Größe des Zurückätzens genau zu steuern, kann ein ALE verwendet werden. Dann kann die erste Subschicht 3013 selektiv geätzt werden, um eine Fläche der aktiven Schicht 3005 freizulegen. Danach kann ein Bauelement basierend auf der aktiven Schicht 3005 hergestellt werden. Was die erste Subschicht 3011 und die zweite Subschicht 3013 angeht, kann auf die weiter oben gegebene Beschreibung der ersten Subschicht 1011 und der zweiten Subschicht 1013 verwiesen werden.
  • Der Verbindungsaufbau und die Schaltung gemäß den Ausführungsformen der vorliegenden Erfindung können auf verschiedene elektronische Geräte angewendet werden. Zum Beispiel kann ein integrierter Schaltkreis (IC) basierend auf einem derartigen Verbindungsaufbau oder einer derartigen Schaltung ausgebildet werden und kann daraus ein elektronisches Gerät gebaut werden. Deshalb sieht die vorliegende Erfindung auch ein elektronisches Gerät vor, das das oben genannte Halbleiterbauelement enthält. Das elektronische Gerät kann auch Komponenten wie etwa einen mit dem integrierten Schaltkreis versehenen Anzeigebildschirm oder einen mit der integrierten Schaltung versehenen drahtlosen Sendeempfänger enthalten. Ein derartiges elektronisches Gerät kann ein Smartphone, ein Computer, ein Tabletcomputer (PC), ein tragbares intelligentes Gerät, eine mobile Stromversorgung usw. sein.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung wird auch ein Verfahren zum Herstellen eines System-on-Chip (SoC) vorgesehen. Das Verfahren kann die oben beschriebenen Methoden verwenden. Insbesondere können eine Vielzahl von Typen von Bauelementen auf dem Chip integriert werden, von denen wenigstens einige gemäß dem Verfahren der vorliegenden Erfindung hergestellt werden.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung werden die folgenden Aspekte vorgesehen.
    1. 1. Verfahren zum Herstellen eines Verbindungsaufbaus von Halbleiterbauelementen, umfassend: Vorsehen eines ersten Stapels aus wenigstens einer ersten Opferschicht und wenigstens einer zweiten Opferschicht, die alternierend auf einem Substrat gestapelt sind, wobei eine oberste Schicht des ersten Stapels die erste Opferschicht ist; Vorsehen einer aktiven Bauelementmaterialschicht auf dem ersten Stapel; Vorsehen einer ersten harten Maskenschicht auf der aktiven Bauelementmaterialschicht, wobei die erste harte Maskenschicht ein Gittermuster aufweist, das durch sich in einer ersten Richtung erstreckende Linien und sich in einer zweiten Richtung erstreckende Linien, die einander kreuzen, definiert wird, wobei das Gittermuster Knoten, die durch Kreuzungen zwischen Linien definiert werden, und Brückenteile zwischen den Knoten umfasst; Definieren eines aktiven Bereichs eines Halbleiterbauelements in der aktiven Bauelementmaterialschicht unter Verwendung der ersten harten Maskenschicht; Mustern des ersten Stapels unter Verwendung der ersten harten Maskenschicht, sodass jede Schicht in dem ersten Stapel ein Gittermuster in Entsprechung zu der ersten harten Maskenschicht aufweist und deshalb Knoten und Brückenteile zwischen den Knoten umfasst; und Definieren eines Verbindungsaufbaus in dem ersten Stapel, wobei der erste Stapel umfasst: wenigstens teilweises Entfernen jedes Brückenteils jeder ersten Opferschicht, sodass die Knoten jeder ersten Opferschicht voneinander getrennt werden; und Entfernen eines oder mehrerer Knoten der ersten Opferschicht gemäß einem Layout des Verbindungsaufbaus; und Abschneiden eines oder mehrerer Brückenteile in jeder zweiten Opferschicht gemäß einem Layout des Verbindungsaufbaus, und Ausbilden eines leitenden Materials an einem Bereich von verbleibenden Teilen jeder ersten Opferschicht und jeder zweiten Opferschicht.
    2. 2. Verfahren gemäß dem Aspekt 1, wobei beim Definieren eines Verbindungsaufbaus in dem ersten Stapel zuerst jede erste Opferschicht gemäß dem Layout des Verbindungsaufbaus entfernt wird und dann jede zweite Opferschicht gemäß dem Layout des Verbindungsaufbaus abgeschnitten wird; oder zuerst ein Entfernungsprozess auf jeder ersten Opferschicht gemäß dem Layout des Verbindungsaufbaus durchgeführt wird und dann ein Abschneidungsprozess auf jeder zweiten Opferschicht gemäß dem Layout des Verbindungsaufbaus durchgeführt wird.
    3. 3. Verfahren gemäß dem Aspekt 1 oder 2, wobei die Schichten in dem ersten Stapel sequentiell von oben nach unten verarbeitet werden.
    4. 4. Verfahren gemäß dem Aspekt 3, wobei beim Durchführen des Entfernungsprozesses auf jeder ersten Opferschicht das Verfahren weiterhin umfasst: Abschirmen des ersten Stapels mit einer ersten Abschirmungsschicht und allmähliches Zurückätzen der ersten Abschirmungsschicht nach unten, um nacheinander jede erste Opferschicht freizulegen; und wobei beim Durchführen des Abschneidungsprozesses auf jeder zweiten Opferschicht das Verfahren weiterhin umfasst:
      • Abschirmen des ersten Stapels mit einer zweiten Abschirmungsschicht, und allmähliches Zurückätzen der zweiten Abschirmungsschicht nach unten, um nacheinander jede zweite Opferschicht freizulegen.
    5. 5. Verfahren gemäß dem Aspekt 4, wobei beim Durchführen des Entfernungsprozesses auf jeder ersten Opferschicht das Verfahren weiterhin umfasst: Ausbilden einer zweiten harten Maskenschicht auf der ersten Abschirmungsschicht, wobei die zweite harte Maskenschicht Öffnungen aufweist, die Knotenpunkten des Gittermusters entsprechen, und Ausbilden von ersten Verarbeitungskanälen an den Knoten jeder ersten Opferschicht in der ersten Abschirmungsschicht unter Verwendung der zweiten harten Maskenschicht, wobei das Zurückätzen der ersten Abschirmungsschicht das Zurückätzen der ersten Abschirmungsschicht durch die ersten Verarbeitungskanäle umfasst; und wobei, wenn der Abschneidungsprozess auf jeder zweiten Opferschicht durchgeführt wird, das Verfahren weiterhin umfasst: Ausbilden einer dritten harten Maskenschicht auf der zweiten Abschirmungsschicht, wobei die dritte harte Maskenschicht Öffnungen aufweist, die im Wesentlichen den Mitten der Brückenteile des Gittermusters entsprechen, und Ausbilden von zweiten Verarbeitungskanälen an den Brückenteilen jeder zweiten Opferschicht in der zweiten Abschirmungsschicht unter Verwendung der dritten harten Maskenschicht, wobei das Zurückätzen der zweiten Abschirmungsschicht das Zurückätzen der zweiten Abschirmungsschicht durch die zweiten Verarbeitungskanäle umfasst.
    6. 6. Verfahren gemäß dem Aspekt 5, wobei das Durchführen des Entfernungsprozesses auf jeder ersten Opferschicht umfasst: Abschirmen von ersten Verarbeitungskanälen eines oder mehrerer zu entfernender Knoten in der ersten Opferschicht, und Freilegen von ersten Verarbeitungskanälen von verbleibenden Knoten in der ersten Opferschicht; Entfernen von entsprechenden Knoten in der ersten Opferschicht durch selektives Ätzen durch die freigelegten ersten Verarbeitungskanäle; Füllen einer ersten Positionshalteschicht an den entfernten Knoten; Entfernen der verbleibenden Knoten in der ersten Opferschicht durch alle ersten Verarbeitungskanäle durch wahlweises Ätzen; und Füllen von ersten isolierenden Teilen an den entfernten Knoten.
    7. 7. Verfahren gemäß dem Aspekt 5, wobei das Durchführen des Abschneidungsprozesses auf jeder zweiten Opferschicht umfasst: Abschirmen von zweiten Verarbeitungskanälen eines oder mehrerer abzuschneidender Brückenteile in der zweiten Opferschicht, und Freilegen von zweiten Verarbeitungskanälen von verbleibenden Brückenteilen in der zweiten Opferschicht, Abschneiden von entsprechenden Brückenteilen in der zweiten Opferschicht durch selektives Ätzen durch die freigelegten zweiten Verarbeitungskanäle; Füllen einer zweiten Positionshalteschicht an den abgeschnittenen Brückenteilen; Abschneiden der verbleibenden Brückenteile in der zweiten Opferschicht durch selektives Ätzen durch alle zweiten Verarbeitungskanäle; und Füllen von zweiten isolierenden Teilen an den abgeschnittenen Brückenteilen.
    8. 8. Verfahren gemäß dem Aspekt 6 oder 7, wobei die erste Opferschicht und die zweite Opferschicht Halbleitermaterialien enthalten und wobei die erste Positionshalteschicht und die zweite Positionshalteschicht Halbleitermaterialien enthalten, und wobei das Ausbilden des leitenden Materials umfasst: Veranlassen einer Reaktion eines Metalls mit dem Halbleitermaterial, um eine leitende Metall-Halbleiter-Verbindung zu erzeugen.
    9. 9. Verfahren gemäß dem Aspekt 1, wobei die Linienbreite eines Knotens in dem Gittermuster dicker ist als die Linienbreite eines Brückenteils in dem Gittermuster.
    10. 10. Verfahren gemäß dem Aspekt 1, wobei eine unterste Schicht des ersten Stapels eine erste Opferschicht ist und das Verfahren weiterhin umfasst. Ersetzen der untersten ersten Opferschicht durch eine isolierende Schicht.
    11. 11. Verfahren gemäß dem Aspekt 1, wobei das Halbleiterbauelement ein vertikales Halbleiterbauelement ist; und wobei das Definieren von aktiven Bereichen umfasst: Definieren von aktiven Bauelementbereichen an entsprechenden Knoten.
    12. 12. Verfahren gemäß dem Aspekt 1, wobei die aktive Bauelementmaterialschicht einen zweiten Stapel aus einer ersten Source-/Drainschicht, einer Kanalschicht und einer zweite Source-/Drainschicht, die sequentiell gestapelt sind, umfasst, und wobei das Definieren von aktiven Bereichen umfasst: Mustern des zweiten Stapels unter Verwendung der ersten harten Maskenschicht, sodass jede Schicht in dem ersten Stapel ein Gittermuster in Entsprechung zu der ersten harten Maskenschicht aufweist und somit Knoten und Brückenteile zwischen Knoten umfasst; weiteres selektives Ätzen der Kanalschicht, um jeden Brückenteil der Kanalschicht wenigstens teilweise zu entfernen, sodass die Knoten der Kanalschicht voneinander getrennt werden; und weiteres selektives Ätzen der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht, um entsprechende Brückenteile der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht wenigstens teilweise zu entfernen, sodass entsprechende Knoten der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht voneinander getrennt werden.
    13. 13. Verfahren gemäß dem Aspekt 12, das weiterhin umfasst: nachdem die Kanalschicht weiter selektiv geätzt wurde, Ausbilden einer ersten Positionshalteschicht mit einem Muster in Entsprechung zu der harten Maskenschicht um die getrennten Knoten der Kanalschicht herum; und nachdem die erste Source-/Drainschicht und die zweite Source-/Drainschicht weiter selektiv geätzt wurden, Ausbilden einer zweiten Positionshalteschicht mit einem Muster in Entsprechung zu der harten Maskenschicht um die getrennten Knoten der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht herum.
    14. 14. Verfahren gemäß dem Aspekt 13, das weiterhin umfasst: Entfernen der zweiten Positionshalteschicht durch selektives Ätzen, um die Knoten der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht freizulegen; Ausbilden einer Dotierungsmittelquellschicht auf Flächen der Knoten der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht; und Treiben von Dotierungsmitteln in der Dotierungsmittelquellschicht in die Knoten der ersten Source-/Drainschicht und der zweiten Source-/Drainschicht durch eine Wärmebehandlung.
    15. 15. Verfahren gemäß dem Aspekt 13, das weiterhin umfasst: Entfernen der ersten Positionshalteschicht durch selektives Ätzen, um die Knoten der Kanalschicht freizulegen; und Ausbilden von Gate-Elektroden um die Knoten der Kanalschicht herum.
    16. 16. Verfahren gemäß dem Aspekt 15, das weiterhin umfasst: Ausbilden von Kontaktsteckern an Positionen eines oder mehrerer Knoten.
    17. 17. Verfahren gemäß dem Aspekt 16, das beim Ausbilden der Kontaktstecker umfasst: Entfernen von Aufbauten an Außenumfängen der aktiven Bereiche an Positionen des einen oder der mehreren Knoten durch selektives Ätzen; und Veranlassen einer Reaktion eines Metalls mit den aktiven Bereichen an Positionen des einen oder der mehreren Knoten, um eine leitende Metall-halbleiter-Verbindung zu erzeugen.
    18. 18. Verfahren gemäß dem Aspekt 17, das weiterhin umfasst: Füllen eines Halbleitermaterials an Positionen der entfernten Strukturen an den Außenumfängen der aktiven Bereiche, wobei das Metall auch mit dem gefüllten Halbleitermaterial reagiert, um eine leitende Metall-Halbleiter-Verbindung zu erzeugen.
    19. 19. Verfahren gemäß dem Aspekt 11, wobei das Halbleiterbauelement ein Fin-Feldeffekttransistor oder ein planares Halbleiterbauelement ist, und wobei das Definieren der aktiven Bereiche umfasst: Mustern der aktiven Bauelementmaterialschicht unter Verwendung der ersten Maskenschicht, sodass die aktive Bauelementmaterialschicht ein Gittermuster in Entsprechung zu demjenigen der ersten harten Maskenschicht aufweist und somit Knoten und Brückenteile zwischen Knoten umfasst.
    20. 20. Verfahren gemäß dem Aspekt 19, das weiterhin umfasst: Ausbilden eines Opfergates, das jeden Brückenteil der aktiven Bauelementmaterialschicht kreuzt; Ausbilden von Abstandsgliedern an Seitenwänden jedes Opfergates; Entfernen eines oder mehrerer Opfergates durch selektives Ätzen; Abschneiden von entsprechenden Brückenteilen der aktiven Bauelementmaterialschicht durch in den entsprechenden Abstandsgliedern durch das Entfernen der Opfergates gelassene Zwischenräume hindurch; Füllen der Zwischenräume in den Abstandsgliedern mit einem Isolationsmaterial; und Ersetzen der verbleibenden Opfergates mit Gate-Elektroden.
    21. 21. Verfahren gemäß dem Aspekt 19, das weiterhin umfasst: selektives Ätzen der aktiven Bauelementmaterialschicht, um einen Teil der durch die Opfergates und die Gateabstandsglieder freigelegten aktiven Bauelementmaterialschicht zu entfernen, wobei die Opfergates und die Gateabstandsglieder als eine Maske verwendet werden; und epitaxiales Wachsen einer Source/eines Drains unter Verwendung eines verbleibenden Teils der aktiven Bauelementmaterialschicht als eines Seeds.
  • In der vorstehenden Beschreibung werden technische Vorgehensweisen wie etwa das Mustern und Ätzen jeder Schicht nicht im Detail beschrieben. Dem Fachmann sollte jedoch deutlich sein, dass verschiedene technische Methoden für das Formen von Schichten, Bereichen usw. zu einer gewünschten Form verwendet werden können. Und für das Ausbilden von gleichen Aufbauten kann der Fachmann auch eine Methode verwenden, die nicht gleich der oben beschriebenen Methode ist. Die für verschiedene Ausführungsformen beschriebenen Methoden können auch auf vorteilhafte Weise kombiniert werden.
  • Vorstehend wurden Ausführungsformen der Erfindung beschrieben. Diese Beispiele sollen die Erfindung erläutern, aber schränken den Erfindungsumfang nicht ein. Der Erfindungsumfang wird durch die folgenden Ansprüche und deren Äquivalente definiert. Der Fachmann kann verschiedene Ersetzungen oder Modifikationen vornehmen, ohne dass deshalb der Erfindungsumfang verlassen wird. Diese Ersetzungen und Modifikationen sind also im Erfindungsumfang enthalten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • CN 201910369630 [0001]

Claims (48)

  1. Verbindungsaufbau für eine Vielzahl von an einem Substrat ausgebildeten Halbleiterbauelementen, wobei der Verbindungsaufbau unter der Vielzahl von Halbleiterbauelementen angeordnet ist und umfasst: wenigstens eine Durchkontaktierungsschicht und wenigstens eine Verbindungsschicht, die alternierend in einer Richtung von jedem Halbleiterbauelement zu dem Substrat angeordnet sind, wobei jede Durchkontaktierungsschicht Durchkontaktierungslöcher aufweist, die unter wenigstens einem Teil der Vielzahl von Halbleiterbauelementen angeordnet sind, wobei jede Verbindungsschicht leitende Knoten umfasst, die jeweils unter wenigstens einem Teil der Vielzahl von Halbleiterbauelementen angeordnet sind, und wobei in jeder Verbindungsschicht ein leitender Kanal zwischen wenigstens einem leitenden Knoten und wenigstens einem anderen Knoten vorgesehen ist, und die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht und die leitenden Knoten in jeder Verbindungsschicht in Entsprechung zu den Durchkontaktierungslöchern wenigstens teilweise in einer Richtung von jedem Halbleiterbauelement zu dem Substrat überlappen.
  2. Verbindungsaufbau nach Anspruch 1, wobei die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht und die entsprechenden leitenden Knoten in jeder Verbindungsschicht im Wesentlichen miteinander in einer Richtung von dem Halbleiterbauelement zu dem Substrat ausgerichtet sind.
  3. Verbindungsaufbau nach Anspruch 1, wobei die Vielzahl von Halbleiterbauelementen ein vertikales Halbleiterbauelement, ein planares Halbleiterbauelement und/oder einen Fin-Feldeffekttransistor umfassen.
  4. Verbindungsaufbau nach Anspruch 1, wobei wenigstens ein Durchkontaktierungsloch in jeder Durchkontaktierungsschicht, die entsprechenden leitenden Knoten in jeder Verbindungsschicht und die Source-/Drainbereiche von entsprechenden Halbleiterbauelementen im Wesentlichen miteinander in der Richtung von jedem Halbleiterbauelement zu dem Substrat ausgerichtet sind.
  5. Verbindungsaufbau nach Anspruch 1, wobei die Richtung von dem Halbleiterbauelement zu dem Substrat eine Richtung im Wesentlichen senkrecht zu einer Oberfläche des Substrats ist.
  6. Verbindungsaufbau nach Anspruch 1, wobei die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht im Wesentlichen koplanar sind und die leitenden Knoten und die leitenden Kanäle in jeder Verbindungsschicht im Wesentlichen koplanar sind.
  7. Verbindungsaufbau nach Anspruch 1, wobei Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht unter einer ersten Gruppe von Source-/Drainbereichen in der Vielzahl von Halbleiterbauelementen angeordnet sind und isolierende Teile in jeder Durchkontaktierungsschicht unter einer zweiten Gruppe von Source-/Drainbereichen in der Vielzahl von Halbleiterbauelementen angeordnet sind, und wobei die isolierenden Teile in jeder Durchkontaktierungsschicht und die entsprechenden leitenden Knoten in jeder Verbindungsschicht wenigstens teilweise miteinander in einer Richtung von jedem Halbleiterbauelement zu dem Substrat überlappen.
  8. Verbindungsaufbau nach Anspruch 7, wobei die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht und die entsprechenden leitenden Knoten in jeder Verbindungsschicht im Wesentlichen miteinander in einer Richtung von jedem Halbleiterbauelement zu dem Substrat ausgerichtet sind, und wobei die isolierenden Teile in jeder Durchkontaktierungsschicht und die entsprechenden leitenden Knoten in jeder Verbindungsschicht im Wesentlichen miteinander in einer Richtung von jedem Halbleiterbauelement zu dem Substrat ausgerichtet sind.
  9. Verbindungsaufbau nach Anspruch 7, wobei die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht, die entsprechenden leitenden Knoten in jeder Verbindungsschicht und die Source-/Drainbereiche von entsprechenden Halbleiterbauelementen im Wesentlichen miteinander in einer Richtung von jedem Halbleiterbauelement zu dem Substrat ausgerichtet sind, und wobei die isolierenden Teile in jeder Durchkontaktierungsschicht, die entsprechenden leitenden Knoten in jeder Verbindungsschicht und die Source-/Drainbereiche der entsprechenden Halbleiterbauelemente im Wesentlichen miteinander in einer Richtung von jedem Halbleiterbauelement zu dem Substrat ausgerichtet sind.
  10. Verbindungsaufbau nach Anspruch 7, wobei das Layout der Durchkontaktierungslöcher und der isolierenden Teile in jeder Durchkontaktierungsschicht im Wesentlichen gleich dem Layout der leitenden Knoten in jeder Verbindungsschicht ist.
  11. Verbindungsaufbau nach Anspruch 7, wobei die Durchkontaktierungslöcher und die isolierenden Teile in jeder Durchkontaktierungsschicht im Wesentlichen koplanar sind und wobei die leitenden Knoten und die leitenden Kanäle in jeder Verbindungsschicht im Wesentlichen koplanar sind.
  12. Verbindungsaufbau nach Anspruch 7, wobei das isolierende Material der isolierenden Teile verschieden von dem isolierenden Material einer dielektrischen Zwischenschicht in dem Verbindungsaufbau ist.
  13. Verbindungsaufbau nach Anspruch 7, wobei die Durchkontaktierungslöcher und die isolierenden Teile im Wesentlichen die gleiche laterale Dimension aufweisen.
  14. Verbindungsaufbau nach Anspruch 1, wobei jeder leitende Knoten in jeder Verbindungsschicht einen Hauptteil, der unter einem entsprechenden Halbleiterbauelement angeordnet ist, und einen Erweiterungsteil, der sich von dem Hauptteil zu einem leitenden Knoten in Nachbarschaft zu jedem leitenden Knoten erstreckt, umfasst, und wobei einander zugewandte Erweiterungsteile von benachbarten leitenden Knoten sich im Wesentlichen entlang der gleichen geraden Linie erstrecken, und wobei einander zugewandte Erweiterungsteile wenigstens eines Paars von benachbarten leitenden Knoten sich derart erstrecken, dass sie miteinander verbunden sind, um wenigstens einen Teil der leitenden Kanäle zu bilden.
  15. Verbindungsaufbau nach Anspruch 14, wobei der Erweiterungsteil dünner als der Hauptteil ist.
  16. Verbindungsaufbau nach Anspruch 14, wobei ein isolierender Teil zwischen einander zugewandten Erweiterungsteilen wenigstens eines Paars von benachbarten leitenden Knoten angeordnet ist und sich der isolierende Teil und der Erweiterungsteil im Wesentlichen entlang der gleichen geraden Linie erstrecken.
  17. Verbindungsaufbau nach Anspruch 16, wobei das isolierende Material des isolierenden Teils verschieden von dem isolierenden Material einer dielektrischen Zwischenschicht in dem Verbindungsaufbau ist.
  18. Verbindungsaufbau nach Anspruch 16, wobei der isolierende Teil und der Erweiterungsteil im Wesentlichen in einer Richtung der geraden Linie ausgerichtet sind.
  19. Verbindungsaufbau nach Anspruch 16, wobei ein Querschnitt senkrecht zu der geraden Linie des isolierenden Teils im Wesentlichen die gleiche Form aufweist wie ein Querschnitt senkrecht zu der geraden Linie des Erweiterungsteils.
  20. Verbindungsaufbau nach Anspruch 16, wobei der isolierende Teil an einer im Wesentlichen mittigen Position zwischen Hauptteilen auf beiden Seiten des isolierenden Teils angeordnet ist.
  21. Verbindungsaufbau nach Anspruch 14, wobei wenigstens ein Hauptteil in jeder Verbindungsschicht im Wesentlichen mit Source-/Drainbereichen des entsprechenden Halbleiterbauelements in einer Richtung von jedem Halbleiterbauelement zu dem Substrat ausgerichtet ist.
  22. Verbindungsaufbau nach Anspruch 14, wobei jedes Halbleiterbauelement ein vertikales Halbleiterbauelement ist und sich in einer Draufsicht der Erweiterungsteil über einen Außenumfang eines aktiven Bereichs des entsprechenden Halbleiterbauelements erstreckt.
  23. Verbindungsaufbau nach Anspruch 14, wobei: die Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht an wenigstens einem Teil von Punkten in einem in Reihen und Spalten angeordneten zweidimensionalen Gitter angeordnet sind, und die Hauptteile in jeder Verbindungsschicht an wenigstens einem Teil der Punkte in dem zweidimensionalen Gitter angeordnet sind und sich die Erweiterungsteile in jeder Verbindungsschicht in einer Reihen- oder Spaltenrichtung erstrecken.
  24. Verbindungsaufbau nach Anspruch 23, wobei in einer Draufsicht jede Verbindungsschicht ein durch die Reihen und Spalten definiertes Gittermuster aufweist.
  25. Verbindungsaufbau nach Anspruch 1, wobei die Durchkontaktierungslöcher, die leitenden Knoten und die leitenden Kanäle ein Metallsilicid enthalten.
  26. Verbindungsaufbau nach Anspruch 1, wobei ein Kanalmaterial wenigstens eines Teils der entsprechenden Halbleiterbauelemente ein einkristallines Halbleitermaterial ist.
  27. Schaltung, umfassend: ein Substrat, einen Verbindungsaufbau, der an dem Substrat angeordnet ist, wobei der Verbindungsaufbau wenigstens eine Durchkontaktierungsschicht und wenigstens eine Verbindungsschicht, die alternierend in einer Richtung im Wesentlichen senkrecht zu einer Oberfläche des Substrats angeordnet sind, umfasst, wobei die oberste Schicht der Verbindungsstruktur eine Durchkontaktierungsschicht ist, und eine Vielzahl von Halbleiterbauelementen, die an dem Verbindungsaufbau angeordnet sind, wobei jede Durchkontaktierungsschicht Durchkontaktierungslöcher aufweist, die an Positionen wenigstens eines Teils von Punkten in einem in Reihen und Spalten angeordneten zweidimensionalen Gitter angeordnet sind, wobei jede Verbindungsschicht Hauptteile, die an Positionen wenigstens eines Teils von Punkten in dem zweidimensionalen Gitter angeordnet sind, und Erweiterungsteile, die sich von den Hauptteilen in einer Reihen- oder Spaltenrichtung erstrecken, umfasst und wenigstens ein Teil von einander zugewandten Erweiterungsteilen von benachbarten Hauptteilen in Kontakt sind, und wenigstens ein Teil von Source-/Drainbereichen der Vielzahl von Halbleiterbauelementen in Kontakt mit entsprechenden Durchkontaktierungslöchern in der obersten Durchkontaktierungsschicht sind.
  28. Schaltung nach Anspruch 27, wobei in jeder Verbindungsschicht ein isolierender Teil zwischen einander zugewandten Erweiterungsteilen, die sich von wenigstens einem Teil von benachbarten Hauptteilen erstrecken, angeordnet ist und wobei sich der isolierende Teil und der Erweiterungsteil in der gleichen Richtung erstrecken und im Wesentlichen koplanar sind.
  29. Schaltung nach Anspruch 27, wobei die Hauptteile in jeder Verbindungsschicht dicker als die Erweiterungsteile in jeder Verbindungsschicht sind.
  30. Schaltung nach Anspruch 27, wobei Durchkontaktierungslöcher in jeder Durchkontaktierungsschicht an einer ersten Gruppe von Punkten in dem zweidimensionalen Gitter angeordnet sind und isolierende Teile in jeder Durchkontaktierungsschicht an einer zweiten Gruppe von Punkten, die von der ersten Gruppe von Punkten in dem zweidimensionalen Gitter verschieden sind, angeordnet sind und wobei die isolierenden Teile und die Durchkontaktierungslöcher im Wesentlichen koplanar sind.
  31. Schaltung nach Anspruch 27, wobei: wenigstens ein Teil der Vielzahl von Halbleiterbauelementen vertikale Halbleiterbauelemente mit vertikalen aktiven Bereichen, die sich in einer Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats an Positionen wenigstens eines Teils der Punkte in dem zweidimensionalen Gitter erstrecken, sind, oder wenigstens ein Teil der Vielzahl von Halbleiterbauelementen planare Halbleiterbauelemente oder ein Fin-Feldeffekttransistor mit horizontalen aktiven Bereichen oder Fins, die sich in der Reihen- oder Spaltenrichtung erstrecken, sind.
  32. Schaltung nach Anspruch 27, die weiterhin umfasst: Kontaktstecker, die an dem Verbindungsaufbau an einem Teil von Punkten in dem zweidimensionalen Gitter angeordnet sind.
  33. Schaltung nach Anspruch 32, die weiterhin umfasst: Kontaktteile, die an der Vielzahl von Halbleiterbauelementen an Positionen wenigstens eines Teils der Punkte in dem zweidimensionalen Gitter angeordnet sind, wobei sich die Kontaktteile nach unten erstrecken, um Source-/Drainbereiche oder Kontaktstecker von entsprechenden Halbleiterbauelementen zu kontaktieren.
  34. Schaltung nach Anspruch 32, wobei: wenigstens ein Teil der Vielzahl von Halbleiterbauelementen vertikale Halbleiterbauelemente mit vertikalen aktiven Bereichen, die sich in einer Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats an Positionen wenigstens eines Teils der Punkte in dem zweidimensionalen Gitter erstrecken, sind und die Kontaktstecker und die vertikalen aktiven Bereiche im Wesentlichen koplanar sind, oder wenigstens ein Teil aus der Vielzahl von Halbleiterbauelementen planare Halbleiterbauelemente oder Fin-Feldeffekttransistoren mit horizontalen aktiven Bereichen oder Fins, die sich in der Reihen- oder Spaltenrichtung erstrecken, sind und die Kontaktstecker und Source-/Drainbereiche in den horizontalen aktiven Bereichen oder Fins im Wesentlichen koplanar sind.
  35. Schaltung nach Anspruch 32, wobei wenigstens ein Teil der Kontaktstecker in Kontakt mit den obersten Durchkontaktierungslöchern sind.
  36. Schaltung nach Anspruch 32, wobei: wenigstens ein Teil der Vielzahl von Halbleiterbauelementen vertikale Halbleiterbauelemente mit vertikalen aktiven Bereichen, die sich in einer Richtung im Wesentlichen senkrecht zu der Oberfläche des Substrats an Positionen wenigstens eines Teils der Punkte in dem zweidimensionalen Gitter erstrecken, sind und jedes vertikale Halbleiterbauelement eine Gate-Elektrode, die um einen Kanalbereich in einem vertikalen aktiven Bereich herum ausgebildet ist, umfasst, und wenigstens ein Teil der Kontaktstecker in Kontakt mit Gate-Elektroden der benachbarten vertikalen Halbleiterbauelemente sind.
  37. Schaltung nach Anspruch 36, wobei der wenigstens eine Teil der Kontaktstecker jeweils einen Hauptteil, der an einem entsprechenden Punkt in dem zweidimensionalen Gitter angeordnet ist, und einen Erweiterungsteil, der sich von dem Hauptteil zu dem benachbarten vertikalen Halbleiterbauelement in der Reihen- oder Spaltenrichtung erstreckt, umfassen, und wobei der Erweiterungsteil in Kontakt mit der Gate-Elektrode des benachbarten vertikalen Halbleiterbauelements und im Wesentlichen koplanar mit der Gate-Elektrode ist.
  38. Schaltung nach Anspruch 31, wobei jedes vertikale Halbleiterbauelement eine Gate-Elektrode, die um einen Kanalbereich in einem vertikalen aktiven Bereich herum angeordnet ist, umfasst und jede Gate-Elektrode einen Hauptteil, der an einem entsprechenden Punkt in dem zweidimensionalen Gitter angeordnet ist, und einen Erweiterungsteil, der sich von dem Hauptteil in der Reihen- oder Spaltenrichtung erstreckt, umfasst, wobei einander zugewandte Erweiterungsteile wenigstens eines Teils der benachbarten Gate-Elektroden in Kontakt miteinander sind.
  39. Schaltung nach Anspruch 38, wobei die Gate-Elektroden im Wesentlichen koplanar sind.
  40. Schaltung nach Anspruch 32, wobei das Durchkontaktierungsloch ein Metallsilicid enthält, wobei der Hauptteil und der Erweiterungsteil in der Verbindungsschicht ein Metallsilicid enthalten und wobei der Kontaktstecker ein Metallsilicid enthält.
  41. Schaltung nach Anspruch 31, wobei ein horizontaler aktiver Bereich jedes planaren Halbleiterbauelements oder ein Fin jedes Fin-Feldeffekttransistors einen Kanalbereich, der zwischen benachbarten Punkten in dem zweidimensionalen Gitter angeordnet ist, und Source-/Drainbereiche, die auf beiden Seiten des Kanalbereichs angeordnet sind, umfasst.
  42. Schaltung nach Anspruch 41, wobei jedes planare Halbleiterbauelement oder jeder Fin-Feldeffekttransistor eine Gate-Elektrode umfasst, die sich in einer Richtung, die eine Erstreckungsrichtung eines entsprechenden horizontalen aktiven Bereichs oder Fins kreuzt, erstreckt oder einen entsprechenden Kanalbereich in einer vertikalen Richtung überlappt.
  43. Schaltung nach Anspruch 42, wobei: wenigstens ein Teil der entsprechenden aktiven Bereiche von benachbarten planaren Halbleiterbauelementen oder Fin-Feldeffekttransistoren durch einen isolierenden Teil zwischen den aktiven Bereichen elektrisch isoliert sind, und wobei die Schaltung weiterhin ein dielektrisches Abstandsglied umfasst, das um jede Gate-Elektrode herum und wenigstens eine obere Seitenwand jedes isolierenden Teils herum ausgebildet ist.
  44. Schaltung nach Anspruch 27, die weiterhin umfasst: eine harte Maskenschicht, die über dem aktiven Bereich angeordnet ist, wobei die harte Maskenschicht ein durch die Reihen und Spalten definiertes Gittermuster aufweist.
  45. Schaltung nach Anspruch 27, wobei der aktive Bereich ein einkristallines Halbleitermaterial umfasst.
  46. Schaltung nach Anspruch 27, wobei der Kanalbereich des Halbleiterbauelements ein einkristallines Halbleitermaterial umfasst.
  47. Elektronisches Gerät, das den Verbindungsaufbau gemäß einem der Ansprüche 1 bis 26 oder die Schaltung gemäß einem der Ansprüche 27 bis 46 umfasst.
  48. Elektronisches Gerät nach Anspruch 47, wobei das elektronische Gerät ein Smartphone, ein Computer, ein Tabletcomputer, eine künstliche Intelligenz, ein tragbares Gerät oder ein Ladegerät ist.
DE112019007288.9T 2019-05-05 2019-05-30 Verbindungsaufbau, Schaltung und elektronisches Gerät, das den Verbindungsaufbau oder die Schaltung enthält Pending DE112019007288T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910369630.9A CN110137134B (zh) 2019-05-05 2019-05-05 互连结构、电路及包括该互连结构或电路的电子设备
CN201910369630.9 2019-05-05
PCT/CN2019/089286 WO2020224018A1 (zh) 2019-05-05 2019-05-30 互连结构、电路及包括该互连结构或电路的电子设备

Publications (1)

Publication Number Publication Date
DE112019007288T5 true DE112019007288T5 (de) 2022-01-20

Family

ID=67576255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007288.9T Pending DE112019007288T5 (de) 2019-05-05 2019-05-30 Verbindungsaufbau, Schaltung und elektronisches Gerät, das den Verbindungsaufbau oder die Schaltung enthält

Country Status (5)

Country Link
US (1) US20220246520A1 (de)
CN (1) CN110137134B (de)
DE (1) DE112019007288T5 (de)
TW (1) TWI731390B (de)
WO (1) WO2020224018A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362091B2 (en) * 2019-06-26 2022-06-14 Tokyo Electron Limited Multiple nano layer transistor layers with different transistor architectures for improved circuit layout and performance
CN110993583A (zh) * 2019-12-06 2020-04-10 中国科学院微电子研究所 金属化叠层及其制造方法及包括金属化叠层的电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355950B1 (en) * 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
WO2004025734A1 (en) * 2002-09-10 2004-03-25 The Regents Of The University Of California Interconnection architecture and method of assessing interconnection architecture
US6933224B2 (en) * 2003-03-28 2005-08-23 Micron Technology, Inc. Method of fabricating integrated circuitry
US7091614B2 (en) * 2004-11-05 2006-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design for routing an electrical connection
WO2006130558A2 (en) * 2005-06-01 2006-12-07 The Board Of Trustees Of The University Of Illinois Flexible structures for sensors and electronics
KR100822806B1 (ko) * 2006-10-20 2008-04-18 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
WO2009095998A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
KR101035615B1 (ko) * 2008-11-17 2011-05-19 주식회사 동부하이텍 수평형 디모스 트랜지스터 및 그의 제조 방법
CN102468284B (zh) * 2010-11-10 2014-04-16 中国科学院微电子研究所 堆叠的半导体器件及其制造方法
TWI487038B (zh) * 2011-10-27 2015-06-01 E Ink Holdings Inc 薄膜電晶體基板及其製造方法
US8937389B2 (en) * 2012-08-07 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices comprising GSG interconnect structures
JP2014056989A (ja) * 2012-09-13 2014-03-27 Toshiba Corp 半導体記憶装置
TW201546804A (zh) * 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
CN104347591B (zh) * 2014-09-10 2017-05-31 朱慧珑 柔性集成电路器件及其组件和制造方法
US9698100B2 (en) * 2015-08-19 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
DE102015114405A1 (de) * 2015-08-28 2017-03-02 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit sich durch eine zwischenschicht erstreckenden kontaktstrukturen und herstellungsverfahren
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
US9793211B2 (en) * 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
MY172393A (en) * 2015-12-23 2019-11-22 Intel Corp Through-hole interconnect network and method of making same
EP3217425B1 (de) * 2016-03-07 2021-09-15 IMEC vzw Selbstjustierte interconnects und zugehöriges verfahren
JP6577910B2 (ja) * 2016-06-23 2019-09-18 ルネサスエレクトロニクス株式会社 電子装置
CN109285836B (zh) * 2018-08-28 2023-10-10 中国科学院微电子研究所 半导体存储设备及其制造方法及包括存储设备的电子设备
CN109300874B (zh) * 2018-10-08 2020-06-30 中国科学院微电子研究所 并联结构及其制造方法及包括该并联结构的电子设备

Also Published As

Publication number Publication date
US20220246520A1 (en) 2022-08-04
TW202042364A (zh) 2020-11-16
CN110137134A (zh) 2019-08-16
CN110137134B (zh) 2021-02-09
TWI731390B (zh) 2021-06-21
WO2020224018A1 (zh) 2020-11-12

Similar Documents

Publication Publication Date Title
DE102019205650B4 (de) Struktur für einen Feldeffekttransistor und Verfahren
DE102018205057B4 (de) Gestapelter nanosheet-feldeffekttransistor mit diodenisolation und verfahren zu seiner herstellung
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112010004804B4 (de) Verfahren zum Herstellen von Elementen für eine integrierte Schaltung, insbesondere von FinFETs
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE10339920B4 (de) Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors
DE102006051492B4 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102017117850B4 (de) Flexibles Verschmelzungsschema für epitaxiale Source-/Drain-Bereiche
DE19632110A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112004002641T5 (de) Verfahren zur Herstellung eines verformten FinFET-Kanals
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE102019206113B4 (de) Feldeffekttransistoren mit multiplen Gatelängen und Verfahren zu seiner Herstellung
DE102014113741A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE112018006629T5 (de) Halbleiterbauelement, herstellungsverfahren davon und elektronische vorrichtung mit selbiger
DE102021108583B4 (de) IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE112020000212T5 (de) Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE102021100720A1 (de) Kontakte für halbleitervorrichtungen und verfahren zu deren herstellung
DE112022001434T5 (de) Speichervorrichtung vom nor-typ, verfahren zur herstellung einer speichervorrichtung vom nor-typ und die speichervorrichtung enthaltendes elektronisches gerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication