DE112018001202T5 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112018001202T5
DE112018001202T5 DE112018001202.6T DE112018001202T DE112018001202T5 DE 112018001202 T5 DE112018001202 T5 DE 112018001202T5 DE 112018001202 T DE112018001202 T DE 112018001202T DE 112018001202 T5 DE112018001202 T5 DE 112018001202T5
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor layer
film thickness
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018001202.6T
Other languages
English (en)
Inventor
Yuji Ibusuki
Daisaku Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112018001202T5 publication Critical patent/DE112018001202T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

[Problem] Bereitstellen einer Halbleitervorrichtung, mit der es möglich ist, Zunahmen der Produktionskosten zu minimieren und eine hohe Zuverlässigkeit sicherzustellen, während eine parasitäre Kapazität reduziert wird. [Lösung] Es ist eine Halbleitervorrichtung bereitgestellt, die mit Folgendem ausgestattet ist: einem Substrat mit einem eingebetteten Isolationsfilm und einer Halbleiterschicht, die auf dem eingebetteten Isolationsfilm bereitgestellt ist, wobei ein Halbleiterelement in der Halbleiterschicht gebildet ist; und einer Gate-Elektrode, die auf der Halbleiterschicht bereitgestellt ist. Die Gate-Elektrode weist einen streifenförmigen ersten Elektrodenteil auf, der sich bei Betrachtung des Substrats von oberhalb von dem zentralen Teil der Halbleiterschicht entlang einer ersten Richtung jenseits des Endteils der Halbleiterschicht erstreckt. In einem Querschnitt, der durch Schneiden des ersten Elektrodenteils und des Substrats entlang der ersten Richtung erhalten wird, ist die Filmdicke des Endteils der Halbleiterschicht größer als die Filmdicke des zentralen Teils der Halbleiterschicht.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • STAND DER TECHNIK
  • In einer Kommunikationsvorrichtung, die zur Drahtloskommunikation und dergleichen verwendet wird, ist ein Hochfrequenzantennenschalter zum Schalten von Hochfrequenzkommunikationssignalen bereitgestellt. Ein solcher Hochfrequenzantennenschalter muss eine Vorrichtung mit einer kleinen parasitären Kapazität sein, wobei Charakteristiken der Vorrichtung nicht verschlechtert werden, selbst wenn zu verwendende Signale hochfrequente Wellen aufweisen.
  • Daher wurde herkömmlicherweise ein Verbindungshalbleiter, wie etwa GaAs, mit exzellenten Hochfrequenzcharakteristiken als die Antennenschaltervorrichtung verwendet. Jedoch ist eine solche Verbindungshalbleitervorrichtung teuer und eine Vorrichtung für Peripherieschaltkreise zum Betreiben der Verbindungshalbleitervorrichtung ist auf einem Chip gebildet, der von der Verbindungshalbleitervorrichtung verschieden ist. Daher ist es schwierig, Herstellungskosten zu unterdrücken, die notwendig sind, wenn die Verbindungshalbleitervorrichtung in ein Modul und dergleichen eingebunden wird.
  • Daher wurde in den letzten Jahren zunehmend ein Antennenschalter-Integrierter-Schaltkreis (IC) entwickelt, der einen Silicium-auf-Isolator(SOI)-Schaltkreis verwendet, in dem die Antennenschaltervorrichtung und die Vorrichtung für Peripherieschaltkreise auf einem einzigen Chip gemischt gebildet werden können. Das SOI-Substrat gibt ein Substrat an, das einen eingebetteten Isolationsfilm (BOX-Schicht), der auf einem Stützsubstrat mit hohem Widerstand bereitgestellt ist, und eine Halbleiterschicht (SOI-Schicht), die aus Silicium auf dem eingebetteten Isolationsfilm gebildet ist, beinhaltet. Durch Verwenden eines solchen SOI-Substrats kann eine parasitäre Kapazität, die durch eine in einem pn-Übergang-Gebiet erzeugte Verarmungsschicht verursacht wird, reduziert werden. Daher ist es möglich, die Antennenschaltervorrichtung mit Vorrichtungscharakteristiken äquivalent zu dem Verbindungshalbleiter zu bilden, wobei Hochfrequenzcharakteristiken mit geringerer Wahrscheinlichkeit verschlechtert werden. Zudem können, falls die Antennenschaltervorrichtung durch Verwenden eines SOI-Substrats gebildet wird, Vorrichtungen für Peripherieschaltkreise gemischt auf dem gleichen Substrat gebildet werden. Es wird angemerkt, dass eine Halbleitervorrichtung, die in dem Patentdokument 1 offenbart ist, und dergleichen exemplarisch als ein Beispiel für die Vorrichtung, die auf dem SOI-Substrat gebildet wird, genannt werden können.
  • LITERATURLISTE
  • PATENTDOKUMENT
    • Patentdokument 1: Japanische Patentanmeldung, Offenlegungs-Nr. 2000-216391 .
    • Patentdokument 2: Japanische Patentanmeldung, Offenlegungs-Nr. 57-10266 .
  • KURZDARSTELLUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Jedoch gibt es einen Fall, in dem die SOI-Schicht aufgrund einer thermischen Oxidationsverarbeitung, die in einem Herstellungsprozess einer Halbleitervorrichtung ausgeführt wird, teilweise gedünnt wird. Bei dem teilweise gedünnten Teil der SOI-Schicht tritt eine elektrische Feldkonzentration während eines Betriebs eines Transistors auf und dies bewirkt eine Verschlechterung der Zuverlässigkeit des Transistors. Des Weiteren wurden bisher verschiedene Maßnahmen ergriffen, um die Verschlechterung der Zuverlässigkeit des Transistors zu verhindern. Jedoch gab es einen Fall, in dem diese Maßnahmen die parasitäre Kapazität erhöhen und die Hochfrequenzcharakteristiken des Transistors verringern und die Herstellungskosten stark erhöhen.
  • Daher schlägt die vorliegende Offenbarung eine Halbleitervorrichtung vor, die zum Reduzieren einer parasitären Kapazität, Sicherstellen einer hohen Zuverlässigkeit und Unterdrücken einer Zunahme der Herstellungskosten in der Lage ist.
  • LÖSUNGEN DER PROBLEME
  • Gemäß der vorliegenden Offenbarung ist eine Halbleitervorrichtung bereitgestellt, die Folgendes beinhaltet: ein Substrat einschließlich eines eingebetteten Isolationsfilms und einer Halbleiterschicht, die auf dem eingebetteten Isolationsfilm bereitgestellt ist und auf der ein Halbleiterelement gebildet ist, und eine Gate-Elektrode, die auf der Halbleiterschicht bereitgestellt ist, wobei die Gate-Elektrode einen bandförmigen ersten Elektrodenteil beinhaltet, der sich bei Betrachtung des Substrats von oberhalb von einem zentralen Teil der Halbleiterschicht und jenseits eines Endes der Halbleiterschicht entlang der ersten Richtung erstreckt, und in einem Querschnitt, falls der erste Elektrodenteil und das Substrat entlang der ersten Richtung geschnitten sind, eine Filmdicke des Endes der Halbleiterschicht dicker als eine Filmdicke des zentralen Teils der Halbleiterschicht ist.
  • Des Weiteren beinhaltet gemäß der vorliegenden Ausführungsform ein Verfahren zum Herstellen einer Halbleitervorrichtung Bilden einer Halbleiterschicht mit einer einheitlichen Filmdicke auf einem Substrat mit einem eingebetteten Isolationsfilm, selektives Oxidieren eines zentralen Teils der Halbleiterschicht, und Verdicken einer Filmdicke eines Endes der Halbleiterschicht gegenüber der Filmdicke des zentralen Teils.
  • EFFEKTE DER ERFINDUNG
  • Wie oben beschrieben, ist es gemäß der vorliegenden Offenbarung möglich, eine Halbleitervorrichtung bereitzustellen, die eine parasitäre Kapazität reduzieren, eine hohe Zuverlässigkeit sicherstellen und eine Zunahme der Herstellungskosten unterdrücken kann.
  • Es wird angemerkt, dass die obigen Effekte nicht notwendigerweise beschränkt sind und ein beliebiger Effekt, der in der vorliegenden Beschreibung beschrieben wurde, oder ein anderer Effekt, der aus der vorliegenden Beschreibung gefunden wurde, zusammen mit den oder anstelle der obigen Effekte erhalten werden kann.
  • Figurenliste
    • 1A ist eine Draufsicht einer Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 1B ist ein Querschnittsdiagramm, das entlang einer Linie A-A' der in 1A veranschaulichten Halbleitervorrichtung 10 genommen wurde.
    • 1C ist ein Querschnittsdiagramm, das entlang einer Linie B-B' der in 1A veranschaulichten Halbleitervorrichtung 10 genommen wurde.
    • 1D ist ein Querschnittsdiagramm, das entlang einer Linie C-C' der in 1A veranschaulichten Halbleitervorrichtung 10 genommen wurde.
    • 2 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10a gemäß einer Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 3 ist ein Querschnittsdiagramm (Nr. 1) zum Erklären jedes Prozesses in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 ist ein Querschnittsdiagramm (Nr. 2) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 5 ist ein Querschnittsdiagramm (Nr. 3) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 6 ist ein Querschnittsdiagramm (Nr. 4) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 7 ist ein Querschnittsdiagramm (Nr. 5) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 8 ist ein Querschnittsdiagramm (Nr. 6) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 9 ist ein Querschnittsdiagramm (Nr. 7) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 10 ist ein Querschnittsdiagramm (Nr. 8) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 11 ist ein Querschnittsdiagramm (Nr. 9) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 12 ist ein Querschnittsdiagramm (Nr. 10) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 13 ist ein Querschnittsdiagramm (Nr. 11) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 14 ist ein Querschnittsdiagramm (Nr. 12) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 15 ist ein Querschnittsdiagramm (Nr. 13) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 16 ist ein Querschnittsdiagramm (Nr. 14) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 17 ist ein Querschnittsdiagramm (Nr. 15) zum Erklären jedes Prozesses in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung.
    • 18 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10b gemäß einer ersten Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 19 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10c gemäß einer zweiten Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 20 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10d gemäß einer dritten Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 21 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10e gemäß einer vierten Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 22A ist eine Draufsicht einer Halbleitervorrichtung 20a gemäß einer fünften Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 22B ist ein Querschnittsdiagramm, das entlang einer Linie A-A' der in 22A veranschaulichten Halbleitervorrichtung 20a genommen wurde.
    • 23A ist eine Draufsicht einer Halbleitervorrichtung 20b gemäß einer sechsten Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 23B ist ein Querschnittsdiagramm, das entlang einer Linie C-C' der in 23A veranschaulichten Halbleitervorrichtung 20b genommen wurde.
    • 24A ist eine Draufsicht einer Halbleitervorrichtung 20c gemäß einer siebten Modifikation der Ausführungsform der vorliegenden Offenbarung.
    • 24B ist ein Querschnittsdiagramm, das entlang einer Linie C-C' der in 24A veranschaulichten Halbleitervorrichtung 20c genommen wurde.
    • 25 ist ein Diagramm, das eine Beziehung einer parasitären Kapazität relativ zu einer Filmdicke einer SOI-Schicht in einem SOI-Substrat veranschaulicht.
    • 26A ist ein schematisches Diagramm eines A-A'-Querschnitts einer Halbleitervorrichtung 90 gemäß einem Vergleichsbeispiel.
    • 26B ist ein schematisches Diagramm eines B-B'-Querschnitts der Halbleitervorrichtung 90 gemäß dem Vergleichsbeispiel.
  • AUSFÜHRUNGSWEISE DER ERFINDUNG
  • Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die begleitenden Zeichnungen ausführlich beschrieben. Es wird angemerkt, dass bei der vorliegenden Beschreibung und den Zeichnungen Komponenten mit im Wesentlichen der gleichen funktionalen Konfiguration mit der gleichen Bezugsziffer bezeichnet werden, so dass eine redundante Beschreibung weggelassen wird.
  • Des Weiteren gibt es bei der vorliegenden Beschreibung und den Zeichnungen einen Fall, in dem mehrere Komponenten mit im Wesentlichen der gleichen oder einer ähnlichen funktionalen Konfiguration durch Anhängen unterschiedlicher Ziffern nach der gleichen Referenz voneinander unterschieden werden. Falls es jedoch nicht notwendig ist, die mehreren Komponenten mit im Wesentlichen der gleichen oder ähnlichen funktionalen Konfiguration besonders voneinander zu unterscheiden, wird nur die gleiche Bezugsziffer angewandt. Des Weiteren gibt es einen Fall, in dem jeweils ähnliche Komponenten in unterschiedlichen Ausführungsformen durch Hinzufügen unterschiedlicher Buchstaben nach der gleichen Bezugsziffer voneinander unterschieden werden. Falls es jedoch nicht notwendig ist, die ähnlichen Komponenten besonders voneinander zu unterscheiden, wird nur die gleiche Bezugsziffer angewandt.
  • Des Weiteren fördern die Zeichnungen, auf die in der Beschreibung unten verwiesen wird, eine Beschreibung der Ausführungsform der vorliegenden Offenbarung und ein Verständnis der Beschreibung und es gibt einen Fall, in dem sich die Form, die Abmessung, das Verhältnis und dergleichen, die in den Zeichnungen veranschaulicht sind, zum besseren Verständis von den tatsächlichen unterscheiden. Zudem können die Halbleitervorrichtung und dergleichen, die in den Zeichnungen veranschaulicht sind, unter Berücksichtigung der folgenden Beschreibung und der bekannten Techniken geeignet gestaltet und geändert werden. Des Weiteren entspricht bei der Beschreibung unten die vertikale Richtung in einer Laminierungsstruktur der Halbleitervorrichtung und dergleichen einer relativen Richtung, falls eine Oberfläche des Substrats, wo das Halbleiterelement bereitgestellt ist, die obere Seite ist, und kann von der vertikalen Richtung gemäß einer tatsächlichen Schwerkraftbeschleunigung verschieden sein.
  • Es wird angemerkt, dass die Beschreibung in der folgenden Reihenfolge erfolgen wird.
    • 1. Hintergrund, wann die Ausführungsform gemäß der vorliegenden Offenbarung erschaffen wird
    • 2. Erste Ausführungsform
    • 2.1. Konfiguration der Halbleitervorrichtung 10
    • 2.2. Verfahren zum Herstellen der Halbleitervorrichtung 10
    • 2.3. Modifikation
    • 3. Zusammenfassung
    • 4. Ergänzung
  • <<Hintergrund, wann die Ausführungsform gemäß der vorliegenden Offenbarung erzeugt wird>>
  • Eine Ausführungsform gemäß der vorliegenden Offenbarung, die unten zu beschreiben ist, betrifft einen Antennenschalter-IC, der durch Verwenden eines SOI-Substrats gebildet ist, wobei eine Antennenschaltervorrichtung und eine Vorrichtung für Peripherieschaltkreise gemischt auf demselben Chip montiert sein können. Jedoch ist die Ausführungsform der vorliegenden Offenbarung nicht darauf beschränkt, auf eine solche Halbleitervorrichtung angewandt zu werden, und kann auf eine andere Halbleitervorrichtung angewandt werden, die durch Verwenden des SOI-Substrats gebildet wird. Zuerst wird vor der Beschreibung der Ausführungsform der vorliegenden Offenbarung ein Hintergrund beschrieben, wann die vorliegenden Erfinder die vorliegende Ausführungsform erschaffen haben.
  • Wie oben beschrieben, gibt das SOI-Substrat ein Substrat an, das einen eingebetteten Isolationsfilm, der auf einem Stützsubstrat mit hohem Widerstand bereitgestellt ist, und eine Halbleiterschicht (die unten als SOI-Schicht bezeichnet wird), die aus Silicium auf dem eingebetteten Isolationsfilm gebildet ist, beinhaltet. Da ein solches SOI-Substrat eine parasitäre Kapazität reduzieren kann, ist das SOI-Substrat bevorzugt als ein Substrat, das zum Bilden einer Antennenschaltervorrichtung für Hochfrequenzsignale verwendet wird. Wie aus 25 ersichtlich ist, die eine Beziehung der parasitären Kapazität relativ zu einer Filmdicke der SOI-Schicht in dem SOI-Substrat veranschaulicht, kann zudem die parasitäre Kapazität umso kleiner sein, je dünner das SOI-Substrat ist. Es wird angemerkt, dass in 25 die horizontale Achse die Filmdicke der SOI-Schicht angibt und die Filmdicke zu der rechten Seite in 25 hin zunimmt. Des Weiteren gibt die vertikale Achse die parasitäre Kapazität an und nimmt die parasitäre Kapazität in 25 nach oben hin zu. Auf diese Weise reduziert das Dünnen der SOI-Schicht und das Reduzieren der parasitären Kapazität eine Aus-Kapazität eines Transistors und reduziert außerdem eine Einfügedämpfung, die einer der wichtigen Indices der Hochfrequenzantennenschaltervorrichtung ist.
  • Jedoch gibt es hinsichtlich des SOI-Substrats mit einer dünnen SOI-Schicht, die zum Beispiel eine Filmdicke der SOI-Schicht gleich oder kleiner als 100 nm aufweist, einen Fall, in dem die SOI-Schicht aufgrund einer thermischen Oxidationsverarbeitung, die in einem Herstellungsprozess ausgeführt wird, teilweise gedünnt wird. Nachfolgend wird eine teilweise gedünnte SOI-Schicht (Diffusionsschicht) 300 unter Bezugnahme auf 26A, die ein schematisches Diagramm eines A-A'-Querschnitts einer Halbleitervorrichtung 90 gemäß einem Vergleichsbeispiel ist, und 26B, die ein schematisches Diagramm eines B-B'-Querschnitts der Halbleitervorrichtung 90 gemäß dem Vergleichsbeispiel ist, beschrieben. Es wird angemerkt, dass bei dem unten zu beschreibenden Vergleichsbeispiel ein Transistor 92, der auf der Halbleitervorrichtung 90 bereitgestellt ist, als ein n-Typ-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOS-FET) ähnlich einem Transistor 12 gemäß einer Ausführungsform der vorliegenden Offenbarung angenommen wird und es angenommen wird, dass der Transistor 92 eine H-förmige Gate-Elektrodenstruktur in einer planaren Struktur aufweist. Daher entspricht der in 26A veranschaulichte Querschnitt, falls die Draufsicht der Halbleitervorrichtung 90 gemäß dem Vergleichsbeispiel als die Halbleitervorrichtung mit einer H-förmigen Gate-Elektrode 600 veranschaulicht ist, die auf ihrer Seite liegt, einem Querschnitt, der durch Schneiden des Zentrums der H-förmigen Gate-Elektrode 600, die auf ihrer Seite liegt, entlang einer horizontalen Richtung der Draufsicht erhalten wird. Zudem entspricht der in 26B veranschaulichte Querschnitt des Weiteren einem Querschnitt in einem Fall, in dem die Halbleitervorrichtung entlang der Gate-Elektrode 600, die sich in der horizontalen Richtung in der Draufsicht erstreckt, geschnitten ist.
  • Bei dem Vergleichsbeispiel, wie in 26A und 26B veranschaulicht, sind Enden der SOI-Schicht 300 dünn. Insbesondere sind das Ende der SOI-Schicht 300, das durch einen Kreis D in 26A eingekreist ist, und das Ende der SOI-Schicht 300, das durch einen Kreis E in 26B eingekreist ist, dünner als andere Teile der SOI-Schicht 300 und jedes Ende weist eine zugespitzte Form auf. Dies wird so berücksichtigt, dass eine (nicht veranschaulichte) flache Grabenisolation (STI: Shallow Trench Isolation) zum Separieren der SOI-Schicht 300 relativ zu dem Stützsubstrat 100, auf dem die SOI-Schicht 300 bereitgestellt ist, zur Zeit des Herstellens der Halbleitervorrichtung bereitgestellt wird, und das Ende der SOI-Schicht 300 wird aufgrund des thermischen Oxidationsprozesses gedünnt, der zu dieser Zeit ausgeführt wird. Weil die thermische Oxidationsverarbeitung ausgeführt wird, wenn ein Gate-Isolationsfilm 500 gebildet wird, wird zudem angenommen, dass das Ende der SOI-Schicht 300 aufgrund dieser thermischen Oxidationsverarbeitung gedünnt ist. Bei der thermischen Oxidationsverarbeitung wird ein oberer Schichtteil der SOI-Schicht 300 oxidiert und zusätzlich wird ein unterer Schichtteil der SOI-Schicht 300 oxidiert, da Sauerstoff unter die SOI-Schicht 300 fließt. Daher wird das Ende der SOI-Schicht 300 gedünnt und weist eine zugespitzte Form auf.
  • Auf diese Weise tritt eine elektrische Feldkonzentration während eines Betriebs des Transistors wahrscheinlich an dem Ende auf, wo die SOI-Schicht 300 teilweise gedünnt ist und eine zugespitzte Form aufweist. Insbesondere tritt die elektrische Feldkonzentration wahrscheinlich in einem Gebiet, wo die Gate-Elektrode 600 mit dem Ende der SOI-Schicht 300 überlappt, wie in dem durch den Kreis E eingekreisten Gebiet in 26B angegeben, auf. Infolgedessen tritt ein Durchschlag des Gate-Isolationsfilms 500 wahrscheinlich bei einer Position auf, wo die elektrische Feldkonzentration auftritt, und wird die Zuverlässigkeit des Gate-Isolationsfilms 500, mit anderen Worten die Zuverlässigkeit der Halbleitervorrichtung 90, verschlechtert.
  • Daher wird zum Verhindern der Verschlechterung der Zuverlässigkeit in Betracht gezogen, eine Oxidationsmenge so zu steuern, dass sie in der thermischen Oxidationsverarbeitung, zum Beispiel zu der Zeit, wenn der Gate-Isolationsfilm 500 gebildet wird, gering ist. Jedoch ist es auf diese Weise möglich, zu verhindern, dass der Endteil der SOI-Schicht 300 gedünnt wird. Jedoch ist der Freiheitsgrad der Vorrichtungsgestaltung, wie etwa die Filmdicke des Gate-Isolationsfilms 500, begrenzt.
  • Daher wird, wie in dem Patentdokument 2, in Erwägung gezogen, eine ausreichend dicke Filmdicke des Source-Gebiets/Drain-Gebiets zu bilden, die an den Enden der SOI-Schicht 300 mit dem Gate dazwischen positioniert sind (Erhöhte Source-Drain-Struktur). Jedoch wird die Zuverlässigkeit gemäß diesem Verfahren nicht verschlechtert, da das Ende der SOI-Schicht 300 nicht gedünnt wird. Jedoch nehmen die parasitären Kapazitäten zwischen der Source und dem Gate und zwischen dem Drain und dem Gate zu und werden die Hochfrequenzcharakteristiken verschlechtert. Außerdem wird mit diesem Verfahren ein selektives epitaktisches Wachstum verwendet, wenn der dicke Filmteil der SOI-Schicht 300 gebildet wird. Daher nehmen die Herstellungskosten zu und nimmt außerdem die zur Herstellung notwendige Zeit zu.
  • Des Weiteren werden in dem Patentdokument 1 das Source-Gebiet/die Drain-Gebiete in den dicken Filmteilen gebildet, die an den Enden der SOI-Schicht mit dem Gate dazwischen positioniert sind, und wird die STI zum Separieren der SOI-Schicht verdickt und entsprechend wird der Durchschlag an dem Ende der SOI-Schicht verhindert. Weil ein Drain-Kontakt und ein Source-Kontakt auf den dicken Filmteilen der SOI-Schicht bereitgestellt werden, ist es in dem Patentdokument 1 notwendig, die Kontakte auf den dicken Filmteilen mit hoher Genauigkeit zu strukturieren. Weil das Strukturieren mit hoher Genauigkeit notwendig ist, wird daher eine Herstellungsausbeute verschlechtert. Des Weiteren wird das Strukturieren mit hoher Genauigkeit durch Erhöhen einer Layoutgröße des Transistors unnötig. Da jedoch die Layoutgröße erhöht wird, erhöht dies die Herstellungskosten der Halbleitervorrichtung. Insbesondere werden die Herstellungskosten stark erhöht, weil die Layoutgröße des Transistors mit mehreren Gates tendenziell größer ist.
  • In einer solchen Situation haben die vorliegenden Erfinder intensive Untersuchungen vorgenommen, um eine Halbleitervorrichtung zu erhalten, die die parasitäre Kapazität reduzieren, die hohe Zuverlässigkeit sicherstellen und die Zunahme der Herstellungskosten unterdrücken kann. Dann haben die vorliegenden Erfinder die Ausführungsform der vorliegenden Offenbarung, die unten zu beschreiben ist, erschaffen. Insbesondere ist es gemäß der vorliegenden Offenbarung möglich, eine Halbleitervorrichtung bereitzustellen, die eine parasitäre Kapazität reduzieren, eine hohe Zuverlässigkeit sicherstellen und eine Zunahme der Herstellungskosten unterdrücken kann. Nachfolgend wird die Ausführungsform der vorliegenden Offenbarung, die durch die vorliegenden Erfinder erschaffen wurden, ausführlich beschrieben.
  • <<Erste Ausführungsform>>
  • < Konfiguration der Halbleitervorrichtung 10>
  • (Planare Konfiguration)
  • Zuerst wird eine planare Konfiguration einer Halbleitervorrichtung 10 gemäß einer Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 1A beschrieben. 1A ist eine Draufsicht der Halbleitervorrichtung 10 gemäß der Ausführungsform der vorliegenden Offenbarung. Es wird angemerkt, dass in 1A eine Veranschaulichung eines Isolationsfilms 202, eines Isolationsfilms 400, eines Isolationsfilms 802 und einer STI 204 zum einfacheren Verständnis ausgelassen ist. Des Weiteren wird bei der unten beschriebenen vorliegenden Ausführungsform angenommen, dass ein Transistor 12 ein n-Typ-MOS-FET ist und eine H-förmige Gate-Elektrodenstruktur in der planaren Struktur aufweist. Jedoch ist der Transistor 12 gemäß der vorliegenden Ausführungsform nicht auf ein solches Beispiel beschränkt und kann ein Transistor mit einer anderen Konfiguration sein.
  • Bei der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform, wie in der Draufsicht in 1A veranschaulicht, ist ein eingebetteter Isolationsfilm 200 (siehe 1B bis 1D) auf einem Siliciumstützsubstrat 100 bereitgestellt, das hochohmiges Silicium mit einem spezifischen Widerstand gleich oder größer als 500 Qcm ist, und zusätzlich ist eine Diffusionsschicht (Halbleiterschicht) 300 auf dem eingebetteten Isolationsfilm 200 bereitgestellt.
  • Auf der Diffusionsschicht 300 ist der Transistor 12 bereitgestellt. Insbesondere, wie in 1A veranschaulicht, sind auf der Diffusionsschicht 300 eine Gate-Elektrode 600, eine Source-Elektrode 800a, eine Drain-Elektrode 800b und eine Körperkontaktelektrode 800c bereitgestellt. Die Gate-Elektrode 600, die auf der Diffusionsschicht 300 bereitgestellt ist, ist aus Polysilicium gebildet und weist eine H-artige Form auf, die bei Betrachtung von oberhalb des Stützsubstrats 100 auf ihrer Seite liegt. Insbesondere weist die H-förmige Gate-Elektrode 600 einen rechteckigen Elektrodenteil (zweiten Elektrodenteil) 602 auf, der bei dem Zentrum in 1A positioniert ist und sich entlang einer vertikalen Richtung (zweiten Richtung) in 1A erstreckt. Zudem beinhaltet die Gate-Elektrode 600 zwei bandförmige Verdrahtungsteile (erster Elektrodenteil) 604, die den rechteckigen Elektrodenteil 602 in dem zentralen Teil der oberen und unteren Seite in 1A sandwichartig einschließen und sich in einer horizontalen Richtung (ersten Richtung) in 1 erstrecken. Des Weiteren verbinden die zwei Verdrahtungsteile 604 den Elektrodenteil 602 bei dem Zentrum des Elektrodenteils 602.
  • Zudem erstreckt sich, wie in 1A veranschaulicht, bei der vorliegenden Ausführungsform der Verdrahtungsteil 604 der Gate-Elektrode 600 entlang der horizontalen Richtung in 1A auf der Diffusionsschicht 300 und von dem zentralen Teil der Diffusionsschicht 300 und erstreckt sich ferner entlang der horizontalen Richtung in 1A jenseits des Endes der Diffusionsschicht 300.
  • Des Weiteren sind die Source-Elektrode 800a und die Drain-Elektrode 800b, die aus Metallfilmen gebildet sind, so bereitgestellt, dass sie den Elektrodenteil 602 der Gate-Elektrode 600, die bei dem Zentrum der Diffusionsschicht 300 positioniert ist, von der linken und rechten Seite sandwichartig einschließen. Die Source-Elektrode 800a und die Drain-Elektrode 800b fungieren als Verdrahtungen, die mit einem Source-Gebiet bzw. einem Drain-Gebiet des Transistors 12 verbunden sind.
  • Dann wird die Diffusionsschicht 300 aus einer Siliciumschicht gebildet, in die gewünschte Fremdstoffe implantiert werden. Insbesondere werden n-Typ-Fremdstoffe, wie etwa Phosphor und Arsen, unterhalb der Source-Elektrode 800a und der Drain-Elektrode 800b der Diffusionsschicht 300 und um diese herum diffundiert und werden p-Typ-Fremdstoffe, wie etwa Bor, in andere Gebiete der Diffusionsschicht 300 diffundiert.
  • Des Weiteren wird, wie in dem unteren rechten Teil aus 1A veranschaulicht, die Körperkontaktelektrode 800c in einem unteren rechten Teil der Diffusionsschicht 300 bereitgestellt. Die Körperkontaktelektrode 800c wird als Verdrahtung zum Festlegen und Steuern eines Potentials der Diffusionsschicht 300 verwendet, sodass ein Substrat-Floating-Effekt unterdrückt wird.
  • Des Weiteren wird die STI 204, in der ein Isolationsfilm, wie etwa ein Siliciumoxidfilm, eingebettet ist (siehe 1B bis 1D), so bereitgestellt, dass sie die Diffusionsschicht 300 umgibt und den Transistor 12, der auf der Diffusionsschicht 300 bereitgestellt ist, von anderen Elementen, die auf dem Stützsubstrat 100 bereitgestellt sind, separiert. Zudem ist es möglich, eine Zugspannung in einem Kanal des Transistors 12 zu erzeugen, indem ein Film mit einer Zugspannung in der STI 204 eingebettet wird.
  • (Querschnittskonfiguration)
  • Als Nächstes wird eine Querschnittskonfiguration der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 1B bis 1D beschrieben. 1B ist ein Querschnittsdiagramm, das entlang einer Linie A-A' der in 1A veranschaulichten Halbleitervorrichtung 10 genommen wurde, 1C ist ein Querschnittsdiagramm, das entlang einer Linie B-B' der in 1A veranschaulichten Halbleitervorrichtung 10 genommen wurde, und außerdem ist 1D ein Querschnittsdiagramm, das entlang einer Linie C-C' der in 1A veranschaulichten Halbleitervorrichtung 10 genommen wurde.
  • Wie in 1B veranschaulicht, die einen Querschnitt der Halbleitervorrichtung 10 veranschaulicht, der entlang der Linie A-A' aus 1A geschnitten ist, beinhaltet die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform den eingebetteten Isolationsfilm 200, der aus einem Siliciumoxidfilm gebildet ist, der auf dem Stützsubstrat 100 bereitgestellt ist, das aus Silicium mit hohem Widerstand gebildet ist, wie oben beschrieben ist. Zudem beinhaltet die Halbleitervorrichtung 10 die Diffusionsschicht 300, die als eine Siliciumschicht gebildet ist, die auf dem eingebetteten Isolationsfilm 200 bereitgestellt ist. Mit anderen Worten wird bei der vorliegenden Ausführungsform das SOI-Substrat als ein Substrat verwendet und entspricht die Diffusionsschicht 300 der SOI-Schicht. Bei der vorliegenden Ausführungsform kann die parasitäre Kapazität des Transistors 12 durch Verwenden des SOI-Substrats reduziert werden. Es wird angemerkt, dass das Stützsubstrat 100 durch Schleifen einer hinteren Oberfläche gedünnt wird, nachdem die Halbleitervorrichtung 10 hergestellt wurde, und eine Filmdicke des Stützsubstrats 100 ist nicht speziell beschränkt. Des Weiteren weist der eingebettete Isolationsfilm 200 eine Dicke von etwa 100 nm bis zu 2000 nm auf und weist bevorzugt eine Filmdicke von etwa 400 nm unter Berücksichtigung von Hochfrequenzcharakteristiken des Transistors 12 auf.
  • Wie in 1B veranschaulicht, beinhaltet die Diffusionsschicht 300 einen Dünnfilmteil 300a mit einer Dünnfilmdicke in einem zentralen Teil und Dickfilmteile 300b mit einer Filmdicke dicker als der Dünnfilmteil 300a an den Enden. Der zentrale Teil des Dünnfilmteils 300a, der unterhalb der Gate-Elektrode 600 positioniert ist, entspricht einem Gate-Gebiet 302 des Transistors 12, in den p-Typ-Fremdstoffe diffundiert sind. Des Weiteren entspricht ein Gebiet des Dünnfilmteils 300a, das das Gate-Gebiet 302 sandwichartig von der linken und rechten Seite in 1B einschließt, einem Source-Gebiet und einem Drain-Gebiet 304, in die n-Typ-Fremdstoffe diffundiert sind. Es wird angemerkt, dass eine Fremdstoffkonzentration des Source-Gebiets und des Drain-Gebiets 304 angrenzend an das Gate-Gebiet 302 bevorzugt niedriger als eine Fremdstoffkonzentration des Source-Gebiets und des Drain-Gebiets 304, die von dem Gate-Gebiet 302 entfernt positioniert sind, ist.
  • Des Weiteren ist der Dickfilmteil 300b, der an dem Ende der Diffusionsschicht 300 positioniert ist, dicker als der Dünnfilmteil 300a, der in dem zentralen Teil der Diffusionsschicht 300 positioniert ist, und insbesondere weist der Dickfilmteil 300b eine Filmdicke auf, die zweimal bis zehnmal die Filmdicke des Dünnfilmteils 300a ist. Insbesondere beträgt unter Berücksichtigung des Erreichens von sowohl den Hochfrequenzcharakteristiken als auch der Zuverlässigkeit des Transistors 12 die Filmdicke des Dickfilmteils 300b bevorzugt 140 nm bis 200 nm und beträgt die Filmdicke des Dünnfilmteils 300a bevorzugt 20 nm bis 70 nm.
  • Es wird angemerkt, dass in der oben beschriebenen Draufsicht in 1A der Dünnfilmteil, der bei dem zentralen Teil der Diffusionsschicht 300 positioniert ist, als 300a angegeben ist und der Dickfilmteil, der bei dem Ende der Diffusionsschicht 300 positioniert ist, als 300b angegeben ist.
  • Zudem ist bei der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform der Gate-Isolationsfilm 500 auf dem Gate-Gebiet 302 bereitgestellt, das in dem zentralen Teil der Diffusionsschicht 300 bereitgestellt ist. Der Gate-Isolationsfilm 500 ist aus einem Siliciumoxidfilm gebildet und die Filmdicke des Gate-Isolationsfilms 500 kann beliebig gewählt werden.
  • Des Weiteren sind auf der oberen Oberfläche der Diffusionsschicht 300, die auf beiden Seiten des Gate-Gebiets 302 bereitgestellt ist, zwei Silicidfilme 702, von dem Gate-Gebiet 302 entfernt, bereitgestellt. Zudem sind auf den jeweiligen Silicidfilmen 702 ein Source-Kontakt-Via 700a und die Source-Elektrode 800a und ein Drain-Kontakt-Via 700b und die Drain-Elektrode 800b bereitgestellt. Mit anderen Worten sind die Kontakt-Vias 700a und 700b, die der Source und dem Drain entsprechen, auf dem Dünnfilmteil 300a der Diffusionsschicht 300 bereitgestellt, sodass sie den Elektrodenteil 602 der Gate-Elektrode 600 sandwichartig einschließen. Durch Bereitstellen der Source-/Drain-Kontakt-Vias 700a und 700b auf dem Dünnfilmteil 300a kann die parasitäre Kapazität zwischen der Source und dem Drain reduziert werden. Es wird angemerkt, dass der Silicidfilm 702 ein Verbundfilm aus Silicium und einem anderen Element ist und sowohl die Kontakt-Vias 700a und 700b, die Source-Elektrode 800a als auch die Drain-Elektrode 800b aus einem Metallfilm und dergleichen gebildet sind. Es wird angemerkt, dass bei der vorliegenden Ausführungsform die Filmdicke, die Größe, die Form und dergleichen von sowohl dem Silicidfilm 702, den Kontakt-Vias 700a und 700b als auch den Source-/Drain-Elektroden 800a und 800b nicht speziell beschränkt sind. Des Weiteren wird es bei der vorliegenden Ausführungsform zum Beibehalten einer hohen Herstellungsausbeute der Halbleitervorrichtung 10 bevorzugt, den Transistor 12 unter Berücksichtigung von Herstellungsvariationen und dergleichen auszulegen.
  • Es wird angemerkt, dass bei der obigen Beschreibung zur Reduzierung der parasitären Kapazität zwischen der Source und dem Drain die Source/Drain-Kontakt-Vias 700a und 700b auf dem Dünnfilmteil 300a der Diffusionsschicht 300 bereitgestellt sind. Jedoch ist die vorliegende Ausführungsform nicht auf dies beschränkt und, falls es nicht notwendig ist, die parasitäre Kapazität zu reduzieren, können die Source-/Drain-Kontakt-Vias 700a und 700b auf dem Dickfilmteil 300b der Diffusionsschicht 300 bereitgestellt werden.
  • Des Weiteren ist die STI (Separationsisolationsfilm) 204 um die Diffusionsschicht 300 herum bereitgestellt, so dass der Transistor 12 von anderen Elementen separiert wird. Insbesondere beinhaltet die STI 204 einen Graben, der so bereitgestellt ist, dass er die Diffusionsschicht 300 umgibt, und einen Siliciumoxidfilm, der in dem Graben eingebettet ist. Es wird angemerkt, dass bei der vorliegenden Ausführungsform die Breite, die Tiefe, die Form und dergleichen des Grabens der STI 204 nicht speziell beschränkt sind.
  • Des Weiteren ist der Isolationsfilm 202, der aus einem Siliciumoxidfilm gebildet ist, so bereitgestellt, dass er die Gate-Elektrode 600, die Diffusionsschicht 300 und die STI 204 bedeckt. Zudem ist der Isolationsfilm 400 ferner so bereitgestellt, dass er den Isolationsfilm 202 bedeckt. Außerdem ist der Isolationsfilm 802, der aus einem Siliciumoxidfilm gebildet ist, auf dem Isolationsfilm 400 zwischen den Kontakt-Vias 700 und zwischen der Source-Elektrode 800a und der Drain-Elektrode 800b bereitgestellt. Es wird angemerkt, dass bei der vorliegenden Ausführungsform das Material, die Filmdicke und dergleichen des Isolationsfilms 202 und der Isolationsfilme 400 und 802 nicht speziell beschränkt sind.
  • Als Nächstes wird die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 1C beschrieben, die ein Querschnittsdiagramm ist, das entlang der Gate-Elektrode 600 geschnitten ist, die sich in der horizontalen Richtung in 1A erstreckt, mit anderen Worten ein Querschnittsdiagramm, das entlang der Linie B-B' in 1A geschnitten ist. Wie oben beschrieben, beinhaltet die Halbleitervorrichtung 10 bei dem Querschnittsdiagramm das Stützsubstrat 100, den eingebetteten Isolationsfilm 200, der auf dem Stützsubstrat 100 bereitgestellt ist, und die Diffusionsschicht 300, die auf dem eingebetteten Isolationsfilm bereitgestellt ist.
  • Wie bei dem Querschnitt in 1B beinhaltet die Diffusionsschicht 300 in dem Querschnitt in 1C den Dünnfilmteil 300a mit der Dünnfilmdicke in dem zentralen Teil und den Dickfilmteil 300b mit der Dickfilmdicke an beiden Enden. Insbesondere weist der Dickfilmteil 300b in diesem Querschnitt eine Filmdicke auf, die zweimal bis zehnmal die Filmdicke des Dünnfilmteils 300a ist, und insbesondere beträgt die Filmdicke des Dickfilmteils 300b bevorzugt 140 nm bis 200 nm und beträgt die Filmdicke des Dünnfilmteils 300a bevorzugt 20 nm bis 70 nm.
  • Des Weiteren ist die Gate-Elektrode 600 in dem Querschnitt in 1C auf dem Dünnfilmteil 300a und dem Dickfilmteil 300b der Diffusionsschicht 300 über den Gate-Isolationsfilm 500 bereitgestellt. Wie in 1C veranschaulicht, erstreckt sich die Gate-Elektrode 600 in der horizontalen Richtung in 1C auf der Diffusionsschicht 300 und erstreckt sich ferner in der horizontalen Richtung in 1C jenseits der Enden der Diffusionsschicht 300. Mit anderen Worten ist die Gate-Elektrode 600 so bereitgestellt, dass sie sich nicht nur jenseits des Dünnfilmteils 300a der Diffusionsschicht 300, sondern auch jenseits des Dickfilmteils 300b erstreckt.
  • Im Übrigen tritt bei dem oben beschriebenen Vergleichsbeispiel, weil die Filmdicke der Diffusionsschicht 300 an dem Ende der Diffusionsschicht 300, wo die Gate-Elektrode 600 und die Diffusionsschicht 300 einander überlappen, dünn ist, zu der Zeit, wenn der Transistor 92 betrieben wird, eine elektrische Feldkonzentration wahrscheinlich an dem Ende der Diffusionsschicht 300 mit der dünnen Filmdicke auf. Infolgedessen tritt ein Durchschlag des Gate-Isolationsfilms 500 wahrscheinlich bei einer Position auf, wo die elektrische Feldkonzentration auftritt, und wurde die Zuverlässigkeit des Gate-Isolationsfilms 500, mit anderen Worten die Zuverlässigkeit der Halbleitervorrichtung 90, verschlechtert. Andererseits ist, wie in 1C veranschaulicht, bei der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform die Filmdicke des Endes (Dickfilmteil 300b) der Diffusionsschicht 300, wo die Gate-Elektrode 600 und die Diffusionsschicht 300 einander überlappen, dick. Infolgedessen wird die Filmdicke des Endes der Diffusionsschicht 300 nicht gedünnt, selbst wenn die thermische Oxidationsverarbeitung in dem Herstellungsprozess ausgeführt wird. Weil die Filmdicke des Dickfilmteils 300B, der das Ende der Diffusionsschicht 300 ist, nicht gedünnt wird, tritt daher gemäß der vorliegenden Ausführungsform die elektrische Feldkonzentration mit geringerer Wahrscheinlichkeit an dem Ende der Diffusionsschicht 300 auf, wenn der Transistor 12 betrieben wird, und tritt der Durchschlag des Gate-Isolationsfilms 500 mit geringer Wahrscheinlichkeit auf. Mit anderen Worten kann die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform eine hohe Zuverlässigkeit beibehalten.
  • Als Nächstes wird die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform unter Bezugnahme auf 1D beschrieben, die ein Querschnittsdiagramm ist, das entlang der Linie C-C' geschnitten ist, die sich in der vertikalen Richtung in 1A erstreckt. Der Querschnitt ist ein Querschnitt, der erhalten wird, falls die Halbleitervorrichtung 10 durch die Körperkontaktelektrode 800c geschnitten wird. Wie oben beschrieben, beinhaltet die Halbleitervorrichtung 10 bei dem Querschnittsdiagramm das Stützsubstrat 100, den eingebetteten Isolationsfilm 200, der auf dem Stützsubstrat 100 bereitgestellt ist, und die Diffusionsschicht 300, die auf dem eingebetteten Isolationsfilm bereitgestellt ist.
  • Wie bei dem Querschnitt in 1B beinhaltet die Diffusionsschicht 300 in dem Querschnitt in 1D den Dünnfilmteil 300a mit der Dünnfilmdicke in dem zentralen Teil und den Dickfilmteil 300b mit der Dickfilmdicke an beiden Enden. Insbesondere weist der Dickfilmteil 300b in diesem Querschnitt eine Filmdicke auf, die zweimal bis zehnmal die Filmdicke des Dünnfilmteils 300a ist, und insbesondere beträgt die Filmdicke des Dickfilmteils 300b bevorzugt 140 nm bis 200 nm und beträgt die Filmdicke des Dünnfilmteils 300a bevorzugt 20 nm bis 70 nm.
  • Des Weiteren ist die Gate-Elektrode 600 in dem Querschnitt in 1D auf dem Dünnfilmteil 300a der Diffusionsschicht 300 über den Gate-Isolationsfilm 500 bereitgestellt.
  • Zudem sind, wie auf der linken Seite in 1D veranschaulicht, ein Körperkontakt-Via 700c und die Körperkontaktelektrode 800c auf der oberen Oberfläche des Dickfilmteils 300b über den Silicidfilm 702 bereitgestellt. Es wird angemerkt, dass, wie oben beschrieben, der Silicidfilm 702 ein Verbundfilm aus Silicium und einem anderen Element ist und der Kontakt-Via 700c und die Körperkontaktelektrode 800c aus Metallfilmen und dergleichen gebildet sind. Des Weiteren sind bei der vorliegenden Ausführungsform die Filmdicke, die Größe, die Form und dergleichen des Silicidfilms 702, des Körperkontakt-Vias 700c und der Körperkontaktelektrode 800c nicht speziell beschränkt.
  • Wie oben beschrieben, sind die Source-/Drain-Kontakt-Vias 700a und 700b auf dem Dünnfilmteil 300a der Diffusionsschicht 300 bereitgestellt und auf diese Weise wird die parasitäre Kapazität zwischen der Source und dem Drain reduziert. Andererseits ist der Körperkontakt-Via 700c auf dem Dickfilmteil 300b der Diffusionsschicht 300 bereitgestellt. Da die Auswirkung der parasitären Kapazität zwischen einem Körper (Diffusionsschicht 300) und dem Gate auf die Hochfrequenzcharakteristiken des Transistors 12 gering ist, kann der Körperkontakt-Via 700c auf dem Dickfilmteil 300b der Diffusionsschicht 300 bereitgestellt werden.
  • Wie oben beschrieben, ist die Diffusionsschicht 300 bei der vorliegenden Ausführungsform so gebildet, dass die Filmdicke des Dickfilmteils 300b an dem Ende der Diffusionsschicht 300 dick ist. Infolgedessen wird die Filmdicke des Endes der Diffusionsschicht 300 nicht gedünnt, selbst wenn die thermische Oxidationsverarbeitung in dem Herstellungsprozess ausgeführt wird. Weil die Filmdicke des Dickfilmteils 300b, der das Ende der Diffusionsschicht 300 ist, nicht gedünnt wird, tritt daher gemäß der vorliegenden Ausführungsform die elektrische Feldkonzentration mit geringerer Wahrscheinlichkeit an dem Ende der Diffusionsschicht 300 auf, wenn der Transistor 12 betrieben wird, und tritt der Durchschlag des Gate-Isolationsfilms 500 mit geringerer Wahrscheinlichkeit auf. Mit anderen Worten kann die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform eine hohe Zuverlässigkeit beibehalten.
  • Zudem nimmt ein Oberflächenbereich der Diffusionsschicht 300 durch Bilden des Dickfilmteils 300b in der Diffusionsschicht 300 zu und wird Wärme einfach von der Diffusionsschicht 300 dissipiert. Daher wird eine Temperatur in einem Kanalgebiet des Transistors 12 verringert. Mit anderen Worten kann ein Wärmewiderstand des Transistors 12 durch Bilden des Dickfilmteils 300b in der Diffusionsschicht 300 reduziert werden. Da eine Wärmekapazität der Diffusionsschicht 300 durch Bilden des Dickfilmteils 300b in der Diffusionsschicht 300 zunimmt, verursacht der Transistor 12 des Weiteren mit geringerer Wahrscheinlichkeit einen elektrostatischen Durchschlag, der durch einen augenblicklichen Spannungsstoß verursacht werden kann.
  • Des Weiteren wird, da die Filmdicke des Dickfilmteils 300b der Diffusionsschicht 300 dick ist, der Widerstand verringert und arbeitet der Dickfilmteil 300b als eine Induktivitätskomponente relativ zu hohen Frequenzen. Zudem bilden die Induktivitätskomponente und die potentialfreie Kapazität einen Resonanzschaltkreis, weil die Induktivitätskomponente eine potentialfreie Kapazität aufweist, die durch den eingebetteten Isolationsfilm 200 verursacht wird, der unterhalb der Diffusionsschicht 300 positioniert ist. Der Resonanzschaltkreis kann als ein Hochfrequenzfilter mit einer gewünschten Frequenz fungieren.
  • Zudem wird durch Bilden des Dickfilmteils 300b in der Diffusionsschicht 300 eine Wölbung der Diffusionsschicht 300 reduziert und kann eine Druckspannung, die auf das Kanalgebiet des Transistors 12 ausgeübt wird, abgeschwächt werden. Infolgedessen kann eine Verschlechterung der Elektronenbeweglichkeit in dem Kanalgebiet verhindert werden und kann eine Verschlechterung der Einfügedämpfung des Antennenschalters verhindert werden.
  • Wie oben beschrieben, kann die Halbleitervorrichtung 10, weil die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform die parasitäre Kapazität reduzieren und eine hohe Zuverlässigkeit sicherstellen kann, zum Beispiel auf einen Hochfrequenzantennenschalter-IC (Hochfrequenzantennenvorrichtung) oder einen IC, der eine Hochfrequenzantennenschaltervorrichtung montiert, angewandt werden.
  • Es wird angemerkt, dass es bei der vorliegenden Ausführungsform ausreicht, dass der Dickfilmteil 300b mit der Dickfilmdicke wenigstens an dem Ende der Diffusionsschicht 300 bereitgestellt wird, der mit der Gate-Elektrode 600 in dem in 1C veranschaulichten B-B'-Querschnitt überlappt. Insbesondere ist bei dem oben beschriebenen Endteil ein Gebiet, wo die Gate-Elektrode 600 und die Diffusionsschicht 300 einander überlappen, breit und tritt ein Durchschlag des Gate-Isolationsfilms 500 aufgrund der elektrischen Feldkonzentration einfach auf, falls die Filmdicke des Endteils gedünnt wird. Daher wird es bevorzugt, den Dickfilmteil 300b wenigstens an dem Ende bereitzustellen.
  • Des Weiteren kann die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform einen anderen Transistor 12a auf demselben Stützsubstrat 100 beinhalten, wobei wenigstens eine Filmdicke des Gate-Gebiets 302 von diesem verschieden von jener des Transistors 12 ist. Eine Halbleitervorrichtung 10a mit dem anderen Transistor 12a wird unter Bezugnahme auf 2 beschrieben. 2 ist ein Querschnittsdiagramm der Halbleitervorrichtung 10a gemäß einer Modifikation der vorliegenden Ausführungsform und ist insbesondere ein Querschnittsdiagramm eines Querschnitts, der 1B entspricht.
  • Wie in 2 veranschaulicht, beinhaltet die Halbleitervorrichtung 10a gemäß der Modifikation den anderen Transistor 12a, dessen Filmdicke des Gate-Gebiets 302 (312) verschieden von jener des Transistors 12 ist. Der Transistor 12a weist im Wesentlichen die Struktur auf, die dem Transistor 12 ähnlich ist. Jedoch ist die Filmdicke des Gate-Gebiets 312 des Transistors 12a dicker als das Gate-Gebiet 302 des Transistors 12. Um den Substrat-Floating-Effekt zu unterdrücken, ist insbesondere die Filmdicke des Gate-Gebiets 312 des Transistors 12a bevorzugt dicker und beträgt insbesondere bevorzugt 140 nm bis 200 nm. Zudem ist eine Diffusionsschicht 310, auf der der Transistor 12a gebildet ist, verschieden von der Diffusionsschicht 300 des Transistors 12 und kann eine Form aufweisen, die den Dünnfilmteil 300a und den Dickfilmteil 300b nicht aufweist und eine gleichmäßige Filmdicke aufweist. In diesem Fall wird, da die Diffusionsschicht 310 dicker als der Dünnfilmteil 300a der Diffusionsschicht 300 ist, die Diffusionsschicht 300 nicht aufgrund der thermischen Oxidationsverarbeitung und dergleichen gedünnt. Da der Transistor 12a die oben beschriebene elektrische Feldkonzentration vermeiden kann, weist daher der Transistor 12a eine hohe Zuverlässigkeit auf. Es wird angemerkt, dass der Transistor 12a zum Beispiel als eine Vorrichtung für Peripherieschaltkreise verwendet werden kann, für die es nicht notwendig ist, die Hochfrequenzcharakteristiken zu berücksichtigen. Mit anderen Worten kann bei der vorliegenden Ausführungsform die Zunahme der Herstellungskosten unterdrückt werden, da Vorrichtungen für Peripherieschaltkreise gemischt auf demselben Stützsubstrat 100 gebildet werden können.
  • <Verfahren zum Herstellen der Halbleitervorrichtung 10>
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 10 gemäß der Ausführungsform der vorliegenden Offenbarung, die in 1A bis 1D veranschaulicht ist, unter Bezugnahme auf 3 bis 17 beschrieben. 3 bis 17 sind Querschnittsdiagramme zum Erklären von Prozessen in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung und entsprechen speziell dem in 1B veranschaulichten Querschnittsdiagramm.
  • Zuerst wird bei dem Herstellungsverfahren gemäß der vorliegenden Ausführungsform, wie in 3 veranschaulicht, der eingebettete Isolationsfilm 200, dessen Filmdicke bevorzugt 100 nm bis 2000 nm, bevorzugt 400 nm, beträgt, und der aus einem Siliciumoxidfilm gebildet ist, auf dem Stützsubstrat 100 gebildet. Zudem wird eine Siliciumschicht 320, deren Filmdicke 30 nm bis 400 nm, bevorzugt 175 nm, beträgt, auf dem eingebetteten Isolationsfilm 200 gebildet. Auf diese Weise kann ein SOI-Substrat erhalten werden, das das Stützsubstrat 100, den eingebetteten Isolationsfilm 200 und die Siliciumschicht 320 beinhaltet. Es wird angemerkt, dass ein Verfahren zum Bilden des eingebetteten Isolationsfilms 200 und der Siliciumschicht 320 nicht speziell beschränkt ist und verschiedene bekannte Filmbildungsverfahren verwendet werden können.
  • Als Nächstes wird, wie in 4 veranschaulicht, ein Siliciumoxidfilm 900, dessen Filmdicke 10 nm bis 100 nm, bevorzugt 10 nm, beträgt, durch Ausführen einer Oxidationsverarbeitung an der oberen Oberfläche der Siliciumschicht 320 gebildet. Es wird angemerkt, dass ein Verfahren der Oxidationsverarbeitung nicht speziell beschränkt ist und verschiedene bekannte Oxidationsverarbeitungsverfahren verwendet werden können. Zudem wird ein Siliciumnitridfilm 902, dessen Filmdicke 10 nm bis 300 nm, bevorzugt 100 nm, beträgt, auf dem Siliciumoxidfilm 900 durch chemische Gasphasenabscheidung (CVD: Chemical Vapor Deposition) gebildet.
  • Dann wird, wie in 5 veranschaulicht, die gesamte Oberfläche des Siliciumnitridfilms 902 mit einem Fotolack beschichtet und durch Verwenden von Fotolithografie belichtet, so dass eine Fotolackstrukturierung 904 gebildet wird. Die Fotolackstrukturierung 904 weist eine Strukturierung mit einer Öffnung bei einer Position, wo die Filmdicke der Siliciumschicht 320 dünn ist, auf. Die Strukturierung ist bevorzugt eine Schichtstrukturierung unter Beachtung, dass eine Länge eines Gebiets zwischen dem Dünnfilmteil (der dem oben beschriebenen Dünnfilmteil 300a entspricht) und dem Dickfilmteil (der dem oben beschriebenen Dickfilmteil 300b entspricht) der Siliciumschicht 320, wo sich die Filmdicke allmählich ändert, mit anderen Worten ein Abstand zwischen dem Dünnfilmteil und dem Dickfilmteil, etwa 400 nm beträgt.
  • Danach wird eine Trockenätzverarbeitung an dem Siliciumnitridfilm 902 und dem Siliciumoxidfilm 900 durch Verwenden der Fotolackstrukturierung 904 als eine Maske ausgeführt. Auf diese Weise, wie in 6 veranschaulicht, wird die Fotolackstrukturierung 904 entfernt, nachdem eine Öffnung 906, in der ein Teil der oberen Oberfläche der Siliciumschicht 320 freigelegt ist, erhalten wurde. Es wird angemerkt, dass, wenn die Trockenätzverarbeitung an dem Siliciumoxidfilm 900 ausgeführt wird, ein Teil der oberen Oberfläche der Siliciumschicht 320, der von der Öffnung 906 freigelegt ist, geätzt werden kann.
  • Als Nächstes wird, wie in 7 veranschaulicht, eine selektive Oxidationsverarbeitung (LOCOS-Oxidationsverarbeitung (LOCOS: lokale Oxidation von Silicium)) auf einem Teil der Siliciumschicht 320 ausgeführt, der von der Öffnung 906 freigelegt ist. Zu dieser Zeit wird eine Oxidationsmenge, die eine Menge einer Oxidation der Siliciumschicht 320 ist, die durch die Oxidationsverarbeitung erfolgt, so gesteuert, dass die Filmdicke der Siliciumschicht 320, die in der Öffnung 906 positioniert ist, auf eine gewünschte Filmdicke eingestellt wird. Insbesondere ist es, falls eine Filmdicke eines zentralen Teils 320a der Siliciumschicht 320 (mit anderen Worten eine Filmdicke des Dünnfilmteils 300a der Diffusionsschicht 300) 60 nm beträgt, in dem Prozess in 7 bevorzugt, die Filmdicke der Siliciumschicht 320, die in der Öffnung 906 positioniert ist, so zu steuern, dass sie etwa 80 nm beträgt. Auf diese Weise wird die Siliciumschicht 320 teilweise gedünnt.
  • Mit anderen Worten ist bei der vorliegenden Ausführungsform eine Filmdicke eines Endes 320b der Siliciumschicht 320, durch Bilden der Siliciumschicht 320 mit einer gleichmäßigen Filmdicke und selektives Oxidieren des zentralen Teils 320a der Siliciumschicht 320, dicker als die Filmdicke des zentralen Teils 320a. Übrigens wurde, wie oben beschrieben, in dem Patentdokument 2 die Siliciumschicht mit der obigen Struktur durch Verwenden des selektiven epitaktischen Wachstums gebildet. Jedoch wurden in diesem Fall die Herstellungskosten und die Herstellungszeit erhöht. Bei der vorliegenden Ausführungsform wird jedoch die Siliciumschicht 320 mit der obigen Struktur durch Ausführen der selektiven Oxidationsverarbeitung gebildet. Da die Oxidationsverarbeitung kostengünstiger und in einer kürzeren Zeit als das selektive epitaktische Wachstum ausgeführt werden kann, können gemäß der vorliegenden Ausführungsform die Zunahmen der Herstellungskosten und der Herstellungszeit bei der Herstellung der Halbleitervorrichtung 10 unterdrückt werden.
  • Anschließend kann, wenn der Siliciumnitridfilm 902 durch Verwenden von Phosphorsäure entfernt wird und zusätzlich der Siliciumoxidfilm 900 durch Verwenden von Flusssäure und dergleichen entfernt wird, die Siliciumschicht 320, wie in 8 veranschaulicht, mit anderen Worten die Siliciumschicht 320, deren zentraler Teil 320a gedünnt ist, erhalten werden.
  • Zudem wird, wie in 9 veranschaulicht, ein Siliciumoxidfilm 910, dessen Filmdicke 10 nm bis 100 nm, bevorzugt 10 nm, beträgt, durch Ausführen der Oxidationsverarbeitung an der oberen Oberfläche der Siliciumschicht 320, auf der Siliciumschicht 320 gebildet. Zudem wird ein Siliciumnitridfilm 912, dessen Filmdicke 10 nm bis 400 nm, bevorzugt 210 nm, beträgt, auf dem Siliciumoxidfilm 910 durch CVD gebildet. Als Nächstes wird die gesamte Oberfläche des Siliciumnitridfilms 912 mit einem Fotolack beschichtet und durch Verwenden von Fotolithografie belichtet, so dass eine Fotolackstrukturierung 914 gebildet wird. Die Fotolackstrukturierung 914 weist eine Strukturierung mit einer Öffnung bei der Position auf, wo die STI 204 zum Separieren des Transistors 12 von dem anderen Element gebildet ist.
  • Danach wird eine Trockenätzverarbeitung an dem Siliciumnitridfilm 912 und dem Siliciumoxidfilm 910 durch Verwenden der Fotolackstrukturierung 914 als eine Maske ausgeführt. Zudem wird die Fotolackstrukturierung 914 entfernt, nachdem die obere Oberfläche der Siliciumschicht 320 bei der Position, die nicht mit der Fotolackstrukturierung 914 bedeckt ist, freigelegt wurde. Es wird angemerkt, dass bei der vorliegenden Ausführungsform ein Verfahren zum Entfernen der Fotolackstrukturierung 914 nicht speziell beschränkt ist und verschiedene bekannte Entfernungsverfahren, wie etwa Veraschen, verwendet werden können. Dann wird die Siliciumschicht 320 durch Verwenden des Siliciumnitridfilms 912 als eine Maske durch eine Trockenätzverarbeitung mit anderen Bedingungen als jene der obigen Trockenätzverarbeitung geätzt, wobei die in 10 veranschaulichte Struktur erhalten werden kann.
  • Anschließend wird, wie in 11 veranschaulicht, ein Siliciumoxidfilm 920 auf der gesamten Oberfläche des Stützsubstrats 100 gebildet, sodass der Siliciumoxidfilm 920 in Gräben eingebettet wird, die auf beiden Seiten der Siliciumschicht 320 durch Verwenden eines hochdichten Plasmas (HDP: High Density Plasma) und dergleichen bereitgestellt werden. Zu dieser Zeit kann der Siliciumoxidfilm 920 so gebildet werden, dass er die obere Oberfläche des Siliciumnitridfilms 912 bedeckt, wobei die Filmdicke des Siliciumoxidfilms 920 so gebildet wird, dass sie 50 nm bis 1000 nm, bevorzugt 400 nm, beträgt.
  • Als Nächstes wird die gesamte Oberfläche des Siliciumoxidfilms 920 mit einem Fotolack beschichtet und durch Verwenden von Fotolithografie belichtet, so dass eine Fotolackstrukturierung 924 gebildet wird. Die Fotolackstrukturierung 924 weist eine Strukturierung mit einer Öffnung 916 bei einer Position auf, die dem zu entfernenden Siliciumoxidfilm 910 und dem zu entfernenden Siliciumnitridfilm 912 entspricht, die bei dem zentralen Teil 320a der Siliciumschicht 320 positioniert sind. Zu dieser Zeit wird es bevorzugt, dass sich die Öffnung 916 oberhalb des zentralen Teils 320a der Siliciumschicht 320 erstreckt und ferner zu dem Dickfilmteil mit einer Dickfilmdicke der Siliciumschicht 320 an dem Ende 320b der Siliciumschicht 320 erstreckt.
  • Dann wird der Siliciumoxidfilm 920 durch Ausführen der Trockenätzverarbeitung an dem Siliciumoxidfilm 920 durch Verwenden der Fotolackstrukturierung 924 als eine Maske entfernt. Auf diese Weise kann die in 12 veranschaulichte Struktur erhalten werden. Es wird angemerkt, dass es gemäß den Bedingungen eines später auszuführenden chemisch-mechanischen Polierens (CMP) eine Möglichkeit gibt, dass der Siliciumoxidfilm 920 oberhalb des zentralen Teils 320a und einem Gebiet zwischen dem zentralen Teil 320a und dem Ende 320b zurückbleibt, wo sich die Filmdicke der Siliciumschicht 320 allmählich ändert. Um den Rest des Siliciumoxidfilms 920 zu vermeiden, wird daher die Trockenätzverarbeitung bevorzugt unter einer Überätzbedingung ausgeführt, in der der Siliciumnitridfilm 912 geätzt wird.
  • Als Nächstes wird, wie in 13 veranschaulicht, die Fotolackstrukturierung 924 entfernt.
  • Zudem wird eine Planarisierungsverarbeitung an der oberen Oberfläche des Stützsubstrats 100 durch Verwenden des CMP ausgeführt und kann die in 14 veranschaulichte Struktur erhalten werden. Es wird angemerkt, dass der planarisierte Siliciumoxidfilm 920 die STI 204 zur Elementseparation bildet.
  • Anschließend kann, wenn der Siliciumnitridfilm 912 durch Verwenden von Phosphorsäure entfernt wird und zusätzlich der Siliciumoxidfilm 910 durch Verwenden von Flusssäure und dergleichen entfernt wird, die in 15 veranschaulichte Struktur erhalten werden. In 15 ist die Siliciumschicht 320 durch den Siliciumoxidfilm 920 der STI 204 umgeben und zusätzlich ist die Filmdicke des zentralen Teils 320a dünner als das Ende 320b. Daher kann, falls notwendig, zum Beispiel ein Fremdstoff durch Ionenimplantation in die Siliciumschicht 320 implantiert werden. Zu dieser Zeit kann der Fremdstoff durch Bedecken der oberen Oberfläche der Siliciumschicht 320 mit einem strukturierten Fotolack in einen gewünschten Teil der Siliciumschicht 320 implantiert werden.
  • Zudem ist der Gate-Isolationsfilm 500 aus einem Siliciumoxidfilm gebildet, der auf der Siliciumschicht 320 und der STI 204 gebildet ist. Des Weiteren wird, wie in 16 veranschaulicht, die Gate-Elektrode 600 durch Bilden eines Polysiliciumfilms auf der gesamten Oberfläche des Gate-Isolationsfilms 500 und weiteres Strukturieren des Polysiliciumfilms in eine beliebige Struktur durch Verwenden von Ätzen und dergleichen gebildet.
  • Anschließend wird die Diffusionsschicht 300 durch Implantieren des Fremdstoffes in die Siliciumschicht 320 durch die Ionenimplantation durch Verwenden der Gate-Elektrode 600 als eine Maske gebildet. Zudem wird ein gewünschter Fremdstoff um das Gate-Gebiet 302 der Diffusionsschicht 300 herum implantiert, so dass eine Fremdstoffkonzentration niedriger als jene in einem Fall der Ionenimplantation ist und ein LDD-Gebiet (LDD: Lightly Doped Drain - schwach dotierter Drain) 340 wird in der Diffusionsschicht 300 gebildet. Auf diese Weise kann die in 17 veranschaulichte Struktur erhalten werden. Es wird angemerkt, dass die obige Ionenimplantation ausgeführt werden kann, nachdem das LDD-Gebiet 340 gebildet wurde.
  • Zudem wird das Strukturieren an dem Gate-Isolationsfilm 500 durch Durchführen einer Ätzung durch Verwenden der Gate-Elektrode 600 als eine Maske durchgeführt. Danach können Silicidfilme 702 auf der freigelegten oberen Oberfläche 300a der Diffusionsschicht 300 und bei Positionen, die von der Gate-Elektrode 600 separiert sind, auf beiden Seiten der Gate-Elektrode 600 gebildet werden. Es wird angemerkt, dass bei der vorliegenden Ausführungsform ein Verfahren zum Bilden des Silicidfilms 702 nicht speziell beschränkt ist und verschiedene bekannte Bildungsverfahren verwendet werden können.
  • Anschließend werden der Isolationsfilm 202, der Isolationsfilm 400 und der Isolationsfilm 802 sequenziell auf der Diffusionsschicht 300, der STI 204 und der Gate-Elektrode 600 gebildet. Dann wird ein Kontakt-Via 700 gebildet, der durch den Isolationsfilm 400 und den Isolationsfilm 202 von dem Isolationsfilm 802 hindurchgeht und den Silicidfilm 702 erreicht. Zu dieser Zeit können bei der vorliegenden Ausführungsform ein Source-Kontakt-Via 700 und ein Drain-Kontakt-Via 700 so bereitgestellt werden, dass sie durch einen vorbestimmten Abstand auf dem breiten Dünnfilmteil 300a separiert sind. Da es möglich ist, das Durchführen des Strukturierens an dem Source-Kontakt-Via 700 und dem Drain-Kontakt-Via 700 mit hoher Genauigkeit zu vermeiden, kann daher eine Verschlechterung der Herstellungsausbeute vermieden werden. Da die Source-/Drain-Kontakt-Vias 700 als durch einen vorbestimmten Abstand voneinander separiert bereitgestellt werden können, ist es des Weiteren möglich, die Zunahme der Layoutgröße des Transistors mit den mehreren Gates und die Zunahme der Herstellungskosten zu unterdrücken.
  • Zudem sind die Source-Elektrode 800a und die Drain-Elektrode 800b jeweils auf den Kontakt-Vias 700 gebildet. Zu dieser Zeit sind Verfahren zum Bilden des Isolationsfilms 202, des Isolationsfilms 400, des Isolationsfilms 802, der Kontakt-Vias 700 und der Source-/Drain-Elektroden 800a und 800b nicht speziell beschränkt, und ein Bildungsverfahren, das allgemein in dem Verfahren zum Herstellen der Leistungshalbleitervorrichtung verwendet wurde, kann verwendet werden. Zudem kann ein zusätzlicher Metallfilm auf der Source-Elektrode 800a und der Drain-Elektrode 800b gebildet werden. Auf diese Weise kann die Halbleitervorrichtung 10 gemäß der in 1A bis 1D veranschaulichten Ausführungsform der vorliegenden Offenbarung erhalten werden.
  • Wie oben beschrieben, kann die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform durch Kombinieren verschiedener bekannter Verfahren hergestellt werden, die allgemein in dem Verfahren zum Herstellen der Halbleitervorrichtung verwendet wurden. Außerdem können diese Verfahren kostengünstig in einer kurzen Zeit gemäß einem Verfahren zum Herstellen der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform ausgeführt werden, wobei die Zunahme der Herstellungskosten unterdrückt werden kann.
  • < Modifikation>
  • Es wird angemerkt, dass die Halbleitervorrichtung 10 gemäß der Ausführungsform der vorliegenden Offenbarung modifiziert werden kann. Nachfolgend werden eine erste bis siebte Modifikation der vorliegenden Ausführungsform unter Bezugnahme auf 18 bis 24B beschrieben. Es wird angemerkt, dass der Transistor 12 gemäß der ersten bis vierten Ausführungsform die H-förmige Gate-Elektrode 600 wie bei der obigen Ausführungsform aufweist.
  • (Erste Modifikation)
  • Zuerst wird die erste Modifikation unter Bezugnahme auf 18 beschrieben. 18 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10b gemäß der ersten Modifikation der vorliegenden Ausführungsform und ist ein Querschnittsdiagramm, das dem in 1B veranschaulichten Querschnitt entspricht. Wie in 18 veranschaulicht, beinhaltet die Halbleitervorrichtung 10b gemäß der ersten Modifikation ferner eine Siliciumschicht (andere Halbleiterschicht) 720, die aus Polysilicium auf dem Stützsubstrat 100 gebildet ist. Dann ist der eingebettete Isolationsfilm 200 bei der ersten Modifikation auf der Siliciumschicht 720 bereitgestellt und die Diffusionsschicht 300 ist ferner auf dem eingebetteten Isolationsfilm bereitgestellt. Zudem beinhaltet die Diffusionsschicht 300, wie bei der obigen Ausführungsform, den Dünnfilmteil 300a, der in dem zentralen Teil positioniert ist, und den Dickfilmteil 300b, der an dem Ende positioniert ist. Mit anderen Worten kann bei der vorliegenden Modifikation, selbst wenn ein SOI-Substrat von einem fallenreichen Typ mit der Siliciumschicht 720 als fallenreiche Schicht auf dem Stützsubstrat 100 verwendet wird, die Diffusionsschicht 300 mit dem Dünnfilmteil 300a und dem Dickfilmteil 300b angewandt werden.
  • Übrigens wird erwähnt, dass ein spezifischer Widerstand des Stützsubstrats 100, das zum Bilden einer Vorrichtung für eine Hochfrequenz verwendet wird, wünschenswerterweise hoch ist, so dass eine Verzerrung und ein Wrap-Around der Hochfrequenz reduziert werden. Jedoch wird in dem SOI-Substrat, wie oben beschrieben, der eingebettete Isolationsfilm 200, der aus einem Siliciumoxidfilm gebildet ist, auf dem Stützsubstrat 100 bereitgestellt. Dann wird eine Inversionsschicht aufgrund einer Ladung von dem eingebetteten Isolationsfilm 200 und dergleichen einfach bei einer Grenzfläche zwischen dem eingebetteten Isolationsfilm 200 und dem Stützsubstrat 100 gebildet und es gibt einen Fall, in dem der spezifische Widerstand des Stützsubstrats 100 (insbesondere ein Gebiet nahe einer Oberfläche des Stützsubstrats 100) verringert ist. Daher wird das Substrat, auf dem die Siliciumschicht 720 zum Einfangen der Ladung bereitgestellt ist, um die Bildung einer solchen Inversionsschicht zu vermeiden, als ein SOI-Substrat eines fallenreichen Typs bezeichnet. Durch Verwenden eines solchen SOI-Substrats eines fallenreichen Typs können die Hochfrequenzcharakteristiken weiter verbessert werden.
  • (Zweite Modifikation)
  • Als Nächstes wird die zweite Modifikation unter Bezugnahme auf 19 beschrieben. 19 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10c gemäß der zweiten Modifikation der vorliegenden Ausführungsform und ist ein Querschnittsdiagramm, das dem in 1B veranschaulichten Querschnitt entspricht. Wie in 19 veranschaulicht, beinhaltet die Halbleitervorrichtung 10c gemäß der zweiten Modifikation ferner einen eingebetteten Isolationsfilm 210, der aus einem Siliciumoxidfilm gebildet ist, und die Siliciumschicht 720, die aus Polysilicium gebildet ist, auf dem Stützsubstrat 100. Dann ist, wie in der ersten Modifikation, der eingebettete Isolationsfilm 200 bei der ersten Modifikation auf der Siliciumschicht 720 bereitgestellt und ist zusätzlich die Diffusionsschicht 300 auf dem eingebetteten Isolationsfilm 200 bereitgestellt. Bei der vorliegenden Modifikation ist der eingebettete Isolationsfilm 210 so bereitgestellt, dass die Siliciumschicht 720 bei der ersten Modifikation von dem Stützsubstrat 100 separiert wird. Dann beinhaltet die Diffusionsschicht 300, wie bei der Ausführungsform, den Dünnfilmteil 300a, der in dem zentralen Teil positioniert ist, und den Dickfilmteil 300b, der an dem Ende positioniert ist. Mit anderen Worten können bei der vorliegenden Modifikation, selbst wenn ein zweistufiges BOX-Schicht-Typ-SOI-Substrat mit den zwei eingebetteten Isolationsfilmen 200 und 210 als BOX-Schichten auf dem Stützsubstrat 100 verwendet wird, die Diffusionsschicht 300 mit dem Dünnfilmteil 300a und dem Dickfilmteil 300b angewandt werden.
  • Es wird angemerkt, dass, da das zweistufige BOX-Schicht-Typ-SOI-Substrat, wie in 19 veranschaulicht, den eingebetteten Isolationsfilm 210 zwischen dem Stützsubstrat 100 und der Siliciumschicht 720 beinhaltet, die Siliciumschicht 720 mit geringerer Wahrscheinlichkeit rekristallisiert wird als das in 18 veranschaulichte SOI-Substrat eines fallenreichen Typs, selbst wenn eine Erwärmungsverarbeitung bei einer hohen Temperatur ausgeführt wird. Falls zum Beispiel die Siliciumschicht 720 durch Rekristallisation monokristallin kristallisiert wird, gibt es einen Fall, in dem ein Fremdstoff von der Siliciumschicht 720 das Stützsubstrat 100 erreicht und der spezifische Widerstand des Stützsubstrats 100 verringert wird. Jedoch wird die Siliciumschicht 720 in einem Fall des zweistufigen BOX-Schicht-Typ-SOI-Substrats kaum rekristallisiert. Daher ist es möglich, die Abnahme des speziellen Widerstandes des Stützsubstrats 100 aufgrund eines oben beschriebenen Mechanismus zu vermeiden. Infolgedessen kann der hohe spezifische Widerstand des Stützsubstrats 100, falls ein Transistor auf dem zweistufigen BOX-Schicht-Typ-SOI-Substrat bereitgestellt ist, beibehalten werden, selbst wenn eine Hochtemperaturerwärmungsverarbeitung ausgeführt wird. Daher ist es möglich, exzellente Hochfrequenzcharakteristiken des Transistors beizubehalten.
  • Auf diese Weise kann gemäß der ersten und zweiten Modifikation die vorliegende Ausführungsform auf verschiedene Typen von SOI-Substraten angewandt werden.
  • (Dritte Modifikation)
  • Als Nächstes wird die dritte Modifikation unter Bezugnahme auf 20 beschrieben. 20 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10d gemäß der dritten Modifikation der vorliegenden Ausführungsform und ist ein Querschnittsdiagramm, das dem in 1B veranschaulichten Querschnitt entspricht. Wie in 20 veranschaulicht, kann bei der Halbleitervorrichtung 10d gemäß der dritten Modifikation der Silicidfilm 702 so bereitgestellt werden, dass nicht nur die obere Oberfläche des Dünnfilmteils 300a der Diffusionsschicht 300, sondern auch die obere Oberfläche des Dickfilmteils 300b bedeckt wird. Durch das Bereitstellen des breiten Silicidfilms 702 auf diese Weise kann ein Widerstandswert zwischen dem Source-Gebiet/Drain-Gebiet 304 und dem Kontakt-Via 700 reduziert werden. Daher kann der Transistor 12 mit höherer Geschwindigkeit arbeiten.
  • (Vierte Modifikation)
  • Als Nächstes wird die vierte Modifikation unter Bezugnahme auf 21 beschrieben. 21 ist ein Querschnittsdiagramm einer Halbleitervorrichtung 10e gemäß der vierten Modifikation der vorliegenden Ausführungsform und ist ein Querschnittsdiagramm, das dem in 1D veranschaulichten Querschnitt entspricht. Wie in 21 veranschaulicht, kann bei der Halbleitervorrichtung 10e gemäß der vierten Modifikation der Kontakt-Via 700 bezüglich der Körperkontaktelektrode 800c auf der oberen Oberfläche des Dünnfilmteils 300a bereitgestellt sein und nicht auf der oberen Oberfläche des Dickfilmteils 300b der Diffusionsschicht 300.
  • Übrigens erfolgte die Beschreibung bei der ersten bis vierten Modifikation oben unter der Annahme, dass der Transistor 12 die H-förmige Gate-Elektrode 600 aufweist. Jedoch ist die Form der Gate-Elektrode 600 bei der vorliegenden Ausführungsform nicht auf dies beschränkt und kann eine andere Form sein. Mit anderen Worten kann eine Gate-Struktur des Transistors bei der vorliegenden Ausführungsform frei gestaltet werden. Daher werden unten Modifikationen der Gate-Elektrode 600 mit unterschiedlichen Formen beschrieben.
  • (Fünfte Modifikation)
  • Zuerst wird eine Halbleitervorrichtung 20a gemäß der fünften Modifikation der Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 22A und 22B beschrieben. 22A ist eine Draufsicht der Halbleitervorrichtung 20a gemäß einer fünften Modifikation der vorliegenden Ausführungsform. Es wird angemerkt, dass in 22A eine Veranschaulichung des Isolationsfilms 202, des Isolationsfilms 400, des Isolationsfilms 802 und der STI 204 zum einfacheren Verständnis ausgelassen ist. 22B ist ein Querschnittsdiagramm, das entlang einer Linie A-A' der in 22A veranschaulichten Halbleitervorrichtung 20a genommen wurde.
  • Wie in 22A veranschaulicht, weist die Halbleitervorrichtung 20a gemäß der fünften Modifikation bei Betrachtung von oberhalb des Stützsubstrats 100 eine leiterförmige Gate-Elektrode 600a auf. Insbesondere beinhaltet die Gate-Elektrode 600a mehrere rechteckige Elektrodenteile 602, die entlang der horizontalen Richtung in 22A angeordnet sind, und zwei Verdrahtungsteile 604, die den Elektrodenteil 602 entlang der vertikalen Richtung in 22A sandwichartig einschließen und die mehreren Elektrodenteile 602 verbinden. Mit anderen Worten bilden die mehreren Elektrodenteile 602 und die mehreren Verdrahtungsteile 604 die leiterförmige Gate-Elektrode 600a. Zudem sind Source-Elektrode/Drain-Elektroden 800 so bereitgestellt, dass sie jeden Elektrodenteil 602 von der linken und der rechten Seite in der horizontalen Richtung in 22A sandwichartig einschließen.
  • Des Weiteren beinhaltet die Diffusionsschicht 300 bei der vorliegenden Modifikation, wie in 22B veranschaulicht, den Dünnfilmteil 300a, der in dem zentralen Teil positioniert ist, und den Dickfilmteil 300b, der an dem Ende positioniert ist, wie bei der Ausführungsform. Bei der vorliegenden Modifikation sind das Gate-Gebiet 302 und das Source-Gebiet/Drain-Gebiet 304 auf dem Dünnfilmteil 300a der Diffusionsschicht 300 bereitgestellt. Auf diese Weise kann, selbst wenn die mehreren Gate-Gebiete 302 bereitgestellt sind, die Diffusionsschicht 300 mit dem Dünnfilmteil 300a und dem Dickfilmteil 300b angewandt werden.
  • (Sechste Modifikation)
  • Als Nächstes wird eine Halbleitervorrichtung 20b gemäß der sechsten Modifikation der Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 23A und 23B beschrieben. 23A ist eine Draufsicht der Halbleitervorrichtung 20b gemäß der sechsten Modifikation der vorliegenden Ausführungsform. Es wird angemerkt, dass in 23A eine Veranschaulichung des Isolationsfilms 202, des Isolationsfilms 400, des Isolationsfilms 802 und der STI 204 zum einfacheren Verständnis ausgelassen ist. 23B ist ein Querschnittsdiagramm, das entlang einer Linie C-C' der in 23A veranschaulichten Halbleitervorrichtung 20b genommen wurde.
  • Wie in 23A veranschaulicht, beinhaltet die Halbleitervorrichtung 20b gemäß der sechsten Modifikation bei Betrachtung von oberhalb des Stützsubstrats 100 eine T-förmige Gate-Elektrode 600b. Insbesondere beinhaltet die Gate-Elektrode 600b den rechteckigen Elektrodenteil 602, der sich entlang der vertikalen Richtung in 23A erstreckt, und den rechteckigen Verdrahtungsteil 604, der sich entlang der horizontalen Richtung in 23A erstreckt. Zudem ist ein zentraler Teil des Verdrahtungsteils 604 mit dem Elektrodenteil 602 verbunden, so dass die T-förmige Gate-Elektrode 600b gebildet wird. Des Weiteren sind Source-Elektrode/Drain-Elektroden 800a und 800b so bereitgestellt, dass sie den Elektrodenteil 602 von der linken und der rechten Seite in der horizontalen Richtung in 23A sandwichartig einschließen.
  • Des Weiteren beinhaltet die Diffusionsschicht 300 bei der vorliegenden Modifikation, wie in 23B veranschaulicht, den Dünnfilmteil 300a, der in dem zentralen Teil positioniert ist, und den Dickfilmteil 300b, der an dem Ende positioniert ist, wie bei der Ausführungsform. Bei der vorliegenden Modifikation sind das Gate-Gebiet 302 und das Source-Gebiet/Drain-Gebiet 304 auf dem Dünnfilmteil 300a der Diffusionsschicht 300 bereitgestellt. Auf diese Weise kann, selbst wenn die T-förmige Gate-Elektrode 600b bereitgestellt ist, die Diffusionsschicht 300 einschließlich des Dünnfilmteils 300a und des Dickfilmteils 300b angewandt werden.
  • (Siebte Modifikation)
  • Als Nächstes wird eine Halbleitervorrichtung 20c gemäß der siebten Modifikation der Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf 24A und 24B beschrieben. 24A ist eine Draufsicht der Halbleitervorrichtung 20c gemäß der siebten Modifikation der vorliegenden Ausführungsform. Es wird angemerkt, dass in 24A eine Veranschaulichung des Isolationsfilms 202, des Isolationsfilms 400, des Isolationsfilms 802 und der STI 204 zum einfacheren Verständnis ausgelassen ist. 24B ist ein Querschnittsdiagramm, das entlang einer Linie C-C' der in 24A veranschaulichten Halbleitervorrichtung 20c genommen wurde.
  • Wie in 24A veranschaulicht, beinhaltet die Halbleitervorrichtung 20c gemäß der siebten Modifikation bei Betrachtung von oberhalb des Stützsubstrats 100 eine I-förmige Gate-Elektrode 600c. Insbesondere weist die Gate-Elektrode 600c eine rechteckige Form auf, die sich entlang der vertikalen Richtung in 24A erstreckt. Zudem sind die Source-Elektrode/Drain-Elektroden 800a und 800b so bereitgestellt, dass sie die Gate-Elektrode 600c von der linken und der rechten Seite in der horizontalen Richtung in 24A sandwichartig einschließen.
  • Des Weiteren beinhaltet die Diffusionsschicht 300 bei der vorliegenden Modifikation den Dünnfilmteil 300a, der in dem zentralen Teil positioniert ist, und den Dickfilmteil 300b, der an dem Ende positioniert ist, wie bei der Ausführungsform. Bei der vorliegenden Modifikation sind das Gate-Gebiet 302 und das Source-Gebiet/Drain-Gebiet 304 auf dem Dünnfilmteil 300a der Diffusionsschicht 300 bereitgestellt. Auf diese Weise kann, selbst wenn die I-förmige Gate-Elektrode 600c bereitgestellt ist, die Diffusionsschicht 300 einschließlich des Dünnfilmteils 300a und des Dickfilmteils 300b angewandt werden.
  • «3. Zusammenfassung»
  • Wie oben beschrieben, ist es bei der vorliegenden Ausführungsform möglich, eine Halbleitervorrichtung bereitzustellen, die eine parasitäre Kapazität reduzieren, eine hohe Zuverlässigkeit sicherstellen und eine Zunahme der Herstellungskosten unterdrücken kann.
  • Insbesondere ist die Halbleitervorrichtung 10 bei der vorliegenden Ausführungsform durch Verwenden des SOI-Substrats gebildet, dessen Filmdicke der Diffusionsschicht 300 dünn ist, so dass die parasitäre Kapazität reduziert wird. Zudem ist die Diffusionsschicht 300 bei der vorliegenden Ausführungsform so gebildet, dass die Filmdicke des Dickfilmteils 300b dicker an dem Ende der Diffusionsschicht 300 ist, wo die Gate-Elektrode 600 und die Diffusionsschicht 300 einander überlappen. Auf diese Weise wird die Filmdicke des Endes der Diffusionsschicht 300 nicht gedünnt, selbst wenn die thermische Oxidationsverarbeitung in dem Herstellungsprozess ausgeführt wird. Weil die Filmdicke des Endes der Diffusionsschicht 300 nicht gedünnt wird, tritt daher gemäß der vorliegenden Ausführungsform die elektrische Feldkonzentration mit geringerer Wahrscheinlichkeit an dem Ende der Diffusionsschicht 300 auf, wenn die Halbleitervorrichtung 10 betrieben wird, und tritt der Durchschlag des Gate-Isolationsfilms 500 mit geringerer Wahrscheinlichkeit auf. Infolgedessen kann gemäß der Ausführungsform die Halbleitervorrichtung bereitgestellt werden, die eine hohe Zuverlässigkeit sicherstellen kann.
  • Da die Halbleitervorrichtung 10 einfach durch Verwenden verschiedener bekannter Verfahren, die allgemein verwendet werden, in Kombination in dem Verfahren zum Herstellen der Halbleitervorrichtung erhalten werden kann, kann zudem gemäß der vorliegenden Ausführungsform die Zunahme der Herstellungskosten unterdrückt werden.
  • << Ergänzung>>
  • Die bevorzugte Ausführungsform der vorliegenden Offenbarung wurde unter Bezugnahme auf die Zeichnungen ausführlich beschrieben. Jedoch ist der technische Schutzumfang der vorliegenden Offenbarung nicht auf die Ausführungsform beschränkt. Es ist offensichtlich, dass eine Person mit normaler Kenntnis in dem technischen Gebiet der vorliegenden Offenbarung zu verschiedenen Variationen und Modifikationen in dem Schutzumfang der in den Ansprüchen beschriebenen technischen Ideen gelangen kann. Es versteht sich, dass die Variationen und Modifikationen natürlich zu dem technischen Schutzumfang der vorliegenden Offenbarung gehören.
  • Des Weiteren sind die in der vorliegenden Beschreibung beschriebenen Effekte lediglich veranschaulichend und beispielhaft und nicht beschränkt. Das heißt, die Technologie gemäß der vorliegenden Offenbarung kann andere Effekte, die einem Fachmann aus der Beschreibung der vorliegenden Patentschrift ersichtlich werden, zusammen mit den oder anstelle der oben beschriebenen Effekte aufweisen.
  • Es wird angemerkt, dass die folgende Konfiguration zu dem technischen Schutzumfang der vorliegenden Offenbarung gehört.
    • (1) Eine Halbleitervorrichtung, die Folgendes beinhaltet:
      • ein Substrat einschließlich eines eingebetteten Isolationsfilms und einer Halbleiterschicht, die auf dem eingebetteten Isolationsfilm bereitgestellt ist und auf der ein Halbleiterelement gebildet ist; und
      • eine Gate-Elektrode, die auf der Halbleiterschicht bereitgestellt ist, wobei
      • die Gate-Elektrode einen bandförmigen ersten Elektrodenteil beinhaltet, der sich bei Betrachtung des Substrats von oberhalb von einem zentralen Teil der Halbleiterschicht und jenseits eines Endes der Halbleiterschicht entlang einer ersten Richtung erstreckt, und
      • in einem Querschnitt, falls der erste Elektrodenteil und das Substrat entlang der ersten Richtung geschnitten sind, eine Filmdicke des Endes der Halbleiterschicht dicker als eine Filmdicke des zentralen Teils der Halbleiterschicht ist.
    • (2) Die Halbleitervorrichtung gemäß (1), wobei die Gate-Elektrode ferner einen zweiten Elektrodenteil beinhaltet, der sich bei Betrachtung des Substrats von oberhalb von dem ersten Elektrodenteil entlang einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt.
    • (3) Die Halbleitervorrichtung gemäß (2), wobei:
      • falls der zweite Elektrodenteil und das Substrat entlang der ersten Richtung geschnitten sind, die Filmdicke des Endes der Halbleiterschicht dicker als die Filmdicke des zentralen Teils der Halbleiterschicht ist.
    • (4) Die Halbleitervorrichtung gemäß (3), die ferner Folgendes beinhaltet:
      • einen Source-Kontakt-Via und einen Drain-Kontakt-Via, die oberhalb des zentralen Teils der Halbleiterschicht bereitgestellt sind, so dass sie den zweiten Elektrodenteil bei Betrachtung des Substrats von oberhalb sandwichartig einschließen.
    • (5) Die Halbleitervorrichtung gemäß (4), die ferner Folgendes beinhaltet:
      • Silicidfilme, die zwischen dem zentralen Teil der Halbleiterschicht und dem Source-Kontakt-Via und zwischen der Halbleiterschicht und dem Drain-Kontakt-Via bereitgestellt sind.
    • (6) Die Halbleitervorrichtung gemäß (5), wobei der Silicidfilm das Ende der Halbleiterschicht bedeckt.
    • (7) Die Halbleitervorrichtung gemäß (2), wobei falls der zweite Elektrodenteil und das Substrat entlang der zweiten Richtung geschnitten sind, die Filmdicke des Endes der Halbleiterschicht dicker als die Filmdicke des zentralen Teils der Halbleiterschicht ist.
    • (8) Die Halbleitervorrichtung gemäß (2), wobei die Gate-Elektrode mehrere der zweiten Elektrodenteile beinhaltet.
    • (9) Die Halbleitervorrichtung gemäß (1), die ferner Folgendes beinhaltet:
      • einen Source-Kontakt-Via und einen Drain-Kontakt-Via, die oberhalb des zentralen Teils der Halbleiterschicht bereitgestellt sind, so dass sie den ersten Elektrodenteil bei Betrachtung des Substrats von oberhalb entlang einer zweiten Richtung senkrecht zu der ersten Richtung sandwichartig einschließen.
    • (10) Die Halbleitervorrichtung gemäß (1), wobei die Gate-Elektrode bei Betrachtung von oberhalb des Substrats eine beliebige einer H-artigen Form, einer T-artigen Form, einer I-artigen Form oder einer leiterartigen Form aufweist.
    • (11) Die Halbleitervorrichtung gemäß einem von (1) bis (10), die ferner Folgendes beinhaltet:
      • einen Separationsisolationsfilm, der zum Separieren des Halbleiterelements konfiguriert ist, wobei
      • der Separationsisolationsfilm so bereitgestellt ist, dass er die Halbleiterschicht, bei Betrachtung des Substrats von oberhalb, umgibt.
    • (12) Die Halbleitervorrichtung gemäß einem von (1) bis (11), wobei das Substrat ferner eine von der Halbleiterschicht verschiedene andere Halbleiterschicht beinhaltet, die unterhalb des eingebetteten Isolationsfilms bereitgestellt ist.
    • (13) Die Halbleitervorrichtung gemäß (12), wobei das Substrat ferner einen anderen von dem eingebetteten Isolationsfilm verschiedenen eingebetteten Isolationsfilm beinhaltet, der unterhalb der anderen Halbleiterschicht bereitgestellt ist.
    • (14) Die Halbleitervorrichtung gemäß (1), wobei das Ende der Halbleiterschicht eine Filmdicke aufweist, die zweimal bis zehnmal die Filmdicke des zentralen Teils der Halbleiterschicht ist.
    • (15) Die Halbleitervorrichtung gemäß (1), wobei die Filmdicke des Endes der Halbleiterschicht 140 nm bis 200 nm beträgt, und die Filmdicke des zentralen Teils der Halbleiterschicht 20 nm bis 70 nm beträgt.
    • (16) Die Halbleitervorrichtung gemäß (1), die ferner Folgendes beinhaltet:
      • eine von der Halbleiterschicht verschiedene andere Halbleiterschicht, auf der ein von dem Halbleiterelement verschiedenes anderes Halbleiterelement gebildet ist, wobei
      • die Filmdicke des zentralen Teils der Halbleiterschicht von einer Filmdicke eines zentralen Teils der anderen Halbleiterschicht verschieden ist.
    • (17) Die Halbleitervorrichtung gemäß (16), wobei die Filmdicke des zentralen Teils der Halbleiterschicht 20 nm bis 70 nm beträgt, und die Filmdicke des zentralen Teils der anderen Halbleiterschicht 140 nm bis 200 nm beträgt.
    • (18) Die Halbleitervorrichtung gemäß einem von (1) bis (17), wobei die Halbleitervorrichtung eine Hochfrequenzantennenschaltervorrichtung beinhaltet.
    • (19) Ein Verfahren zum Herstellen einer Halbleitervorrichtung, das Folgendes beinhaltet:
      • Bilden einer Halbleiterschicht mit einer einheitlichen Filmdicke auf einem Substrat mit einem eingebetteten Isolationsfilm; selektives Oxidieren eines zentralen Teils der Halbleiterschicht; und Verdicken einer Filmdicke eines Endes der Halbleiterschicht gegenüber einer Filmdicke des zentralen Teils.
  • Bezugszeichenliste
    • 10, 10a, 10b, 10c, 10d, 10e, 20a, 20b, 20c, 90
    Halbleitervorrichtung
    12, 12a, 92
    Transistor
    100
    Stützsubstrat
    200, 210
    eingebetteter Isolationsfilm
    202, 400, 802
    Isolationsfilm
    204
    STI
    300, 310
    Diffusionsschicht
    300a
    Dünnfilmteil
    300b
    Dickfilmteil
    302, 312
    Gate-Gebiet
    304
    Source-/Drain-Gebiet
    320, 720
    Siliciumschicht
    320a
    zentraler Teil
    320b
    Ende
    340
    LDD-Gebiet
    500
    Gate-Isolationsfilm
    600, 600a, 600b, 600c
    Gate-Elektrode
    602
    Elektrodenteil
    604
    Verdrahtungsteil
    700
    Kontakt-Via
    702
    Silicidfilm
    800, 800a, 800b, 800c
    Elektrode
    900, 910, 920
    Siliciumoxidfilm
    902, 912
    Siliciumnitridfilm
    904, 914, 924
    Fotolackstruktur
    906, 916
    Öffnung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000216391 [0004]
    • JP 5710266 [0004]

Claims (19)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat einschließlich eines eingebetteten Isolationsfilms und einer Halbleiterschicht, die auf dem eingebetteten Isolationsfilm bereitgestellt ist und auf der ein Halbleiterelement gebildet ist; und eine Gate-Elektrode, die auf der Halbleiterschicht bereitgestellt ist, wobei die Gate-Elektrode einen bandförmigen ersten Elektrodenteil beinhaltet, der sich bei Betrachtung des Substrats von oberhalb von einem zentralen Teil der Halbleiterschicht und jenseits eines Endes der Halbleiterschicht entlang einer ersten Richtung erstreckt, und in einem Querschnitt, falls der erste Elektrodenteil und das Substrat entlang der ersten Richtung geschnitten sind, eine Filmdicke des Endes der Halbleiterschicht dicker als eine Filmdicke des zentralen Teils der Halbleiterschicht ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Gate-Elektrode ferner einen zweiten Elektrodenteil beinhaltet, der sich bei Betrachtung des Substrats von oberhalb von dem ersten Elektrodenteil entlang einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt.
  3. Halbleitervorrichtung nach Anspruch 2, wobei falls der zweite Elektrodenteil und das Substrat entlang der ersten Richtung geschnitten sind, die Filmdicke des Endes der Halbleiterschicht dicker als die Filmdicke des zentralen Teils der Halbleiterschicht ist.
  4. Halbleitervorrichtung nach Anspruch 3, die ferner Folgendes umfasst: einen Source-Kontakt-Via und einen Drain-Kontakt-Via, die oberhalb des zentralen Teils der Halbleiterschicht bereitgestellt sind, so dass sie den zweiten Elektrodenteil bei Betrachtung des Substrats von oberhalb sandwichartig einschließen.
  5. Halbleitervorrichtung nach Anspruch 4, die ferner Folgendes umfasst: Silicidfilme, die zwischen dem zentralen Teil der Halbleiterschicht und dem Source-Kontakt-Via und zwischen der Halbleiterschicht und dem Drain-Kontakt-Via bereitgestellt sind.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der Silicidfilm das Ende der Halbleiterschicht bedeckt.
  7. Halbleitervorrichtung nach Anspruch 2, wobei: falls der zweite Elektrodenteil und das Substrat entlang der zweiten Richtung geschnitten sind, die Filmdicke des Endes der Halbleiterschicht dicker als die Filmdicke des zentralen Teils der Halbleiterschicht ist.
  8. Halbleitervorrichtung nach Anspruch 2, wobei die Gate-Elektrode mehrere der zweiten Elektrodenteile beinhaltet.
  9. Halbleitervorrichtung nach Anspruch 1, die ferner Folgendes umfasst: einen Source-Kontakt-Via und einen Drain-Kontakt-Via, die oberhalb des zentralen Teils der Halbleiterschicht bereitgestellt sind, so dass sie den ersten Elektrodenteil bei Betrachtung des Substrats von oberhalb entlang einer zweiten Richtung senkrecht zu der ersten Richtung sandwichartig einschließen.
  10. Halbleitervorrichtung nach Anspruch 1, wobei die Gate-Elektrode bei Betrachtung von oberhalb des Substrats eine beliebige einer H-artigen Form, einer T-artigen Form, einer I-artigen Form oder einer leiterartigen Form aufweist.
  11. Halbleitervorrichtung nach Anspruch 1, die ferner Folgendes umfasst: einen Separationsisolationsfilm, der zum Separieren des Halbleiterelements konfiguriert ist, wobei der Separationsisolationsfilm so bereitgestellt ist, dass er die Halbleiterschicht, bei Betrachtung des Substrats von oberhalb, umgibt.
  12. Halbleitervorrichtung nach Anspruch 1, wobei das Substrat ferner eine von der Halbleiterschicht verschiedene andere Halbleiterschicht beinhaltet, die unterhalb des eingebetteten Isolationsfilms bereitgestellt ist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei das Substrat ferner einen von dem eingebetteten Isolationsfilm verschiedenen eingebetteten Isolationsfilm beinhaltet, der unterhalb der anderen Halbleiterschicht bereitgestellt ist.
  14. Halbleitervorrichtung nach Anspruch 1, wobei das Ende der Halbleiterschicht eine Filmdicke aufweist, die zweimal bis zehnmal die Filmdicke des zentralen Teils der Halbleiterschicht ist.
  15. Halbleitervorrichtung nach Anspruch 1, wobei die Filmdicke des Endes der Halbleiterschicht 140 nm bis 200 nm beträgt, und die Filmdicke des zentralen Teils der Halbleiterschicht 20 nm bis 70 nm beträgt.
  16. Halbleitervorrichtung nach Anspruch 1, die ferner Folgendes umfasst: eine von der Halbleiterschicht verschiedene andere Halbleiterschicht, auf der ein von dem Halbleiterelement verschiedenes anderes Halbleiterelement gebildet ist, wobei die Filmdicke des zentralen Teils der Halbleiterschicht von einer Filmdicke eines zentralen Teils der anderen Halbleiterschicht verschieden ist.
  17. Halbleitervorrichtung nach Anspruch 16, wobei die Filmdicke des zentralen Teils der Halbleiterschicht 20 nm bis 70 nm beträgt, und die Filmdicke des zentralen Teils der anderen Halbleiterschicht 140 nm bis 200 nm beträgt.
  18. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung eine Hochfrequenzantennenschaltervorrichtung beinhaltet.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung, das Folgendes umfasst: Bilden einer Halbleiterschicht mit einer einheitlichen Filmdicke auf einem Substrat mit einem eingebetteten Isolationsfilm; selektives Oxidieren eines zentralen Teils der Halbleiterschicht; und Verdicken einer Filmdicke eines Endes der Halbleiterschicht gegenüber einer Filmdicke des zentralen Teils.
DE112018001202.6T 2017-03-08 2018-01-18 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Pending DE112018001202T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017043926A JP2018148123A (ja) 2017-03-08 2017-03-08 半導体装置及び半導体装置の製造方法
JP2017-043926 2017-03-08
PCT/JP2018/001323 WO2018163605A1 (ja) 2017-03-08 2018-01-18 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112018001202T5 true DE112018001202T5 (de) 2019-11-21

Family

ID=63447416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001202.6T Pending DE112018001202T5 (de) 2017-03-08 2018-01-18 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11380710B2 (de)
JP (1) JP2018148123A (de)
CN (1) CN110383491B (de)
DE (1) DE112018001202T5 (de)
WO (1) WO2018163605A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7387501B2 (ja) * 2020-03-18 2023-11-28 株式会社東芝 半導体装置およびその制御方法
JP2022016910A (ja) * 2020-07-13 2022-01-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710266A (en) 1980-06-23 1982-01-19 Fujitsu Ltd Mis field effect semiconductor device
US5116771A (en) 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
JP2701821B2 (ja) * 1995-12-27 1998-01-21 日本電気株式会社 半導体基板
JP2000216391A (ja) * 1999-01-25 2000-08-04 Sony Corp Ｓｏｉ型半導体装置の製造方法
JP3463593B2 (ja) * 1999-03-01 2003-11-05 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP2002064206A (ja) * 2000-06-09 2002-02-28 Toshiba Corp 半導体装置及びその製造方法
KR100374649B1 (en) * 2001-08-04 2003-03-03 Samsung Electronics Co Ltd Structure of semiconductor device and manufacturing method thereof
CN1395316A (zh) * 2001-07-04 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4628644B2 (ja) * 2001-10-04 2011-02-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US6764917B1 (en) * 2001-12-20 2004-07-20 Advanced Micro Devices, Inc. SOI device with different silicon thicknesses
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
JP2006140447A (ja) * 2004-10-14 2006-06-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2007329295A (ja) * 2006-06-08 2007-12-20 Hitachi Ltd 半導体及びその製造方法
JP2011023465A (ja) * 2009-07-14 2011-02-03 Toshiba Corp 半導体装置
JP2011071262A (ja) * 2009-09-25 2011-04-07 Seiko Epson Corp 半導体装置の製造方法
US20130292774A1 (en) * 2012-05-07 2013-11-07 Globalfoundries Inc. Method for forming a semiconductor device having raised drain and source regions and corresponding semiconductor device
JP6275559B2 (ja) * 2014-06-13 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2018163605A1 (ja) 2018-09-13
CN110383491A (zh) 2019-10-25
US20210134838A1 (en) 2021-05-06
JP2018148123A (ja) 2018-09-20
US11380710B2 (en) 2022-07-05
CN110383491B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102012101875B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit hoher Gatedichte
DE112012004824B4 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und -Back-Gate-Kontakten
DE102011088717B4 (de) FINFET mit erhöhter Effizienz und Herstellverfahren
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
DE102012221824B4 (de) Verfahren zur Herstellung einer Multi-Gate-Transistoreinheit, Multi-Gate-Transistoreinheit und Schaltungsvorrichtung damit
DE112006001169B4 (de) Verfahren zur Herstellung eines SOI-Bauelements
DE112012002700B4 (de) Verfahren für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102018222690A1 (de) Versiegelte Hohlraumstrukturen mit ebener Oberfläche
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102018200041A1 (de) Bildung von Diffusionsunterbrechung nach Bildung von Source/Drain und zugehörige IC-Struktur
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102013227069B4 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE112005003123T5 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102009034405B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
DE102021100720A1 (de) Kontakte für halbleitervorrichtungen und verfahren zu deren herstellung
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102018202836A1 (de) Seitlich doppelt diffundierte Metalloxid-Halbleiter (LDMOS)-Vorrichtung auf einem vollständig verarmten Silizium-auf-Isolator (FDSOI), die eine hohe Eingangsspannung zulässt