DE112016003690T5 - Band-Chip auf Anschluss unter Verwendung von Pasten-Die-Attach-Material - Google Patents

Band-Chip auf Anschluss unter Verwendung von Pasten-Die-Attach-Material Download PDF

Info

Publication number
DE112016003690T5
DE112016003690T5 DE112016003690.6T DE112016003690T DE112016003690T5 DE 112016003690 T5 DE112016003690 T5 DE 112016003690T5 DE 112016003690 T DE112016003690 T DE 112016003690T DE 112016003690 T5 DE112016003690 T5 DE 112016003690T5
Authority
DE
Germany
Prior art keywords
semiconductor die
semiconductor
paste layer
die
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016003690.6T
Other languages
English (en)
Inventor
Nguk Chin Lai
Pahat Phaoharuhan
Yin Lye Foong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of DE112016003690T5 publication Critical patent/DE112016003690T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen werden Systeme und Verfahren zum Einbau einer Halbleitervorrichtung in ein Gehäuse bereitgestellt. Die Offenbarung erörtert ein Halbleiter-Die, das eine obere Seite und eine untere Seite aufweist, das auf einem Anschlussrahmen angeordnet ist. Eine Klebepaste wird dann aufgetragen, um das Halbleiter-Die auf einem Anschlussrahmen anzubringen, sodass die Klebepaste das Die auf einem Abschnitt des Anschlussrahmens fixiert. Die Klebepaste kann direkt zwischen dem Die und dem Anschlussrahmen aufgetragen werden oder kann in Verbindung mit einem Rahmenband aufgetragen werden.

Description

  • STAND DER TECHNIK
  • Priorität
  • Diese Anmeldung ist eine internationale Anmeldung der US-Anmeldung Nummer 14/970,872 , eingereicht am 16. Dezember 2015, die die Priorität aus und den Nutzen der vorläufigen US-Patentanmeldung Nr. 62/204,857 , eingereicht am 13. August 2015, beansprucht, die alle unter Bezugnahme in ihrer Gesamtheit hier einbezogen sind.
  • Stand der Technik
  • Auf dem Gebiet der Halbleitergehäuse wird Die-Klebefolie (Die Attach Film, DAF) manchmal verwendet, um ein fertiges Halbleiter-Die auf einem Substrat oder Anschlussrahmen zu fixieren. Während DAFs leicht zu verwenden und aufzutragen sind, können sie gewisse Nachteile aufweisen. DAFs können zum Beispiel nicht nicht hohen Drahtbondtemperaturen widerstehen und sind ferner für Delaminierungsabnormalitäten zwischen der DAF und der Anschlussrahmenschnittstellenschicht anfällig, wodurch Probleme im Endprodukt und/oder zusätzliche Produktionskosten verursacht werden können. Darüber hinaus sind DAFs selbst teuer und ihre Verwendung erhöht die Kosten der Halbleiterproduktion. Demgemäß sind Verbesserungen notwendig, die nicht von den gleichen Produktionsqualitäts- und Anomalitäts- oder Kostenproblemen beeinträchtigt werden.
  • Figurenliste
  • Die beiliegenden Figuren sind hierin eingeschlossen und bilden einen Teil der Patentschrift der Offenbarung.
    • 1 ist eine beispielhafte Auslegung eines Halbleitergehäuses gemäß verschiedenen Ausführungsformen der Offenbarung.
    • 2 ist eine beispielhafte Querschnittsansicht eines Halbleitergehäuses gemäß verschiedenen Ausführungsformen der Offenbarung.
    • 3 ist eine beispielhafte Auslegung eines Halbleitergehäuses gemäß verschiedenen Ausführungsformen der Offenbarung.
    • 4 ist eine beispielhafte Querschnittsansicht eines Halbleitergehäuses gemäß verschiedenen Ausführungsformen der Offenbarung.
    • 5 ist eine beispielhafte Auslegung eines Halbleitergehäuses gemäß verschiedenen Ausführungsformen der Offenbarung.
    • 6 ist ein Flussdiagramm, das das Verfahren zum Produzieren eines Halbleitergehäuses gemäß verschiedenen Ausführungsformen der Offenbarung zeigt.
  • In den Figuren kennzeichnen gleiche Bezugszeichen generell identische oder ähnliche Elemente. Zusätzlich dazu identifiziert/identifizieren die Zahl/die Zahlen ganz links eines Bezugszeichens generell die Zeichnung, in denen das Bezugszeichen zuerst erscheint.
  • DETAILLIERTE BESCHREIBUNG
  • Es werden hierin Systeme, Verfahren und/oder Kombinationen und Teilkombinationen davon für die Produktion von Halbleitergehäusen unter Verwendung von Klebepaste, um ein Halbleiter-Die an einem Anschlussrahmen zu binden, bereitgestellt.
  • 1 ist eine schematische Darstellung eines Halbleitergehäuses 100 gemäß verschiedenen Ausführungsformen der Offenbarung. Das Halbleitergehäuse 100 umfasst ein Halbleiter-Die 102, das mit der Die-Klebefolie (DAF) 106 und einem Rahmenband 108 am Anschlussrahmen 104 fixiert ist. Der Anschlussrahmen 104 kann verwendet werden, um Gehäuseanschlüsse 110 mit den passenden Leitern des Halbleiter-Dies 102 zu verbinden. Gemäß verschiedenen Ausführungsformen kann die DAF 106 beispielsweise während eines vorgeschalteten Wafer-Ebenen-Laminierungsprozesses im Voraus aufgetragen werden. 1 veranschaulicht die DAF 106 als kleiner als das Die 102. Dies soll der Erläuterung der Figur dienen. In der Praxis kann die DAF 106 das gesamte Die 102 abdecken; die Ränder der DAF 106 können mit dem Die 102 koextensiv sein. Während 1 mit insgesamt 48 Anschlusspins 110 veranschaulicht wird, sollte verstanden werden, dass dies lediglich Erläuterungszwecken dient und dass eine beliebige Anzahl oder ein beliebiges Muster oder eine beliebige Form von Anschlusspins verwendet werden kann und noch im Schutzumfang und Geist dieser Offenbarung liegen kann.
  • Die in 1 gezeigte DAF 106 kann eine Klebeschicht beinhalten, die während eines Vorlaminierungsprozesses auf der Waferunterseite (d. h. Rückseite) angeordnet wird. Der Vorlaminierungsprozess kann, gemäß einigen Ausführungsformen, vor einem Wafersägeprozess stattfinden. Die DAF kann einen Klebstoff aus Harz beinhalten, der auf einer Folie, wie etwa Polyvinylfolie, Polyolefinfolie oder Polyethylenterephthalatfolie (PET-Folie), angeordnet ist. In 1 wird die DAF verwendet, um das Die 102 an einem Pad eines Anschlussrahmens 104 zu fixieren. Auf diese Weise kann die DAF 106 verwendet werden, um ein Chip-on-Lead-Gehäuse (COL-Gehäuse) 100 zu bilden.
  • 2 ist eine Querschnittsansicht von Aspekten eines Halbleitergehäuses 200. 2 kann zum Beispiel eine Querschnittsansicht eines Halbleitergehäuses 100 von 1 entlang der Achse von einer der Längen des Bandes 108 gemäß verschiedenen Ausführungsformen veranschaulichen. Wie in 2 gezeigt, beinhaltet das Halbleitergehäuse 200 ein Die 202 und einen Anschlussrahmen 208. Das Die 202 kann ein Halbleiter-Die sein, das eine Reihe von Logik-Gates und/oder analogen Halbleitervorrichtungen enthält.
  • Wie in 2 gezeigt, ist das Die 202 am Anschlussrahmen 208 mit einer DAF 204 fixiert, die an der Unterseite des Dies 202 und an einer Bandschicht 206 fixiert ist. Gemäß verschiedenen Ausführungsformen kann die Bandschicht 206 der Rahmenbandschicht 108 ähnlich sein, die oben mit Bezug auf 1 beschrieben wird. Die DAF 204 kann einen Klebstoff aus Harz beinhalten und der auf einer Folie, wie etwa Polyvinylfolie, Polyolefinfolie oder Polyethylenterephthalatfolie (PET-Folie), angeordnet ist.
  • Während sie in einigen Aspekten effektiv sind, kann die Verwendung von Die-Klebefohlen, wie etwa DAF 204, während des Prozesses des Einbaus eines Halbleiters in ein Gehäuse problematisch sein. Zum Beispiel kann es bei einigen Fertigungsprozessen wünschenswert sein, eine Hochtemperatur-Drahtbondtemperatur zu verwenden. Viele DAFs haben jedoch eine maximale Temperatur, die geringer als die erforderliche Drahtbondtemperatur ist. Darüber hinaus können DAFs während des Fertigungsprozesses Delaminierung erleiden, selbst wenn Hochtemperaturverfahren verwendet werden. Delaminierung findet statt, wenn während des Fertigungsprozesses Ausgasung stattfindet, wodurch eine Trennung zwischen beispielsweise DAF 204 und Band 206 verursacht wird. Dies ist für die Integrität der Bindungen zwischen dem Die 202 und dem Anschlussrahmen 208 problematisch. Darüber hinaus können Probleme während des Wafersägens auftreten. Während des Wafersägens müssen beide Schichten des laminierten Dies (z. B. Die 202), das sprödes und hartes Material, wie Silizium, ist, und Schichten der DAF, die weich und elastisch ist, durchgesägt werden. Dies kann in DAF(z. B. DAF 204)-Graten resultieren. DAF-Grate sind Überreste oder Haarfäden von DAF-Klebstoff an der Unterseite und den Seiten von gesägten Die-Rändern. Diese Klebstoff DAF-Grate resultieren in verschiedenen Prozess- und mehreren Qualitätsproblemen und -herausforderungen. Die Grate können zum Beispiel verursachen, dass benachbarte Dies „zusammenkleben“, was darin resultieren kann, dass ein benachbartes Die während des Produktionsprozesses zusammen mit einem Ziel-Die aufgegriffen wird. Dieses Problem kann besonders ausgeprägt sein, wenn sehr kleine Dies (z. B. kleiner als 2 mm) bearbeitet werden, die kleine (z. B. 60 µm und kleinere) schmale Sägebahnen zwischen Reihen und Spalten des Dies im gesägten Wafer aufweisen. Dieses Problem kann auch in Die-Rissen, Brechen von Dies oder Splittern von Dies resultieren - speziell bei dünnen und großen (z. B. größer als 8 mm) Dies. Alle diese Probleme resultieren in erhöhten Produktionskosten. Ein besseres Verfahren wäre, die DAF 204 mit einem Material zu ersetzen, das nicht den gleichen Nachteilen unterworfen ist, an denen Materialien der DAF 204 leiden.
  • 3 ist eine schematische Darstellung eines Halbleitergehäuses 300 gemäß verschiedenen Ausführungsformen der Offenbarung. Das Halbleitergehäuse 300 umfasst ein Halbleiter-Die 302, das mit Klebepaste 306 und einem Rahmenband 308 am Anschlussrahmen 304 fixiert ist. Der Anschlussrahmen 304 kann einen geeigneten Anschlussrahmen für das Die 302 oder ein Nicht-Anschluss-Gehäuse, wie etwa ein Dual-Flat-No-Lead(DFN)-Gehäuse oder Quad-Flat-No-Lead(QFN)-Gehäuse, gemäß verschiedenen Ausführungsformen beinhalten.
  • In einigen Ausführungsformen wird die Menge der Klebepaste 306, die zum Verbinden des Dies 302 mit dem Band 308 verwendet wird, so kontrolliert, dass sie eine maximale Abdeckung des Rahmenbands 308, ohne Überlaufen der Ränder des Rahmenbands 308, bereitstellt. In anderen Ausführungsformen wird die Menge der Klebepaste 306, die verwendet wird, einfach so bestimmt, dass sie das Rahmenband 308 nicht überläuft. Das Rahmenband 308 kann auch verwendet werden, um in einigen Ausführungsformen ein Die-Attach-Paddel zum Zusammenfügen des Dies 302 mit dem Anschlussrahmen 304 zu erzeugen.
  • Während 3 ein Gehäuse 300 mit drei Längen von Rahmenband 308 veranschaulicht, dient dies einfach, um zu illustrieren, dass mehrere Längen oder Formen von Rahmenband 308 verwendet werden können. Gemäß anderen Ausführungsformen können mehr oder weniger Längen oder Formen von Rahmenband 308 verwendet werden. Zum Beispiel in einigen Ausführungsformen wird nur eine einzelne Länge und Form von Rahmenband 308 eingesetzt. Dies wird unten mit Bezug auf 5 ausführlicher erörtert.
  • Der Anschlussrahmen 304 kann verwendet werden, um Gehäuseanschlüsse 310 mit den passenden Leitern des Halbleiter-Dies 302 zu verbinden. Während 3 mit insgesamt 48 Anschlusspins 310 veranschaulicht wird, sollte verstanden werden, dass dies lediglich Erläuterungszwecken dient und dass eine beliebige Anzahl oder ein beliebiges Muster oder eine beliebige Form von Anschlusspins verwendet werden kann und noch im Schutzumfang und Geist dieser Offenbarung liegen kann.
  • Die in 3 gezeigte Klebepaste 306 kann ein passendes Klebepasten- oder flüssiges Klebematerial beinhalten. Zum Beispiel, gemäß einigen Ausführungsformen, beinhaltet die Klebepaste 306 einen Klebstoff aus Paste, der abhängig von der spezifischen Anwendung entweder elektrisch isolierend oder elektrisch oder thermisch leitend ist. Zum Beispiel kann eine vollständig polymerbasierte Klebepaste verwendet werden, falls ein elektrisch isolierender Klebstoff 306 gewünscht wird. Gleichermaßen kann eine thermische oder thermisch leitende Klebepaste verwendet werden, wenn eine thermisch oder elektrisch leitende Klebepaste 306 gewünscht wird. In 3 wird die Klebepaste 306 verwendet, um das Die 302 an einem Pad eines Anschlussrahmens 304 zu fixieren. Auf diese Weise kann die Klebepaste verwendet werden, um ein Chip-on-Lead-Gehäuse (COL-Gehäuse) 300 zu bilden.
  • 4 ist eine Querschnittsansicht von Aspekten eines Halbleitergehäuses 400. 4 kann zum Beispiel ein Halbleitergehäuse 300 von 3 mit dem Querschnitt entlang einer Länge des Bands 308 veranschaulichen. Wie in 4 gezeigt, beinhaltet das Halbleitergehäuse 400 ein Die 402 und einen Anschlussrahmen 408. Das Die 402 kann ein Halbleiter-Die sein, das eine Reihe von Logik-Gates und/oder analogen Halbleitervorrichtungen enthält. Der Anschlussrahmen 408 kann ein geeignetes Halbleitergehäusesubstrat, wie etwa ein Anschlussrahmenpad oder dergleichen, beinhalten.
  • Wie in 4 gezeigt, ist das Die 402 am Anschlussrahmen 408 mit einer Klebepaste 404 fixiert, die an einer Seite des Dies 402 und an einer Bandschicht 406 fixiert ist. Gemäß verschiedenen Ausführungsformen kann die Bandschicht 406 der Rahmenbandschicht 308 ähnlich sein, die oben mit Bezug auf 3 beschrieben wird. Die Klebepaste 404 kann einen Klebstoff aus Harz beinhalten und der auf einer Folie, wie etwa Polyvinylfolie, Polyolefinfolie oder Polyethylenterephthalatfolie (PET-Folie), angeordnet ist. Eine Einkapselung oder Dichtung 410 kann angewandt werden, um das Halbleitergehäuse abzudichten, das das Die 402, die Pastenschicht 404, das Band 406 und den Anschlussrahmen 408 beinhaltet.
  • Während 3 ein Gehäuse 300 mit drei Längen von Rahmenband 308 beschreibt veranschaulicht, dient dies einfach, um zu illustrieren, dass mehrere Längen von Rahmenband 308 verwendet werden können. Gemäß anderen Ausführungsformen können mehr oder weniger Längen oder Formen von Rahmenband 308 verwendet werden. Es können in der Tat vollkommen unterschiedliche Anschlussrahmenformen und -größen in Verbindung mit dem offenbarten Gegenstand verwendet werden. 5 veranschaulicht eine solche Alternative.
  • 5 ist eine schematische Darstellung eines Halbleitergehäuses 500 gemäß verschiedenen Ausführungsformen der Offenbarung. Das Halbleitergehäuse 500 umfasst ein Halbleiter-Die 502, das mit Klebepaste 506 und einem Rahmenband 508 am Anschlussrahmen 504 fixiert ist. In einigen Ausführungsformen wird die Menge der Klebepaste 506, die zum Verbinden des Dies 502 mit dem Band 508 verwendet wird, so kontrolliert, dass sie eine maximale Abdeckung des Rahmenbands 508, ohne Überlaufen der Ränder des Rahmenbands 508, bereitstellt. In anderen Ausführungsformen wird die Menge der Klebepaste 506, die verwendet wird, einfach so bestimmt, dass sie das Rahmenband 308 nicht überläuft.
  • In Gegensatz zu 3 veranschaulicht 5 ein Gehäuse 500 mit nur einer einzelnen Länge von Rahmenband 508. Der Anschlussrahmen 504 kann verwendet werden, um Gehäuseanschlüsse 510 mit den passenden Leitern des Halbleiter-Dies 502 zu verbinden. Während 5 mit insgesamt 48 Anschlusspins 510 veranschaulicht wird, sollte verstanden werden, dass dies lediglich Erläuterungszwecken dient und dass eine beliebige Anzahl oder ein beliebiges Muster oder eine beliebige Form von Anschlusspins verwendet werden kann und noch im Schutzumfang und Geist dieser Offenbarung liegen kann.
  • Die in 5 gezeigte Klebepaste 506 kann ein passendes Klebepastenmaterial beinhalten. Zum Beispiel, gemäß einigen Ausführungsformen, beinhaltet die Klebepaste 506 einen Klebstoff aus Paste, der abhängig von der spezifischen Anwendung entweder elektrisch isolierend oder elektrisch oder thermisch leitend ist. Zum Beispiel kann eine vollständig polymerbasierte Klebepaste verwendet werden, falls ein elektrisch isolierender Klebstoff 506 gewünscht wird. Gleichermaßen kann eine thermische oder thermisch leitende Klebepaste verwendet werden, wenn eine thermisch oder elektrisch leitende Klebepaste 506 gewünscht wird. In 5 wird die Klebepaste 506 verwendet, um das Die 502 an einem Pad eines Anschlussrahmens 504 zu fixieren. Auf diese Weise kann die Klebepaste verwendet werden, um ein COL-Gehäuse 500 zu bilden.
  • 6 ist ein Flussdiagramm, das ein Verfahren 600 zum Einbau eines Dies (z. B. Die 302) in ein Gehäuse gemäß verschiedenen Ausführungsformen der Offenbarung veranschaulicht. Zur Unterstützung der Erläuterung wird das Verfahren 600 ebenfalls mit Bezug auf 3 beschrieben, es sollte jedoch verstanden werden, dass das Verfahren 600 nicht auf die spezifische Ausführungsform beschränkt ist, die in 3 veranschaulicht wird. Gemäß Verfahren 600 wird ein Die 302 passend positioniert, um zu ermöglichen, bei Stufe 602 auf diesem Klebepaste 306 aufzutragen.
  • Bei Stufe 604 wird die passende Menge von Klebepaste 306, die auf das Die 302 aufgetragen werden soll, bestimmt. Gemäß einigen Ausführungsformen kann es wünschenswert sein, die Menge der Klebepaste 306 abhängig von verschiedenen Faktoren zu variieren. Zum Beispiel kann die Art der Klebepaste 306 (z. B. polymerbasiert oder silbergefüllt) die Menge und das Muster (Form) der Klebepaste 306 beeinflussen, die auf das Die 302 aufzutragen ist. Gleichermaßen kann auch die spezifische Geometrie eines Dies 302 die erforderliche Menge der Klebepaste 306 beeinflussen. In einigen Ausführungsformen kann die Menge der Klebepaste 306, die auf das Die 302 aufgetragen werden soll, als eine Menge bestimmt werden, die maximale Abdeckung bereitstellen wird, ohne Überlaufen von beispielsweise den Rändern des Rahmenbands 308.
  • Bei Stufe 606 wird die bestimmte Menge der Klebepaste 306 auf das Die 302 aufgetragen. Gemäß einigen Ausführungsformen kann die Klebepaste 306 an mehreren Stellen auf dem Die 302 aufgetragen werden. Beispielsweise kann die Klebepaste 306 an den Punkten auf dem Die 302 aufgetragen werden, an denen das Rahmenband 308 angeordnet werden soll. In solchen Ausführungsformen kann die Klebepaste 306 so aufgetragen werden, dass sie nicht die Ränder des Bands 308 überläuft. Es ist, in einigen Ausführungsformen, auch möglich, dass die Klebepaste 306 nur an einer einzelnen Stelle aufgetragen wird.
  • Bei Stufe 608 wird das Die 302 unter Verwendung der Klebepaste 306 am Anschlussrahmen 304 fixiert. Das Die 302 kam zum Beispiel am Anschlussrahmenpad fixiert werden. In einigen Ausführungsformen kann das Fixieren des Dies 302 am Anschlussrahmen 304 das Anordnen eines Rahmenbands 308 zwischen der Klebepaste 306 und dem Anschlussrahmen 304 umfassen. Bei Stufe 610 wird die Klebepaste 306 ausgehärtet (z. B. durch Anwenden einer jeweiligen Wellenlänge von Licht an der Klebepaste), in Übereinstimmung mit der jeweiligen Art der eingesetzten Klebepaste. Bei Stufe 612 kann der Prozess des Einbaus des Dies 302 in ein Gehäuse gemäß geeigneten Verfahren ausgeführt werden.
  • Es ist offensichtlich, dass der Teilabschnitt der detaillierten Beschreibung und nicht die Teilabschnitte der Übersicht und der Zusammenfassung (falls vorhanden) zur Interpretation der Patentansprüche zu verwenden ist. Die Teilabschnitte Übersicht und Zusammenfassung (falls vorhanden) können eine oder mehrere, aber nicht alle beispielhaften Ausführungsformen der Erfindung darlegen, wie von dem/den Erfinder(n) vorgesehen, und es ist somit nicht beabsichtigt, die Erfindung oder die angefügten Ansprüche auf irgendeine Weise zu beschränken.
  • Während die Erfindung hierin mit Bezug auf bevorzugte Ausführungsformen für beispielhafte Gebiete und Anwendungen beschrieben worden ist, versteht es sich, dass die Erfindung nicht darauf beschränkt ist. Andere Ausführungsformen und Modifikationen an diesen sind möglich und liegen im Schutzumfang und Geist der Erfindung. Ausführungsformen sind zum Beispiel, und ohne die Allgemeingültigkeit dieses Absatzes zu beschränken, nicht auf Software, Hardware, Firmware und/oder in den Figuren illustrierte und/oder hierin beschriebene Einheiten beschränkt. Weiterhin haben Ausführungsformen (ob hierin ausdrücklich beschrieben oder nicht) einen wesentlichen Nutzen für Gebiete und Anwendungen, die über die hierin beschriebenen Beispiele hinausgehen.
  • Ausführungsformen sind hierin mit Hilfe funktionaler Basiskomponenten, die die Implementierung spezifischer Funktionen und Beziehungen davon darstellen, beschrieben worden. Die Grenzen dieser Funktionsblöcke wurden hier für die Zweckmäßigkeit der Beschreibung willkürlich definiert. Es können alternative Grenzen definiert werden, solange die spezifizierten Funktionen und Beziehungen (oder Äquivalente davon) angemessen durchgeführt werden. Alternative Ausführungsformen können auch Funktionsblöcke, Schritte, Vorgänge, Verfahren etc. unter Verwendung von Ordnungen durchführen, die sich von den hierin beschriebenen unterscheiden.
  • Bezugnahmen hierin auf „eine einzelne Ausführungsform“, „eine Ausführungsform“, „ein Ausführungsbeispiel“ oder ähnliche Ausdrücke weisen darauf hin, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Charakteristik umfasst, aber nicht jede Ausführungsform umfasst notwendigerweise das bestimmte Merkmal, die bestimmte Struktur oder die bestimmte Charakteristik. Zudem beziehen sich solche Ausdrücke nicht notwendigerweise auf die gleiche Ausführungsform. Des Weiteren versteht sich, dass, wenn in Verbindung mit einer Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Charakteristik beschrieben wird, es im Rahmen des Wissens eines Fachmanns des relevanten Gebiets/der relevanten Gebiete liegen würde, ein derartiges Merkmal, eine derartige Struktur oder eine derartige Charakteristik in anderen Ausführungsformen einzuschließen, ob hierin ausdrücklich erwähnt oder beschriebenoder nicht.
  • Die Breite und der Schutzbereich der Erfindung sollten durch die oben beschriebenen beispielhaften Ausführungsformen in keiner Weise beschränkt werden, sondern sollten nur gemäß den folgenden Ansprüchen und ihren Äquivalenten definiert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 14970872 [0001]
    • US 62204857 [0001]

Claims (20)

  1. Ein Halbleitergehäuse, das Folgendes beinhaltet: ein Halbleiter-Die, das eine obere Seite und eine untere Seite aufweist; einen Anschlussrahmen, der unter dem Halbleiter-Die angeordnet ist; eine Pastenschicht, die an einem Abschnitt der unteren Seite des Halbleiter-Dies angeordnet ist, sodass die Pastenschicht das Halbleiter-Die an einem Abschnitt des Anschlussrahmens fixiert; und eine Einkapselung, die das Halbleiter-Die, den Anschlussrahmen und die Pastenschicht umschließt.
  2. Halbleitergehäuse gemäß Anspruch 1, wobei die Pastenschicht diskontinuierlich ist, sodass die Pastenschicht Abschnitte des Halbleiter-Dies von der Pastenschicht unbedeckt lässt.
  3. Halbleitergehäuse gemäß Anspruch 1, das ferner Folgendes beinhaltet: ein Die-Attach-Paddel, das eine Bandschicht beinhaltet, die zwischen dem Halbleiter-Die und dem Anschlussrahmen angeordnet ist.
  4. Halbleitergehäuse gemäß Anspruch 3, wobei die Bandschicht eine Vielzahl von Bandstreifen beinhaltet, die zwischen dem Halbleiter-Die und dem Anschlussrahmen angeordnet sind.
  5. Halbleitergehäuse gemäß Anspruch 3, wobei die Pastenschicht zwischen dem Haltbleiter-Die und der Bandschicht angeordnet ist.
  6. Halbleitergehäuse gemäß Anspruch 5, wobei die Pastenschicht nur über einem Abschnitt der Bandschicht angeordnet ist.
  7. Halbleitergehäuse gemäß Anspruch 1, wobei die Pastenschicht eine nicht leitfähige Paste beinhaltet.
  8. Halbleitergehäuse gemäß Anspruch 1, das ferner ein Pad beinhaltet, das zwischen dem Halbleiter-Die und dem Anschlussrahmen angeordnet ist.
  9. Halbleitergehäuse gemäß Anspruch 8, wobei mindestens ein Abschnitt der Pastenschicht zwischen dem Halbleiter-Die und dem Pad angeordnet ist.
  10. Halbleitergehäuse gemäß Anspruch 1, wobei die Pastenschicht konfiguriert ist, um einer Drahtbondtemperatur ohne Delaminierung zu widerstehen.
  11. Ein Verfahren zum Einbau einer Halbleitervorrichtung in ein Gehäuse, das Folgendes beinhaltet: Bereitstellen eines Halbleiter-Dies, das eine obere Seite und eine untere Seite aufweist; Bereitstellen eines Anschlussrahmens, der unter dem Halbleiter-Die angeordnet ist; Auftragen einer Pastenschicht auf einen Abschnitt der unteren Seite des Halbleiter-Dies; Positionieren des Halbleiter-Dies auf dem Anschlussrahmen unter Verwendung der Pastenschicht; und Aushärten der Pastenschicht, um das Halbleiter-Die mit dem Anschlussrahmen zusammenzufügen.
  12. Verfahren gemäß Anspruch 11, wobei das Auftragen der Pastenschicht das Anordnen der Pastenschicht beinhaltet, sodass sie diskontinuierlich ist und Abschnitte des Halbleiter-Dies von der Pastenschicht unbedeckt lässt.
  13. Verfahren gemäß Anspruch 11, das ferner Folgendes beinhaltet: Ausbilden eines Die-Attach-Paddels durch Anordnen einer Bandschicht zwischen dem Halbleiter-Die und dem Anschlussrahmen.
  14. Verfahren gemäß Anspruch 13, wobei die Bandschicht eine Vielzahl von Bandstreifen beinhaltet, die zwischen dem Halbleiter-Die und dem Anschlussrahmen angeordnet sind.
  15. Verfahren gemäß Anspruch 13, wobei die Pastenschicht zwischen dem Halbleiter-Die und der Bandschicht angeordnet ist.
  16. Verfahren gemäß Anspruch 15, wobei die Pastenschicht nur über einem Abschnitt der Bandschicht angeordnet ist.
  17. Verfahren gemäß Anspruch 11, wobei die Pastenschicht eine nicht leitfähige Paste beinhaltet.
  18. Verfahren gemäß Anspruch 11, das ferner Folgendes beinhaltet: Anordnen eines Pads zwischen dem Halbleiter-Die und dem Anschlussrahmen.
  19. Verfahren gemäß Anspruch 18, wobei mindestens ein Abschnitt der Pastenschicht zwischen dem Halbleiter-Die und dem Pad angeordnet ist.
  20. Verfahren gemäß Anspruch 11, wobei die Pastenschicht konfiguriert ist, um einer Drahtbondtemperatur ohne Delaminierung zu widerstehen.
DE112016003690.6T 2015-08-13 2016-07-26 Band-Chip auf Anschluss unter Verwendung von Pasten-Die-Attach-Material Pending DE112016003690T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562204857P 2015-08-13 2015-08-13
US62/204,857 2015-08-13
US14/970,872 2015-12-16
US14/970,872 US9679831B2 (en) 2015-08-13 2015-12-16 Tape chip on lead using paste die attach material
PCT/US2016/044068 WO2017027202A1 (en) 2015-08-13 2016-07-26 Tape chip on lead using paste die attach material

Publications (1)

Publication Number Publication Date
DE112016003690T5 true DE112016003690T5 (de) 2018-04-26

Family

ID=57984603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016003690.6T Pending DE112016003690T5 (de) 2015-08-13 2016-07-26 Band-Chip auf Anschluss unter Verwendung von Pasten-Die-Attach-Material

Country Status (5)

Country Link
US (1) US9679831B2 (de)
CN (1) CN107430983B (de)
DE (1) DE112016003690T5 (de)
TW (1) TWI728983B (de)
WO (1) WO2017027202A1 (de)

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5173766A (en) 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
SG83154A1 (en) * 1993-03-29 2001-09-18 Hitachi Chemical Co Ltd Heat-resistant adhesive
JP2546195B2 (ja) * 1994-10-06 1996-10-23 日本電気株式会社 樹脂封止型半導体装置
KR0167297B1 (ko) * 1995-12-18 1998-12-15 문정환 엘.오.씨 패키지 및 그 제조방법
JP2928223B2 (ja) 1997-04-04 1999-08-03 オクシデンタル ケミカル コーポレイション 集積回路チップのサーキットリーへの結合方法
SG93192A1 (en) 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
US6512286B1 (en) * 2001-10-09 2003-01-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with no void in encapsulant and method for fabricating the same
US8129222B2 (en) 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
TWI249832B (en) * 2003-11-10 2006-02-21 Siliconware Precision Industries Co Ltd Lead frame and semiconductor package with the lead frame
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
TWI280653B (en) * 2004-12-01 2007-05-01 Macronix Int Co Ltd Package
JP2007129182A (ja) 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US7365417B2 (en) * 2006-01-06 2008-04-29 Stats Chippac Ltd. Overhang integrated circuit package system
US7598122B1 (en) * 2006-03-08 2009-10-06 National Semiconductor Corporation Die attach method and microarray leadframe structure
TWI305407B (en) * 2006-05-22 2009-01-11 Advanced Semiconductor Eng Package structure and lead frame using the same
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
US7662672B2 (en) 2006-10-13 2010-02-16 Chipmos Technologies (Bermuda) Ltd. Manufacturing process of leadframe-based BGA packages
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
MY154596A (en) * 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
TW200933851A (en) * 2008-01-30 2009-08-01 Powertech Technology Inc COL semiconductor package
US20110278638A1 (en) * 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US8525214B2 (en) * 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
JPWO2010052856A1 (ja) * 2008-11-06 2012-04-05 パナソニック株式会社 リード、配線部材、パッケージ部品、樹脂付金属部品及び樹脂封止半導体装置、並びにこれらの製造方法
CN102143952A (zh) * 2008-12-25 2011-08-03 松下电器产业株式会社 引线、配线构件、封装元件、附有树脂的金属元件、树脂密封的半导体器件、及它们的制造方法
CN101853790A (zh) 2009-03-30 2010-10-06 飞思卡尔半导体公司 Col封装的新工艺流
KR101033044B1 (ko) 2009-12-30 2011-05-09 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 다이 접착 필름
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
JP5689462B2 (ja) * 2010-05-12 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5613463B2 (ja) * 2010-06-03 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8361899B2 (en) * 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
WO2012108469A1 (ja) * 2011-02-08 2012-08-16 ローム株式会社 半導体装置および半導体装置の製造方法
US8647966B2 (en) 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
US8871572B2 (en) * 2012-12-20 2014-10-28 Intersil Americas LLC Lead frame having a perimeter recess within periphery of component terminal
US9012268B2 (en) * 2013-06-28 2015-04-21 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
US9735112B2 (en) * 2014-01-10 2017-08-15 Fairchild Semiconductor Corporation Isolation between semiconductor components
US9847279B2 (en) * 2014-08-08 2017-12-19 Chang Wah Technology Co., Ltd. Composite lead frame structure

Also Published As

Publication number Publication date
TW201715570A (zh) 2017-05-01
CN107430983B (zh) 2019-05-31
US9679831B2 (en) 2017-06-13
WO2017027202A9 (en) 2017-11-30
TWI728983B (zh) 2021-06-01
WO2017027202A1 (en) 2017-02-16
US20170047272A1 (en) 2017-02-16
CN107430983A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102015112085B4 (de) Batchprozess zur Verbindung von Chips mit einem Träger
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE112012006692B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112015006112B4 (de) Halbleitervorrichtung
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE102014117523B4 (de) Elektronische Vorrichtung
DE102015210603A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014000506T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE112017002564B4 (de) Halbleitervorrichtung und zugehöriges herstellungsverfahren
DE112014001686T5 (de) Halbleitervorrichtung
DE112006003664B4 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
DE102016101887A1 (de) Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE112016003690T5 (de) Band-Chip auf Anschluss unter Verwendung von Pasten-Die-Attach-Material
DE102014105367B4 (de) Pressmasse und Verfahren zum Verpacken von Halbleiterchips
DE102013102893A1 (de) Ein Schaltkreisgehäuse, ein elektronisches Schaltkreisgehäuse und Verfahren zum Verkapseln eines elektronischen Schaltkreises
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE102015209977A1 (de) Halbleitervorrichtung
DE102013206963A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102019112778B4 (de) Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication