DE102015112085B4 - Batchprozess zur Verbindung von Chips mit einem Träger - Google Patents

Batchprozess zur Verbindung von Chips mit einem Träger Download PDF

Info

Publication number
DE102015112085B4
DE102015112085B4 DE102015112085.2A DE102015112085A DE102015112085B4 DE 102015112085 B4 DE102015112085 B4 DE 102015112085B4 DE 102015112085 A DE102015112085 A DE 102015112085A DE 102015112085 B4 DE102015112085 B4 DE 102015112085B4
Authority
DE
Germany
Prior art keywords
chips
chip
carrier
chip carrier
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015112085.2A
Other languages
English (en)
Other versions
DE102015112085A1 (de
Inventor
Rupert Fischer
Peter Strobel
Joachim Mahler
Konrad Rösl
Alexander Heinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015112085A1 publication Critical patent/DE102015112085A1/de
Application granted granted Critical
Publication of DE102015112085B4 publication Critical patent/DE102015112085B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zur Verbindung mehrerer Chips (100, 150) mit einem Chipträger (300), wobei das Verfahren umfasst:Anordnen erster Chips (150) auf einem Überführungsträger (200) ,Anordnen zweiter Chips (100) auf dem Überführungsträger (200) ,Anordnen des Überführungsträgers (200) mit den ersten Chips (150) und zweiten Chips (100) auf dem Chipträger (300), undAusbilden von Verbindungen zwischen den ersten Chips (150) und dem Chipträger (300) und den zweiten Chips (100) und dem Chipträger (300),wobei beim Ausbilden der Verbindungen erste Verbindungen für die ersten Chips (150) unter Verwendung eines elektrisch isolierenden Verbindungsmediums (310) und zweite Verbindungen für die zweiten Chips (100) unter Verwendung eines elektrisch leitenden Verbindungsmediums (140) ausgebildet werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Verbindung mehrerer Chips mit einem Chipträger und gemäß bestimmten Ausführungsformen einen Batchprozess zur Verbindung mehrerer Chips mit einem Chipträger.
  • HINTERGRUND
  • Halbleiterchips werden gewöhnlich mit einer Chipkontaktstelle auf einem Chipträger (einem so genannten Diepad) verbunden. Es gibt verschiedene Verfahren zur Erzeugung der elektrischen Kontakte zwischen dem Chipträger und dem Halbleiterchip.
  • Die Druckschriften DE 10 2014 115 509 A1 , US 2009 / 0 230 535 A1 und US 2013 / 0 200 502 A1 betreffen Halbleiterbauelemente und Verfahren zum Fertigen von Halbleiterbauelementen.
  • Die Druckschrift US 3 658 618 A betrifft ein Verfahren zur gleichzeitigen Bereitstellung einer Vielzahl von Einzelkörpern auf einem gemeinsamen Basiskörper.
  • KURZFASSUNG
  • Verschiedene Aspekte betreffen ein Verfahren zur Verbindung mehrerer Chips mit einem Chipträger, wobei das Verfahren umfasst: Anordnen erster Chips auf einem Überführungsträger, Anordnen zweiter Chips auf dem Überführungsträger, Anordnen des Überführungsträgers mit den ersten Chips und zweiten Chips auf dem Chipträger, und Ausbilden von Verbindungen zwischen den ersten Chips und dem Chipträger und den zweiten Chips und dem Chipträger, wobei beim Ausbilden der Verbindungen erste Verbindungen für die ersten Chips unter Verwendung eines elektrisch isolierenden Verbindungsmediums und zweite Verbindungen für die zweiten Chips unter Verwendung eines elektrisch leitenden Verbindungsmediums ausgebildet werden.
  • Verschiedene Aspekte betreffen ein Verfahren zur Verbindung mehrerer Chips mit einem Chipträger, wobei das Verfahren umfasst: Anordnen erster Chips auf einem Überführungsträger, wobei die ersten Chips vorderseitige Chipkontakte und rückseitige Chipkontakte umfassen, Anordnen zweiter Chips auf dem Überführungsträger, wobei die zweiten Chips nur vorderseitige Chipkontakte umfassen, Anordnen des Überführungsträgers mit den ersten Chips und zweiten Chips auf dem Chipträger, und Ausbilden erster Verbindungen mit einem ersten Verbindungsmedium zwischen den ersten Chips und dem Chipträger und Ausbilden zweiter Verbindungen mit einem zweiten Verbindungsmedium zwischen den zweiten Chips und dem Chipträger, wobei das erste Verbindungsmedium ein elektrisch leitendes Verbindungsmedium ist und wobei das zweite Verbindungsmedium ein elektrisch isolierendes Verbindungsmedium ist.
  • Verschiedene Aspekte betreffen ein Verfahren zur Verbindung mehrerer Chips mit einem Chipträger, wobei das Verfahren umfasst: Anordnen erster Chips auf einem Überführungsträger, Anordnen zweiter Chips auf dem Überführungsträger, Anordnen des Überführungsträgers mit den ersten Chips und zweiten Chips auf dem Chipträger, Anwenden eines Drucks und einer Temperatur, wobei erste Verbindungen zwischen den ersten Chips und dem Chipträger und zweite Verbindungen zwischen den zweiten Chips und dem Chipträger ausgebildet werden, Verarbeiten eines ersten Wafers mit Vorrichtungen, die nur auf einzelnen Flächen Elektroden aufweisen, Zerlegen des ersten Wafers, wodurch erste Chips ausgebildet werden, welche die Vorrichtungen umfassen, welche die Elektroden nur auf den einzelnen Flächen aufweisen, Verarbeiten eines zweiten Wafers mit Vorrichtungen, welche Elektroden auf entgegengesetzten Flächen aufweisen, und Zerlegen des zweiten Wafers, wobei zweite Chips ausgebildet werden, welche die Vorrichtungen umfassen, welche die Elektroden auf den entgegengesetzten Flächen aufweisen.
  • Figurenliste
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Zusammenhang mit der anliegenden Zeichnung Bezug genommen. Es zeigen:
    • 1 ein Flussdiagramm eines Batchprozesses gemäß Ausführungsformen der Erfindung,
    • 2a verschiedene Typen der auf einem Überführungsträger angeordneten Chips,
    • 2b einen Chipträger mit einem auf bestimmten Bereichen angeordneten Klebemedium,
    • 2c einen mit einem Chipträger ausgerichteten Überführungsträger,
    • 2d einen auf dem Chipträger angeordneten Überführungsträger,
    • 2e einen Überführungsträger, der auf den Chipträger gedrückt wird, während eine Temperatur in einem Batchprozess angewendet wird,
    • 2f die verschiedenen Typen von Chips, die auf den Chipträger gebondet werden, nachdem der Überführungsträger entfernt wurde,
    • 2g Chipanordnungen mit den verschiedenen Chiptypen,
    • 3 eine Draufsicht eines Überführungsträgers, und
    • die 4a - 4c einen Überführungsträger, der auf den Chipträger gedrückt wird, während eine Temperatur in einem Batchprozess angewendet wird.
  • DETAILLIERTE BESCHREIBUNG DER ERLÄUTERUNG DIENENDER AUSFÜHRUNGSFORMEN
  • Bei herkömmlichen Mehrchip-Kapselungstechnologien werden ein Treiber-Chip und ein Leistungs-Chip in einzelnen, getrennten und seriellen Prozessschritten an einen Leiterrahmen gebondet. Beispielsweise wird ein Leistungs-Chip zuerst in einem ersten Bondschritt an den Leiterrahmen gelötet, und der Treiber-Chip wird dann in einem zweiten einzelnen und getrennten Bondschritt haftend mit dem Leiterrahmen verbunden. Der Leiterrahmen wird auf einer Heizplatte auf eine Temperatur erwärmt, und die Chips werden einzeln durch ein Bestückungswerkzeug auf den Leiterrahmen gedrückt. Diese einzelnen, getrennten und seriellen Bondprozessschritte verbrauchen eine erhebliche Verarbeitungszeit.
  • Ausführungsformen der Erfindung sehen ein Verfahren zum Verbinden mehrerer Chips oder mehrerer Chiptypen mit einem Chipträger unter Verwendung desselben oder verschiedener Verbindungsmedien in einem hochparallelen Bondprozess vor. Solche hochparallelen Bondprozesse haben erhebliche Vorteile gegenüber herkömmlichen Chipbondprozessen, weil sie die Gesamtverarbeitungszeiten verringern. Weil die Chips in einem einzigen Prozess- oder Bondschritt mit einem Chipträger verbunden werden, sind verglichen mit dem herkömmlichen Prozess weniger Prozessschritte erforderlich. Überdies sind weniger Temperaturschritte erforderlich, wodurch die Zuverlässigkeit der hergestellten Verbindung erhöht wird.
  • Ausführungsformen der Erfindung sehen das Anordnen mehrerer Chips auf einem Chipträger, bevor der Chipträger oder die Chips erwärmt werden, vor. Der Chipträger und die Chips können in eine Erwärmungsvorrichtung, eine Pressvorrichtung oder in eine gemeinsame Erwärmungs- und Pressvorrichtung (Vorrichtung) geladen werden. Alternativ werden der Chipträger und der Überführungsträger mit den Chips in getrennten Schritten in die Vorrichtung in der Art eines Ofens oder einer Presse (mit oder ohne Temperatur) geladen. Nachdem der Chipträger, der Überführungsträger und die Chips geladen wurden, werden die physikalisch stabilen Verbindungen zwischen den Chips und dem Chipträger gebildet.
  • 1 zeigt ein Verfahren 100 zum Verbinden mehrerer Chips mit einem Chipträger. In Schritt 102 wird ein Wafer mit vertikalen Vorrichtungen (beispielsweise Vorrichtungen, die dafür ausgelegt sind, einen vertikalen Stromfluss bereitzustellen) auf einer Schneidfolie zerlegt (beispielsweise geschnitten). Das Trennen des Wafers bildet vertikale Chips, die vertikale Vorrichtungen aufweisen. Die vertikalen Chips weisen vorderseitige (auch als obere bezeichnet) Chipkontakte (auch als Elektroden bezeichnet) und rückseitige (oder untere) Chipkontakte auf.
  • Das Wafersubstrat kann verschiedene Materialien, beispielsweise Halbleitermaterialien, aufweisen, Das Wafersubstrat kann wenigstens eines aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe aus folgenden besteht: Silizium, Germanium, Gruppe-III-bis-V-Materialien und Polymeren. Gemäß einigen Ausführungsformen kann das Wafersubstrat dotierte oder undotierte Halbleitermaterialien aufweisen. Gemäß anderen Ausführungsformen kann das Wafersubstrat ein Halbleiterverbindungsmaterial aufweisen, wie beispielsweise Siliziumcarbid (SiC), Galliumarsenid (GaAs), Indiumphosphid (InP) oder ein quaternäres Halbleiterverbindungsmaterial wie Indiumgalliumarsenid (InGaAs). Das Wafersubstrat kann ein Silizium-auf-Isolator-(SOI)-Wafer sein.
  • Die vertikalen Chips können Leistungshalbleiterchips umfassen, wobei die Leistungshalbleiterchips wenigstens eine Leistungshalbleitervorrichtung aus der folgenden Gruppe aufweisen können, die aus folgenden besteht: einem Leistungstransistor, einem Leistungs-MOS-Transistor, einem Leistungs-Bipolartransistor, einem Leistungs-Feldeffekttransistor, einem Leistungs-Bipolartransistor mit isoliertem Gate (IGBT), einem Sperrschicht-Gate-Bipolartransistor (JFET), einem Thyristor, einem MOS-gesteuerten Thyristor, einem gesteuerten Gleichrichter, einer Leistungsdiode, einer Leistungs-Schottky-Diode, einer Siliziumcarbiddiode und einer Galliumnitridvorrichtung. Gemäß einigen Ausführungsformen kann der vertikale Chip ein Leistungshalbleitertransistor sein, wobei der Leistungshalbleitertransistor in der Lage ist, eine Spannung von bis zu etwa 600 V zu führen. Der vertikale Chip weist eine Oberseite (Vorderseite) und eine Unterseite (Rückseite) auf. Der vertikale Chip kann einen ersten Chipkontakt (beispielsweise Gate-Kontakt) und einen zweiten Chipkontakt (beispielsweise einen ersten Source/Drain-Kontakt), die sich an der Oberseite befinden, und einen dritten Chipkontakt (beispielsweise einen zweiten Source/Drain-Kontakt), der sich an der Unterseite befindet, aufweisen. Jeder der Chipkontakte kann eine elektrisch leitende Kontaktstelle aufweisen. Jede elektrisch leitende Kontaktstelle weist wenigstens ein Material, Element oder Legierung aus der folgenden Gruppe von Materialien auf, wobei die Gruppe aus folgenden besteht: Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink und Nickel. Jeder Kontakt ist durch ein elektrisch isolierendes Material, beispielsweise Siliziumdioxid, Siliziumnitrid oder Polyimid oder Nitrid, elektrisch von anderen Kontakten auf der Oberseite des vertikalen Chips isoliert.
  • Gemäß einigen Ausführungsformen wird ein elektrisch leitendes Medium auf der Unterseite der vertikalen Chips angeordnet, während sie noch Teil des Wafers sind. Insbesondere wird das elektrisch leitende Medium auf dem dritten Chipkontakt angeordnet. Das elektrisch leitende Medium kann auf der gesamten Unterseite des vertikalen Chips oder nur auf einem Teil der Unterseite des vertikalen Chips angeordnet werden. Das elektrisch leitende Medium kann wenigstens eines aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe aus folgenden besteht: einem Weichlot, einem Diffusionslot, einer elektrisch leitenden Paste in der Art einer elektrisch leitenden Nanopaste und einem elektrisch leitenden Klebstoff. Überdies kann das elektrisch leitende Medium wenigstens eines aus der folgenden Gruppe von Elementen aufweisen, wobei die Gruppe von Elementen aus folgenden besteht: Ag, Zn, Sn, Pb, Bi, In, Cu, Au und Pd.
  • Der Wafer kann auf der Oberseite verarbeitet werden und dann umgedreht oder gewendet werden, bevor das elektrisch leitende Verbindungsmedium auf dem Wafer angeordnet wird. Für Trennzwecke kann der Wafer wieder zurück gedreht werden. Alternativ wird das elektrisch leitende Verbindungsmedium auf der Rückseite der Chips angeordnet, nachdem sie getrennt wurden.
  • In Schritt 104 wird ein Wafer mit horizontalen Vorrichtungen (beispielsweise Vorrichtungen, die dafür ausgelegt sind, einen horizontalen Stromfluss parallel zu einer Hauptfläche bereitzustellen) auf einer Schneidfolie zerlegt (beispielsweise geschnitten), um horizontale Chips zu bilden. Die horizontalen Chips weisen vorderseitige (auch als obere bezeichnet) Chipkontakte, jedoch keine rückseitigen (oder unteren) Chipkontakte auf.
  • Das Wafersubstratmaterial kann das gleiche oder ähnliche Materialien wie das mit Bezug auf Schritt 102 beschriebene Wafersubstratmaterial umfassen. Die horizontalen Chips können Halbleiterlogikchips in der Art integrierter Schaltungschips umfassen. Der horizontale Chip kann wenigstens einen Halbleiterlogikchip aus der Gruppe von Halbleiterlogikvorrichtungen aufweisen, welche aus folgenden besteht: einem anwendungsspezifischen integrierten Chip (ASIC), einem Treiber-Chip, einem Steuerungs-Chip und einem Speicherchip. Alternativ kann der horizontale Chip ein LED-Chip, ein optomechanischer Chip, ein Sensor-Chip oder ein MEMS-Chip sein. Der Halbleiterlogikchip kann eine Niederleistungshalbleitervorrichtung aufweisen, beispielsweise eine Vorrichtung, die in der Lage ist, bis zu etwa 5 V, bis zu etwa 30 V oder bis zu etwa 150 V zu behandeln. Der horizontale Chip kann eine Chipoberseite (Vorderseite) und eine Chipunterseite (Rückseite) aufweisen. Die Chipoberseite kann die aktive Seite sein, wo sich die aktiven Bereiche (beispielsweise die Vorrichtungen) und alle Chipkontakte (elektrischen Kontakte, Kontaktstellen oder Elektroden) befinden, sein, und die Chipunterseite kann die Chiprückseite sein, wo sich keine aktiven Bereiche und keine Chipkontakte befinden. Die Chipvorderseite kann die Seite sein, die Metallisierungsschichten aufweisen kann. Die Chiprückseite kann ein Halbleitermaterial wie Silizium aufweisen und frei von einem Metallisierungsmaterial sein. Der horizontale Chip kann auf der Unterseite elektrisch isoliert werden, wenn die Unterseite an einem Chipträger befestigt wird. Jede elektrisch leitende Kontaktstelle kann wenigstens ein Material, Element oder wenigstens eine Legierung aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe aus folgenden besteht: Kupfer, Aluminium, Silber, Zinn, Gold, Zink, Nickel.
  • In Schritt 106 werden die vertikalen Chips auf einem Überführungsträger angeordnet. Der Überführungsträger kann eine Überführungsfolie aufweisen. Die Überführungsfolie kann ein Polymer in der Art eines Silizium-Elastomers aufweisen. Gemäß einigen Ausführungsformen werden die vertikalen Chips auf dem Überführungsträger angeordnet, so dass erste und zweite elektrische Kontakte der Überführungsfolie gegenüberstehen und der dritte elektrische Kontakt von der Überführungsfolie fort weist. Wie vorstehend erörtert wurde, kann der erste Kontakt ein Gate-Kontakt sein, kann der zweite Kontakt ein erster Source/Drain-Kontakt sein und kann der dritte Kontakt ein zweiter Source/Drain-Kontakt sein. Gemäß anderen Ausführungsformen werden die vertikalen Chips so auf dem Überführungsträger angeordnet, dass ein dritter Kontakt dem Überführungsträger zugewandt ist und der erste und der zweite Kontakt vom Überführungsträger fort weisen. Andere Konfigurationen können insbesondere für Chips möglich sein, die mehr als drei Kontakte aufweisen, wie Thyristoren. Die vertikalen Chips können durch ein Bestückungswerkzeug auf dem Überführungsträger angeordnet werden.
  • Die horizontalen Chips werden auf dem Überführungsträger angeordnet. Gemäß einigen Ausführungsformen werden die horizontalen Chips so auf dem Überführungsträger angeordnet, dass die Oberseite mit den elektrischen Kontakten dem Überführungsträger zugewandt ist und die Rückseite vom Überführungsträger abgewandt ist. Gemäß anderen Ausführungsformen werden die horizontalen Chips so auf dem Überführungsträger angeordnet, dass die Oberseite mit den Kontakten vom Überführungsträger fortgewandt ist und die Rückseite dem Überführungsträger zugewandt ist. Die horizontalen Chips können durch ein Bestückungswerkzeug auf dem Überführungsträger angeordnet werden. Dieses kann das gleiche Bestückungswerkzeug wie das Werkzeug sein, welches die vertikalen Chips aufnimmt und anordnet. Alternativ kann das Bestückungswerkzeug ein anderes Bestückungswerkzeug sein.
  • Die horizontalen und vertikalen Chips werden auf dem Überführungsträger angeordnet, bevor der Überführungsträger und die Chips erwärmt werden und/oder die Chips gegen den Chipträger gedrückt werden. Die Chips werden auf dem Überführungsträger angeordnet, bevor die Chips und der Überführungsträger in eine Erwärmungs- und/oder Pressvorrichtung in der Art eines Ofens oder einer Presse eingebracht werden.
  • Eine Ausführungsform zum Anordnen der Chips 100, 150 auf dem Überführungsträger 200 ist in 2a ersichtlich. Die vertikalen Chips 100 werden mit der Oberseite, einschließlich der ersten Kontakte 110 (beispielsweise der Gate-Kontakte) und der zweiten Kontakte 120 (beispielsweise der ersten Source/Drain-Kontakte), dem Überführungsträger 200 gegenüberstehend, auf dem Träger 200 angeordnet, und die horizontalen Chips 150 werden mit den Oberseiten, einschließlich der Kontakte 160, dem Überführungsträger 200 gegenüberstehend, auf dem Träger 200 angeordnet. Die dritten Kontakte 130 der vertikalen Chips (beispielsweise die zweiten Source/Drain-Kontakte) und die Unterseiten der horizontalen Chips sind vom Überführungsträger 200 abgewandt. Ein elektrisch leitendes Medium 140 in der Art eines Lötmaterials wird auf den dritten Kontakten 130 der vertikalen Chips 100 angeordnet, während kein elektrisch leitendes Medium oder ein elektrisch isolierendes Medium auf den Unterseiten der horizontalen Chips 150 angeordnet wird.
  • Gemäß einigen Ausführungsformen werden die vertikalen und horizontalen Chips in einem Feld und alternierend auf dem Überführungsträger angeordnet. Der Überführungsträger kann Spalten für horizontale Chips und Spalten für vertikale Chips aufweisen. Beispielsweise befindet sich ein vertikaler Chip in einer Spalte für vertikale Chips neben einem horizontalen Chip in einer Spalte für horizontale Chips. Gemäß anderen Ausführungsformen befindet sich eine Spalte vertikaler Chips neben zwei Spalten horizontaler Chips oder befindet sich eine Spalte horizontaler Chips neben zwei Spalten vertikaler Chips. Es sind auch andere Konfigurationen möglich, so dass sich drei oder vier verschiedene Chips nebeneinander befinden. Die Spalte horizontaler/vertikaler Chips kann den gleichen Typ horizontaler/vertikaler Chips oder unterschiedliche Typen horizontaler/vertikaler Chips aufweisen.
  • 3 zeigt eine Draufsicht eines Überführungsträgers 200. Wie aus der 3 ersichtlich ist, die Zeilen von Platzhaltern 210 für die Chips 100, 150. Gemäß dieser bestimmten Ausführungsform befinden sich 9 Spalten 220 auf einer ersten Seite 230 des Überführungsträgers 200 und 9 Spalten 250 auf einer zweiten Seite 240 des Überführungsträgers 200. Die erste Seite 230 ist um eine Strecke 260 von der zweiten Seite 240 beabstandet. Jede Spalte 220, 250 weist 21 Zeilen 270 auf. Die Spalten 220, 250 und die Zeilen 270 sind in 6 Blöcke 280-285 unterteilt. Der Überführungsträger 200 kann eine andere Konfiguration für die Platzhalter 210 aufweisen. Beispielsweise kann es 10-20 oder mehr als 20 Spalten auf jeder Seite, 25-50 oder mehr als 50 Zeilen und 10-20 oder mehr als 20 Blöcke geben. Die Platzhalter können durch globale Ausrichtungsmarkierungen, beispielsweise durch Aussparungen oder eine Erhöhung, definiert sein. Es kann eine beliebige andere geeignete Konfiguration von Platzhaltern 210 auf dem Überführungsträger 200 entwickelt werden.
  • Der Überführungsträger 200 kann eine Länge 1 und eine Breite w aufweisen. Der Überführungsträger 200 kann eine Länge von 50 cm bis 1 Meter (alternativ 30 cm bis 1,5 m) und eine Breite von 50 cm bis 1 m (alternativ 30 cm bis 1,5 Meter) aufweisen. Der Überführungsträger kann eine rechteckige Form oder eine quadratische Form aufweisen. Der Überführungsträger 200 kann mehr als etwa 100 Chips, mehr als etwa 500 Chips oder mehr als etwa 1000 Chips tragen.
  • Im nächsten Schritt (108) wird ein elektrisch isolierendes Medium (beispielsweise ein elektrisch isolierender Klebstoff) in der Art einer Klebepaste auf einen Chipträger aufgebracht, bevor die horizontalen und vertikalen Chips über den Überführungsträger auf dem Chipträger angeordnet werden. Das Klebemedium kann sich nur in Bereichen befinden, in denen die horizontalen Chips auf dem Chipträger angeordnet werden (beispielsweise dem Einzelchip-Befestigungsbereich für horizontale Chips), wodurch ein Klebefilm auf dem Chipträger gebildet wird. Das Klebemedium kann durch einen Tintenstrahldruckprozess oder einen Siebdruckprozess aufgebracht werden. Das aufbringbare Klebemedium kann ein Epoxidharz, einen Klebstoff oder eine Paste umfassen. Alternativ kann das Klebemedium in der Art eines Klebefilms auf dem Chipträger angeordnet werden.
  • Gemäß einigen Ausführungsformen kann der Chipträger eine Metallplatte oder eine Metallfolie (beispielsweise einen Leiterrahmen) aufweisen. Der Chipträger kann wenigstens eines aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe von Materialien aus folgenden besteht: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung. Der Chipträger kann eine Dicke von mehr als 50 µm oder mehr als 75 µm aufweisen. Der Chipträger kann eine Dicke von etwa 200 µm bis etwa 300 µm, beispielsweise von etwa 220 µm bis etwa 280 µm, beispielsweise von 240 µm bis etwa 260 µm, aufweisen. Der Chipträger kann eine Wärmesenke oder ein Wärmeabfuhrkörper sein.
  • Gemäß anderen Ausführungsformen weist der Chipträger ein Trägersubstratmaterial in der Art eines isolierenden Materials (beispielsweise Keramik, Kunststoff usw.) oder eines Halbleitermaterials auf. Beispielsweise kann der Chipträger eine gedruckte Leiterplatte (PCB) sein. Gemäß einigen Ausführungsformen ist der Chipträger bereits strukturiert (beispielsweise ein unterteilter Chipträger), bevor der Überführungsträger und die Chips auf dem Chipträger angeordnet werden.
  • 2b zeigt eine Ausführungsform von Schritt 108 mit einem Chipträger 300, bei dem das Klebemedium 310 in bestimmten Bereichen angeordnet ist. Wie anhand 2b ersichtlich ist, ist das Klebemedium 310 in den Einzelchip-Befestigungsbereichen für horizontale Chips 320, jedoch nicht in den Einzelchip-Befestigungsbereichen für die vertikalen Chips 330 angeordnet. Gemäß anderen Ausführungsformen kann das elektrisch isolierende Medium nicht auf dem Chipträger angeordnet werden, sondern vielmehr auf der Unterseite der horizontalen Chips angeordnet werden. Dies wird nachstehend mit Bezug auf 4a erörtert.
  • Der optionale Schritt 110 sieht vor, dass der Überführungsträger mit den horizontalen und vertikalen Chips gewendet oder umgedreht wird und auf dem Chipträger angeordnet wird.
  • In Schritt 112 werden der Überführungsträger 200 mit den sich darauf befindenden Chips und der Chipträger mit dem in bestimmten Bereichen angeordneten elektrisch isolierenden Medium miteinander ausgerichtet, so dass die vertikalen Chips ohne ein elektrisch isolierendes Medium über dem Einzelchip-Befestigungsbereich angeordnet werden und die horizontalen Chips mit dem Einzelchip-Befestigungsbereich für horizontale Chips und dem sich darauf befindenden elektrisch isolierenden Medium ausgerichtet werden. Dies ist in 2c ersichtlich. Der Überführungsträger wird dann auf dem Chipträger angeordnet, so dass die Chips ausgerichtet und auf ihrem jeweiligen Bereich angeordnet werden. Dies ist in 2d dargestellt. Die Dicke des elektrisch isolierenden Verbindungsmediums 310 kann für alle horizontalen Chips 150 gleich sein, und die Dicke des elektrisch leitenden Verbindungsmediums 140 kann für alle vertikalen Chips 100 gleich sein. Gemäß einigen Ausführungsformen ist die Dicke des elektrisch isolierenden Verbindungsmediums 310 gleich der Dicke des elektrisch leitenden Verbindungsmediums 140.
  • In Schritt 114 werden Verbindungen zwischen den Chips und dem Chipträger gebildet. Der Überführungsträger, die Chips und der Chipträger können in eine Erwärmungsvorrichtung, eine Pressvorrichtung oder eine erwärmte Pressvorrichtung gegeben werden. Eine solche erwärmte Pressvorrichtung kann eine Presse sein, in der die Chips erwärmt werden, während sie gegen den Chipträger gedrückt werden. Die Presse kann eine Laminatpresse sein. Gemäß einigen Ausführungsformen werden die Chips nur erwärmt, jedoch nicht gepresst, um die Verbindungen zu bilden. Gemäß anderen Ausführungsformen werden die Chips nur gegen den Chipträger gedrückt aber nicht erwärmt (durch Anwenden einer Temperatur oberhalb der Raumtemperatur), um die Verbindungen zu bilden.
  • Wenn der Überführungsträger gegen den Chipträger gedrückt wird, während eine erhöhte Temperatur angewendet wird (beispielsweise durch Anwenden eines Backprozesses), werden Verbindungen zwischen den Chips und dem Chipträger gebildet. Die Verbindungen zwischen den Chips und dem Chipträger können in einem einzigen Erwärmungs-, Press- oder Erwärmungs-/Pressschritt gebildet werden. Alle Chips auf dem Überführungsträger werden gleichzeitig erwärmt und/oder gepresst.
  • Beispielsweise werden alle Chips auf dem Überführungsträger und dem Chipträger in einen Ofen eingebracht, werden Wärme und Druck angewendet und werden die Verbindungen gebildet, während sich die Anordnung im Ofen befindet. Gemäß einigen Ausführungsformen wird eine Temperatur zwischen etwa 200°C und etwa 400°C angewendet. Gleichzeitig wird ein Druck von wenigstens 1 N/mm2 (alternativ 2 N/mm2 bis 10 N/mm2) angewendet. Alternativ wird eine Temperatur zwischen etwa 250°C und etwa 350°C angewendet. Gleichzeitig wird ein Druck von wenigstens 1 N/mm2 (alternativ 2 N/mm2 bis 10 N/mm2) angewendet.
  • Gemäß einigen Ausführungsformen wird die Temperatur im Ofen bis zu etwa 45 Minuten bis etwa einer Stunde langsam erhöht.
  • Dann wird die Temperatur etwa eine Stunde lang bei etwa 200°C und etwa 400°C oder alternativ bei etwa 250°C und etwa 350°C gehalten. Schließlich wird die Temperatur verhältnismäßig schnell auf Raumtemperatur verringert. Beispielsweise wird die Temperatur in weniger als etwa 30 Minuten verringert, während der Druck aufrechterhalten oder verringert wird.
  • Während die vertikalen Chips auf den Chipträger gedrückt und erwärmt werden, bildet das elektrisch isolierende Medium (beispielsweise das Haftmaterial) eine starke physikalische Verbindung zwischen den Rückseiten der horizontalen Chips und dem Chipträger. Beim selben Prozessschritt bilden die Unterseiten der vertikalen Chips starke physikalische Verbindungen mit dem Chipträger. Beispielsweise bildet das Klebemedium (aufgebracht oder als ein Band angeordnet) bei einer Temperatur zwischen etwa 100°C und etwa 200°C (alternativ zwischen etwa 150°C und etwa 200°C) eine Verbindung zwischen dem horizontalen Chip und dem Chipträger, und das elektrisch leitende Medium bildet dann bei einer höheren Temperatur zwischen etwa 200°C und etwa 400°C (alternativ zwischen etwa 250°C und etwa 350°C) eine Verbindung (beispielsweise eine Lötverbindung) mit dem Chipträger oder einer Bondkontaktstelle des Chipträgers. Die isolierende Verbindung kann eine Klebebindung sein. Die leitende Verbindung kann eine Lötbindung mit oder ohne Bildung intermetallischer Phasen sein. 2e zeigt eine Ausführungsform zum Drücken der Chips 100, 150 auf den Chipträger 300 und zum Tempern der Chips 100, 150 und des Chipträgers 300, wodurch Klebebindungen 350 und leitende Bindungen 340 gebildet werden.
  • Die Dicke der elektrisch isolierenden Verbindung 350 kann für alle horizontalen Chips 150 gleich sein, und die Dicke der elektrisch leitenden Verbindung 340 kann für alle vertikalen Chips 100 gleich sein. Gemäß einigen Ausführungsformen ist die Dicke der elektrisch isolierenden Verbindung 350 gleich der Dicke der elektrisch leitenden Verbindung 340.
  • Gemäß einigen Ausführungsformen werden der Überführungsträger und der Chipträger nacheinander in die Erwärmungsvorrichtung, Pressvorrichtung oder erwärmte Pressvorrichtung (als Vorrichtung bezeichnet) geladen. Beispielsweise wird der Überführungsträger mit den Chips zuerst in der Vorrichtung angeordnet oder in diese geladen, und es wird danach der Chipträger in der Vorrichtung angeordnet oder in diese geladen. Die Vorrichtung erwärmt den Chipträger und ordnet den Überführungsträger auf dem Chipträger an oder drückt diesen dagegen, so dass Verbindungen zwischen den Chips und dem Chipträger gebildet werden. Alternativ drückt die Vorrichtung den Überführungsträger gegen den Chipträger, ohne Wärme anzuwenden.
  • In Schritt 116 kann die Anordnung von der Erwärmungs-, Press- oder erwärmten Pressvorrichtung entfernt werden, und der Überführungsträger wird von den Chips entfernt, so dass die Chips nun nur mit dem Chipträger verbunden sind. Beispielsweise kann der Überführungsträger durch Anwenden von Ultraviolettlicht (UV-Licht) zum Lösen der Verbindung zwischen den Chips und dem Überführungsträger von den Chips entfernt werden. Dann wird der Überführungsträger abgenommen oder abgezogen. Alternativ wird der Überführungsträger durch einen automatischen Schritt entfernt. 2f zeigt die Chips 100, 150, die an den Chipträger 300 gebondet sind 340, 350. Der Überführungsträger 200 wurde von den Chips 100, 150 entfernt.
  • In Schritt 118 wird der Chipträger in einzelne Chipanordnungen zerlegt. Beispielsweise kann eine einzelne Chipanordnung einen Abschnitt des Chipträgers, einen horizontalen Chip und einen vertikalen Chip umfassen. Alternativ kann die einzelne Chipanordnung einen Abschnitt des Chipträgers und mehr als zwei Chips umfassen. Beispielsweise kann die einzelne Chipanordnung einen vertikalen Chip und mehr als einen (beispielsweise zwei) horizontale Chips oder einen horizontalen Chip und mehr als einen (beispielsweise zwei) vertikale Chips umfassen. Eine Ausführungsform zwei einzelner Chipanordnungen 360 ist in 2g dargestellt.
  • Die Chipanordnungen werden durch Schneiden, Sägen oder Ätzen von den anderen Chipanordnungen auf dem Chipträger getrennt.
  • In Schritt 120 werden die einzelnen Chipanordnungen laminiert, gekapselt oder in ein Gehäuse eingeschlossen. Vor dem Kapseln der Chipanordnung (zur Bildung eines Mehrchip-Package) können die Chipkontakte drahtgebondet oder klemmengebondet werden. Beispielsweise können die ersten und die zweiten Chipkontakte des vertikalen Chips an Zuleitungen eines Leiterrahmens drahtgebondet werden und können die Chipkontakte des horizontalen Chips an andere Zuleitungen des Leiterrahmens drahtgebondet werden.
  • Gemäß einigen Ausführungsformen werden die Chips auf dem Chipträger drahtgebondet oder klemmengebondet und dann laminiert oder gekapselt. Anschließend werden die laminierten Chips auf dem Chipträger in einzelne laminierte Chipanordnungen (gekapselte (Mehr-) Chips) zerlegt.
  • Das Kapselungsmaterial kann wenigstens eines aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe aus folgenden besteht: einem gefüllten oder nicht gefüllten Epoxidharzmaterial, einem vorimprägnierten Verbundfasermaterial, einem verstärkten Fasermaterial, einem Laminatmaterial, einem Formmaterial, einem thermisch aushärtenden Material, einem thermoplastischen Material oder einem faserverstärkten Laminatmaterial. Gemäß verschiedenen Ausführungsformen kann das Kapselungsmaterial ein unstrukturiertes Laminatmaterial mit oder ohne einen oder mehrere Teilchenfüllstoffe aufweisen. Die Teilchenfüllstoffe können Siliziumdioxidteilchenfüllstoffe, Aluminiumoxidteilchenfüllstoffe (beispielsweise Glasteilchen oder Nanoteilchen) oder Glasfasern umfassen. Das Kapselungsmaterial kann die Chips und den Chipträger (Teile des Chipträgers) zumindest teilweise umgeben. Das Kapselungsmaterial kann den horizontalen Chip vom vertikalen Chip isolieren. Das Kapselungsmaterial kann über den Oberseiten der Chips gebildet werden.
  • Das Kapselungsmaterial kann unter Verwendung eines oder mehrerer Abscheidungsprozesse gebildet oder abgeschieden werden. Das Kapselungsmaterial kann so abgeschieden werden, dass das (elektrisch isolierende) Kapselungsmaterial, beispielsweise unstrukturiertes Epoxidharz, die Chips zumindest teilweise umgeben kann. Das über dem Chipträger gebildete Kapselungsmaterial kann eine Dicke von etwa 5 µm bis etwa 500 µm, beispielsweise von etwa 15 µm bis etwa 150 µm, aufweisen. Gemäß einigen Ausführungsformen kann das Kapselungsmaterial gebildet werden, um die Unterseite des Chipträgers zumindest teilweise zu umgeben. Das auf der Unterseite des Chipträgers gebildete Kapselungsmaterial kann eine Dicke von etwa 5 µm bis etwa 500 µm, beispielsweise von etwa 15 µm bis etwa 150 µm, aufweisen. Gemäß anderen Ausführungsformen kann das Kapselungsmaterial ein erstes Kapselungsmaterial und ein zweites Kapselungsmaterial einschließen.
  • Gemäß einigen Ausführungsformen kann die Oberfläche des Chipträgers aufgeraut werden, so dass die Haftung des Kapselungsmaterials am Chipträger verbessert wird.
  • 4a zeigt einen Prozessschritt eines Prozesses, der dem Prozess aus 1 ähnelt. Gemäß diesen Ausführungsformen wird das elektrisch isolierende Verbindungsmedium (beispielsweise Klebstoff) nicht auf dem Chipträger, sondern direkt auf den horizontalen Chips angeordnet. Beispielsweise wird das elektrisch isolierende Verbindungsmedium auf die Rückseite der horizontalen Chips aufgebracht, wenn die Chips noch Teil des Wafers sind (beispielsweise bevor die Chips vom Wafer getrennt werden). Beispielsweise wird das elektrisch isolierende Verbindungsmedium (beispielsweise eine Paste oder ein Band) auf den Wafer der horizontalen Vorrichtungen abgegeben, aufgebracht oder darauf angeordnet, bevor der Wafer zerlegt wird. Gemäß diesen Ausführungsformen werden die horizontalen Chips wie mit Bezug auf Schritt 2 beschrieben verarbeitet. Dann wird der Wafer gewendet oder umgedreht, und die Klebeschicht wird auf den Chipträger aufgebracht (beispielsweise wird eine Klebepaste abgegeben, oder es wird das Klebeband angeordnet). Nachdem das Klebematerial auf der Rückseite des Wafers angeordnet wurde und der Wafer wieder in seine ursprüngliche Position gewendet wurde, wird der Wafer zerlegt. Die abgetrennten horizontalen Chips können dann auf dem Überführungsträger angeordnet werden, wobei ihre aktive Seite dem Überführungsträger gegenübersteht. Alternativ können die abgetrennten horizontalen Chips dann auf dem Überführungsträger angeordnet werden, wobei ihre aktive Seite vom Überführungsträger abgewandt ist. Der Überführungsträger mit den horizontalen und vertikalen Chips wird mit dem Chipträger ausgerichtet und dann auf dem Chipträger angeordnet oder gegen diesen gedrückt, wie in 4a dargestellt ist (beispielsweise in der Vorrichtung). Gemäß einigen Ausführungsformen werden der Chipträger und der Überführungsträger ausgerichtet und aufeinander angeordnet und dann in die Vorrichtung eingebracht oder geladen, um die physikalischen Verbindungen zwischen den Chips und den Chipträgern zu bilden, wie mit Bezug auf Schritt 112 beschrieben wurde. Ausführungsformen dieses Prozesses können Schritt 108 fortlassen.
  • 4b zeigt einen Prozessschritt eines Prozesses, der dem Prozess aus 1 ähnelt. Gemäß Ausführungsformen dieses Prozesses wird der Chipträger jedoch teilweise oder vollständig strukturiert. Falls der Chipträger vollständig strukturiert (zerlegt) wird, kann das Zerlegen des Chipträgers nicht erfolgen, wie in Schritt 118 erörtert. Falls der Chipträger (beispielsweise eine Metallplatte oder ein Leiterrahmen) teilweise strukturiert (vorstrukturiert) wird, kann er durch Schneiden oder Ätzen durch den vorstrukturierten Bereich, beispielsweise durch vorgeformte Aussparungen, vollständig zerlegt werden. Alternativ kann der Chipträger in einigen Bereichen zerlegt werden (vollständig geschnitten werden), in anderen jedoch nicht. In diesem Fall werden, falls der Chipträger schließlich zerlegt wird, nur bestimmte Bereiche zerlegt, weil die anderen Bereiche vorzerlegt wurden.
  • Der zerlegte Chipträger kann isolierte Inseln 390 und restliche Abschnitte 380 aufweisen. Beispielsweise umfasst die Metallplatte (beispielsweise der Leiterrahmen) 300 Chipbefestigungsbereiche (isolierte Inseln) 390, die nach einem abschließenden Zerlegungsschritt (beispielsweise Ätzprozess) beispielsweise der Metallplatte oder der Baugruppe von umgebenden Metallteilen der Metallplatte 300 getrennt werden. Gemäß einigen Ausführungsformen sind die isolierten Inseln 390 der Einzelchip-Befestigungsbereich für die horizontalen Chips 150, jedoch nicht für die vertikalen Chips 100. In diesen Fällen kann ein elektrisch leitendes Verbindungsmedium 370 in der Art eines Lots oder einer leitenden Paste auf die Unterseite der horizontalen Chips 150 aufgebracht werden. Dies kann den Vorteil haben, dass das gleiche Verbindungsmedium für die verschiedenen Chiptypen angewendet werden kann, ohne zu möglichen Kurzschlüssen zu führen.
  • Gemäß anderen Ausführungsformen sind die Einzelchip-Befestigungsbereiche für die horizontalen Chips isolierte Inseln und sind die Einzelchip-Befestigungsbereiche für die vertikalen Chips (andere) isolierte Inseln. Gemäß noch anderen Ausführungsformen weisen die isolierten Inseln zwei oder mehr Chips auf. Beispielsweise weist jede Insel einen horizontalen und einen vertikalen Chip auf. Nach dem Bonden der Chips an ihre jeweiligen Inseln können die Chips drahtgebondet und dann laminiert werden. Es sei bemerkt, dass der Überführungsträger und der Chipträger außerhalb oder innerhalb der Vorrichtung ausgerichtet und aufeinander angeordnet werden können, wie mit Bezug auf vorhergehende Ausführungsformen beschrieben wurde.
  • 4c zeigt einen Prozessschritt eines Prozesses, der dem Prozess aus 1 ähnelt. Gemäß Ausführungsformen dieses Prozesses werden nur vertikale Chips 100 auf dem Überführungsträger 200 angeordnet. Es werden keine horizontalen Chips 150 auf dem Überführungsträger 200 angeordnet. Alle vertikalen Chips 100 werden gleichzeitig auf dem Chipträger 300 angeordnet und bilden gleichzeitig eine elektrische Verbindung, wie mit Bezug auf vorhergehende Ausführungsformen beschrieben wurde. Die Schritte 104 und 108 können fortgelassen werden.
  • Gemäß einigen Ausführungsformen umfassen die vertikalen Chips verschiedene Typen vertikaler Chips. Die verschiedenen Typen vertikaler Chips können auch verschiedene Typen elektrisch leitender Verbindungsmedien umfassen. Beispielsweise weist ein vertikaler Chip eine Rückseite mit einem Lötmaterial auf, während der andere vertikale Chip eine Rückseite mit einer leitenden Paste aufweist. Die verschiedenen elektrisch leitenden Verbindungsmedien können bei unterschiedlichen Temperaturen oder zu verschiedenen Zeiten, jedoch innerhalb desselben Prozessschritts (beispielsweise des Prozessschritts 114) eine Verbindung zwischen den Chips und dem Chipträger bilden.
  • Gemäß anderen Ausführungsformen dieses Prozesses werden nur horizontale Chips auf dem Chipträger angeordnet und an diesen gebondet. Es werden keine vertikalen Chips auf dem Überführungsträger angeordnet. Alle horizontalen Chips werden gleichzeitig auf dem Chipträger angeordnet und bilden gleichzeitig eine isolierende Verbindung. Der Prozessschritt 102 kann fortgelassen werden.
  • Die horizontalen Chips können verschiedene Typen horizontaler Chips in der Art von Logikchips und Speicherchips umfassen. Überdies können die horizontalen Chips verschiedene Halbleitersubstratmaterialien umfassen, wie Chips auf der Grundlage von Silizium-(Si)-Substraten oder GaAs-Substraten. Diese verschiedenen Typen horizontaler Chips (beispielsweise Si-Substrat oder GaAs-Substrat) können verschiedene Typen elektrisch isolierender Verbindungsmedien aufweisen. Beispielsweise kann der horizontale Chip mit einem Siliziumsubstrat mit einer ersten Klebepaste an den Chipträger gebondet werden und kann der horizontale Chip mit dem GaAs-Substrat mit einer zweiten Klebepaste an den Chipträger gebondet werden. Die verschiedenen elektrisch isolierenden Verbindungsmedien können bei unterschiedlichen Temperaturen oder zu verschiedenen Zeiten, jedoch innerhalb desselben Prozessschritts (beispielsweise des Prozessschritts 114) eine Verbindung zwischen den Chips und dem Chipträger bilden.
  • Für die horizontalen Chips können die isolierenden Verbindungsmedien auf den horizontalen Chips (auf ihrer Rückseite) oder alternativ auf dem Chipträger angeordnet werden. Demgemäß kann der Prozess aus 1 modifiziert werden, um diesen Ausführungsformen Rechnung zu tragen.
  • Gemäß einigen Ausführungsformen werden die vertikalen Chips auf dem Überführungsträger angeordnet, wobei die ersten und zweiten Kontakte vom Chipträger abgewandt sind, während die horizontalen Chips auf dem Überführungsträger angeordnet werden, wobei die aktive Seite vom Überführungsträger abgewandt ist. Nachdem der Überführungsträger auf dem Chipträger angeordnet wurde und die Chips an den Chipträger gebondet wurden, werden die vertikalen Chips mit dem dritten Kontakt mit dem Chipträger verbunden, während die aktive Seite des horizontalen Chips mit dem Chipträger verbunden wird (wobei die Unterseite des horizontalen Chips vom Chipträger abgewandt ist). Gemäß diesen Ausführungsformen können die ersten und zweiten Kontakte der vertikalen Chips an den Chipträger drahtgebondet werden, während die Kontakte der horizontalen Chips an den Chipträger gelötet werden können. Das gleiche Lötmaterial kann angewendet werden, um die Rückseiten der vertikalen Chips und die aktiven Seiten der horizontalen Chips mit dem Chipträger (beispielsweise einer PCB) zu verbinden.
  • Ausführungsformen der Erfindung umfassen die Bildung von Bindungen zwischen mehreren horizontalen Chips mit mehreren elektrisch isolierenden Verbindungsmedien und einem Chipträger und zwischen mehreren vertikalen Chips mit mehreren elektrisch leitenden Verbindungsmedien und dem Chipträger in einem Batchprozess. Insbesondere werden die Verbindungen zwischen den verschiedenen Chips und dem Chipträger in einem einzigen Press-/Erwärmungsschritt gebildet.
  • Bezugszeichenliste
    • 100
    Verfahren zum Verbinden
    102 bis 120
    Schritte von 100
    100
    vertikale Chips bzw. zweite Chips des Anspruchs 1 und 10 und erste Chips des Anspruchs 6
    110
    erste Kontakte der 100
    120
    zweite Kontakte der 100
    130
    dritte Kontakte der 100
    140
    elektrisch leitendes Medium
    150
    horizontale Chips bzw. erste Chips des Anspruchs 1 und 10 und zweite Chips des Anspruchs 6
    160
    Kontakte der 150
    200
    Überführungsträger
    210
    Platzhalter
    220
    Spalten auf 230
    250
    Spalten auf 240
    230
    erste Seite des 200
    240
    zweite Seite des 200
    260
    Strecke
    270
    Zeilen
    280-285
    Blöcke
    300
    Chipträger
    310
    Klebemedium bzw. elektrisch isolierende Verbindungsmedium
    320
    Einzelchip-Befestigungsbereiche für 150
    330
    Einzelchip-Befestigungsbereiche für 100
    340
    leitende Bindungen bzw. zweite/erste Verbindungen die für
    100 350
    Klebebindungen bzw. erste/zweite Verbindungen für die
    150 360
    einzelne Chipanordnungen
    370
    elektrisch leitendes Verbindungsmedium
    380
    restliche Abschnitte
    390
    isolierte Inseln

Claims (17)

  1. Verfahren zur Verbindung mehrerer Chips (100, 150) mit einem Chipträger (300), wobei das Verfahren umfasst: Anordnen erster Chips (150) auf einem Überführungsträger (200) , Anordnen zweiter Chips (100) auf dem Überführungsträger (200) , Anordnen des Überführungsträgers (200) mit den ersten Chips (150) und zweiten Chips (100) auf dem Chipträger (300), und Ausbilden von Verbindungen zwischen den ersten Chips (150) und dem Chipträger (300) und den zweiten Chips (100) und dem Chipträger (300), wobei beim Ausbilden der Verbindungen erste Verbindungen für die ersten Chips (150) unter Verwendung eines elektrisch isolierenden Verbindungsmediums (310) und zweite Verbindungen für die zweiten Chips (100) unter Verwendung eines elektrisch leitenden Verbindungsmediums (140) ausgebildet werden.
  2. Verfahren nach Anspruch 1, wobei beim Ausbilden der Verbindungen die Verbindungen in einem einzigen Erwärmungsschritt, in einem einzigen Pressschritt oder in einem einzigen Erwärmungs- und Pressschritt gebildet werden.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei ferner der Überführungsträger (200) von den ersten Chips (150) und zweiten Chips (100) entfernt wird.
  4. Verfahren nach Anspruch 3, wobei ferner der Chipträger (300) zerlegt wird, wobei einzelne Chipanordnungen ausgebildet werden, wobei die einzelnen Chipanordnungen einen Abschnitt des Chipträgers (300), einen ersten Chip (150) und einen zweiten Chip (100) umfassen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die ersten Chips (150) und die zweiten Chips (100) die gleichen Chips sind.
  6. Verfahren zur Verbindung mehrerer Chips (100, 150) mit einem Chipträger (300), wobei das Verfahren umfasst: Anordnen erster Chips (100) auf einem Überführungsträger (200), wobei die ersten Chips (100) vorderseitige Chipkontakte und rückseitige Chipkontakte umfassen, Anordnen zweiter Chips (150) auf dem Überführungsträger (200), wobei die zweiten Chips (150) nur vorderseitige Chipkontakte umfassen, Anordnen des Überführungsträgers (200) mit den ersten Chips (100) und zweiten Chips (150) auf dem Chipträger (300), und Ausbilden erster Verbindungen mit einem ersten Verbindungsmedium (140) zwischen den ersten Chips (100) und dem Chipträger (300) und Ausbilden zweiter Verbindungen mit einem zweiten Verbindungsmedium (310) zwischen den zweiten Chips (150) und dem Chipträger (300), wobei das erste Verbindungsmedium (140) ein elektrisch leitendes Verbindungsmedium ist und wobei das zweite Verbindungsmedium (310) ein elektrisch isolierendes Verbindungsmedium ist.
  7. Verfahren nach Anspruch 6, wobei beim Anordnen des Überführungsträgers (200) mit den ersten Chips (100) und den zweiten Chips (150) auf dem Chipträger (300) die ersten Chips (100) mit den rückseitigen Chipkontakten auf dem Chipträger (300) angeordnet werden und die zweiten Chips (150) mit Seiten, die keine vorderseitigen Chipkontakte aufweisen, auf dem Chipträger (300) angeordnet werden.
  8. Verfahren nach Anspruch 6 oder 7, wobei das elektrisch leitende Verbindungsmedium (140) ein Lot, eine elektrisch leitende Paste oder einen elektrisch leitenden Klebstoff umfasst und wobei das elektrisch isolierende Verbindungsmedium (310) ein Epoxidharz, einen Klebstoff, eine Paste, ein Band oder einen Film umfasst.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei der Chipträger (300) eine Metallplatte ist, wobei die Metallplatte erste und zweite Chipinseln umfasst, wobei die ersten und zweiten Chipinseln von restlichen Abschnitten der Metallplatte isoliert sind, wobei die ersten Verbindungen auf den ersten Chipinseln ausgebildet sind, wobei die zweiten Verbindungen auf den zweiten Chipinseln ausgebildet sind und wobei das erste Verbindungsmedium (140) und das zweite Verbindungsmedium (310) ein Lot, eine elektrisch leitende Paste oder einen elektrisch leitenden Klebstoff umfassen.
  10. Verfahren zur Verbindung mehrerer Chips (100, 150) mit einem Chipträger (300), wobei das Verfahren umfasst: Anordnen erster Chips (150) auf einem Überführungsträger (200) , Anordnen zweiter Chips (100) auf dem Überführungsträger (200) , Anordnen des Überführungsträgers (200) mit den ersten Chips (150) und zweiten Chips (100) auf dem Chipträger (300), Anwenden eines Drucks und einer Temperatur, wobei erste Verbindungen zwischen den ersten Chips (150) und dem Chipträger (300) und zweite Verbindungen zwischen den zweiten Chips (100) und dem Chipträger (300) ausgebildet werden, Verarbeiten eines ersten Wafers mit Vorrichtungen, die nur auf einzelnen Flächen Elektroden aufweisen, Zerlegen des ersten Wafers, wodurch erste Chips (150) ausgebildet werden, welche die Vorrichtungen umfassen, welche die Elektroden nur auf den einzelnen Flächen aufweisen, Verarbeiten eines zweiten Wafers mit Vorrichtungen, welche Elektroden auf entgegengesetzten Flächen aufweisen, und Zerlegen des zweiten Wafers, wobei zweite Chips (100) ausgebildet werden, welche die Vorrichtungen umfassen, welche die Elektroden auf den entgegengesetzten Flächen aufweisen.
  11. Verfahren nach Anspruch 10, wobei ferner der Überführungsträger (200) von den ersten Chips (150) und zweiten Chips (100) entfernt wird.
  12. Verfahren nach Anspruch 11, wobei ferner der Chipträger (300) zerlegt wird, wobei Chipanordnungen ausgebildet werden, wobei die Chipanordnungen einen Abschnitt des Chipträgers (300), einen ersten Chip (150) und einen zweiten Chip (100) umfassen.
  13. Verfahren nach Anspruch 12, wobei die Chipanordnungen ferner gekapselt werden.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei ferner erste Verbindungsmedien auf den Unterseiten der ersten Chips (150) ausgebildet werden und zweite Verbindungsmedien auf den Unterseiten der zweiten Chips (100) ausgebildet werden.
  15. Verfahren nach einem der Ansprüche 10 bis 13, wobei ferner erste Verbindungsmedien an Einzelchip-Befestigungsbereichen der ersten Chips (150) auf dem Chipträger (300) ausgebildet werden und zweite Verbindungsmedien auf den Unterseiten der zweiten Chips (100) ausgebildet werden.
  16. Verfahren nach einem der Ansprüche 10 bis 15, wobei der Überführungsträger (200) eine Überführungsfolie ist und wobei der Chipträger (300) ein Leiterrahmen oder eine Metallplatte ist.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei der Chipträger (300) ein Leiterrahmen ist und wobei der Leiterrahmen ein unterteilter Leiterrahmen ist, der isolierte Diepads umfasst.
DE102015112085.2A 2014-08-05 2015-07-24 Batchprozess zur Verbindung von Chips mit einem Träger Active DE102015112085B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/451,868 2014-08-05
US14/451,868 US9673170B2 (en) 2014-08-05 2014-08-05 Batch process for connecting chips to a carrier

Publications (2)

Publication Number Publication Date
DE102015112085A1 DE102015112085A1 (de) 2016-02-11
DE102015112085B4 true DE102015112085B4 (de) 2021-08-19

Family

ID=55134964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015112085.2A Active DE102015112085B4 (de) 2014-08-05 2015-07-24 Batchprozess zur Verbindung von Chips mit einem Träger

Country Status (3)

Country Link
US (1) US9673170B2 (de)
CN (1) CN105336632B (de)
DE (1) DE102015112085B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9863829B2 (en) * 2014-08-01 2018-01-09 Carl Freudenberg Kg Sensor
CN106469721A (zh) 2015-08-21 2017-03-01 意法半导体有限公司 邻近传感器及其制造方法
US11211359B2 (en) * 2015-09-17 2021-12-28 Semiconductor Components Industries, Llc Semiconductor device and method of forming modular 3D semiconductor package with horizontal and vertical oriented substrates
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
CN106653741B (zh) * 2015-11-02 2020-03-24 意法半导体有限公司 邻近传感器、电子设备以及制造邻近传感器的方法
CN106783632B (zh) * 2016-12-22 2019-08-30 深圳中科四合科技有限公司 一种三极管的封装方法及三极管
TWI713131B (zh) * 2017-10-13 2020-12-11 久元電子股份有限公司 晶粒轉移設備及使用該設備轉移晶粒的方法
KR102048747B1 (ko) * 2018-04-16 2019-11-26 한국기계연구원 마이크로 소자 전사방법
US11094614B2 (en) * 2019-09-23 2021-08-17 Littelfuse, Inc. Semiconductor chip contact structure, device assembly, and method of fabrication
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
CN112435965A (zh) * 2020-11-18 2021-03-02 深圳宏芯宇电子股份有限公司 存储卡及其封装方法
DE102022212606A1 (de) 2022-11-25 2024-05-29 Zf Friedrichshafen Ag Verfahren zur herstellung eines leistungsmoduls

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658618A (en) 1968-10-25 1972-04-25 Telefunken Patent Method of providing individual bodies on a basic body
US20090230535A1 (en) 2008-03-12 2009-09-17 Infineon Technologies Ag Semiconductor module
US20130200502A1 (en) 2012-02-08 2013-08-08 Infineon Technologies Ag Semiconductor Device and Method of Manufacturing Thereof
DE102014115509A1 (de) 2013-10-25 2015-04-30 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959008A (en) 1984-04-30 1990-09-25 National Starch And Chemical Investment Holding Corporation Pre-patterned circuit board device-attach adhesive transfer system
JP3928753B2 (ja) 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
EP1393368A2 (de) * 2001-05-17 2004-03-03 Koninklijke Philips Electronics N.V. Erzeugnis das ein substrat und ein auf diesem substrat befestigtes chip umfasst
DE102004056702B3 (de) 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
JP4720608B2 (ja) 2006-05-10 2011-07-13 パナソニック株式会社 部品実装装置および部品実装方法
US7868465B2 (en) 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US20090051019A1 (en) 2007-08-20 2009-02-26 Chih-Feng Huang Multi-chip module package
US20090087938A1 (en) 2007-09-28 2009-04-02 Texas Instruments Incorporated Method for Manufacturing Microdevices or Integrated Circuits on Continuous Sheets
US7879691B2 (en) 2008-09-24 2011-02-01 Eastman Kodak Company Low cost die placement
US8183677B2 (en) 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8580612B2 (en) 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
US7943423B2 (en) * 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
US8178954B2 (en) 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US8164199B2 (en) 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US8247288B2 (en) 2009-07-31 2012-08-21 Alpha & Omega Semiconductor Inc. Method of integrating a MOSFET with a capacitor
US8482048B2 (en) 2009-07-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Metal oxide semiconductor field effect transistor integrating a capacitor
US8664043B2 (en) 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
TW201222683A (en) 2010-11-18 2012-06-01 Siliconware Precision Industries Co Ltd Method of forming semiconductor package
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8648473B2 (en) 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US9318473B2 (en) 2012-04-20 2016-04-19 Infineon Technologies Ag Semiconductor device including a polymer disposed on a carrier
US8692361B2 (en) 2012-07-30 2014-04-08 Infineon Technologies Ag Electric device package comprising a laminate and method of making an electric device package comprising a laminate
US9123764B2 (en) 2012-08-24 2015-09-01 Infineon Technologies Ag Method of manufacturing a component comprising cutting a carrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658618A (en) 1968-10-25 1972-04-25 Telefunken Patent Method of providing individual bodies on a basic body
US20090230535A1 (en) 2008-03-12 2009-09-17 Infineon Technologies Ag Semiconductor module
US20130200502A1 (en) 2012-02-08 2013-08-08 Infineon Technologies Ag Semiconductor Device and Method of Manufacturing Thereof
DE102014115509A1 (de) 2013-10-25 2015-04-30 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements

Also Published As

Publication number Publication date
CN105336632B (zh) 2018-07-17
DE102015112085A1 (de) 2016-02-11
US20160043054A1 (en) 2016-02-11
US9673170B2 (en) 2017-06-06
CN105336632A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
DE102015112085B4 (de) Batchprozess zur Verbindung von Chips mit einem Träger
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102012104761B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102013104487B4 (de) Verfahren zum Herstellen eines Chipgehäuses
DE112014002322T5 (de) Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren
DE102014117523B4 (de) Elektronische Vorrichtung
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102013102893B4 (de) Verfahren zum Verkapseln eines elektronischen Schaltkreises

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative