DE102020001261A1 - Halbleitergehäuse und verbundene verfahren - Google Patents
Halbleitergehäuse und verbundene verfahren Download PDFInfo
- Publication number
- DE102020001261A1 DE102020001261A1 DE102020001261.2A DE102020001261A DE102020001261A1 DE 102020001261 A1 DE102020001261 A1 DE 102020001261A1 DE 102020001261 A DE102020001261 A DE 102020001261A DE 102020001261 A1 DE102020001261 A1 DE 102020001261A1
- Authority
- DE
- Germany
- Prior art keywords
- dies
- bracket
- substrate
- coupled
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/2732—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/35—Manufacturing methods
- H01L2224/358—Post-treatment of the connector
- H01L2224/3583—Reworking
- H01L2224/35831—Reworking with a chemical process, e.g. with etching of the connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/35—Manufacturing methods
- H01L2224/358—Post-treatment of the connector
- H01L2224/3583—Reworking
- H01L2224/35847—Reworking with a mechanical process, e.g. with flattening of the connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37012—Cross-sectional shape
- H01L2224/37013—Cross-sectional shape being non uniform along the connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/37164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/37664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4001—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40499—Material of the auxiliary connecting means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/405—Material
- H01L2224/40505—Material at the bonding interface
- H01L2224/4052—Bonding interface between the connecting portion and the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
- H01L2224/40991—Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on the semiconductor or solid-state body to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
- H01L2224/40996—Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/40998—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83095—Temperature settings
- H01L2224/83096—Transient conditions
- H01L2224/83097—Heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/84201—Compression bonding
- H01L2224/84203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/84909—Post-treatment of the connector or bonding area
- H01L2224/8493—Reshaping, e.g. for severing the strap, modifying the loop shape
- H01L2224/84931—Reshaping, e.g. for severing the strap, modifying the loop shape by chemical means, e.g. etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9221—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92252—Sequential connecting processes the first connecting process involving a strap connector
- H01L2224/92255—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0503—13th Group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Die Bonding (AREA)
Abstract
Implementierungen von Halbleitergehäusen können ein oder mehrere Dies, die über ein Substrat gekoppelt sind, einen elektrisch leitenden Abstandshalter, der über das Substrat gekoppelt ist, und eine Klammer, die über das eine oder die mehreren Dies und mit diesen und über den und mit dem elektrisch leitenden Abstandshalter gekoppelt ist, einschließen. Die Klammer kann das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter elektrisch koppeln.
Description
- QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
- Dieses Dokument beansprucht den Vorteil des Anmeldedatums der vorläufigen
US-Patentanmeldung 62/814.366 - HINTERGRUND
- Technisches Gebiet
- Aspekte dieses Dokuments beziehen sich allgemein auf Halbleitervorrichtungen, einschließlich Leistungshalbleitervorrichtungen. Spezielle Implementierungen schließen auch Leistungshalbleitervorrichtungen, einschließlich einer elektrischen Verbindung, die keine Drahtverbindung ist, ein.
- Hintergrund
- Halbleitergehäuse können ein Halbleitersubstrat, das mit einem Chip gekoppelt ist, einschließen. Verfahren zum Verbinden von Komponenten des Halbleitergehäuses können die Bildung einer Drahtverbindung einschließen. Die Drahtverbindung kann entweder durch Wedge-Bonden oder Ball-Bonden gebildet werden.
- KURZDARSTELLUNG
- Implementierungen von Halbleitergehäusen können ein oder mehrere Dies, die über ein Substrat gekoppelt sind, einen elektrisch leitenden Abstandshalter, der über das Substrat gekoppelt ist, und eine Klammer, die über das eine oder die mehreren Dies und mit diesen und über den und mit dem elektrisch leitenden Abstandshalter gekoppelt ist, einschließen. Die Klammer kann das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter elektrisch koppeln.
- Implementierungen von Halbleitergehäusen können eines, alle oder beliebige der folgenden Merkmale einschließen:
- Die Klammer kann einen ersten Abschnitt mit einer ersten Dicke und einen zweiten Abschnitt mit einer zweiten Dicke einschließen.
- Der elektrisch leitende Abstandshalter kann ein vertikales Verbindungssystem sein.
- Die Klammer kann mit dem einen oder den mehreren Dies und dem Abstandshalter durch eines von Lötmittel oder einem Klebstoff gekoppelt sein.
- Das eine oder die mehreren Dies können einen Bipolartransistor mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistor, IGBT) und eine Diode einschließen.
- Der elektrisch leitende Abstandshalter kann eine Kupferfolie einschließen.
- Das Gehäuse kann nur eine einzelne Klammer einschließen.
- Der elektrisch leitende Abstandshalter kann durch eines von einem Lötmittel oder einem Klebstoff direkt sowohl mit dem Substrat als auch der Klammer gekoppelt sein.
- Implementierungen von Halbleitergehäusen können ein oder mehrere Dies, die über ein Substrat gekoppelt sind, einen elektrisch leitenden Abstandshalter, der über das Substrat gekoppelt ist, und eine Umverteilungsschicht (Redistribution Layer, RDL), umfassend Bornitrid, die über das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter gekoppelt ist, einschließen. Die RDL kann das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter elektrisch verbinden.
- Implementierungen von Halbleitergehäusen können eines, alle oder beliebige der folgenden Merkmale einschließen:
- Der elektrisch leitende Abstandshalter kann durch eines von einem Lötmittel oder einem Klebstoff direkt sowohl mit dem Substrat als auch der RDL gekoppelt sein.
- Das eine von Lötmittel oder dem Klebstoff kann Silbersintermaterial einschließen.
- Die RDL kann eine Vielzahl von elektrischen Leiterbahnen auf einer Seite einschließen.
- Der elektrisch leitende Abstandshalter kann eine Kupferfolie einschließen.
- Das Substrat kann ein Direct Bonded Copper- (DBC-) Substrat beinhalten.
- Implementierungen von Verfahren zum Bilden eines Halbleitergehäuses können ein Aufbringen von Sintermaterial über einem von einer ersten Seite einer Vielzahl von Dies oder einer ersten Seite einer Klammer, ein Aufbringen von Sintermaterial auf eines von einer ersten Seite eines elektrisch leitenden Abstandshalters oder der Klammer, ein Drucksintern des elektrisch leitenden Abstandshalters und der Vielzahl von Dies auf die Klammer durch das Sintermaterial und ein Aufbringen von Sintermaterial auf eines von einer zweiten Seite einer Vielzahl von Dies oder einem Substrat, wobei sich die zweite Seite gegenüber der ersten Seite der Vielzahl von Dies befindet, einschließen. Das Verfahren kann auch ein Aufbringen von Sintermaterial auf eines von einer zweiten Seite des elektrisch leitenden Abstandshalters oder dem Substrat, wobei sich die zweite Seite gegenüber der ersten Seite des elektrisch leitenden Abstandshalters befindet, und ein Drucksintern des Substrats auf den elektrisch leitenden Abstandshalter und eine Vielzahl von Dies durch das Sintermaterial einschließen.
- Implementierungen von Verfahren zum Bilden eines Halbleitergehäuses können eines, alle oder beliebige der folgenden Merkmale einschließen:
- Die Vielzahl von Dies und der elektrisch leitende Abstandshalter können umgedreht werden, nachdem sie auf die Klammer druckgesintert werden, wonach die Vielzahl von Dies und der elektrisch leitende Abstandshalter dann auf das Substrat druckgesintert werden können.
- Das Verfahren kann ein Ätzen der Klammer einschließen.
- Das Substrat kann ein Direct Bonded Copper- (DBC-) Substrat einschließen.
- Die Vielzahl von Dies und der elektrisch leitende Abstandshalter können auf die Klammer druckgesintert werden, nachdem die Vielzahl von Dies und der elektrisch leitende Abstandshalter auf das Substrat druckgesintert werden.
- Das Sintermaterial kann Silbersintermaterial einschließen.
- Die vorstehenden und weitere Aspekte, Merkmale und Vorteile sind für den Fachmann aus der BESCHREIBUNG und den ZEICHNUNGEN sowie aus den ANSPRÜCHEN ersichtlich.
- Figurenliste
- Im Folgenden werden Implementierungen in Verbindung mit den beigefügten Zeichnungen beschrieben, worin gleiche Bezugszeichen gleichartige Elemente bezeichnen, und
-
1 eine perspektivische Ansicht eines Halbleitermoduls ist; -
2 eine perspektivische Ansicht eines Halbleitergehäuses ist; -
3 eine Draufsicht eines Substrats ist; -
4 eine Draufsicht einer Vielzahl von Dies und Abstandshaltern, die über das Substrat von3 gekoppelt sind, ist; -
5 eine Querschnittseitenansicht einer Vielzahl von Dies, eines Abstandshalters und eines Substrats in einem Sinterwerkzeug ist; -
6 eine Draufsicht einer Vielzahl von Klammern ist; -
7 eine Unteransicht der Vielzahl von Klammern von6 ist; -
8 eine perspektivische Draufsicht der Vielzahl von Klammern von6 ist; -
9 eine perspektivische Unteransicht der Vielzahl von Klammern von6 ist; -
10 eine Draufsicht einer Vielzahl von Klammern ist, die über eine Vielzahl von Dies und eine Vielzahl von Abstandshaltern gekoppelt sind; -
11 eine Querschnittseitenansicht des Halbleitermoduls von10 in einem Sinterwerkzeug ist; -
12 eine perspektivische Ansicht eines Halbleitermoduls ist; -
13 eine Draufsicht eines Halbleitergehäuses ist; -
14 eine perspektivische Draufsicht eines Halbleitergehäuses ist; -
15 eine Draufsicht einer anderen Implementierung eines Halbleitermoduls ist; -
16 eine Draufsicht eines Wafers ist; -
17 eine Draufsicht einer Vielzahl von Dies ist, die von dem Wafer vereinzelt sind; -
18 eine Draufsicht der Vielzahl von Dies von17 ist, die durch ein Sintermaterial abgedeckt sind; -
19 eine Draufsicht der Vielzahl von Dies von18 während eines Aushärtungsprozesses ist; -
20 eine Draufsicht einer Vielzahl von Klammern ist; -
21 eine Unteransicht der Vielzahl von Klammern von20 ist; -
22 eine perspektivische Unteransicht der Vielzahl von Klammern von20 ist; -
23 eine Seitenansicht einer Klammer ist; -
24 eine Seitenansicht einer geätzten Klammer ist; -
25 eine Draufsicht einer Vielzahl von Dies und eines Abstandshalters ist, die durch ein Sintermaterial abgedeckt sind; -
26 eine Seitenansicht einer Vielzahl von Dies und eines Abstandshalters ist, die mit einer geätzten Klammer gekoppelt sind; -
27 eine Seitenansicht der Vielzahl von Dies und des Abstandshalters von26 in einem Sinterwerkzeug ist; -
28 eine Seitenansicht einer Vielzahl von Dies und eines Abstandshalters ist, die mit einer Klammer gekoppelt sind; -
29 eine Seitenansicht der Vielzahl von Dies und des Abstandshalters von28 in einem Sinterwerkzeug ist; -
30 eine Seitenansicht einer Vielzahl von Dies und eines Abstandshalters von -
29 ist, die mit der Klammer gekoppelt sind, nachdem sie druckgesintert werden; -
31 eine Seitenansicht einer Vielzahl von Dies und eines Abstandshalters von -
27 ist, die mit der Klammer gekoppelt sind, nachdem sie druckgesintert werden; -
32 eine Unteransicht einer Vielzahl von Dies und Abstandshaltern ist, die mit einer Klammer gekoppelt sind; -
33 eine Draufsicht einer Vielzahl von Dies und Abstandshaltern ist, die mit einer Klammer gekoppelt sind; -
34 eine Seitenansicht eines Sintermaterials ist, das über eine Vielzahl von Dies und einen Abstandshalter gekoppelt ist, die mit einer Klammer gekoppelt sind; -
35 eine Seitenansicht eines Sintermaterials, das über eine Vielzahl von Dies und einen Abstandshalter, die mit einer geätzten Klammer gekoppelt sind, gekoppelt ist, ist; -
36 eine Seitenansicht eines Sintermaterials ist, das über ein Substrat gekoppelt ist; -
37 eine Seitenansicht eines Substrats ist, das mit der Vielzahl von Dies, dem Abstandshalter und der Klammer von31 in einem Sinterwerkzeug gekoppelt ist; -
38 eine Seitenansicht eines Substrats ist, das mit der Vielzahl von Dies, dem Abstandshalter und der Klammer von30 in einem Sinterwerkzeug gekoppelt ist; -
39 eine Draufsicht einer Klammer ist, die nach dem Sinterprozess über das Substrat gekoppelt ist; -
40 eine Draufsicht des Halbleitermoduls ist; -
41 eine perspektivische Draufsicht eines Halbleitermoduls ist; -
42 eine perspektivische Draufsicht eines Halbleitergehäuses ist; -
43 eine Draufsicht eines Substrats ist; -
44 eine Draufsicht einer Vielzahl von Dies und Abstandshaltern ist, die über das Substrat von43 gekoppelt sind; -
45 eine Seitenansicht einer Vielzahl von Dies, eines Abstandshalters und eines Substrats in einem Sinterwerkzeug ist; -
46 eine Unteransicht einer Umverteilungsschicht ist; -
47 eine perspektivische Unteransicht der Umverteilungsschicht von46 ist; -
48 eine Unteransicht der Umverteilungsschicht von46 ist, die ein daran gekoppeltes Sintermaterial aufweist; -
49 eine Draufsicht der Umverteilungsschicht ist, die über die Vielzahl von Dies und den Abstandshalter gekoppelt ist; -
50 eine Seitenansicht der Umverteilungsschicht, der Vielzahl von Dies und des Abstandshalters in einem Sinterwerkzeug ist; -
51 eine perspektivische Draufsicht des Halbleitermoduls von41 ist; -
52 eine Draufsicht des Halbleitergehäuses von42 ist und -
53 eine perspektivische Draufsicht des Halbleitergehäuses von42 ist. - BESCHREIBUNG
- Diese Offenbarung, ihre Gesichtspunkte und Implementierungen sind nicht auf die hier offenbarten speziellen Komponenten, Montageverfahren oder Verfahrenselemente beschränkt. Viele weitere im Stand der Technik bekannte Komponenten, Montageverfahren und/oder Verfahrenselemente, die mit dem angestrebten Halbleitergehäuse vereinbar sind, gehen zur Verwendung mit besonderen Implementierungen aus dieser Offenbarung hervor. Entsprechend können zum Beispiel, obwohl besondere Implementierungen offenbart sind, diese Implementierungen und implementierenden Komponenten beliebige Formen, Größen, Bauarten, Typen, Modelle, Versionen, Abmessungen, Konzentrationen, Materialien, Mengen, Verfahrenselemente, Verfahrensschritte und/oder dergleichen aus dem Stand der Technik für diese Halbleitergehäuse sowie implementierenden Komponenten und Verfahren umfassen, die mit der angestrebten Wirkungsweise und den angestrebten Verfahren vereinbar sind.
- Bezugnehmend auf
1 ist eine perspektivische Ansicht eines Halbleitermoduls veranschaulicht. In verschiedenen Implementierungen kann das Halbleitermodul2 ein SSDC-Halbleitermodul (Single Side Direct Cooling-Halbleitermodul) oder ein anderer Typ von Halbleitermodul sein. Das Halbleitermodul2 kann ein oder mehrere gedünnte Dies einschließen, die in Anwendungen mit hoher Leistung und/oder hoher Schaltleistung genutzt werden können. Das Halbleitermodul2 schließt ein Substrat4 ein. Das Substrat4 , wie in1 veranschaulicht, ist ein Direct-Bond-Copper-Substrat (DBC-Substrat). Während die hierin offenbarten Implementierungen als DBC-Substrate einschließend veranschaulicht sind, können in anderen Implementierungen andere Substrate verwendet werden, einschließlich, als nicht einschränkendes Beispiel, Insulated Metal Substrate Technology-Substraten (IMST-Substraten), Active Metal Bonding-Substraten (AMB-Substraten), Substraten mit einer Isolierschicht zwischen zwei Metall- oder Metalllegierungsschichten oder anderer silicium- und nichtsiliciumhaltiger Substrate. - Weiter bezugnehmend auf
1 schließt das Halbleitermodul2 ein oder mehrere Dies6 , die über das Substrat4 gekoppelt sind, ein. Das Die6 kann verschiedene Leistungsvorrichtungen, wie, als nicht einschränkendes Beispiel, Metalloxidhalbleiterfeldeffekttransistoren (Metal-Oxide Semiconductor Field-Effect Transistors, MOSFET), Bipolartransistoren mit isolierter Gate-Elektrode (Insulative-Gate Bipolar Transistors, IGBT), Dioden oder einen beliebigen anderen Typ von Leistungshalbleitervorrichtung einschließen. Solche Vorrichtungen können eine hohe Stromführungsfähigkeit aufweisen. In anderen Implementierungen kann das Halbleitermodul Dies einschließen, die keine Leistungsvorrichtungen sind. In bestimmten Implementierungen kann das Die6 von einer ursprünglichen Herstellungsdicke gedünnt sein und konfiguriert sein, um unter hohen Ausgangsleistungsbedingungen zu arbeiten. - Wie durch
1 veranschaulicht, schließt das Halbleitermodul2 eine Vielzahl von Klammern8 , die über das eine oder die mehreren Dies6 gekoppelt sind, ein. In verschiedenen Implementierungen, obwohl nicht veranschaulicht, kann eine lötbare obere Metallschicht über das eine oder die mehreren Dies6 gekoppelt sein. Mindestens eine Klammer der Vielzahl von Klammern8 kann auch über einen Abstandshalter gekoppelt sein, und in verschiedenen Implementierungen kann jede Klammer der Vielzahl von Klammern8 über einen Abstandshalter gekoppelt sein. In den hierin offenbarten Implementierungen kann die Klammer das eine oder die mehreren Dies und den Abstandshalter elektrisch koppeln. Der Abstandshalter ist auch über das Substrat4 gekoppelt. Der Abstandshalter kann durch ein Lötmittel oder einen anderen Klebstoff direkt sowohl mit dem Substrat als auch der Klammer gekoppelt sein. In bestimmten Implementierungen schließen Klebstoffe ein Sintermaterial, einschließlich Silbersintermaterials, ein. In verschiedenen Implementierungen und wie hierin verwendet, sind die Abstandshalter elektrisch leitende Abstandshalter. In anderen Implementierungen können die Abstandshalter nicht elektrisch leitend sein. Jeder der Abstandshalter ist auch ein vertikales Verbindungssystem, das eine elektrische oder thermische oder sowohl elektrische als auch thermische Verbindung mit dem Die bereitstellt. - Die Abstandshalter sind in
1 nicht veranschaulicht, weil sie durch die Klammern8 abgedeckt sind. In verschiedenen Implementierungen können die Abstandshalter ein metallisches Material oder eine Metalllegierung sein und können, als nicht einschränkendes Beispiel, Kupfer, Messing, Kupfer, das mit Aluminium plattiert ist, oder einen beliebigen anderen Typ von metallischem Material oder geschichtetem metallischem Material einschließen. In bestimmten Implementierungen können die Abstandshalter eine Kupferfolie einschließen. In verschiedenen Implementierungen kann die Vielzahl von Klammern8 Kupfer, Silber, Palladium, Nickel, Gold oder ein beliebiges anderes Metall, eine Legierung davon oder eine Kombination von Metallen sein. In bestimmten Implementierungen kann die Unterseite der Klammer blankes Kupfer sein, das mit Silber, Palladium, Nickel, Gold oder einem beliebigen anderen Metall oder einer Legierung davon plattiert ist. In noch anderen Implementierungen können die Klammern8 ein nicht metallisches elektrisch und/oder thermisch leitendes Material einschließen. In Implementierungen, die eine oder mehrere Klammern8 einschließen, kann die Klammerverbindung zu dem Die6 einen niedrigen Durchlasswiderstand (RDS) des Halbleitermoduls2 bereitstellen. Die Klammern können auch in der Lage sein, die obere Metallisierung des Dies in verschiedenen Implementierungen vollständig zu nutzen. Außerdem können die Klammern8 das Risiko einer Beschädigung des Dies6 verringern, weil die Kraft, die zum Bilden der Drahtverbindung verwendet wird, durch die Verwendung der Klammern8 beseitigt wird. Die Klammern8 können letztendlich zu einer verbesserten Leistungsverwaltung, einer besseren thermischen Leistung und einer höheren Zuverlässigkeit führen. Während1-2 eine Vielzahl von Klammern veranschaulichen, kann in anderen Implementierungen ein Modul und/oder ein Gehäuse nur eine einzelne Klammer einschließen. - In verschiedenen Implementierungen kann jede Klammer
8 einen einzelnen Abstandshalter und zwei oder mehr Dies abdecken. In bestimmten Implementierungen kann die einzelne Klammer einen IGBT, eine Diode und einen Abstandshalter abdecken. In verschiedenen Implementierungen kann der Abstandshalter eine erweiterte/verlängerte Verbindung zwischen dem Substrat und den Dies bereitstellen. Der Abstandshalter kann Unebenheiten unter den Dies kompensieren, weil der Abstandshalter die Unterschiede zwischen den verschiedenen Dicken des Substrats und/oder Dies und/oder Die-Befestigungs- oder Klammerbefestigungsmaterialien kompensieren kann. Außerdem kann der Abstandshalter einen Zwischenraum zwischen der Klammer8 und dem Substrat4 ausfüllen und zusätzliche strukturelle Unterstützung für die Klammer8 bereitstellen. In verschiedenen Implementierungen kann die Klammer8 eine einzige Dicke über die Klammer einschließen. In anderen Implementierungen kann die Klammer8 einen ersten Abschnitt mit einer ersten Dicke und einen zweiten Abschnitt mit einer zweiten Dicke einschließen. Eine solche Klammer8 kann durch Ätzen oder Stanzen der Klammer8 gebildet sein. - Jede Klammer
8 kann durch einen leitenden Klebstoff an das Die6 und den Abstandshalter gebunden sein. In verschiedenen Implementierungen kann der Klebstoff ein Sintermaterial einschließen, und in bestimmten Implementierungen kann er ein Silbersintermaterial einschließen. In solchen Implementierungen kann das Silbersintermaterial wirken, um den thermischen und elektrischen Wirkungsgrad des Halbleitermoduls2 so weit wie möglich zu maximieren. Während die hierin beschriebenen Implementierungen in erster Linie auf ein Silbersintermaterial verweisen, versteht es sich, dass andere Sinter-, Lötmittel-, Klebe- oder Klebstoffmaterialien anstelle des Silbersintermaterials verwendet werden können. Wie durch1 veranschaulicht, kann das Halbleitermodul2 eine Vielzahl von Stiften10 einschließen. Während die hierin offenbarten Implementierungen ein Silbersintermaterial einschließen, versteht es sich, dass in anderen Implementierungen ein beliebiges anderes elektrisch leitendes Klebstoff-/Die-Befestigungsmaterial verwendet werden kann. - Bezugnehmend auf
2 ist eine perspektivische Ansicht einer Implementierung eines Halbleitergehäuses veranschaulicht. In verschiedenen Implementierungen kann das Halbleitergehäuse12 eines oder mehrere der Halbleitermodule14 , die mit einem Gehäuse16 und einer Rückplatte18 gekoppelt sind, einschließen. Jedes der Halbleitermodule14 kann gleich oder ähnlich dem Halbleitermodul von1 sein. In der durch2 veranschaulichten Implementierung sind drei Module in dem Halbleitergehäuse eingeschlossen. In verschiedenen Implementierungen kann das Gehäuse16 eine oder mehrere Streben20 einschließen, die die Halbleitermodule14 teilen. Obwohl nicht veranschaulicht, kann in verschiedenen Implementierungen das Innere des Gehäuses mit einem Einkapselungsmittel gefüllt sein, das die Halbleitermodule14 abdeckt. Das Einkapselungsmittel kann eine Vergussmasse einschließen und kann in bestimmten Implementierungen eine Gelvergussmasse einschließen. Das Halbleitergehäuse kann Stifte22 einschließen, die durch das Einkapselungsmittel freigelegt sein können. - Bezugnehmend auf
3-14 ist eine Implementierung eines Halbleitergehäuses an verschiedenen Punkten in einer Implementierung eines Verfahrens zum Bilden des Halbleitergehäuses von2 veranschaulicht. Bezugnehmend auf3 ist eine Draufsicht eines Substrats veranschaulicht. Das Verfahren kann ein Bereitstellen eines beliebigen Typs von hierin offenbartem Substrat, einschließlich eines DBC-Substrats24 , einschließen. Das Substrat24 kann eine Vielfalt von Strukturen/Leiterbahnen darauf einschließen. Bezugnehmend auf4 ist eine Draufsicht einer Vielzahl von Dies und Abstandshaltern, die über das Substrat von3 gekoppelt sind, veranschaulicht. Das Die kann 26 einen beliebigen Typ von Die, das hierin offenbart ist, einschließen. Die Abstandshalter28 können einen beliebigen Typ von Material, das hierin offenbart ist, einschließen und können in bestimmten Implementierungen eine Metallfolie, wie eine Kupferfolie einschließen, obwohl jedes hierin zuvor offenbarte Metallmaterial verwendet werden könnte. In verschiedenen Implementierungen kann das Verfahren ein Aufbringen von Sintermaterial über einer ersten Seite einer Vielzahl von Dies und ein Aufbringen von Sintermaterial auf eine erste Seite des Abstandshalters einschließen. In anderen Implementierungen kann das Sintermaterial auf das Substrat24 aufgebracht werden. Das Die26 und die Abstandshalter28 können durch einen Klebstoff mit dem Substrat gekoppelt sein und können in bestimmten Implementierungen durch ein Lötmittel oder ein Silbersintermaterial mit dem Substrat gekoppelt sein. In Implementierungen mit einem Silbersintermaterial kann das Silbersintermaterial durch, als nicht einschränkendes Beispiel, Siebdruck, Folienlaminierung, Schablonendruck und andere Verfahren zum Aufbringen eines flüssigen oder halbflüssigen Materials auf das Substrat24 oder die Vielzahl von Dies26 und den Abstandshalter28 aufgebracht werden. In verschiedenen Implementierungen können das Die26 und die Abstandshalter28 durch das Sintermaterial mittels einer Hot-Die-Platzierung mit dem Substrat24 gekoppelt sein. In anderen Implementierungen können die Abstandshalter28 durch Verfahren, wie, als nicht einschränkendes Beispiel, Ultraschallkleben, Schweißen, Löten oder ein beliebiges anderes Befestigungsverfahren, an das Substrat24 gebunden sein. Die hierin offenbarten Abstandshalter28 können eine lötbare Oberflächenschicht darauf einschließen, die unter Verwendung von, als nicht einschränkendes Beispiel, Elektroplattieren, stromlosem Plattieren, Sputtern oder einem beliebigen anderen Verfahren zum Abscheiden eines lötbaren Materials gebildet werden kann. - Bezugnehmend auf
5 ist eine Seitenansicht einer Vielzahl von Dies und eines Abstandshalters, die auf ein Substrat druckgesintert sind, veranschaulicht. In verschiedenen Implementierungen kann das Verfahren zum Bilden des Halbleitergehäuses ein Aushärten des Silbersintermaterials30 einschließen. In verschiedenen Implementierungen kann das Silbersintermaterial zwischen etwa 80 C bis etwa 150 C ausgehärtet werden. In verschiedenen Implementierungen können das Die26 und der Abstandshalter28 durch Platzieren des Substrats24 , des Dies26 und des Abstandshalters28 in ein Sinterwerkzeug32 und Aufbringen von Druck auf das Die, den Abstandshalter und das Substrat an das Substrat24 gebunden werden. In verschiedenen Implementierungen kann Wärme, geringe Wärme oder keine Wärme in Verbindung mit dem Druck auf das Sintermaterial aufgebracht werden. In anderen Implementierungen kann das Aushärten die Aufbringung von Wärme einschließen, ohne dass Druck auf das Die26 , den Abstandshalter28 oder das Substrat24 aufgebracht wird. - Bezugnehmend auf
6 ist eine Draufsicht einer Vielzahl von Klammern veranschaulicht, und bezugnehmend auf8 ist eine perspektivische Draufsicht der Vielzahl von Klammern veranschaulicht. Die Anzahl von Klammern, die Größe der Klammern und die Formen der Klammern können alle derart mit dem Die und den Abstandshaltern, die mit dem Substrat gekoppelt sind, übereinstimmen, dass die Klammern34 konfiguriert sein können, um ein ausgewähltes Die und mindestens einen Abstandshalter miteinander zu koppeln. Während6 als sechs verschiedene Klammern einschließend veranschaulicht ist, können somit andere Implementierungen mehr oder weniger als sechs Klammern einschließen. Während die in6 und8 veranschaulichten Klammern34 flach erscheinen, können die Klammern in anderen Implementierungen strukturiert, abgewinkelt, gebogen, gestuft, abgesetzt oder halbgeätzt sein. Strukturierte, abgewinkelte, gebogene, abgesetzte, geätzte oder gestufte Klammern können in Verbindung mit einem Die und/oder Abstandshaltern verwendet werden, die Oberflächen mit unterschiedlichen Höhen/Positionen/Dicken an verschiedenen Stellen entlang der Klammern aufweisen. In bestimmten Implementierungen, die eine abgesetzte Klammer einschließen, kann der abgesetzte Abschnitt mit einer gestuften Struktur hinzugefügt werden. Der abgesetzte Abschnitt kann ein Einzel- oder Doppelmesssystem sein. Bezugnehmend auf7 ist eine Unteransicht der Vielzahl von Klammern von6 veranschaulicht, und bezugnehmend auf9 ist eine perspektivische Unteransicht der Vielzahl von Klammern von7 veranschaulicht. In verschiedenen Implementierungen kann das Verfahren zum Bilden des Halbleitersubstrats ein Aufbringen eines Klebstoffs36 auf eine Unterseite der Vielzahl von Klammern34 einschließen. In bestimmten Implementierungen kann der Klebstoff ein Silbersintermaterial einschließen. Das Silbersintermaterial kann durch, als nicht einschränkendes Beispiel, Abgabetechniken, wie Siebdruck oder Folienlaminierung, auf die Klammern aufgebracht werden. Das Sintermaterial kann in einem Bereich entsprechend dem Die und den Abstandshaltern, die mit dem Substrat gekoppelt sind, auf die Klammern aufgebracht werden. In anderen Implementierungen kann der Klebstoff auf das Die und die Abstandshalter aufgebracht werden, bevor diese mit den Klammern gekoppelt werden. - Bezugnehmend auf
10 ist eine Draufsicht der Vielzahl von Klammern, die über das Die und eine Vielzahl von Abstandshaltern gekoppelt sind, veranschaulicht. Nach dem Koppeln der Klammer34 mit dem Die26 und den Abstandshaltern28 , wie durch10 veranschaulicht, kann das Verfahren ein zweites Aushärten des Klebstoffs einschließen. Bezugnehmend auf11 ist eine Querschnittseitenansicht des Halbleitermoduls von10 in einem Sinterwerkzeug veranschaulicht. In verschiedenen Implementierungen kann das Verfahren zum Bilden des Halbleitergehäuses ein Aushärten des Sintermaterials38 zwischen den Klammern34 und dem Die26 und den Abstandshaltern28 einschließen. Das Verfahren kann ein Binden der Klammer34 an das Die26 und die Abstandshalter28 durch einen Drucksinterprozess einschließen, der ein Aufbringen von Druck auf die Klammern34 , das Die26 und die Abstandshalter28 durch das Sinterwerkzeug32 , wie durch11 veranschaulicht, einschließen kann. In verschiedenen Implementierungen kann Wärme, geringe Wärme oder keine Wärme in Verbindung mit dem Druck auf das Sintermaterial38 aufgebracht werden. In anderen Implementierungen kann der Bindungsprozess die Aufbringung von Wärme einschließen, ohne dass Druck auf das Die26 , die Abstandshalter28 oder die Klammern34 aufgebracht wird. - Während in verschiedenen Implementierungen zwei Aushärtungsschritte verwendet werden können, kann in anderen Verfahrensimplementierungen ein einzelner Aushärtungsschritt verwendet werden, wobei das Sinterwerkzeug verwendet wird, um sowohl das gesamte Sintermaterial gleichzeitig auszuhärten.
- Bezugnehmend auf
12 ist eine perspektivische Draufsicht eines Halbleitermoduls veranschaulicht. In verschiedenen Implementierungen ist das Halbleitermodul44 von12 das gleiche wie das Halbleitermodul von1 . In verschiedenen Implementierungen kann das Verfahren zum Bilden eines Halbleitergehäuses ein Koppeln einer Vielzahl von Stiften40 mit dem Substrat24 einschließen. In solchen Implementierungen können die Stifte40 durch Abgeben einer Lötpaste auf den Bereich des Substrats, der mit den Stiften40 zu koppeln ist, mit dem Substrat24 gekoppelt werden. Die Stifte40 und beliebige andere Elemente (wie ein Thermistor) können mit der Lötpaste gekoppelt werden, und die Lötpaste kann dann aufgeschmolzen werden, wodurch die Stifte40 an das Substrat24 gebunden werden und/oder die Modulanordnung an die Wärmesenke gebunden wird. Eine Führungsvorrichtung kann verwendet werden, um die Stifte40 während des Aufschmelzens der Lötpaste in Position zu halten. - Bezugnehmend auf
13 ist eine Draufsicht eines Halbleitergehäuses veranschaulicht, und bezugnehmend auf14 ist eine perspektivische Draufsicht des Halbleitergehäuses von13 veranschaulicht. In verschiedenen Implementierungen kann das Halbleitergehäuse42 von13-14 das gleiche wie das Halbleitergehäuse von12 sein. In verschiedenen Implementierungen kann das Verfahren zum Bilden eines Halbleitergehäuses42 ein Koppeln eines Gehäuses46 über ein oder mehrere Halbleitermodule44 einschließen. Während das Halbleitergehäuse von13 als drei Halbleitermodule einschließend veranschaulicht ist, können andere Halbleitergehäuse mehr oder weniger Module, einschließlich nur eines Moduls, zwei Module, eines Teilmoduls, vier Module oder mehr als vier Module, einschließen. Das Verfahren zum Bilden des Halbleitergehäuses kann auch ein Koppeln des Halbleitergehäuses42 mit einer Rückplatte48 auf der Seite des Halbleitermoduls gegenüber der Seite, die mit dem Gehäuse gekoppelt ist, einschließen. Obwohl nicht veranschaulicht, kann das Verfahren auch ein Aufbringen eines beliebigen Typs von hierin offenbartem Einkapselungsmittel innerhalb des Gehäuses46 und über die Halbleitermodule44 einschließen. - Alle Komponenten oder Elemente der Implementierung des Halbleitergehäuses von
13-14 oder des Verfahrens zur Herstellung des Halbleitergehäuses von13-14 können in einer beliebigen anderen hierin offenbarten Implementierung verwendet werden. - Bezugnehmend auf
15 ist eine Draufsicht einer anderen Implementierung eines Halbleitermoduls veranschaulicht. In verschiedenen Implementierungen kann das Halbleitermodul50 von15 ähnlich dem Halbleitermodul2 von1 sein. Das Halbleitermodul50 schließt ein Substrat52 ein. In verschiedenen Implementierungen kann das Substrat ein DBC-Substrat oder eine beliebige andere Art von hierin offenbartem Substrat sein. Das Substrat kann mit einer Vielzahl von Dies (die durch die Klammer abdeckt sind) gekoppelt sein und kann auch einen oder mehrere Abstandshalter (die durch eine Klammer abdeckt sind) einschließen. Das Die kann jeder beliebige Typ von hierin offenbartem Die sein, und die Abstandshalter können gleich oder ähnlich einem beliebigen anderen hierin offenbarten Abstandshalter sein. Das Die und die Abstandshalter können durch einen Klebstoff, der in bestimmten Implementierungen ein Silbersintermaterial sein kann, mit dem Substrat52 gekoppelt sein. In anderen Implementierungen können das Die und die Abstandshalter durch ein Lötmittel mit dem Substrat52 gekoppelt sein. - Wie durch
15 veranschaulicht, schließt das Halbleitermodul eine erste Klammer56 und eine zweite Klammer58 , die über die Vielzahl von Dies und den einen oder die mehreren Abstandshalter gekoppelt sind, ein. Während15 als zwei Klammern aufweisend veranschaulicht ist, können andere Implementierungen mehr als zwei Klammern oder nur eine einzelne Klammer einschließen. Die erste Klammer56 und die zweite Klammer58 können ein beliebiger Typ einer hierin offenbarten Klammer sein und können eine Größe und Struktur einschließen, die der Größe, Platzierung und Form der verschiedenen Dies und Abstandshalter, die sie abdecken, entspricht. Die erste Klammer56 und die zweite Klammer58 können durch einen Klebstoff, der ein Silbersintermaterial sein kann, mit dem Die und den Abstandshaltern gekoppelt sein. In anderen Implementierungen können die erste Klammer56 und die zweite Klammer58 durch ein Lötmittel mit dem Die und den Abstandshaltern gekoppelt sein. In Implementierungen, die eine oder mehrere Klammern einschließen, kann die Klammerverbindung zu dem Die einen niedrigen Durchlasswiderstand (RDS) des Halbleitermoduls bereitstellen. Die Klammern können auch in der Lage sein, die obere Metallisierung des Dies vollständig zu nutzen. Außerdem können die Klammern das Risiko einer Beschädigung des Dies verringern, weil die Kraft, die zum Bilden der Drahtverbindung verwendet wird, mit den Klammern beseitigt wird. Die Klammern können letztendlich zu einer verbesserten Leistungsverwaltung, einer besseren thermischen Leistung und einer höheren Zuverlässigkeit führen. - Bezugnehmend auf
16-40 sind Halbleitergehäuse in verschiedenen Schritten in einer Implementierung eines Verfahrens zum Bilden des Halbleitergehäuses von15 veranschaulicht. Bezugnehmend auf16 ist eine Draufsicht eines Wafers veranschaulicht. Der Wafer60 kann eine Vielzahl von Dies62 einschließen. Die Vielzahl von Dies62 kann einen beliebigen Typ von Die, das hierin offenbart ist, einschließen. Bezugnehmend auf17 ist eine Draufsicht einer Vielzahl von Dies, die von dem Wafer vereinzelt sind, veranschaulicht. Das Verfahren zum Bilden eines Halbleitergehäuses schließt ein Vereinzeln der Vielzahl von Dies62 ein. Das Die62 kann durch, als nicht einschränkendes Beispiel, eine mechanische Säge, einen Laser, einen Wasserstrahl, Plasmaätzen oder eine beliebige andere Vereinzelungstechnik vereinzelt werden. Bezugnehmend auf18 ist eine Draufsicht der Vielzahl von Dies von17 , die durch ein Sintermaterial abgedeckt sind, veranschaulicht. In verschiedenen Implementierungen schließt das Verfahren zum Bilden des Halbleitergehäuses ein Abgeben eines Klebstoffs, der ein Sintermaterial64 sein kann, über die Source-Kontaktflächenbereiche der Vielzahl von Dies62 ein. In bestimmten Implementierungen kann der Klebstoff ein Silbersintermaterial einschließen. Das Sintermaterial64 kann siebgedruckt, schablonengedruckt, laminiert oder unter Verwendung einer beliebigen anderen in diesem Dokument offenbarten Technik abgeschieden werden. Während die Implementierung veranschaulicht, dass das Sintermaterial64 nach der Vereinzelung auf das Die62 aufgebracht wird, kann das Sintermaterial in anderen Implementierungen vor der Vereinzelung auf das Die aufgebracht werden. Bezugnehmend auf19 ist eine Draufsicht der Vielzahl von Dies von18 , die ausgehärtet werden, veranschaulicht. Wie veranschaulicht, kann das Verfahren ein Aushärten des Sintermaterials64 durch die Aufbringung von Wärme einschließen. Das Sintermaterial64 kann auf eine Temperatur zwischen etwa 80 C bis etwa 150 C erwärmt werden, wobei es in anderen Implementierungen auf eine Temperatur erwärmt werden kann, die höher oder niedriger als diese ist. - Bezugnehmend auf
20 ist eine Draufsicht einer ersten Implementierung einer Vielzahl von Klammern veranschaulicht. Die Klammern66 können einen beliebigen Typ von hierin offenbartem Material einschließen. In bestimmten Implementierungen können die Klammern66 Kupfer oder eine Kupferlegierung sein. Die Klammern66 können strukturiert sein, um mit einer bestimmten Anordnung von Dies und/oder Abstandshaltern übereinzustimmen. Wie veranschaulicht, können die Klammern flach über der Fläche68 der Klammern66 sein. Bezugnehmend auf21 ist eine Unteransicht der Vielzahl von Klammern von20 veranschaulicht, und bezugnehmend auf22 ist eine perspektivische Unteransicht der Vielzahl von Klammern von20 veranschaulicht. Wie veranschaulicht, können die Klammern66 über die Fläche70 der Klammern66 gegenüber der Fläche68 strukturiert, gestuft, gebogen oder halbgeätzt sein. Dies kann durch24 dargestellt werden, die einen Abschnitt der Seitenansicht der Klammer66 von20 zeigt. Wie durch24 veranschaulicht, ist die Dicke der Klammer gestuft. Die Stufe in der Klammer kann durch, als nicht einschränkendes Beispiel, einen Stanz- oder einen Halbätzprozess gebildet sein. In verschiedenen Implementierungen können die Klammern von20 verwendet werden, wenn sie mit Dies gekoppelt werden soll, die ungleiche Dicken aufweisen. Wie durch24 veranschaulicht, kann der erste Abschnitt72 , der ein dickerer Abschnitt sein kann, der Klammer66 etwa 175 µm dick sein und kann der zweite Abschnitt74 , der ein dünnerer Abschnitt sein kann, der Klammer66 etwa 50 µm dick sein. In anderen Implementierungen kann die Dicke der jeweiligen Abschnitte mehr oder weniger dick sein als die, die in24 veranschaulicht ist. In noch anderen Implementierungen kann die Klammer66 mehr als zwei Abschnitte mit unterschiedlichen Dicken einschließen. - In anderen Implementierungen kann die Klammer nicht geätzt oder gestuft sein, durch kann eine ebene erste Fläche und eine gegenüberliegende zweite Fläche aufweisen. Wie durch
23 veranschaulicht, ist eine Seitenansicht einer Klammer veranschaulicht. Die Klammer76 von23 kann verwendet werden, wenn die Dies, mit dem sie gekoppelt ist, gleiche Dicken aufweisen. Wie durch23 veranschaulicht, ist die Dicke der Klammer76 konsistent. In verschiedenen Implementierungen kann die Dicke der Klammer76 175 µm sein, während in anderen Implementierungen die Klammer mehr oder weniger dick als 175 µm sein kann. - Bezugnehmend auf
25 ist eine Draufsicht einer Vielzahl von Dies und eines Abstandshalters, die durch ein Sintermaterial abgedeckt sind, veranschaulicht. In bestimmten Implementierungen kann das Sintermaterial78 ein Silbersintermaterial sein. Das Sintermaterial78 kann unter Verwendung jedes zuvor hierin offenbarten Verfahrens mit dem Die62 gekoppelt werden. In verschiedenen Implementierungen kann das Sintermaterial unter Verwendung eines Verfahrens ähnlich dem Verfahren, in dem das Sintermaterial auf das Die aufgebracht wird, auf den Abstandshalter80 aufgebracht werden. In verschiedenen Implementierungen schließt das Verfahren zum Bilden des Halbleitergehäuses ein Koppeln des Dies62 und des Abstandshalters80 mit einer Klammer ein. Bezugnehmend auf26 ist eine Seitenansicht einer Vielzahl von Dies und eines Abstandshalters, die mit einer geätzten Klammer gekoppelt sind, veranschaulicht. Wie durch26 veranschaulicht, kann das Verfahren ein Koppeln der Vielzahl von Dies62 und des Abstandshalters80 über die Klammer66 mit dem Sintermaterial78 zwischen der Klammer und dem Die und dem Abstandshalter einschließen. Das Die und/oder der Abstandshalter können umgedreht und in verschiedenen Verfahrensimplementierungen unter Verwendung von Techniken der Hot-Die-Platzierung mit der Klammer gekoppelt werden. Bezugnehmend auf27 ist eine Seitenansicht der Vielzahl von Dies und des Abstandshalters von26 , die auf die Klammer druckgesintert werden, veranschaulicht. Wie durch27 veranschaulicht, können, nachdem die Dies62 umgedreht wurden, das Die62 , der Abstandshalter80 und die Klammer66 in ein Sinterwerkzeug82 platziert und einem Sinterprozess unterzogen werden. Der Sinterprozess kann einem beliebigen hierin offenbarten Sinterprozess ähnlich sein. Aufgrund der gestuften oder geätzten Klammer66 kann die Höhe zwischen dem Die62 und dem Abstandshalter80 gleich sein. - Bezugnehmend auf
28-29 ist eine Implementierung eines Gehäuses in einem Schritt einer Implementierung eines Verfahrens zum Koppeln von Dies, die eine gleiche Dicke aufweisen, mit einer ebenen Klammer (wie Klammer76 von23 ) veranschaulicht. Bezugnehmend insbesondere auf28 ist eine Seitenansicht einer Vielzahl von Dies82 und eines Abstandshalters84 , die mit einer Klammer76 gekoppelt sind, veranschaulicht. Bezugnehmend auf29 ist eine Seitenansicht der Vielzahl von Dies und des Abstandshalters von28 in einem Sinterwerkzeug veranschaulicht. Das Die82 und der Abstandshalter84 können unter Verwendung des gleichen Verfahrens, wie durch26-27 veranschaulicht, mit der Klammer76 gekoppelt sein, wobei der einzige Unterschied darin besteht, dass die Klammer nicht gestuft ist und jedes von dem Die82 und dem Abstandshalter84 ähnliche Dicken einschließen. - Bezugnehmend auf
30 ist eine Querschnittseitenansicht einer Vielzahl von Dies und eines Abstandshalters von29 , die mit einer Klammer gekoppelt sind, nachdem sie druckgesintert werden, veranschaulicht. In ähnlicher Weise ist bezugnehmend auf31 eine Seitenansicht einer Vielzahl von Dies und eines Abstandshalters von27 , die mit der Klammer gekoppelt sind, nachdem sie druckgesintert werden, veranschaulicht. Bezugnehmend auf32 ist eine Unteransicht einer Vielzahl von Dies und Abstandshaltern von31 , die mit der Klammer gekoppelt sind, veranschaulicht. Bezugnehmend auf33 ist eine Draufsicht einer Vielzahl von Dies und Abstandshaltern, die mit der Klammer von31 gekoppelt sind, veranschaulicht. - Bezugnehmend insbesondere auf
34 ist eine Seitenansicht eines Sintermaterials veranschaulicht, das über eine Vielzahl von Dies und einen Abstandshalter gekoppelt ist, die mit der Klammer von30 gekoppelt sind. In verschiedenen Implementierungen kann das Verfahren ein Umdrehen des Dies82 und des Abstandshalters84 , die mit der Klammer76 gekoppelt sind, nachdem sie an die Klammer gebunden werden, und ein Koppeln eines Klebstoffs, der ein beliebiger Typ von hierin offenbartem Klebstoff, einschließlich eines Sintermaterials86 , sein kann, über das Die82 und den Abstandshalter84 , die mit der ebenen Klammer76 gekoppelt sind, einschließen. Das Sintermaterial86 kann unter Verwendung einer beliebigen hierin offenbarten Technik aufgebracht werden. - Bezugnehmend insbesondere auf
35 ist eine Seitenansicht eines Sintermaterials, das über eine Vielzahl von Dies und einen Abstandshalter, die mit der Klammer von31 gekoppelt sind, gekoppelt ist, veranschaulicht. In verschiedenen Implementierungen kann das Verfahren ein Umdrehen des Dies62 und des Abstandshalters80 , die mit der Klammer66 gekoppelt sind, nachdem sie an die Klammer gebunden werden, und ein Koppeln eines Klebstoffs, der ein beliebiger Typ von hierin offenbartem Klebstoff, einschließlich eines Sintermaterials92 , sein kann, über das Die62 und den Abstandshalter80 , die mit der geätzten Klammer66 gekoppelt sind, einschließen. Das Sintermaterial92 kann unter Verwendung einer beliebigen hierin offenbarten Technik aufgebracht werden. - Bezugnehmend auf
36 ist eine Seitenansicht eines Sintermaterials, das über ein Substrat gekoppelt ist, veranschaulicht. In verschiedenen Implementierungen kann ein Klebstoff, der ein Sintermaterial88 sein kann, auch über einem Substrat90 aufgebracht werden. Entsprechend kann das Sintermaterial sowohl auf das Substrat, das Die und die Abstandshalter aufgebracht werden. In anderen Implementierungen ist das Sintermaterial entweder über das Die und die Abstandshalter oder über das Substrat gekoppelt, aber nicht über beide. In Implementierungen mit dem Sintermaterial kann das Sintermaterial durch die Aufbringung von Wärme, die jede hierin offenbarte Temperatur sein kann, getrocknet werden. - Bezugnehmend auf
37 ist eine Seitenansicht eines Substrats, das mit der Vielzahl von Dies, dem Abstandshalter und der Klammer von31 in einem Sinterwerkzeug gekoppelt ist, veranschaulicht. Das Verfahren zum Bilden des Halbleitergehäuses schließt ein Koppeln des Dies62 und des Abstandshalters80 über das Substrat94 ein. In verschiedenen Implementierungen können das Die62 und der Abstandshalter80 durch einen Drucksinterprozess durch ein Sinterwerkzeug96 mit dem Substrat gekoppelt werden. Der Sinterprozess kann ein beliebiger Typ eines hierin offenbarten Sinterprozesses sein. - Bezugnehmend auf
38 ist eine Seitenansicht eines Substrats, das mit der Vielzahl von Dies, dem Abstandshalter und der Klammer von30 in einem Sinterwerkzeug gekoppelt ist, veranschaulicht. Das Verfahren zum Bilden des Halbleitergehäuses schließt ein Koppeln des Dies82 und des Abstandshalters84 über das Substrat98 ein. In verschiedenen Implementierungen können das Die82 und der Abstandshalter84 durch einen Drucksinterprozess durch ein Sinterwerkzeug100 mit dem Substrat98 gekoppelt werden. Der Sinterprozess kann ein beliebiger Typ eines hierin offenbarten Sinterprozesses sein. - Wie durch
37 und38 veranschaulicht, können verschiedene Implementierungen eines Verfahrens zum Bilden des Halbleitergehäuses ein Umdrehen des Dies und der Abstandshalter, die mit den Klammern gekoppelt sind, nachdem sie Dies und Abstandshalter an die Klammern gebunden werden, einschließen. - Bezugnehmend auf
39 ist eine Draufsicht der Klammer, die nach dem Sinterprozess über das Substrat gebunden wird, veranschaulicht. Bezugnehmend auf40 ist eine Draufsicht eines Halbleitermoduls veranschaulicht. Das Halbleitermodul104 von40 kann gleich oder ähnlich dem Halbleitermodul50 von15 sein. In verschiedenen Implementierungen kann das Verfahren zum Bilden des Halbleitergehäuses ein Koppeln elektrischer Verbinder102 zwischen ausgewählten Anschlüssen des Dies und des Substrats94 sein. - Alle Komponenten oder Elemente der Implementierung des Halbleitergehäuses von
15 oder Schritte oder Prozesse der Verfahrensimplementierung zur Herstellung des Halbleitergehäuses von15 oder des Moduls von40 können in einer beliebigen anderen hierin offenbarten Implementierung verwendet werden. - Bezugnehmend auf
41 ist eine perspektivische Ansicht eines Halbleitermoduls veranschaulicht. Das Halbleitermodul106 von41 kann ähnlich dem Halbleitermodul von1 sein, wobei der Unterschied darin besteht, dass das Halbleitermodul106 anstelle von Klammern eine Umverteilungsschicht (RDL)108 einschließt. In solchen Implementierungen können die RDL108 und der Abstandshalter die Verbindungen zwischen den Modulen und Dies bilden. Die RDL verbindet den einen oder die mehreren Dies und den Abstandshalter auch elektrisch. In solchen Implementierungen kann das Modul keine Drahtverbindungen und keine Klammern einschließen. Die RDL108 kann einen beliebigen Typ von Metall, eine Legierung davon, eine Kombination davon oder ein anderes leitendes Material einschließen und kann eine Struktur aufweisen, die dem Die und den Abstandshaltern des Moduls entspricht. In bestimmten Implementierungen kann die RDL108 metallische elektrische Leiterbahnen einschließen, die mit Silber, Palladium, Nickel, Gold oder einem beliebigen anderen Metall plattiert/beschichtet sein können. Die elektrischen Leiterbahnen können sich auf nur einer einzigen Seite der RDL befinden. In verschiedenen Implementierungen kann die RDL108 eine Isolierschicht110 einschließen. Die Isolierschicht110 kann über die Vielzahl von Dies und den Abstandshalter gekoppelt sein. Die Abstandshalter können eine zusätzliche Verbindung zwischen dem Substrat und der RDL108 bilden. In verschiedenen Implementierungen sind die Abstandshalter durch ein beliebiges Lötmittel oder einen beliebigen Klebstoff, die hierin offenbart sind, einschließlich Silbersintermaterials, direkt sowohl mit dem Substrat als auch mit der RDL gekoppelt. Anstatt Verbindungen über die Klammern zu bilden, können das Die und die Abstandshalter durch die RDL108 miteinander gekoppelt sein. Das Die und die Abstandshalter können durch einen Klebstoff, wie ein Silbersintermaterial, mit der RDL gekoppelt sein. In verschiedenen Implementierungen kann die Isolierschicht110 , als nicht einschränkendes Beispiel, Bornitrit, Aluminiumoxid, Aluminiumnitrid, Siliciumnitrid, Molybdänderivate, Graphenderivate oder andere Isoliermaterialien einschließen. In verschiedenen Implementierungen kann die Verbindung der RDL zu dem Die einen niedrigen Durchlasswiderstand (RDS) des Halbleitermoduls bereitstellen. Die Isolierschicht110 , die in oder an der RDL108 gebildet ist, kann auch in der Lage sein, die obere Metallisierung des Dies vollständig zu nutzen. Außerdem kann die Isolierschicht110 das Risiko einer Beschädigung des Dies verringern, weil die Kraft, die zum Bilden der Drahtverbindung verwendet wird, mit der Isolierschicht110 , die als Teil der RDL108 eingeschlossen ist, beseitigt wird. Die RDL108 mit der Isolierschicht110 kann letztendlich zu einer verbesserten Leistungsverwaltung, einer besseren thermischen Leistung und einer höheren Zuverlässigkeit führen. In verschiedenen Implementierungen kann die Isolierschicht110 eine oder mehrere Öffnungen einschließen, um einen ausreichenden Abstand die Stifte, den Thermistor oder eine beliebige andere Vorrichtung, die konfiguriert ist, um mit dem Modul gekoppelt zu werden, bereitzustellen. - Bezugnehmend auf
42 ist eine perspektivische Draufsicht eines Halbleitergehäuses veranschaulicht. In verschiedenen Implementierungen kann das Halbleitergehäuse112 eines oder mehrere der durch41 veranschaulichten Halbleitermodule106 , die mit einem Gehäuse114 und einer Rückplatte116 gekoppelt sind, einschließen. In der durch42 veranschaulichten Implementierung sind drei Module in dem Halbleitergehäuse eingeschlossen. In verschiedenen Implementierungen kann das Gehäuse114 eine oder mehrere Streben118 einschließen, die die Halbleitermodule106 teilen. Obwohl nicht veranschaulicht, kann in verschiedenen Implementierungen das Innere des Gehäuses114 mit einem Einkapselungsmittel gefüllt sein, das die Halbleitermodule106 abdeckt. Das Einkapselungsmittel kann eine Vergussmasse einschließen und kann in bestimmten Implementierungen eine Gelvergussmasse einschließen. In solchen Implementierungen können die Stifte120 durch das Einkapselungsmittel freigelegt sein. - Bezugnehmend auf
43-53 ist ein Verfahren zum Bilden eines Halbleitergehäuses veranschaulicht. Bezugnehmend auf43 ist eine Draufsicht eines Substrats veranschaulicht. Bezugnehmend auf44 ist eine Draufsicht einer Vielzahl von Dies und Abstandshaltern, die über das Substrat von43 gekoppelt sind, veranschaulicht, und bezugnehmend auf45 ist eine Seitenansicht einer Vielzahl von Dies und eines Abstandhalters in einem Sinterwerkzeug veranschaulicht. In verschiedenen Implementierungen kann das durch43-45 veranschaulichte Verfahren ähnlich dem Verfahren sein, das durch3-5 veranschaulicht ist. - Bezugnehmend auf
46 ist eine Unteransicht einer RDL veranschaulicht, und bezugnehmend auf47 ist eine perspektivische Unteransicht der RDL von46 veranschaulicht. Die RDL122 kann einen beliebigen Typ von hierin offenbartem Material einschließen. In verschiedenen Implementierungen kann die RDL122 eine Isolierschicht124 und Leiterbahnen126 , die mit der Isolierschicht124 gekoppelt oder mindestens teilweise darin eingebettet sind, einschließen. Die Leiterbahnen126 können eine Struktur einschließen, die mit der Vielzahl von Dies und Abstandshaltern übereinstimmt, um dazu beizutragen, eine maximale Leistungsübertragung durch die Verbindung zwischen dem Die und/oder Abstandshaltern und der RDL122 zu ermöglichen. Bezugnehmend auf48 ist eine Unteransicht der Isolierschicht von46 veranschaulicht, die ein mit der RDL gekoppeltes Sintermaterial aufweist. In verschiedenen Implementierungen schließt das Verfahren zum Bilden des Halbleitergehäuses ein Aufbringen eines Klebstoffs auf ausgewählte Abschnitte der RDL ein. In bestimmten Implementierungen kann der Klebstoff ein Sintermaterial128 , einschließlich eines Silbersintermaterials, sein. In solchen Implementierungen kann das Sintermaterial128 siebgedruckt, folienlaminiert, schablonengedruckt oder unter Verwendung einer beliebigen in diesem Dokument offenbarten Technik auf der RDL122 abgeschieden werden. - Bezugnehmend auf
49 ist eine Draufsicht der RDL, die über die Vielzahl von Dies und die Abstandshalter gekoppelt ist, veranschaulicht. In verschiedenen Implementierungen schließt das Verfahren zum Bilden eines Halbleitergehäuses ein Koppeln der RDL122 über eine Vielzahl von Dies und Abstandshaltern ein. Nach dem Koppeln der RDL122 mit dem Die und den Abstandshaltern, wie durch49 veranschaulicht, kann das Verfahren ein Aushärten des Sintermaterials einschließen. Bezugnehmend auf50 ist eine Querschnittseitenansicht der RDL, des Dies und der Abstandshalter von49 in einem Sinterwerkzeug veranschaulicht. In verschiedenen Implementierungen kann das Verfahren zum Bilden des Halbleitergehäuses ein Binden der RDL122 an das Die130 und die Abstandshalter132 einschließen. Die RDL122 kann durch einen Drucksinterprozess durch das Sinterwerkzeug130 , einschließlich eines beliebigen hierin offenbarten Sinter- oder Bindungsprozesses, an das Die132 und die Abstandshalter134 gebunden werden. - Bezugnehmend auf
51 ist eine perspektivische Draufsicht eines Halbleitermoduls veranschaulicht. Das Halbleitermodul136 von51 kann gleich oder ähnlich dem Halbleitermodul106 von41 sein. In verschiedenen Implementierungen kann das Verfahren zum Bilden eines Halbleitergehäuses ein Koppeln einer Vielzahl von Stiften138 mit dem Substrat140 einschließen. In solchen Implementierungen können die Stifte138 durch Abgeben einer Lötpaste auf den Bereich des Substrats, der mit den Stiften zu koppeln ist, mit dem Substrat140 gekoppelt werden. Die Stifte138 und beliebige anderen Elemente (wie ein Thermistor) können mit der Lötpaste gekoppelt werden, und die Lötpaste kann dann aufgeschmolzen werden, wodurch die Stifte138 an das Substrat140 gebunden werden. Eine Führungsvorrichtung kann verwendet werden, um die Stifte138 während des Aufschmelzens der Lötpaste in Position zu halten. - Bezugnehmend auf
52 ist eine Draufsicht eines Halbleitergehäuses veranschaulicht, und bezugnehmend auf53 ist eine perspektivische Draufsicht des Halbleitergehäuses veranschaulicht. Das Halbleitergehäuse142 kann gleich oder ähnlich dem Halbleitergehäuse von42 sein. In verschiedenen Implementierungen kann das Verfahren zum Bilden des Halbleitergehäuses ein Koppeln eines Gehäuses144 über ein oder mehrere Halbleitermodule136 einschließen. Während das Halbleitergehäuse von52 als drei Halbleitermodule einschließend veranschaulicht ist, können andere Halbleitergehäuse mehr oder weniger Module, einschließlich nur eines Moduls, zwei Module, vier Module oder mehr als vier Module, einschließen. Das Verfahren zum Bilden des Halbleitergehäuses142 kann auch ein Koppeln des Halbleitergehäuses mit einer Rückplatte146 einschließen. Obwohl nicht veranschaulicht, kann das Verfahren auch ein Aufbringen eines beliebigen Typs von hierin offenbartem Einkapselungsmittel innerhalb des Gehäuses144 und über die Halbleitermodule136 einschließen. - Alle Komponenten oder Elemente der Implementierung des Halbleitergehäuses von
42 oder Verfahrensschritte von Implementierungen des Verfahrens zur Herstellung des Halbleitergehäuses von52-53 können in einer beliebigen anderen hierin offenbarten Implementierung verwendet werden. - Es versteht sich ohne Weiteres, dass dort, wo sich die vorstehende Beschreibung auf besondere Implementierungen von Halbleitergehäusen und implementierenden Komponenten, Teilkomponenten, Verfahren und Teilverfahren bezieht, eine Reihe von Abwandlungen vorgenommen werden kann, ohne von ihrem Wesen abzuweichen, und dass diese Implementierungen, implementierenden Komponenten, Teilkomponenten, Verfahren und Teilverfahren auch auf andere Halbleitergehäuse angewendet werden können.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 62814366 [0001]
Claims (10)
- Halbleitergehäuse, umfassend: ein oder mehrere Dies, die über ein Substrat gekoppelt sind; einen elektrisch leitenden Abstandshalter, der über das Substrat gekoppelt ist; und eine Klammer, die über das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter und mit diesen gekoppelt ist; wobei die Klammer das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter elektrisch koppelt.
- Gehäuse nach
Anspruch 1 , wobei die Klammer einen ersten Abschnitt mit einer ersten Dicke und einen zweiten Abschnitt mit einer zweiten Dicke umfasst. - Gehäuse nach
Anspruch 1 , wobei der elektrisch leitende Abstandshalter ein vertikales Verbindungssystem ist. - Halbleitergehäuse, umfassend: ein oder mehrere Dies, die über ein Substrat gekoppelt sind; einen elektrisch leitenden Abstandshalter, der über das Substrat gekoppelt ist; und eine Umverteilungsschicht (RDL), umfassend Bornitrit, das über das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter gekoppelt ist; wobei die RDL das eine oder die mehreren Dies und den elektrisch leitenden Abstandshalter elektrisch verbindet.
- Gehäuse nach
Anspruch 4 , wobei der elektrisch leitende Abstandshalter durch eines von Lötmittel oder einem Klebstoff direkt sowohl mit dem Substrat als auch der RDL gekoppelt ist. - Gehäuse nach
Anspruch 5 , wobei das eine von Lötmittel oder dem Klebstoff Silbersintermaterial umfasst. - Verfahren zum Bilden eines Halbleitergehäuses, umfassend: Aufbringen von Sintermaterial über eines von einer ersten Seite einer Vielzahl von Dies oder einer ersten Seite einer Klammer; Aufbringen von Sintermaterial auf eines von einer ersten Seite eines elektrisch leitenden Abstandshalters oder die Klammer; Drucksintern des elektrisch leitenden Abstandshalters und der Vielzahl von Dies auf die Klammer durch das Sintermaterial; Aufbringen von Sintermaterial auf eines von der zweiten Seite der Vielzahl von Dies oder ein Substrat, wobei die zweite Seite der ersten Seite der Vielzahl von Dies gegenüberliegt; Aufbringen von Sintermaterial auf eines von einer zweiten Seite des elektrisch leitenden Abstandshalters oder das Substrat, wobei die zweite Seite der ersten Seite des elektrisch leitenden Abstandshalters gegenüberliegt; und Drucksintern des Substrats auf den elektrisch leitenden Abstandshalter und die Vielzahl von Dies durch das Sintermaterial.
- Verfahren nach
Anspruch 7 , wobei die Vielzahl von Dies und der elektrisch leitende Abstandshalter umgedreht werden, nachdem sie auf die Klammer druckgesintert werden, wonach die Vielzahl von Dies und der elektrisch leitende Abstandshalter dann auf das Substrat druckgesintert werden. - Verfahren nach
Anspruch 7 , ferner umfassend ein Ätzen der Klammer. - Verfahren nach
Anspruch 7 , wobei die Vielzahl von Dies und der elektrisch leitende Abstandshalter auf die Klammer druckgesintert werden, nachdem die Vielzahl von Dies und der elektrisch leitende Abstandshalter auf das Substrat druckgesintert werden.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962814366P | 2019-03-06 | 2019-03-06 | |
US62/814,366 | 2019-03-06 | ||
US16/745,762 US11830856B2 (en) | 2019-03-06 | 2020-01-17 | Semiconductor package and related methods |
US16/745,762 | 2020-01-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020001261A1 true DE102020001261A1 (de) | 2020-09-10 |
Family
ID=72146757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020001261.2A Pending DE102020001261A1 (de) | 2019-03-06 | 2020-02-26 | Halbleitergehäuse und verbundene verfahren |
Country Status (3)
Country | Link |
---|---|
US (2) | US11830856B2 (de) |
CN (1) | CN111668196A (de) |
DE (1) | DE102020001261A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018212443A1 (de) * | 2018-07-25 | 2020-01-30 | Infineon Technologies Ag | Halbleitergehäuse mit passivem elektrischem Bauteil und Verfahren zu dessen Herstellung |
DE102018212438A1 (de) | 2018-07-25 | 2020-01-30 | Infineon Technologies Ag | Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung |
DE102018126972A1 (de) | 2018-07-25 | 2020-01-30 | Infineon Technologies Ag | Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung |
DE102018212436A1 (de) | 2018-07-25 | 2020-01-30 | Infineon Technologies Ag | Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung |
EP4117032A1 (de) * | 2021-07-05 | 2023-01-11 | Hitachi Energy Switzerland AG | Leistungsmodul mit einer strukturierten gesinterten verbindung und verfahren zur herstellung eines leistungsmoduls |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5544412A (en) | 1994-05-24 | 1996-08-13 | Motorola, Inc. | Method for coupling a power lead to a bond pad in an electronic module |
US6933593B2 (en) | 2003-08-14 | 2005-08-23 | International Rectifier Corporation | Power module having a heat sink |
JP4325571B2 (ja) | 2005-02-28 | 2009-09-02 | 株式会社日立製作所 | 電子装置の製造方法 |
US8350376B2 (en) | 2011-04-18 | 2013-01-08 | International Rectifier Corporation | Bondwireless power module with three-dimensional current routing |
US8987876B2 (en) * | 2013-03-14 | 2015-03-24 | General Electric Company | Power overlay structure and method of making same |
US11437304B2 (en) * | 2014-11-06 | 2022-09-06 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
US9780018B2 (en) | 2014-12-16 | 2017-10-03 | Infineon Technologies Americas Corp. | Power semiconductor package having reduced form factor and increased current carrying capability |
US9659837B2 (en) | 2015-01-30 | 2017-05-23 | Semiconductor Components Industries, Llc | Direct bonded copper semiconductor packages and related methods |
DE102015109788A1 (de) * | 2015-06-18 | 2016-12-22 | Osram Opto Semiconductors Gmbh | Anordnung |
US9911712B2 (en) | 2015-10-26 | 2018-03-06 | Semiconductor Components Industries, Llc | Clip and related methods |
DE112017007415B4 (de) | 2017-04-06 | 2023-01-12 | Mitsubishi Electric Corporation | Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung |
DE102018212436A1 (de) * | 2018-07-25 | 2020-01-30 | Infineon Technologies Ag | Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung |
-
2020
- 2020-01-17 US US16/745,762 patent/US11830856B2/en active Active
- 2020-02-21 CN CN202010106173.7A patent/CN111668196A/zh active Pending
- 2020-02-26 DE DE102020001261.2A patent/DE102020001261A1/de active Pending
-
2023
- 2023-10-19 US US18/490,270 patent/US20240072009A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240072009A1 (en) | 2024-02-29 |
CN111668196A (zh) | 2020-09-15 |
US11830856B2 (en) | 2023-11-28 |
US20200286865A1 (en) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102020001261A1 (de) | Halbleitergehäuse und verbundene verfahren | |
DE102009006152B4 (de) | Verfahren zur Herstellung eines Elektronikbauelements | |
DE102014102006B4 (de) | Halbleitermodul | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102011053871B4 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
DE102007017831B4 (de) | Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE102007034491A1 (de) | Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung | |
DE102012214901A1 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht | |
DE102016206542B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102010016566A1 (de) | Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe | |
DE102013104952B4 (de) | Halbleiterpackages und Verfahren zu deren Ausbildung | |
DE102014117523B4 (de) | Elektronische Vorrichtung | |
DE102016000264B4 (de) | Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben | |
DE102015101843A1 (de) | Halbleitermodule mit an eine Metallfolie gebondeten Halbleiterchips | |
DE102010000407A1 (de) | Halbleiter-Package mit einem aus Metallschichten bestehenden Band | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
WO2005106954A2 (de) | Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung | |
DE102007039916A1 (de) | Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
DE112007002905T5 (de) | Film-auf-Drahtbond-Halbleitervorrichtung | |
DE10157362B4 (de) | Leistungsmodul und Verfahren zu seiner Herstellung | |
DE102021102421A1 (de) | Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren | |
DE102016117826B4 (de) | Elektronikmodul und herstellungsverfahren dafür | |
DE102016224068B4 (de) | Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R021 | Search request validly filed | ||
R163 | Identified publications notified |