DE112015000448T5 - Kreuzungspunktspeichervorspannungsschema - Google Patents

Kreuzungspunktspeichervorspannungsschema Download PDF

Info

Publication number
DE112015000448T5
DE112015000448T5 DE112015000448.3T DE112015000448T DE112015000448T5 DE 112015000448 T5 DE112015000448 T5 DE 112015000448T5 DE 112015000448 T DE112015000448 T DE 112015000448T DE 112015000448 T5 DE112015000448 T5 DE 112015000448T5
Authority
DE
Germany
Prior art keywords
cell
target
bias voltage
bias
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015000448.3T
Other languages
English (en)
Other versions
DE112015000448B4 (de
Inventor
Nathan Franklin
Sandeep Guliani
Kiran Pangal
Mase Taub
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112015000448T5 publication Critical patent/DE112015000448T5/de
Application granted granted Critical
Publication of DE112015000448B4 publication Critical patent/DE112015000448B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0026Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0028Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein Kreuzungspunktspeichervorspannungsschema. Eine Vorrichtung enthält eine Speichersteuereinheit, die ein Wortleitungssteuermodul (WL-Steuermodul) und ein Bitleitungssteuermodul (BL-Steuermodul) enthält, wobei die Speichersteuereinheit konfiguriert ist, die Auswahl einer Zielspeicherzelle zu initiieren; ein Abfühlmodul, das konfiguriert ist zu bestimmen, ob die Zielspeicherzelle ausgewählt worden ist; und ein C-Zellen-Vorspannungsmodul, das konfiguriert ist, eine C-Zellen-Vorspannung aufzubauen, falls die Zielzelle nicht ausgewählt ist.

Description

  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf ein Vorspannungsschema für einen Kreuzungspunktspeicher.
  • Hintergrund
  • Ein Phasenwechselspeicher ist eine Speichervorrichtung, die typischerweise ein Chalkogenidmaterial für die Speicherelemente verwendet. Ein Speicherelement ist die Einheit, die Informationen tatsächlich speichert. Im Betrieb speichert der Phasenwechselspeicher Informationen auf dem Speicherelement durch Wechseln der Phase des Speicherelements zwischen amorphen und kristallinen Phasen. Das Chalkogenidmaterial kann entweder eine kristalline oder eine amorphe Phase zeigen, die eine niedrige oder hohe Leitfähigkeit zeigen. Im Allgemeinen weist die amorphe Phase eine niedrige Leitfähigkeit (hohe Impedanz) auf und ist einem zurückgesetzten Zustand (logisch null) zugeordnet, und die kristalline Phase weist eine hohe Leitfähigkeit (niedrige Impedanz) auf und ist einem eingestellten Zustand (logisch eins) zugeordnet. Das Speicherelement kann in einer Speicherzelle enthalten sein, die auch eine Auswahleinheit, d. h. eine Auswahlvorrichtung, die mit dem Speicherelement gekoppelt ist, enthält. Die Auswahlvorrichtungen sind konfiguriert, Kombinieren von mehreren Speicherelementen in ein Feld zu unterstützen.
  • Phasenwechselspeicherelemente können in einem Kreuzungspunktspeicherfeld angeordnet sein, das Zeilenadressleitungen und Spaltenadressleitungen enthält, die in einem Gitter angeordnet sind. Die Zeilenadressleitungen und Spaltenadressleitungen, die als Wortleitungen (WLs) bzw. Bitleitungen (BLs) bezeichnet sind, kreuzen sich in Gestalt des Gitters, und jede Speicherzelle ist zwischen einer WL und einer BL gekoppelt, wo sich die WL und die BL kreuzen (d. h. Kreuzungspunkt). Es wird darauf hingewiesen, dass Zeile und Spalte zweckmäßige Begriffe sind, die verwendet werden, um eine qualitative Beschreibung der Anordnung von WLs und BLs im Kreuzungspunktspeicher bereitzustellen.
  • Eine Speicherzelle (z. B. eine Zielspeicherzelle) kann ausgewählt werden durch Anlegen von Vorspannungsspannungen an die WL und BL, die sich an der Zielspeicherzelle kreuzen, d. h. WL-Auswahlspannung, VSELWL, bzw. BL-Auswahlspannung, VSELBL. Eine resultierende Zielzellen-Differenzvorspannung (VT_SEL = VSELBL – VSELWL) über das Speicherelement ist so konfiguriert, dass sie größer ist als ein Auswahlspannungsschwellenwert (Vt) für das Speicherelement. Es ist wünschenswert, dass VT_SEL groß genug ist, um zuverlässig die Zielzelle auszuwählen, jedoch nicht so groß, um unbeabsichtigt andere Zellen auszuwählen, insbesondere Zellen, die keine Zielzellen sind und in der auswählten WL oder BL enthalten sind.
  • Eine Technik, die konfiguriert ist sicherzustellen, dass VT_SEL groß genug ist, während die das Auswählen von Zellen, die keine Zielzellen sind, vermeidet, ist es, eine Gegenvorspannung ("C-Zellen-Vorspannung") an abgewählte WLs und/oder abgewählte BLs anzulegen. C-Zellen-Vorspannung ist konfiguriert, eine Vorspannung über Zellen, die keine Zielzellen sind, zu reduzieren oder unterhalb von Vt zu halten, wenn eine erhöhte VT_SEL an die Zielzelle angelegt ist. Die erhöhte VT_SEL ist konfiguriert, die Wahrscheinlichkeit zu erhöhen, dass die Zielzelle ausgewählt wird. Kontinuierliches Beibehalten von C-Zellen-Vorspannung (d. h. ob ein Speicherzugriff initiiert worden ist oder nicht) erhöht den Leckstrom in einem Kreuzungspunktfeld und erhöht Leerlaufstromaufnahme und Leerlaufenergieverbrauch.
  • Eine weitere Technik, die konfiguriert ist, um sicherzustellen, das VT_SEL groß genug ist, während sie Auswählen von Zellen, die keine Zielzellen sind, vermeidet, ermöglicht C-Zellen-Vorspannung für jede Speicherzellenauswahloperation. Diese Technik ist konfiguriert, zunehmenden Leckstrom und/oder Leelaufstromaufnahme zu vermeiden, bringt jedoch einen relativ hohen Energieaufwand mit sich aufgrund von Laden und Entladen, das dem Aufbauen und Entfernen von C-Zellen-Vorspannung für jede Speicherzellenoperation zugeordnet ist. Relativ große Busstrukturen können notwendig sein, um schnelles Ändern von C-Zellen-Vorspannung aufzunehmen, und/oder lange Verzögerungszeiten können auftreten, um ausreichend Zeit zu ermöglichen, damit alle Speicherzellen C-Zellen-Vorspannung vor dem Auswählen der Zielzelle erreichen.
  • Kurzbeschreibung der Zeichnungen
  • Merkmale und Vorteile der beanspruchten Gegenstände werden aus der folgenden ausführlichen Beschreibung von Ausführungsformen, die damit konsistent sind, offensichtlich, wobei die Beschreibung mit Bezug auf die begleitenden Zeichnungen betrachtet werden sollte, wobei:
  • 1 ein Systemblockdiagramm darstellt, das mit verschiedenen Ausführungsformen der vorliegenden Offenbarung konsistent ist;
  • 2 einen Beispielabschnitt eines Kreuzungspunktspeicherfelds, das eine Zielzelle, A-Zellen, B-Zellen und C-Zellen enthält, konsistent mit einer Ausführungsform der vorliegenden Offenbarung darstellt; und
  • 3 einen Ablaufplan von Operationen zum selektiven Anlegen einer C-Zellen-Vorspannung konsistent mit verschiedenen Ausführungsformen der vorliegenden Offenbarung darstellt.
  • Obwohl die folgende ausführliche Beschreibung mit Bezug auf anschauliche Beispiele vorgehen wird, werden viele Alternativen, Modifikationen und Variationen davon für Fachleute offensichtlich.
  • Ausführliche Beschreibung
  • Im Allgemeinen beschreibt diese Offenbarung ein System und Verfahren, die konfiguriert sind, ein Operationsfenster eines Kreuzungspunktspeicherfelds zu erweitern, während Auswirkungen auf Leistung, Energie, Chipgröße und/oder Latenz minimiert sind. Das System und das Verfahren sind konfiguriert zu versuchen, eine Zielzelle auszuwählen durch Anlegen einer nominellen Vorspannung VT_SEL_nominal über die Zielzelle, ohne eine C-Zellen-Vorspannung anzulegen, und zu detektieren, ob die Zielzelle ausgewählt worden ist oder nicht. Falls die Zielzelle nicht ausgewählt worden ist, dann kann die C-Zellen-Vorspannung angelegt werden, und eine Vorspannung, die an die Zielzelle angelegt ist, kann um einen Betrag, der sich auf die C-Zellen-Vorspannung bezieht, erhöht werden. Die C-Zellen-Vorspannung ist konfiguriert, das Operationsfenster für die Zielzelle zu erhöhen, wenn eine Auswahlschwellenspannung Vt größer ist als VT_SEL_nominal. Somit kann die C-Zellen-Vorspannung "auf Anforderung" angelegt werden, und dadurch wird Erhöhen des Leerlaufenergieverbrauchs, der kontinuierlich angelegter C-Zellen-Vorspannung zugeordnet ist, vermieden, und relativ hoher Energieaufwand, der dem Anlegen von C-Zellen-Vorspannung für jede Speicherzelleauswahloperation verbunden ist, wird vermieden.
  • Ein Auswahlschwellenwert für eine Speicherzelle in dem zurückgesetzten Zustand ist höher als ein Auswahlschwellenwert für eine Speicherzelle in dem eingestellten Zustand. C-Zellen-Vorspannung kann typischerweise in Schreiboperationen angelegt werden, da Leseoperationen konfiguriert sind, Speicherzellen in dem eingestellten Zustand auszuwählen und Auswählen von Zellen in dem zurückgesetzten Zustand zu vermeiden. Mit anderen Worten kann für Leseoperationen eine im Allgemeinen niedrigere VT_SEL verwendet werden, als für Schreiboperationen verwendet wird.
  • 1 stellt ein Systemblockdiagramm 100 dar, das mit verschiedenen Ausführungsformen der vorliegenden Offenbarung konsistent ist. Das System 100 enthält eine Prozessor 102, eine Speichersteuereinheit 104 und ein Speicherfeld 106. Der Prozessor 102 ist mit der Speichersteuereinheit 104 durch den Bus 108 gekoppelt. Der Prozessor 102 kann Lese- und/oder Schreibanforderungen, die (eine) Speicheradresse(n) enthalten, und/oder zugeordnete Daten für eine Speichersteuereinheit 104 bereitstellen und kann gelesene Daten von der Speichersteuereinheit 104 empfangen. Es wird darauf hingewiesen, dass das System 100 zur Vereinfachung der Darstellung und Beschreibung vereinfacht ist.
  • Das Speicherfeld 106 entspricht wenigstens einem Abschnitt eines Phasenwechselkreuzungspunktspeichers und enthält mehrere Wortleitungen 115, mehrere Bitleitungen 117 und mehrere Speichzellen, z. B. Speicherzelle 107. Jede Speicherzelle ist zwischen einer Wortleitung ("WL") und einer Bitleitung ("BL") an einem Kreuzungspunkt der WL und der BL gekoppelt. Jede Speicherzelle enthält ein Speicherelement, das konfiguriert ist, Informationen zu speichern, und kann eine Speicherzellenauswahlvorrichtung, die mit dem Speicherelement gekoppelt ist, enthalten. Auswahlvorrichtungen können ovonische Schwellenschalter, Dioden, Bipolarübergangstransistoren, Feldeffekttransistoren usw. enthalten. Das Speicherfeld 106 ist konfiguriert, binäre Daten zu speichern, und es kann in es geschrieben (d. h. programmiert) werden oder es kann aus ihm gelesen werden.
  • Die Speichersteuereinheit 104 enthält ein Speichersteuereinheitmodul 110, ein WL-Steuermodul 114 und ein BL-Steuermodul 116. Das Speichersteuereinheitmodul 110 ist konfiguriert, Operationen auszuführen, die der Speichersteuereinheit 104 zugeordnet sind. Beispielsweise kann das Speichersteuereinheitmodul 110 Kommunikation mit dem Prozessor 102 managen. Das Speichersteuereinheitmodul 110 kann konfiguriert sein, eine oder mehrere Ziel-WLs zu identifizieren, die jeder empfangenen Speicheradresse zugeordnet sind. Das Speichersteuereinheitmodul 110 ist konfiguriert, Operationen des WL-Steuermoduls 114 und des BL-Steuermodul 116 basierend, wenigstens teilweise, auf der identifizierten Ziel-WL zu managen.
  • Das WL-Steuermodul 114 kann ein C-Zellen-Vorspannungsmodul 120 enthalten. Das WL-Steuermodul 114 ist konfiguriert (eine) Ziel-WL-Adresse(n) von dem Speichersteuereinheitmodul 110 zu empfangen und eine oder mehrere WLs für Lese- und/oder Schreiboperationen auszuwählen. Das WL-Steuermodul 114 kann konfiguriert sein, eine Ziel-WL durch Koppeln von VSELWL (d. h. die WL-Auswahlvorspannungsspannung) mit der Ziel-WL auszuwählen, und kann konfiguriert sein, eine WL durch Koppeln einer WL-Abwahlvorspannungsvorspannung VDESWL mit der WL abzuwählen. Das WL-Steuermodul 114 kann mit mehreren WLs 115, die in dem Speicherfeld 106 enthalten sind, gekoppelt sein. Jede WL kann mit einer Anzahl von Speicherzellen, die einer Anzahl von BLs 117 entsprechen, gekoppelt sein.
  • Das BL-Steuermodul 116 kann ein C-Zellen-Vorspannungsmodul 124 und/oder ein Abfühlmodul 126 enthalten. Das BL-Steuermodul 116 ist konfiguriert, eine oder mehrere BLs für Lese- und/oder Schreiboperationen auszuwählen. Das BL-Steuermodul 116 kann konfiguriert sein, eine Ziel-WL durch Koppeln von VSELBL (d. h. der BL-Auswahlvorspannungsspannung) mit der Ziel-BL auszuwählen, und kann konfiguriert sein, eine BL durch Koppeln einer BL-Abwahlvorspannungsspannung VDESBL mit der BL abzuwählen. WLs und BLs, die nicht ausgewählt sind, können mit Abwahlvorspannungsspannungen, d. h. VDESWL bzw. VDESBL, gekoppelt sein. Nominell sind VDESWL und VDESBL null.
  • 2 stellt einen Beispielabschnitt eines Kreuzungspunktspeicherfelds 200, das eine Zielzelle (d. h. Zelle T), A-Zellen, B-Zellen und C-Zellen enthält, konsistent mit einer Ausführungsform der vorliegenden Offenbarung dar. Beispielsweise kann der Abschnitt des Kreuzungspunktspeicherfelds 200 dem Speicherfeld 106 entsprechen, und Zelle T kann Zelle 107 von 1 entsprechen. Das Beispiel 200 enthält eine ausgewählte WL 202, eine ausgewählte BL 204, mehrere abgewählte WLs 206 und mehrere abgewählte BLs 208. Beispiel 200 enthält eine Ziel-Kreuzungspunktspeicherzelle T, mehrere A-Zellen, die in der ausgewählten WL 202 enthalten sind, und mehrere B-Zellen, die in der ausgewählten BL 204 enthalten sind. Beispiel 200 enthält ferner mehrere C-Zellen (Kreuzungspunkte abgewählter WLs 206 und abgewählter BLs 208).
  • Die Vorspannungsspannung über jede der A-Zellen ist VA = VDESBL – VSELWL. Die Vorspannungsspannung über jede der B-Zellen ist VB = VSELBL – VDESWL. Die Vorspannungsspannung über jede der C-Zellen ist VC = VDESWL – VDESBL. Nominell sind VDESWL und VDESBL null, und VSELWL und VSELBL sind konfiguriert, eine Zielzelle auszuwählen, ohne auch eine A-Zelle und/oder eine B-Zelle auszuwählen. C-Zellen-Vorspannung entspricht Anpassen von VDESWL und/oder VDESBL, um zu ermöglichen, dass VT_SEL ansteigt (VT_SEL = VSELBL – VSELWL), während VA und/oder VB an ihren Nennwerten gehalten werden (die kleiner als Vt sind). Vt ist eine Zielzellenauswahlschwellenspannung. Mit anderen Worten kann VT_SEL erhöht werden durch Erhöhen von VSELBL und/oder Erniedrigen von VSELWL, jedoch kann Erhöhen von VSELBL ohne Ändern von VDESWL verursachen, dass VB ansteigt, und Erniedrigen von VSELWL ohne Ändern von VDESBL kann verursachen, dass VA ansteigt. C-Zellen-Vorspannung wird benutzt, um VDESWL und/oder VDESBL anzupassen, um VA und/oder VB unter Vt zu halten, wenn VT_SEL erhöht wird.
  • Eine Differenz zwischen VT_SEL und einem Maximum aus VA, VB und VC entspricht dem Operationsfenster. C-Zellen-Vorspannung kann somit benutzt werden, um das Operationsfenster zu vergrößern durch Ermöglichen, dass VT_SEL ansteigt, während VA und VB an oder nahe ihren nominellen Werten gehalten werden. Mit anderen Worten, da VA, VB und VC konfiguriert sind, so dass sie kleiner als Vt sind für korrekten Betrieb (d. h. Auswählen nur von Zielzelle (n)), vergrößert das Ermöglichen, dass VT_SEL ansteigt, während VA und VB an oder nahe ihren nominellen Werten gehalten werden, das Operationsfenster.
  • Das WL-Steuermodul 114 und das BL-Steuermodul 116 sind konfiguriert, eine Zielzelle, z. B. Zelle T, für eine Speicherzugriffsoperation zu identifizieren, z. B. in Reaktion auf eine Eingabe von Prozessor 102 und/oder von Speichersteuereinheitmodul 110. Das WL-Steuermodul 114 und das BL-Steuermodul 116 sind konfiguriert, die Zielzelle T auszuwählen durch Anlegen von VSELWL und VSELBL an eine ausgewählte WL, z. B. WL 202, bzw. die ausgewählte BL, z. B. BL 204, und dadurch VT_SEL über die Zelle T anzulegen. Falls VT_SEL größer als oder gleich der Zielzellenauswahlschwellenspannung Vt ist, dann kann Zelle T ausgewählt werden.
  • Das Abfühlmodul 126 ist konfiguriert zu bestimmen, ob eine Zielzelle, z. B. Zelle T, ausgewählt ist oder nicht. Wenn eine Speicherzelle ausgewählt ist, geht die Speicherzelle von einem AUS-Zustand in einen EIN-Zustand über, und ein Zellenimpedanzzustand geht von einem Zustand relativ hohen Impedanz (z. B. etwa 10 Mega-Ohm (MΩ)) zu einem Zustand relativ niedrigen Impedanz (z. B. weniger als etwa 10 Kilo-Ohm (kΩ)) über. Wenn der Impedanzzustand der Speicherzelle relativ niedrig ist, ist die Speicherzelle "ausgewählt". Somit kann das Abfühlmodul 226 konfiguriert sein zu bestimmen, ob eine Zielzelle, z. B. Zelle T, ausgewählt worden ist, basierend, wenigstens teilweise, auf dem Impedanzzustand der Speicherzelle. Beispielsweise kann das Abfühlmodul 226 konfiguriert sein, einen Strom durch Zelle T abzufühlen (z. B. den Strom direkt oder einen Spannungsabfall über einen Abfühlwiderstand abzufühlen). Somit kann das Abfühlmodul 226 bestimmen, dass eine Zelle ausgewählt ist, falls der/die abgefühlte Strom und/oder Spannung ansteigt, was angibt, dass die Impedanz abgenommen hat (für eine feste Versorgungsspannung).
  • Falls das Abfühlmodul 126 bestimmt, dass Zelle T ausgewählt worden ist, kann/können Speicherzugriffsoperation(en) (z. B. Lesen und/oder Schreiben) auf der Zelle T weitergehen. Falls, nach dem Anlegen von VT_SEL, das Abfühlmodul 126 bestimmt, dass Zelle T nicht ausgewählt worden ist, ist das C-Zellen-Vorspannungsmodul 120 konfiguriert, C-Zellen-Vorspannung an abgewählte WL(s) (z. B. abgewählte WL(s) 206) anzulegen, oder das C-Zellen-Vorspannungsmodul 124 ist konfiguriert, C-Zellen-Vorspannung an abgewählte BL(s) (z. B. abgewählte BL(s) 208) anzulegen. C-Zellen-Vorspannung kann erreicht werden durch Erhöhen von VDESWL und/oder Erniedrigen von VDESBL von ihrem nominellen Wert (z. B. null), so dass VC dementsprechend ansteigt. Das WL-Steuermodul 114 und/oder das BL-Steuermodul 116 kann dann konfiguriert sein, VT_SEL zu erhöhen durch Erhöhen von VSELBL und/oder Erniedrigen von VSELWL um einen Betrag, der sich auf die C-Zellen-Vorspannungsspannung VC bezieht. Die erhöhte VT_SEL ist konfiguriert, Zelle T auszuwählen (d. h. ist konfiguriert, größer als oder gleich Vt zu sein), und die Speicherzugriffsoperation kann dann weitergehen.
  • Es kann erkannt werden, dass die Auswahlschwellenwertspannung Vt für jede Speicherzelle in einem Kreuzungspunktfeld aufgrund, wenigstens teilweise, von Variation der Materialeigenschaften und/oder anderen Eigenschaften von Kreuzungspunktspeicherzellen variieren kann. Beispielsweise kann eine Variation von Vt einer Zelle durch geometrische Variation der Zellenform (z. Dicke, Breite, Länge) bedingt sein. Variation der Zellenform kann zu einer Variation von Vt im Bereich von +/–10 % eines nominellen Vt-Werts sein. In einem weiteren Beispiel kann für einige Zellentypen Vt mit der Zeit ansteigen aufgrund von Drift, oder abfallen aufgrund thermischer Kristallisierung der Zelle.
  • Beispielsweise kann Vt für eine spezifische Speicherzelle einen Wert zwischen einer kleinsten Schwellenspannung Vt_MIN und einer größten Schwellenspannung Vt_MAX aufweisen. Beispielsweise kann eine Stichprobe einer Anzahl von Speichzellen eine Verteilung von Vt-Werten zwischen Vt_MIN und Vt_MAX ergeben. Anfangs kann VT_SEL auf einen nominellen Wert (z. B. VT_SEL_nominal) eingestellt sein basierend, wenigstens teilweise, auf der Verteilung von Vt-Werten. Beispielsweise kann VT_SEL_nominal auf einen Wert von Vt eingestellt sein, der größer als, z. B., ungefähr 50 % in der Vt-Werte der Verteilung der Vt-Werte ist. In einem weiteren Beispiel kann VT_SEL_nominal auf einen Wert von Vt eingestellt sein, der größer als, z. B., ungefähr 80 % der Vt-Werte in der Verteilung der Vt-Werte ist. In diesem Beispiel kann die C-Zellen-Vorspannung in ungefähr 20 % der Versuche ausgelöst werden, um eine Zielspeicherzelle auszuwählen (für Schreiboperationen). Die spezifische Einstellung für VT_SEL_nominal kann basierend, wenigstens teilweise, auf Eigenschaften der Verteilung von Vt-Werten ausgewählt werden. Im Betrieb kann C-Zellen-Vorspannung an einer Frequenz, die sich auf die Verteilung bezieht, ausgelöst werden. Beispielsweise können relativ niedrige Auslöseraten, z. B. weniger als 1 %, möglich sein.
  • Falls während der Operation VT_SEL, die auf VT_SEL_nominal eingestellt ist, nicht dazu führt, dass die Zielzelle ausgewählt ist, kann VT_SEL auf einen Wert eingestellt werden, der größer als oder gleich Vt_MAX ist, um die Zielzelle auszuwählen. Die C-Zellen-Vorspannung VC kann sich dann auf eine Differenz zwischen Vt_MAX und VT_SEL_nominal beziehen. Beispielsweise kann VC gleich Vt_MAX – VT_SEL_nominal sein.
  • Wie hier beschrieben ist VC = VDESWL – VDESBL, somit kann die C-Zellen-Vorspannung durch Erhöhen von VDESWL und/oder Erniedrigen von VDESBL erreicht werden. Beispielsweise um eine VC von 2 Volt zu erreichen, kann C-Zellen-Vorspannung an eine einzige Seite der abgewählten Zellen angelegt werden, z. B. kann VDESWL auf +2 V erhöht werden und VDESBL kann bei null Volt gehalten werden. Selbstverständlich kann eine einseitige C-Zellen-Vorspannung auf ähnliche Weise durch Erniedrigen von VDESBL auf –2 Volt und Halten von VDESWL bei null Volt erreicht werden. In einem weiteren Beispiel kann die C-Zellen-Vorspannung implementiert sein als eine doppelseitiger ausgeglichene Herangehensweise, z. B. kann VDESWL auf +1 Volt erhöht werden und VDESBL kann auf –1 Volt erniedrigt werden, um VC von 2 Volt zu erreichen.
  • Die einseitige Herangehensweise ist konfiguriert, Spannung auf der Hälfte der WLs und BLs zu schalten und/oder diese auszuwählen, im Vergleich zu der doppelseitigen Herangehensweise, und kann somit zu einem relativ kleineren Schaltenergieaufwand führen, der dem Aufbauen der C-Zellen-Vorspannung zugeordnet ist. Eine Vorspannungsspannungsquelle kann benutzt werden, um die einseitige C-Zellen-Vorspannung aufzubauen, im Vergleich zu der doppelseitigen Herangehensweise, die auf zwei Vorspannungsspannungsquellen beruhen kann. Die eine Vorspannungsspannungsquelle kann unter Verwendung einer existierenden Spannungsquelle abhängig von dem Wert der Vorspannung implementiert sein. Verwenden einer vorhandenen Spannungsquelle kann den Aufwand für C-Zellen-Vorspannung reduzieren (z. B. Chipgröße, Energieverbrauch, Komplexität).
  • Anlegen der C-Zellen-Vorspannung, wenn eine Zielzelle, für die VT_SEL auf VT_SEL_nominal eingestellt ist, nicht ausgewählt ist (d. h. wenn ein vergrößertes Operationsfenster notwendig sein kann) ist konfiguriert, so dass es zu einer relativ niedrigen mittleren Energie führt, im Vergleich mit Herangehensweisen, die entweder immer C-Zellen-Vorspannung an alle Zellen zu jeder Zeit anlegen oder C-Zellen-Vorspannung während der Operation jeder der Speicherzellen anlegen. Beispielsweise kann C-Zellen-Vorspannung während der Operation von ungefähr 20 % der Speicherzellen angelegt werden, konsistent mit der vorliegenden Offenbarung. Somit kann Leerlaufleistungsaufnahme durch C-Zellen-Vorspannung vermieden werden, und Energie-"Aufwand", der C-Zellen-Vorspannung zugeordnet ist, kann begrenzt werden auf nur diejenigen Zellen, die nicht mit VT_SEL_nominal ausgewählt sind. Eine maximale Stromaufnahme, die einer C-Zellen-Anordnung zugeordnet ist, kann begrenzt werden, und eine C-Zellen-Anordnung mit niedriger Latenz kann ermöglicht werden, da nur einige wenige Speicherzellen die C-Zellen-Vorspannung in einer spezifischen Speicherzugriffsoperation nutzen können. Eine Buserweiterung, die konfiguriert ist, schnell C-Zellen-Vorspannung aufzubauen, kann somit vermieden werden.
  • Tabelle 1 stellt einige C-Zellen-Vorspannungsschemata dar. In der Tabelle ist V Volt, und VT_SEL ist die Vorspannungsspannung, die an die Zielzelle angelegt ist. Tabelle 1
    Figure DE112015000448T5_0002
  • Das Nullvorspannungs-C-Zellenschema stellt Beispiel-WL- und BL-Spannungen und resultierende Zellen-Vorspannungsspannungen für C-Zellen-Vorspannung von null, d. h. keine C-Zellen-Vorspannung, dar. Somit kann die Zielzelle ausgewählt sein, wenn VT_SEL ≥ 8 Volt und Vt gleich 8 Volt ist. Die Zellen-Vorspannung mit ausgeglichener WL und BL entspricht dem gleichen Erhöhen von VDESWL und Erniedrigen von VDESBL (d. h. ausgeglichen), um die C-Zellen-Vorspannung zu erreichen. Das "C-Zellen-Vorspannung, nur WL"-Schema ist konfiguriert, nur VDESWL zu erhöhen, um die C-Zellen-Vorspannung zu erreichen, und die Zielzellen-Vorspannung VT_SEL zu erhöhen.
  • Die Zeilen unter "Auf Anforderung, erweitertes Fenster" in der Tabelle stellen ein Beispiel dar, das einer Ausführungsform entspricht, die mit der vorliegenden Offenbarung konsistent ist. In diesem Beispiel, wenn Vt kleiner als oder gleich 8 Volt ist und VT_SEL gleich 8 V ist ohne C-Zellen-Vorspannung (d. h. die Zielzelle ist ohne Anlegen von C-Zellen-Vorspannung ausgewählt), ist die C-Zellen-Vorspannung nicht angelegt. Weiter mit diesem Beispiel, wenn Vt größer als 8 Volt und kleiner als oder gleich 10 Volt ist, kann eine C-Zellen-Vorspannung von 2 V erreicht werden durch Erhöhen von VDESWL auf +2 V, und VDESBL kann dann auf +6 V erhöht werden, um eine VT_SEL von 10 V zu erreichen. Selbstverständlich kann die eine C-Zellen-Vorspannung von 2 V auf ähnliche Weise erreicht werden durch Erniedrigen von VDESBL auf –2 V, und VDESWL kann auf –6 V erniedrigt werden, um eine Vt von 10 V zu erreichen, um die Zielzelle auszuwählen. Somit kann, konsistent mit der vorliegenden Offenbarung, C-Zellen-Vorspannung "auf Anforderung" angelegt werden, und das Operationsfenster kann für diejenige(n) Speicherzelle(n) vergrößert werden, die in Reaktion darauf, dass VT_SEL Vorspannungsspannung auf VT_SEL_nominal eingestellt ist, nicht ausgewählt sind.
  • 3 stellt einen Ablaufplan 300 von Operationen zum selektiven Anlegen einer C-Zellen-Vorspannung konsistent mit verschiedenen Ausführungsformen der vorliegenden Offenbarung dar. Die Operationen können beispielsweise durch eine Speichersteuereinheit ausgeführt werden, z. B. die Speichersteuereinheit 104, die das WL-Steuermodul 114 und das BL-Steuermodul 116 enthält. Der Ablaufplan 300 bildet beispielhafte Operationen ab, die konfiguriert sind, selektiv C-Zellen-Vorspannung aufzubauen. Insbesondere bildet der Ablaufplan 300 beispielhafte Operationen ab, die konfiguriert sind, Auswählen einer Zielzelle ohne C-Zellen-Vorspannung zu initiieren und C-Zellen-Vorspannung aufzubauen, falls die Zielzelle nicht ausgewählt ist, wie hier beschrieben.
  • Die Operationen von Ablaufplan 300 können bei Operation 302 beginnen. Die Auswahl einer Zielzelle (T) kann bei Operation 304 initiiert werden. Ob eine Zielzelle ausgewählt worden ist, kann bei Operation 306 bestimmt werden. Falls die Zielzelle nicht ausgewählt worden ist, kann bei Operation 308 C-Zellen-Vorspannung aufgebaut werden. Die Zielzelle kann dann bei Operation 310 ausgewählt werden. Der Programmablauf kann dann zu Operation 312 weitergehen. Falls die Zielzelle ausgewählt worden ist, kann bei Operation 312 eine Speicherzugriffsoperation ausgeführt werden. Beispielsweise kann die Speicherzugriffsoperation eine Lese- und/oder Schreib-(d. h. Programmier-)Operation enthalten. Der Programmablauf kann dann bei Operation 314 enden.
  • Somit sind die Operationen von Ablaufplan 300 konfiguriert zu versuchen, eine Zielzelle ohne C-Zellen-Vorspannung auszuwählen und C-Zellen-Vorspannung aufzubauen, falls der Versuch, die Zielzelle auszuwählen, nicht erfolgreich ist. Die C-Zellen-Vorspannung kann somit "auf Anforderung" aufgebaut werden.
  • Obwohl 3 verschiedene Operationen gemäß einer Ausführungsform darstellt, ist zu verstehen, dass nicht alle Operationen, die in 3 abgebildet sind, für anderen Ausführungsformen notwendig sind. Tatsächlich ist hier vollständig bedacht, dass in anderen Ausführungsformen der vorliegenden Offenbarung die in 3 dargestellten Operationen und/oder andere hier beschriebenen Operationen auf eine Weise kombiniert sein können, die nicht in irgendeiner der Zeichnungen spezifisch gezeigt ist, die jedoch immer noch vollständig mit der vorliegenden Offenbarung konsistent ist. Somit werden Ansprüche, die auf die Merkmale und/oder Operationen gerichtet sind, die nicht in einer Zeichnung exakt gezeigt sind, als innerhalb des Schutzbereichs und des Inhalts der vorliegenden Offenbarung betrachtet.
  • Wie er in irgendeiner Ausführungsform hier verwendet ist, kann sich der Begriff "Modul" auf eine App, Software, Firmware und/oder Schaltungsanordnung beziehen, die konfiguriert ist, irgendeine der vorstehend genannten Operationen auszuführen. Software kann als ein Softwarepaket, Code, Befehle, Befehlssätze und/oder Daten, die auf einem nichtflüchtigen computerlesbaren Speicherungsmedium aufgezeichnet ist, verwirklicht sein. Firmware kann als Code, Befehle oder Befehlssätze und/oder Daten, die in Speichervorrichtungen fest (z. B. nicht flüchtig) codiert sind, verwirklicht sein.
  • "Schaltungsanordnung", wie sie in irgendeiner Ausführungsform hier verwendet ist, kann beispielsweise, einzeln oder in irgendeiner Kombination, fest verdrahtete Schaltungsanordnung, programmierbare Schaltungsanordnung wie z. B. Computerprozessoren, die einen oder mehrere individuelle Befehlsverarbeitungskerne aufweisen, Zustandsautomatenschaltungsanordnung und/oder Firmware, die Befehle speichert, die durch programmierbare Schaltungsanordnung ausgeführt werden, umfassen. Die Module können gemeinsam oder einzeln als Schaltungsanordnung verwirklicht sein, die Teil eines größeren Systems bildet, beispielsweise einer integrierten Schaltung (IC), eines Systems auf einem Chip (SoC), von Desktop-Computern, Laptop-Computern, Tablet-Computer, Servern, Smartphones usw.
  • In einigen Ausführungsformen kann eine Hardwarebeschreibungssprache verwendet werden, um Schaltungsanordnung und/oder Logikimplementierung(en) für die verschiedenen Module und/oder Schaltungsanordnung, die hier beschrieben sind, zu spezifizieren. Beispielsweise kann in einer Ausführungsform die Hardwarebeschreibungssprache mit einer Hardwarebeschreibungssprache für integrierte Schaltungen für sehr hoher Geschwindigkeit (VHDL für VHSIC) übereinstimmen oder kompatibel sein, die Halbleiterherstellung einer oder mehrerer Schaltungen und/oder Modulen, die hier beschrieben sind, ermöglichen kann. Die VHDL kann mit dem IEEE-Standard 1076-1987, IEEE-Standard 1076.2, IEEE1076.1, IEEE-Entwurf 3.0 von VHDL-2006, IEEE-Entwurf 4.0 von VHDL-2008 und/oder anderen Versionen der IEEE-VHDL-Standards und/oder anderen Hardwarebeschreibungsstandards übereinstimmen oder kompatibel sein.
  • Somit sind ein System und ein Verfahren beschrieben worden, die konfiguriert sind, Auswahl einer Zielzelle ohne C-Zellen-Vorspannung zu initiieren und C-Zellen-Vorspannung aufzubauen, falls die Zielzelle nicht ausgewählt ist. Das System und das Verfahren sind konfiguriert zu versuchen, die Zielzelle mit einer nominellen Vorspannungsspannung auszuwählen und zu bestimmen, ob die Zielzelle ausgewählt worden ist oder nicht. Falls die Zielzelle nicht ausgewählt worden ist, sind das System und das Verfahren konfiguriert, eine C-Zellen-Vorspannung aufzubauen und dann die Zielzellen-Vorspannungsspannung auf eine Größe zu erhöhen, die der C-Zellen-Vorspannung entspricht, um das Operationsfenster zu vergrößern. Somit kann C-Zellen-Vorspannung implementiert sein, um das Operationsfenster zu vergrößern, wenn benötigt.
  • Gemäß einem Aspekt ist eine Vorrichtung bereitgestellt. Die Vorrichtung enthält eine Speichersteuereinheit, die ein Wortleitungssteuermodul (WL-Steuermodul und ein Bitleitungssteuermodul (BL-Steuermodul) enthält. Die Speichersteuereinheit ist konfiguriert, die Auswahl einer Zielspeicherzelle zu initiieren. Die Vorrichtung enthält ferner ein Abfühlmodul, das konfiguriert ist zu bestimmen, ob die Zielspeicherzelle ausgewählt worden ist, und ein C-Zellen-Vorspannungsmodul, das konfiguriert ist, eine C-Zellen-Vorspannung aufzubauen, falls die Zielzelle nicht ausgewählt ist.
  • Gemäß einem weiteren Aspekt ist ein Verfahren bereitgestellt. Das Verfahren enthält Initiieren durch eine Speichersteuereinheit der Auswahl einer Zielspeicherzelle, Bestimmen durch ein Abfühlmodul, ob die Zielspeicherzelle ausgewählt worden ist, und Aufbauen durch ein C-Zellen-Vorspannungsmodul einer C-Zellen-Vorspannung, falls die Zielzelle nicht ausgewählt ist.
  • Gemäß einem weiteren Aspekt ist ein System bereitgestellt. Das System enthält einen Prozessor, ein Kreuzungspunktspeicherfeld, das eine Zielspeicherzelle, eine Ziel-Wortleitung (Ziel-WL) und eine Ziel-Bitleitung (Ziel-BL) enthält. Die Zielspeicherzelle ist zwischen der Ziel-Wortleitung und der Ziel-Bitleitung gekoppelt. Das System enthält ferner eine Speichersteuereinheit, die konfiguriert ist, Auswahl der Zielspeicherzelle zu initiieren. Die Speichersteuereinheit enthält ein WL-Steuermodul und ein BL-Steuermodul, ein Abfühlmodul, das konfiguriert ist zu bestimmen, ob die Zielspeicherzelle ausgewählt worden ist, und ein C-Zellen-Vorspannungsmodul, das konfiguriert ist, eine C-Zellen-Vorspannung aufzubauen, falls die Zielzelle nicht ausgewählt ist.
  • Verschiedene Merkmale, Aspekte und Ausführungsformen der sind hier beschrieben worden. Die Merkmale, Aspekte und Ausführungsformen sind empfänglich sowohl für Kombination miteinander als auch für Variation und Modifikation, wie durch Fachleute verstanden wird. Die vorliegende Offenbarung sollte deshalb so betrachtet werden, dass sie solche Kombinationen, Variationen und Modifikationen einschließt.

Claims (19)

  1. Vorrichtung, die Folgendes umfasst: eine Speichersteuereinheit, die ein Wortleitungssteuermodul (WL-Steuermodul) und ein Bitleitungssteuermodul (BL-Steuermodul) umfasst, wobei die Speichersteuereinheit konfiguriert ist, die Auswahl einer Zielspeicherzelle zu initiieren; ein Abfühlmodul, das konfiguriert ist zu bestimmen, ob die Zielspeicherzelle ausgewählt worden ist; und ein C-Zellen-Vorspannungsmodul, das konfiguriert ist, eine C-Zellen-Vorspannung aufzubauen, falls die Zielzelle nicht ausgewählt ist.
  2. Vorrichtung nach Anspruch 1, wobei das C-Zellen-Vorspannungsmodul konfiguriert ist, wenigstens eine aus einer WL-Abwahlvorspannungsspannung und einer BL-Abwahlvorspannungsspannung anzupassen, um die C-Zellen-Vorspannung aufzubauen.
  3. Vorrichtung nach Anspruch 1, wobei die Speichersteuereinheit konfiguriert ist, eine Zielspeicherzellen-Vorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  4. Vorrichtung nach Anspruch 1, wobei das WL-Steuermodul konfiguriert ist, eine WL-Auswahlvorspannungsspannung an eine Ziel-WL anzulegen, und das BL-Steuermodul konfiguriert ist, eine BL-Auswahlvorspannungsspannung an eine Ziel-BL anzulegen, um Auswahl der Zielspeicherzelle zu initiieren, wobei eine Differenz zwischen der BL-Auswahlvorspannungsspannung und der WL-Auswahlvorspannungsspannung einer Zielzellenvorspannungsspannung entspricht und die Zielzellenvorspannungsspannung einen nominellen Wert aufweist.
  5. Vorrichtung nach Anspruch 4, wobei das WL-Steuermodul konfiguriert ist, die WL-Auswahlvorspannungsspannung anzupassen, um die Zielzellenvorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  6. Vorrichtung nach Anspruch 4, wobei das BL-Steuermodul konfiguriert ist, die BL-Auswahlvorspannungsspannung anzupassen, um die Zielzellenvorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  7. Verfahren, das Folgendes umfasst: Initiieren durch eine Speichersteuereinheit der Auswahl einer Zielspeicherzelle; Bestimmen durch ein Abfühlmodul, ob die Zielspeicherzelle ausgewählt worden ist; und Aufbauen durch ein C-Zellen-Vorspannungsmodul einer C-Zellen-Vorspannung, falls die Zielzelle nicht ausgewählt ist.
  8. Verfahren nach Anspruch 7, das ferner Folgendes umfasst: Anpassen durch das C-Zellen-Vorspannungsmodul einer WL-Abwahlvorspannungsspannung und/oder einer BL-Abwahlvorspannungsspannung, um die C-Zellen-Vorspannung aufzubauen.
  9. Verfahren nach Anspruch 7, das ferner Folgendes umfasst: Erhöhen durch die Speichersteuereinheit einer Zielspeicherzellenvorspannungsspannung um einen Betrag, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  10. Verfahren nach Anspruch 7, wobei Initiieren der Auswahl der Zielspeicherzelle Folgendes umfasst: Anlegen durch ein WL-Steuermodul einer WL-Auswahlvorspannungsspannung an eine Ziel-WL, und Anlegen durch ein BL-Steuermodul einer BL-Auswahlvorspannungsspannung an die Ziel-BL, wobei eine Differenz zwischen der BL-Auswahlvorspannungsspannung und der WL-Auswahlvorspannungsspannung einer Zielzellenvorspannungsspannung entspricht, wobei die Zielzellenvorspannungsspannung einen nominellen Wert aufweist.
  11. Verfahren nach Anspruch 10, das ferner Folgendes umfasst: Anpassen durch das WL-Steuermodul der WL-Auswahlvorspannungsspannung, um die Zielzellenvorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  12. Verfahren nach Anspruch 10, das ferner Folgendes umfasst: Anpassen durch das BL-Steuermodul der BL-Auswahlvorspannungsspannung, um die Zielzellenvorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  13. Verfahren nach Anspruch 7, das ferner Folgendes umfasst: Ausführen durch die Speichersteuereinheit einer Leseoperation und/oder einer Schreiboperation auf der Zielspeicherzelle.
  14. System, das Folgendes umfasst: einen Prozessor; ein Kreuzungspunktspeicherfeld, das eine Zielspeicherzelle, eine Ziel-Wortleitung (Ziel-WL) und eine Ziel-Bitleitung (Ziel-BL) umfasst, wobei die Zielspeicherzelle zwischen die Ziel-Wortleitung und die Ziel-Bitleitung gekoppelt ist; und eine Speichersteuereinheit, die konfiguriert ist, Auswahl der Zielspeicherzelle zu initiieren, wobei die Speichersteuereinheit Folgendes umfasst: ein WL-Steuermodul und ein BL-Steuermodul, ein Abfühlmodul, das konfiguriert ist zu bestimmen, ob die Zielspeicherzelle ausgewählt worden ist, und ein C-Zellen-Vorspannungsmodul, das konfiguriert ist, eine C-Zellen-Vorspannung aufzubauen, falls die Zielzelle nicht ausgewählt ist.
  15. System nach Anspruch 14, wobei das C-Zellen-Vorspannungsmodul konfiguriert ist, eine WL-Abwahlvorspannungsspannung und/oder eine BL-Abwahlvorspannungsspannung anzupassen, um die C-Zellen-Vorspannung aufzubauen.
  16. System nach Anspruch 14, wobei die Speichersteuereinheit konfiguriert ist, eine Zielspeicherzellenvorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  17. System nach Anspruch 14, wobei das WL-Steuermodul konfiguriert ist, eine WL-Auswahlvorspannungsspannung an eine Ziel-WL anzulegen, und das BL-Steuermodul konfiguriert ist, eine BL-Auswahlvorspannungsspannung an eine Ziel-BL anzulegen, um Auswahl der Zielspeicherzelle zu initiieren, wobei eine Differenz zwischen der BL-Auswahlvorspannungsspannung und der WL-Auswahlvorspannungsspannung einer Zielzellenvorspannungsspannung entspricht und die Zielzellenvorspannungsspannung einen nominalen Wert aufweist.
  18. System nach Anspruch 17, wobei das WL-Steuermodul konfiguriert ist, die WL-Auswahlvorspannungsspannung anzupassen, um die Zielzellenvorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
  19. System nach Anspruch 17, wobei das BL-Steuermodul konfiguriert ist, die BL-Auswahlvorspannungsspannung anzupassen, um die Zielzellenvorspannungsspannung um einen Betrag zu erhöhen, der sich auf die C-Zellen-Vorspannung bezieht, falls die Zielzelle nicht ausgewählt ist.
DE112015000448.3T 2014-03-21 2015-03-09 Kreuzungspunktspeichervorspannungsschema Active DE112015000448B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/221,572 US9224465B2 (en) 2014-03-21 2014-03-21 Cross-point memory bias scheme
US14-221,572 2014-03-21
PCT/US2015/019373 WO2015142550A1 (en) 2014-03-21 2015-03-09 Cross-point memory bias scheme

Publications (2)

Publication Number Publication Date
DE112015000448T5 true DE112015000448T5 (de) 2016-12-01
DE112015000448B4 DE112015000448B4 (de) 2020-12-31

Family

ID=54142744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015000448.3T Active DE112015000448B4 (de) 2014-03-21 2015-03-09 Kreuzungspunktspeichervorspannungsschema

Country Status (9)

Country Link
US (1) US9224465B2 (de)
EP (1) EP3120359B8 (de)
JP (1) JP6359112B2 (de)
KR (1) KR101984668B1 (de)
CN (1) CN105993048B (de)
BR (1) BR112016018729A2 (de)
DE (1) DE112015000448B4 (de)
RU (1) RU2651191C2 (de)
WO (1) WO2015142550A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589634B1 (en) 2016-03-31 2017-03-07 Intel Corporation Techniques to mitigate bias drift for a memory device
US11501831B2 (en) 2020-11-05 2022-11-15 Sandisk Technologies Llc Power off recovery in cross-point memory with threshold switching selectors
US11894037B2 (en) 2022-04-12 2024-02-06 Sandisk Technologies Llc First fire and cold start in memories with threshold switching selectors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO312699B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
JP3795875B2 (ja) * 2003-05-22 2006-07-12 東芝マイクロエレクトロニクス株式会社 磁気ランダムアクセスメモリ及びそのデータ読み出し方法
EP1626411A1 (de) 2004-08-13 2006-02-15 STMicroelectronics S.r.l. Geteilter Adressleitungen für Kreuzpunkt-Speichermatrix
JP4427464B2 (ja) * 2005-02-02 2010-03-10 シャープ株式会社 不揮発性半導体記憶装置及びその動作方法
JP4309877B2 (ja) * 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
JP4810350B2 (ja) * 2006-08-14 2011-11-09 株式会社東芝 半導体記憶装置
US7885099B2 (en) 2007-09-18 2011-02-08 Intel Corporation Adaptive wordline programming bias of a phase change memory
US7706177B2 (en) 2007-12-28 2010-04-27 Sandisk 3D Llc Method of programming cross-point diode memory array
US8154904B2 (en) * 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
KR20130001725A (ko) * 2010-02-18 2013-01-04 쌘디스크 3디 엘엘씨 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP2012203936A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
US8767482B2 (en) * 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US8681540B2 (en) 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
US8576651B2 (en) * 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays
KR20130098021A (ko) 2012-02-27 2013-09-04 삼성전자주식회사 저항성 메모리 장치 및 그것을 포함하는 메모리 시스템
US9123410B2 (en) * 2013-08-27 2015-09-01 Intel Corporation Memory controller for reducing capacitive coupling in a cross-point memory

Also Published As

Publication number Publication date
US20150269994A1 (en) 2015-09-24
BR112016018729A2 (pt) 2017-08-08
RU2651191C2 (ru) 2018-04-18
EP3120359A1 (de) 2017-01-25
DE112015000448B4 (de) 2020-12-31
CN105993048B (zh) 2020-06-19
EP3120359B1 (de) 2022-08-03
EP3120359A4 (de) 2017-11-08
CN105993048A (zh) 2016-10-05
WO2015142550A1 (en) 2015-09-24
JP2017508233A (ja) 2017-03-23
JP6359112B2 (ja) 2018-07-18
RU2016134139A (ru) 2018-02-22
KR101984668B1 (ko) 2019-05-31
EP3120359B8 (de) 2022-09-07
US9224465B2 (en) 2015-12-29
KR20160110981A (ko) 2016-09-23

Similar Documents

Publication Publication Date Title
DE112015000339T5 (de) Abschwächen von Lesestörung in einem Kreuzpunktspeicher
DE60311238T2 (de) Speichervorrichtung
DE102016107907A1 (de) Phasenänderungsspeicherstrom
DE112018005659T5 (de) Widerstands- und Gate-Steuerung in Decoderschaltungen zur Lese- und Schreiboptimierung
DE112014002532T5 (de) Leseverstärker mit lokaler Rückkopplung zur Steuerung einer Bitleitungsspannung
DE102010061530A1 (de) Speicher mit variablem Widerstand, Betriebsverfahren und System
DE112015003033T5 (de) Referenzarchitektur in einem kreuzungspunktarbeitsspeicher
DE102009035954B4 (de) Verfahren zum Programmieren von Spezifischer-Widerstand-Änderungs-Speichern und Halbleiterbauelement
DE102005063287A1 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
DE102020116188B4 (de) Verbesserung der sourceseitigen vorladung und verstärkung für das programmieren in umgekehrter reihenfolge
DE112018006212T5 (de) Verfahren und System zur Reduktion einer Programmierungsstörungsverschlechterung in einem Flash-Speicher
DE102004041519B4 (de) Programmiersteuerschaltung und Programmiersteuerverfahren
DE102018209207A1 (de) Selektive body-reset-operation für dreidimensionalen (3d ) nand-speicher
DE102007012781A1 (de) Speicherarray mit hoher Dichte zur Niedrigenergie-Anwendung
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE112016006062T5 (de) Leseverfahren und selbstreparatur eines phasenänderungsspeichers
DE102020121113A1 (de) Speichervorrichtung und betriebsverfahren der speichervorrichtung
DE102016108888A1 (de) Bereitstellung eines Haltestroms in einem nichtflüchtigen Direktzugriffsspeicher
DE102012209151A1 (de) Setzimpuls für Phasenübergangsspeicher-Programmierung
DE112012006472T5 (de) Mindestens teilweises Isolieren von lokaler Zeilen- oder Spaltenschaltung von Speicherzellen vor dem Erzeugen einer Spannungsdifferenz zum Ermöglichen des Auslesens der Zelle
DE112015000448T5 (de) Kreuzungspunktspeichervorspannungsschema
DE102011075811B4 (de) Wortleitungstreiber für Speicher
DE102021005946A1 (de) Verwaltung der digital gesteuerten ladungspumpen-operation in einem speicher-untersystem
DE102018127040A1 (de) Nichtflüchtige Speichervorrichtung
DE102016103106A1 (de) Reduzierung von Leckstrom in 3D-NAND-Speichern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final