CN105993048A - 交叉点存储器偏置方案 - Google Patents

交叉点存储器偏置方案 Download PDF

Info

Publication number
CN105993048A
CN105993048A CN201580009603.0A CN201580009603A CN105993048A CN 105993048 A CN105993048 A CN 105993048A CN 201580009603 A CN201580009603 A CN 201580009603A CN 105993048 A CN105993048 A CN 105993048A
Authority
CN
China
Prior art keywords
bias voltage
cell
biasing
object element
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580009603.0A
Other languages
English (en)
Other versions
CN105993048B (zh
Inventor
N.弗兰克林
S.古利亚尼
M.陶布
K.潘加尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105993048A publication Critical patent/CN105993048A/zh
Application granted granted Critical
Publication of CN105993048B publication Critical patent/CN105993048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本公开涉及交叉点存储器偏置方案。设备包括：存储器控制器，其包括字线(WL)控制模块和比特线(BL)控制模块，存储器控制器配置成发起目标存储器单元的选择；感测模块，配置成确定目标存储器单元是否已经被选择；以及C单元偏置模块，配置成如果目标单元没有被选择则建立C单元偏置。

Description

交叉点存储器偏置方案
技术领域
本公开涉及用于交叉点存储器的偏置方案。
背景技术
相变存储器是通常将硫族化物材料用于存储器元件的存储器装置。存储器元件是实际存储信息的单位。在操作中，相变存储器通过在非晶相与结晶相之间改变存储器元件的相来在存储器元件上存储信息。硫族化物材料可呈现或结晶相或非晶相，展现低或高导电率。一般地，非晶相具有低导电率(高阻抗)，并且与复位状态(逻辑零)关联，以及结晶相具有高导电率(低阻抗)并且与置位状态(逻辑一)关联。存储器元件可包括在存储器单元中，存储器单元还包括选择器、即耦合到存储器元件的选择装置。选择装置配置成促进将多个存储器元件组合为阵列。
相变存储器元件可被排列在交叉点存储器阵列(包括被排列在网格中的行地址线和列地址线)中。分别称作字线(WL)和比特线(BL)的行地址线和列地址线在网格的形成中交叉，并且每个存储器单元耦合在WL与BL之间，其中WL和BL交叉(即，交叉点)。应当注意，行和列是用来提供对交叉点存储器中的WL和BL的排列的定性描述的方便术语。
存储器单元(例如，目标存储器单元)可通过向在目标存储器单元交叉的WL和BL施加偏置电压来被选择，即，分别为WL选择电压VSELWL和BL选择电压VSELBL。跨存储器单元的所得到的目标单元差分偏置电压(VT_SEL=VSELBL-VSELWL)配置成大于存储器元件的阈值选择电压(Vt)。理想的，VT_SEL足够大以可靠地选择目标单元，但不是如此的大到至于无意地选择其他单元，特别是包括在被选择的WL或被选择的BL中的非目标单元。
配置成在避免选择非目标单元的同时确保VT_SEL足够大的一种技术是向取消选择的WL和/或取消选择的BL施加解偏置(“C单元偏置”)电压。C单元偏置配置成在增加的VT_SEL被施加到目标单元时将跨非目标单元的偏置电压减小或保持为低于Vt。增加的VT_SEL配置成增加目标单元将会被选择的可能性。连续保持C单元偏置(即，是否存储器存取已经被发起)增加交叉点阵列中的漏电流，并且增加无功电流汲取和无功功率消耗。
配置成在避免选择非目标单元的同时确保VT_SEL足够大的另一技术为每一个存储器单元的选择操作实现C单元偏置。此技术配置成避免增加漏电流和/或无功电流汲取，但是由于与为每一个存储器单元操作建立和去除C单元偏置关联的充电和放电而引起相对高的能量成本。相对大的总线结构可是适应C单元偏置的快速充电所必要的，和/或相对长的延迟时间可被经历，以允许足够的时间给全部存储器单元在选择目标单元之前取得C单元偏置。
附图说明
根据以下与其相一致的实施例的详细描述，要求保护主题的特征以及优势将会显而易见，所述描述应当参照附图来考虑，其中：
图1示出符合本公开的若干实施例的系统框图；
图2示出符合本公开的一个实施例、包括目标单元、A单元、B单元和C单元的交叉点存储器阵列的示例部分；以及
图3示出符合本公开的各种实施例、用于选择地施加C单元偏置的操作的流程图。
虽然以下“具体实施方式”将参照说明性实施例进行，但是，许多备选、修改和其变化将对本领域中的那些技术人员会是显而易见的。
具体实施方式
一般地，此公开描述配置成扩大交叉点存储器阵列的操作窗口，同时最小化对功率、能量、芯片尺寸（die size）和/或延迟（latency）的影响的系统和方法。系统和方法配置成尝试在没有施加C单元偏置的情况下通过跨目标单元施加标称偏置电压VT_SEL-nominal来选择目标单元，并且检测选择目标单元是否已经被选择。如果目标单元没有已经被选择，则C单元偏置可被施加，并且施加到目标单元的偏置电压可被增加到与C单元偏置相关的量。C单元偏置配置成当选择阈值电压Vt大于VT_SEL_nominal时增加目标单元的操作窗口。因此，C单元偏置可“在要求时”被施加，由此避免增加与连续施加的C单元偏置相关联的无功功率消耗，以及避免与为每一个存储器单元选择操作施加C单元偏置相关联的相对高的能量成本。
复位状态中存储器单元的选择阈值高于置位状态中存储器单元的选择阈值。C单元偏置通常可在写操作中施加，因为读操作配置成在置位状态中选择存储器单元，且避免在复位状态中选择单元。换言之，一般较低的VT_SEL可用于读操作而不是用于写操作。
图1示出符合本公开的若干实施例的系统框图100。系统100包括处理器102、存储器控制器104和存储器阵列106。处理器102通过总线108耦合到存储器控制器104。处理器102可提供包括存储器地址和/或关联数据的读和/或写请求给存储器控制器104，并且可从存储器控制器104接收所读取的数据。应当注意，为了便于说明和描述系统100被简化了。
存储器阵列106对应于相变交叉点存储器的至少一部分，并且包括多个字线115、多个比特线117和多个存储器单元、例如存储器单元107。每个存储器单元在字线(“WL”)和比特线(“BL”)之间被耦合在WL和BL的交叉点。每个存储器单元包括配置成存储信息的存储器元件，并且可包括耦合到存储器元件的存储器单元选择装置。选择装置可包括双向阈值开关、二极管、双极结晶体管、场效应晶体管等。存储器阵列106配置成存储二进制数据，并且可被写入(即，编程)或者被从中读取。
存储器控制器104包括存储器控制器模块110、WL控制模块114和BL控制模块116。存储器控制器模块110配置成执行与存储器控制器104相关联的操作。例如，存储器控制器模块110可管理与处理器102的通信。存储器控制器模块110可配置成识别与每个接收的存储器地址相关联的一个或更多目标WL。存储器控制器模块110配置成基于(至少部分地)所识别的目标WL来管理WL控制模块114和BL控制模块116的操作。
WL控制模块114可包括C单元偏置模块120。WL控制模块114配置成从存储器控制器模块110接收目标WL地址，并且配置成选择一个或更多WL用于读和/或写操作。WL控制模块114可配置成通过将VSELWL(即，WL选择偏置电压)耦合到目标WL来选择目标WL，并且可配置成通过将WL取消选择偏置电压VDESWL耦合到WL来取消选择WL。WL控制模块114可耦合到包括在存储器阵列106中的多个WL 115。每个WL可被耦合到与多个BL 117对应的多个存储器单元。
BL控制模块116可包括C单元偏置模块124和/或感测模块126。BL控制模块116配置成选择一个或更多BL用于读和/或写操作。BL控制模块116可配置成通过将VSELBL(即，BL选择偏置电压)耦合到目标BL来选择目标BL，并且可配置成通过将BL取消选择偏置电压VDESBL耦合到BL来取消选择BL。没被选择的WL和BL可耦合到取消选择偏置电压、即分别为VDESWL和VDESBL。标称地,VDESWL和VDESBL为零。
图2示出符合本公开的一个实施例、包括目标单元(即，单元T)、A单元、B单元和C单元的交叉点存储器阵列200的示例部分。例如，交叉点存储器阵列200的所述部分可对应于存储器阵列106，以及单元T可对应于图1的单元107。示例200包括选择的WL 202、选择的BL 204、多个取消选择的WL 206和多个取消选择的BL 208。示例200包括一个目标交叉点存储器单元T、包括在选择的WL202中的多个A单元以及包括在选择的BL 204中的多个B单元。示例200进一步包括多个C单元(取消选择的WL 206和取消选择的BL 208的交叉点)。
跨每个A单元的偏置电压为VA = VDESBL - VSELWL。跨每个B单元的偏置电压为VB = VSELBL – VDESWL。跨每个C单元的偏置电压为VC = VDESWL – VDESBL。标称地，VDESWL和VDESBL为零，且VSELWL和VSELBL配置成选择目标单元，而没有也选择A单元和/或B单元。C单元偏置对应于调整VDESWL和/或VDESBL，以允许VT_SEL增加(VT_SEL = VSELBL – VSELWL)同时保持VA和/或VB在它们的标称值(其小于Vt)。Vt是目标单元选择阈值电压。换言之，VT_SEL可通过增加VSELBL和/或减小VSELWL来增加，但是增加VSELBL而没有改变VDESWL可引起VB增加，并且减小VSELWL而没有改变VDESBL可引起VA增加。C单元偏置被利用来调整VDESWL和/或VDESBL，以在VT_SEL增加时保持VA和/或VB低于Vt。
VT_SEL与VA、VB和VC的最大数之间的差对应于操作窗口。C单元偏置可因此被利用通过允许VT_SEL增加的同时保持VA和VB在它们的标称值或附近，来增加操作窗口。换言之，由于VA、VB和VC配置成小于Vt以用于正确操作(即，仅选择目标单元)，所以允许VT_SEL增加的同时保持VA和VB在它们的标称值或附近，使得操作窗口增加。
WL控制模块114和BL控制模块116配置成识别目标单元，例如单元T，以用于存储器存取操作，例如响应来自处理器102和/或存储器控制器模块110的输入。WL控制模块114和BL控制模块116配置成通过将VSELWL和VSELBL分别施加到选择的WL（例如，WL 202）和选择的BL（例如，BL 204），由此跨单元T施加VT_SEL，来选择目标单元T。如果VT_SEL大于或等于目标单元选择阈值电压Vt，则单元T可被选择。
感测模块126配置成确定目标单元(例如单元T)是否被选择。当存储器单元被选择时，存储器单元从OFF状态转变到ON状态，并且单元阻抗状态从相对高的阻抗(例如，大于大约10兆欧姆(MΩ))状态转变到相对低的阻抗(例如，小于大约10千欧姆(kΩ))状态。当存储器单元的阻抗状态相对低的时候，存储器单元“被选择”。因此，感测模块226可配置成基于（至少部分地）存储器单元的阻抗状态来确定目标单元(例如单元T)是否已经被选择。例如，感测模块226可配置成感测通过单元T的电流(例如，直接感测电流或者感测跨感测电阻器的电压降)。因此，如果感测的电流和/或电压增加，指示阻抗已经减小(对于固定供应电压)，则感测模块226可确定单元被选择。
如果感测模块126确定单元T已经被选择，则单元T上的存储器存取操作(例如，读和/或写)可继续进行。如果在施加VT_SEL之后，感测模块126确定单元T没有已经被选择，则C单元偏置模块120配置成向取消选择的WL(例如，取消选择的WL 206)施加C单元偏置，和/或C单元偏置模块124配置成向取消选择的BL(例如，取消选择的BL 208)施加C单元偏置。C单元偏置可通过从它们的标称值(例如零)增加VDESWL和/或减小VDESBL以使得VC对应地增加来取得。WL控制模块114和/或BL控制模块116可然后配置成通过增加VSELBL和/或减小VSELWL到与C单元偏置电压VC相关的量来增加VT_SEL。增加的VT_SEL配置成选择单元T(即，配置成大于或等于Vt)，并且存储器存取操作可然后继续进行。
可以领会，交叉点阵列中的每个存储器单元的选择阈值电压Vt可由于（至少部分地）交叉点存储器单元的材料性质和/或其他特性中的变化而变化。例如，单元的Vt中的变化可能是由于单元形状(例如，厚度、宽度、长度)中的几何变化。单元形状中的变化可导致Vt中在标称Vt值的+/-10%的范围中的变化。在另一示例中，对于某些类型的存储器单元，随着时间的过去，Vt可由于漂移而增加和/或由于单元的热结晶而减小。
例如，指定的存储器单元的Vt可具有最小阈值电压Vt_MIN与最大阈值电压Vt_MAX之间的值。例如，多个存储器单元的取样可产生在Vt_MIN与Vt_MAX之间的Vt值的分布。起初，VT_SEL可基于（至少部分地）Vt值的分布被设置成标称值(例如，VT_SEL_nominal)。例如，VT_SEL_nominal可被设置成大于例如大约50%的Vt值的分布的Vt值，的Vt的值。在另一示例中，VT_SEL_nominal可被设置成大于例如80%的Vt值的分布的Vt值，的Vt的值。在这个示例中，C单元偏置可在大约20%的尝试选择目标存储器单元（以用于写操作）中被触发。VT_SEL_nominal的指定设定可基于（至少部分地）Vt值的分布的特性来被选择。在操作中，C单元偏置可在与该分布相关的频率被触发。例如，相对低的触发率，例如小于1%，可以是可能的。
如果在操作期间，VT_SEL被设置成VT_SEL_nominal没有导致目标单元被选择，则VT_SEL可被设置成大于或等于Vt_MAX的值，以便选择目标单元。C单元偏置电压VC可于是与Vt_MAX和VT_SEL_nominal之间的差相关。例如，VC可等于Vt_MAX – VT_SEL_nominal。
如本文中所述，VC=VDESWL – VDESBL，因此C单元偏置可通过增加VDESWL和/或减小VDESBL来取得。例如，为了取得2伏特的VC，C单元偏置可被施加到取消选择的单元的单侧，例如VDESWL可增加到+2伏特，并且VDESBL可保持在零伏特。当然，单侧C单元偏置可通过将VDESBL减小到-2伏特并且将VDESWL保持在零伏特来类似地取得。在另一示例中，C单元偏置可被实现为双侧平衡手段（approach），例如VDESWL可增加到+1伏特，并且VDESBL可减小到-1伏特，以取得2伏特的VC。
与双侧手段相比，单侧手段配置成将电压切换到和/或选择WL和BL的一半，并且因而可导致与建立C单元偏置相关联的相对较小的切换能量成本。与可依靠两个偏置电压源的双侧手段相比，一个偏置电压源可被利用来建立单侧C单元偏置。该一个偏置电压源可使用现有电压源依赖偏置电压的值来被实现。使用现有电压源可降低C单元偏置成本(例如，芯片尺寸、能量消耗、复杂性)。
与或一直总是向所有单元施加C单元偏置或在存储器单元中的每一个的操作期间施加C单元偏置的手段相比，当VT_SEL被设置成VT_SEL_nominal的目标单元没有被选择时(即，当增加的操作窗口可以是必要的时候)施加C单元偏置配置成导致相对低的平均能量。例如，符合本公开的，C单元偏置可在大约20%的存储器单元操作期间被施加。因此，通过C单元偏置的无功功率汲取可被避免，并且与C单元偏置相关联的能量“成本”可仅限制到没有被选择的带有VT_SEL_nominal的那些单元。与C单元建立相关联的最大电流汲取可被限制，并且低延迟C单元建立可被允许，因为仅几个存储器单元可在指定的存储器存取操作中利用C单元偏置。配置成快速建立C单元偏置的总线扩大可因此被避免。
表1示出一些示例C单元偏置方案。在该表中，V是伏特，并且VT_SEL是施加到目标单元的偏置电压。
表1
零偏置C单元方案示出示例WL和BL电压以及引起的零的C单元偏置的单元偏置电压，即没有C单元偏置。因此，目标单元可在VT_SEL ≥ 8伏特以及Vt为8伏特时被选择。带有平衡的WL和BL的C单元偏置对应于相等地增加VDESWL和减小VDESBL(即，平衡的)，以取得C单元偏置。"C单元偏置，仅WL"方案配置成仅增加VDESWL，以取得C单元偏置,并且增加目标单元偏置电压，VT_SEL。
该表中在“在要求时，扩大的窗口”以下的行示出与符合本公开的一实施例对应的示例。在这个示例中，当Vt小于或等于8伏特并且VT_SEL为8 V而没有C单元偏置(即，目标单元在没有施加C单元偏置的情况下被选择)时，C单元偏置没有被施加。继续这个示例，当Vt大于8伏特并且小于或等于10伏特时，2V的C单元偏置可通过将VDESWL增加到+2 V来取得，并且VSELBL可然后增加到+6V，以取得10 V的VT_SEL。当然，2 V的C单元偏置可通过将VDESBL减小到-2 V来类似地取得，并且VSELWL可减小到-6 V以取得10 V的VT，以便选择目标单元。因此，符合本公开的，C单元偏置可“在要求时”被施加，并且操作窗口可被增加给响应VT_SEL偏置电压被设置成VT_SEL_nominal没有被选择的那些存储器单元。
图3示出符合本公开的各种实施例的、用于选择地施加C单元偏置的操作的流程图300。所述操作可被例如存储器控制器(例如，存储器控制器104，其包括WL控制模块114和BL控制模块116)来执行。流程图300描绘配置成选择地建立C单元偏置的示范操作。特别地，如本文中所述，流程图300描绘配置成在没有C单元偏置的情况下发起选择目标单元并且如果目标单元没有被选择则建立C单元偏置的示范操作。
流程图300的操作可开始启动于操作302。目标单元(T)的选择可在操作304发起。目标单元是否已被选择可在操作306被确定。如果目标单元没有已被选择，则C单元偏置可被建立在操作308。目标单元然后可在操作310变成被选择。程序流程然后可继续进行到操作312。如果目标单元已被选择，则存储器存取操作可在操作312被执行。例如，存储器存取操作可包括读和/或写(即，编程)操作。程序流程然后可在操作314结束。
因此，流程图300的操作配置成尝试在没有C单元偏置的情况下选择目标单元，并且如果选择目标单元的尝试不成功，则建立C单元偏置。因此，C单元偏置可“在要求时”被建立。
虽然图3示出依照一个实施例的各种操作，但是要理解，不是图3中所描绘的所有的操作对于其它的实施例是必要的。实际上，本文中充分地预期，在本公开的其它实施例中，图3中所描绘的操作和/或本文中所描述的其它操作可被以没有特别地示出在任何的图中的方式来组合，但是仍然充分地符合本公开。因此，指向没有确切地示出在一个图中的特征和/或操作的权利要求被视为在本公开的范围和内容之内。
在本文中的任何实施例中使用时，术语“模块”可指的是配置成执行上述操作的任何操作的app、软件、固件和/或电路。软件可被实施为记录在永久的（non-transitory）计算机可读存储装置媒体上的软件包、代码、指令、指令集和/或数据。固件可被实施为被硬编码（hard－coded）（例如，非易失性的）在存储器装置中的代码、指令或指令集和/或数据。
在本文中的任何实施例中使用时，“电路”可包括例如（单个地或者以任何组合地）硬连线电路、可编程电路(诸如计算机处理器，包括一个或更多单独指令处理核心)、状态机电路和/或存储被可编程电路执行的指令的固件。模块可共同或者单独地被实施为电路，其形成部分的较大系统，例如，集成电路(IC)、芯片上系统(SoC)、桌面计算机（desktop computer）、膝上型计算机（laptop computer）、平板计算机（tablet computer）、服务器、智能电话等。
在一些实施例中，硬件描述语言可用来指定本文中所描述的各种模块和/或电路的电路和/或逻辑实现。例如，在一个实施例中，硬件描述语言可依从或与超高速集成电路(VHSIC)硬件描述语言(VHDL)(其能够实现本文中所描述的一个或更多电路和/或模块的半导体制造)相兼容。VHDL可依从或与IEEE标准1076-1987、IEEE标准1076.2、IEEE 1076.1、VHDL-2006的IEEE草案3.0、VHDL-2008的IEEE草案4.0和/或IEEE VHDL标准的其它版本和/或其它硬件描述标准的其它版本相兼容。
因此，配置成在没有C单元偏置的情况下发起目标单元的选择并且配置成如果目标单元没有被选择则建立C单元偏置的系统和方法已经被描述。所述系统和方法配置成尝试采用标称偏置电压来选择目标单元，并且配制成确定目标单元是否已经被选择。如果目标单元没有已经被选择，则所述系统和方法配置成建立C单元偏置，并且配制成然后将目标单元偏置电压增加对应于C单元偏置电压的量，以增加操作窗口。因此，C单元偏置可被实现来在需要的时候增加操作窗口。
依照一个方面，提供一种设备。该设备包括存储器控制器，其包括字线(WL)控制模块和比特线(BL)控制模块。存储器控制器配置成发起目标存储器单元的选择。该设备进一步包括：感测模块，其配置成确定目标存储器单元是否已经被选择；以及C单元偏置模块，其配置成如果目标单元没有被选择则建立C单元偏置。
依照另一方面，提供一种方法。该方法包括由存储器控制器发起目标存储器单元的选择、由感测模块确定目标存储器单元是否已经被选择、以及如果目标单元没有被选择则由C单元偏置模块来建立C单元偏置。
依照另一方面，提供一种系统。该系统包括处理器、交叉点存储器阵列（其包括目标存储器单元、目标字线(WL)和目标比特线(BL)）。目标存储器单元被耦合在目标字线与目标比特线之间。该系统进一步包括存储器控制器，其配置成发起目标存储器单元的选择。存储器控制器包括：WL控制模块和BL控制模块；感测模块，其配置成确定目标存储器单元是否已经被选择；以及C单元偏置模块，其配置成如果目标单元没有被选择则建立C单元偏置。
各种特征、方面和实施例已经在本文中被描述。正如将会被本领域中的那些技术人员所理解的，所述特征、方面和实施例容许互相组合以及变化和修改。因此，本公开应当被视为包含此类组合、变化、以及修改。

Claims (19)

1. 一种设备，包括：
存储器控制器，包括字线(WL)控制模块和比特线(BL)控制模块，所述存储器控制器配置成发起目标存储器单元的选择；
感测模块，配置成确定是否已选择所述目标存储器单元；以及
C单元偏置模块，配置成如果所述目标单元没有被选择则建立C单元偏置。
2. 如权利要求1所述的设备，其中，所述C单元偏置模块配置成调整WL取消选择偏置电压和BL取消选择偏置电压中的至少一个，以建立所述C单元偏置。
3. 如权利要求1所述的设备，其中，所述存储器控制器配置成如果所述目标单元没有被选择则将目标存储器单元偏置电压增加与所述C单元偏置相关的量。
4. 如权利要求1所述的设备，其中，所述WL控制模块配置成向目标WL施加WL选择偏置电压，并且所述BL控制模块配置成向目标BL施加BL选择偏置电压，以发起所述目标存储器单元的选择，所述BL选择偏置电压与所述WL选择偏置电压之间的差对应于目标单元偏置电压，所述目标单元偏置电压具有标称值。
5. 如权利要求4所述的设备，其中，所述WL控制模块配置成如果所述目标单元没有被选择则调整所述WL选择偏置电压以将所述目标单元偏置电压增加与所述C单元偏置相关的量。
6. 如权利要求4所述的设备，其中，所述BL控制模块配置成如果所述目标单元没有被选择则调整所述BL选择偏置电压以将所述目标单元偏置电压增加与所述C单元偏置相关的量。
7. 一种方法，包括：
由存储器控制器发起目标存储器单元的选择；
由感测模块确定是否已选择所述目标存储器单元；以及
如果所述目标单元没有被选择则由C单元偏置模块建立C单元偏置。
8. 如权利要求7所述的方法，还包括：
由所述C单元偏置模块来调整WL取消选择偏置电压和BL取消选择偏置电压中的至少一个，以建立所述C单元偏置。
9. 如权利要求7所述的方法，还包括：
如果所述目标单元没有被选择，则由所述存储器控制器将目标存储器单元偏置电压增加与所述C单元偏置相关的量。
10. 如权利要求7所述的方法，其中，发起所述目标存储器单元的选择包括：
由WL控制模块向目标WL施加WL选择偏置电压，以及
由BL控制模块向目标BL施加BL选择偏置电压，
所述BL选择偏置电压与所述WL选择偏置电压之间的差对应于目标单元偏置电压，所述目标单元偏置电压具有标称值。
11. 如权利要求10所述的方法，还包括：
如果所述目标单元没有被选择，则由所述WL控制模块调整所述WL选择偏置电压以将所述目标单元偏置电压增加与所述C单元偏置相关的量。
12. 如权利要求10所述的方法，还包括：
如果所述目标单元没有被选择，则由所述BL控制模块调整所述BL选择偏置电压以将所述目标单元偏置电压增加与所述C单元偏置相关的量。
13. 如权利要求7所述的方法，还包括：
由所述存储器控制器在所述目标存储器单元上执行读操作和写操作中的至少一个。
14. 一种系统，包括：
处理器；
交叉点存储器阵列，包括目标存储器单元、目标字线(WL)和目标比特线(BL)，所述目标存储器单元耦合在所述目标字线与所述目标比特线之间；以及
存储器控制器，配置成发起所述目标存储器单元的选择，所述存储器控制器包括：
WL控制模块和BL控制模块，
感测模块，配置成确定是否已选择所述目标存储器单元；以及
C单元偏置模块，配置成如果所述目标单元没有被选择则建立C单元偏置。
15. 如权利要求14所述的系统，其中，所述C单元偏置模块配置成调整WL取消选择偏置电压和BL取消选择偏置电压中的至少一个，以建立所述C单元偏置。
16. 如权利要求14所述的系统，其中，所述存储器控制器配置成如果所述目标单元没有被选择则将目标存储器单元偏置电压增加与所述C单元偏置相关的量。
17. 如权利要求14所述的系统，其中，所述WL控制模块配置成向目标WL施加WL选择偏置电压，并且所述BL控制模块配置成向目标BL施加BL选择偏置电压，以发起所述目标存储器单元的选择，所述BL选择偏置电压与所述WL选择偏置电压之间的差对应于目标单元偏置电压，所述目标单元偏置电压具有标称值。
18. 如权利要求17所述的系统，其中，所述WL控制模块配置成如果所述目标单元没有被选择则调整所述WL选择偏置电压以将所述目标单元偏置电压增加与所述C单元偏置相关的量。
19. 如权利要求17所述的系统，其中，所述BL控制模块配置成如果所述目标单元没有被选择则调整所述BL选择偏置电压以将所述目标单元偏置电压增加与所述C单元偏置相关的量。
CN201580009603.0A 2014-03-21 2015-03-09 交叉点存储器偏置方案 Active CN105993048B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/221,572 US9224465B2 (en) 2014-03-21 2014-03-21 Cross-point memory bias scheme
US14/221572 2014-03-21
PCT/US2015/019373 WO2015142550A1 (en) 2014-03-21 2015-03-09 Cross-point memory bias scheme

Publications (2)

Publication Number Publication Date
CN105993048A true CN105993048A (zh) 2016-10-05
CN105993048B CN105993048B (zh) 2020-06-19

Family

ID=54142744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580009603.0A Active CN105993048B (zh) 2014-03-21 2015-03-09 交叉点存储器偏置方案

Country Status (9)

Country Link
US (1) US9224465B2 (zh)
EP (1) EP3120359B8 (zh)
JP (1) JP6359112B2 (zh)
KR (1) KR101984668B1 (zh)
CN (1) CN105993048B (zh)
BR (1) BR112016018729A2 (zh)
DE (1) DE112015000448B4 (zh)
RU (1) RU2651191C2 (zh)
WO (1) WO2015142550A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589634B1 (en) 2016-03-31 2017-03-07 Intel Corporation Techniques to mitigate bias drift for a memory device
US11501831B2 (en) 2020-11-05 2022-11-15 Sandisk Technologies Llc Power off recovery in cross-point memory with threshold switching selectors
US11894037B2 (en) 2022-04-12 2024-02-06 Sandisk Technologies Llc First fire and cold start in memories with threshold switching selectors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100321977A1 (en) * 2009-06-19 2010-12-23 Sekar Deepak C Programming reversible resistance switching elements
CN102893338A (zh) * 2010-02-18 2013-01-23 桑迪士克3D有限责任公司 可逆电阻率切换元件的分步软编程
CN103460295A (zh) * 2011-03-24 2013-12-18 株式会社东芝 半导体存储器装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO312699B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
JP3795875B2 (ja) * 2003-05-22 2006-07-12 東芝マイクロエレクトロニクス株式会社 磁気ランダムアクセスメモリ及びそのデータ読み出し方法
EP1626411A1 (en) 2004-08-13 2006-02-15 STMicroelectronics S.r.l. Shared address lines for crosspoint memory
JP4427464B2 (ja) * 2005-02-02 2010-03-10 シャープ株式会社 不揮発性半導体記憶装置及びその動作方法
JP4309877B2 (ja) * 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
JP4810350B2 (ja) * 2006-08-14 2011-11-09 株式会社東芝 半導体記憶装置
US7885099B2 (en) 2007-09-18 2011-02-08 Intel Corporation Adaptive wordline programming bias of a phase change memory
US7706177B2 (en) 2007-12-28 2010-04-27 Sandisk 3D Llc Method of programming cross-point diode memory array
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
US8767482B2 (en) * 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US8681540B2 (en) 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
US8576651B2 (en) * 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays
KR20130098021A (ko) 2012-02-27 2013-09-04 삼성전자주식회사 저항성 메모리 장치 및 그것을 포함하는 메모리 시스템
US9123410B2 (en) * 2013-08-27 2015-09-01 Intel Corporation Memory controller for reducing capacitive coupling in a cross-point memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100321977A1 (en) * 2009-06-19 2010-12-23 Sekar Deepak C Programming reversible resistance switching elements
CN102893338A (zh) * 2010-02-18 2013-01-23 桑迪士克3D有限责任公司 可逆电阻率切换元件的分步软编程
CN103460295A (zh) * 2011-03-24 2013-12-18 株式会社东芝 半导体存储器装置

Also Published As

Publication number Publication date
US20150269994A1 (en) 2015-09-24
KR20160110981A (ko) 2016-09-23
EP3120359A4 (en) 2017-11-08
DE112015000448B4 (de) 2020-12-31
CN105993048B (zh) 2020-06-19
JP6359112B2 (ja) 2018-07-18
US9224465B2 (en) 2015-12-29
EP3120359B8 (en) 2022-09-07
JP2017508233A (ja) 2017-03-23
BR112016018729A2 (pt) 2017-08-08
KR101984668B1 (ko) 2019-05-31
RU2016134139A (ru) 2018-02-22
EP3120359B1 (en) 2022-08-03
RU2651191C2 (ru) 2018-04-18
WO2015142550A1 (en) 2015-09-24
EP3120359A1 (en) 2017-01-25
DE112015000448T5 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
US9286975B2 (en) Mitigating read disturb in a cross-point memory
US10546634B2 (en) Cross point memory control
US10043576B2 (en) Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US9437293B1 (en) Integrated setback read with reduced snapback disturb
CN108475528B (zh) 写入之前的双分界电压感测
CN108292515B (zh) 开关设备、相变存储器设备、计算系统和关联方法
EP3304560B1 (en) Phase change memory current
CN104718576A (zh) 用于读取电阻性随机访问存储器(rram)单元的系统和方法
US20140233331A1 (en) Write control circuits and wire control methods
CN105993048A (zh) 交叉点存储器偏置方案
US20160111151A1 (en) Resistance variable memory apparatus, read/write circuit unit and operation method thereof
JP6047188B2 (ja) クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant