DE112014007144T5 - Siliziumkarbid-halbleitervorrichtung und verfahren für eine fertigung derselben - Google Patents

Siliziumkarbid-halbleitervorrichtung und verfahren für eine fertigung derselben Download PDF

Info

Publication number
DE112014007144T5
DE112014007144T5 DE112014007144.7T DE112014007144T DE112014007144T5 DE 112014007144 T5 DE112014007144 T5 DE 112014007144T5 DE 112014007144 T DE112014007144 T DE 112014007144T DE 112014007144 T5 DE112014007144 T5 DE 112014007144T5
Authority
DE
Germany
Prior art keywords
silicon carbide
channel region
semiconductor device
layer
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014007144.7T
Other languages
English (en)
Other versions
DE112014007144B4 (de
Inventor
Yoichiro Tarui
Toshikazu Tanioka
Masayuki Furuhashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014007144T5 publication Critical patent/DE112014007144T5/de
Application granted granted Critical
Publication of DE112014007144B4 publication Critical patent/DE112014007144B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Eine Siliziumkarbid-Halbleitervorrichtung (200) kann durch Regulieren eines Kanalbereichs mit einem Anlegen einer Gate-Spannung zwischen einem EIN-Zustand und einem AUS-Zustand umschalten. Die Siliziumkarbid-Halbleitervorrichtung (200) weist eine Siliziumkarbidschicht (20), eine Gate-Isolierungsschicht (50) und eine Gate-Elektrode (60) auf. Die Siliziumkarbidschicht (20) weist einen Kanalbereich (CH) auf. Die Gate-Isolierungsschicht (50) bedeckt den Kanalbereich (CH). Die Gate-Elektrode (60) liegt dem Kanalbereich (CH) mit der Gate-Isolierungsschicht (50) dazwischen gegenüber. Der Widerstand des Kanalbereichs (CH) in dem EIN-Zustand nimmt einen Minimalwert bei einer Temperatur von nicht weniger als 100 °C und nicht mehr als 150 °C an.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Siliziumkarbid-Halbleitervorrichtung und ein Fertigungsverfahren derselben, und genauer auf eine Siliziumkarbid-Halbleitervorrichtung, die in der Lage ist, durch Regulieren eines Kanalbereichs mit einem Anlegen einer Gate-Spannung zwischen einem EIN-Zustand und einem AUS-Zustand umzuschalten, und ein Fertigungsverfahren derselben.
  • Hintergrund Stand der Technik
  • Ein Ansteigen einer Leistungsdichte oder eine Vereinfachung eines Kühlsystems wird in Betracht gezogen, um einen Inverter weiter zu verkleinern. Es wird deshalb erwartet, dass der Inverter in Zukunft konstant so gehalten werden muss, dass er in einer Hochtemperaturumgebung von nicht unter 100 °C und nicht über 150 °C arbeitet. Eine Siliziumkarbid-Halbleitervorrichtung, welche eine Halbleitervorrichtung ist, die eine Siliziumkarbid-(SiC-)Schicht als eine Halbleiterschicht verwendet, ist für einen Hochtemperaturbetrieb geeignet, und wird als die vorstehende Anforderung erfüllend angesehen.
  • Der Inverter weist normalerweise zum Beispiel ein Schaltelement wie einen MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) oder einen IGBT (Bipolartransistor mit isoliertem Gate) auf. Der Inverter erhöht gemäß dem Betrieb des Schaltelements seine Temperatur von einer Raumtemperatur. Masahiko Niwayama und die anderen drei beschreiben in "SiC Power Device and Loss-Reduction Operation“, Panasonic Technical Journal, April 2011, Ausgabe 57, Nr. 1, S. 9–14 (Nicht-Patentdokument 1), dass eine Temperaturabhängigkeit eines EIN-Widerstands eines SiC-MOSFETs bei einer Temperatur gleich oder niedriger als die Raumtemperatur negativ ausfällt und bei einer Temperatur gleich oder höher als die Raumtemperatur positiv ausfällt. Gemäß dem vorstehenden Journal tritt die Temperaturabhängigkeit durch eine Reduzierung eines Kanalwiderstands des MOS und einen Anstieg eines Drift-Widerstands, die mit einem Temperaturanstieg zusammenhängen, auf.
  • In dem SiC-MOSFET verursacht momentan insbesondere der Kanalwiderstand in dem EIN-Widerstand ein Problem. Es wird in Betracht gezogen, dass ein Grund, warum der Kanalwiderstand insbesondere beim Verwenden von SiC anstelle von Si steigt, derjenige ist, dass eine Grenzflächenzustandsdichte an einem Übergang zwischen einer Oxidschicht und einer SiC-Schicht in einer MOSFET-Struktur hoch ist, sodass eine Kanalmobilität verglichen mit einer Elektronenmobilität in einer Masse extrem klein ist. Entsprechend wird ein Verringern des Grenzflächenzustands als wichtig angesehen, wie zum Beispiel in der offengelegten, japanischen Patentanmeldung Nr. 2009-224797 (Patent-Dokument 1) beschrieben.
  • Dokumente des Stands der Technik
  • Patentdokumente
    • [Patentdokument 1]: Offengelegte, japanische Patentanmeldung Nr. 2009-224797
  • Nicht-Patentdokumente
    • [Nicht-Patentdokument 1]: Panasonic Technical Journal, Apr. 2011, Ausgabe 57, Nr. 1, S. 9 bis 14
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Wie in dem vorstehenden Journal beschrieben, steigt der EIN-Widerstand insbesondere in der Hochtemperaturumgebung. Gemäß einer Überprüfung des Erfinders der vorliegenden Erfindung ist es schwierig, den EIN-Widerstand in der Hochtemperaturumgebung drastisch zu reduzieren, selbst wenn eine Fertigungsbedingung des SiC-MOSFETs mit einem Schwerpunkt auf der Reduzierung der Grenzflächenzustandsdichte, wie in dem vorstehenden Journal beschrieben, angepasst wird, um das Problem zu verringern.
  • Die vorliegende Erfindung ist erzielt worden, um die vorstehend beschriebenen Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung, die in der Lage ist, einen EIN-Widerstand insbesondere in einer Hochtemperaturumgebung zu reduzieren, und ein Fertigungsverfahren derselben zur Verfügung zu stellen.
  • Mittel zum Lösen der Probleme
  • Eine Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung kann durch Regulieren eines Kanalbereichs mit einem Anlegen einer Gate-Spannung zwischen einem EIN-Zustand und einem AUS-Zustand umschalten und weist eine Siliziumkarbidschicht, eine Gate-Isolierungsschicht und eine Gate-Elektrode auf. Die Siliziumkarbidschicht weist einen Kanalbereich auf. Die Gate-Isolierungsschicht bedeckt den Kanalbereich der Siliziumkarbidschicht. Die Gate-Elektrode liegt dem Kanalbereich der Siliziumkarbidschicht mit der Gate-Isolierungsschicht dazwischen gegenüber. Der Widerstand des Kanalbereichs in dem EIN-Zustand nimmt einen Minimalwert bei einer Temperatur nicht unter 100 °C und nicht über 150 °C an.
  • Ein Fertigungsverfahren einer Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung ist ein Fertigungsverfahren einer Siliziumkarbid-Halbleitervorrichtung, welche durch Regulieren eines Kanalbereichs mit einem Anlegen einer Gate-Spannung zwischen einem EIN-Zustand und einem AUS-Zustand umschalten kann. Das vorliegenden Fertigungsverfahren weist Schritte eines Ausbildens einer Siliziumkarbidschicht, die einen Kanalbereich aufweist, eines Ausbildens einer Gate-Isolierungsschicht zum Bedecken des Kanalbereichs der Siliziumkarbidschicht und eines Ausbildens einer Gate-Elektrode, welche dem Kanalbereich der Siliziumkarbidschicht mit der Gate-Isolierungsschicht dazwischen gegenüberliegt, auf. Der Schritt des Ausbildens der Gate-Isolierungsschicht weist Schritte eines Ausbildens einer Oxidschicht, welche den Kanalbereich bedeckt, eines Ausführens einer ersten Wärmebehandlung zum Reduzieren einer Grenzflächenzustandsdichte des Kanalbereichs in einer nitrierenden Atmosphäre nach dem Schritt des Ausbildens der Oxidschicht und eines Ausführens einer zweiten Wärmebehandlung zum Erhöhen der Grenzflächenzustandsdichte des Kanalbereichs in einer oxidierenden Atmosphäre nach dem Schritt des Ausführens der ersten Wärmebehandlung auf.
  • Wirkungen der Erfindung
  • Gemäß der Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung nimmt der Kanalwiderstand einen Minimalwert in einer Hochtemperaturumgebung von nicht unter 100 °C und nicht über 150 °C ein, was als eine brauchbare Betriebstemperatur betrachtet wird. Entsprechend kann der EIN-Widerstand, in welchem der Kanalwiderstand einen großen Teil ausmacht, der Siliziumkarbid-Halbleitervorrichtung insbesondere in der Hochtemperaturumgebung verringert werden.
  • Gemäß dem Verfahren der Fertigung der Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung wird der Kanalwiderstand durch das Verringern der Grenzflächenzustandsdichte, das durch die erste thermische Behandlung verursacht wird, verringert und weiter wird der Kanalwiderstand durch die zweite Wärmebehandlung so angepasst, dass er den Minimalwert in der Hochtemperaturumgebung annimmt. Entsprechend kann der EIN-Widerstand, in welchem der Kanalwiderstand einen großen Teil ausmacht, der Siliziumkarbid-Halbleitervorrichtung insbesondere in der Hochtemperaturumgebung verringert werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 Eine Schnittansicht, die schematisch eine Anordnung einer Siliziumkarbid-Halbleitervorrichtung in einer Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 2 Ein schematisches Flussdiagramm eines Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1.
  • 3 Eine Schnittansicht, die schematisch einen ersten Schritt des Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1 zeigt.
  • 4 Eine Schnittansicht, die schematisch einen zweiten Schritt des Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1 zeigt.
  • 5 Eine Schnittansicht, die schematisch einen dritten Schritt des Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1 zeigt.
  • 6 Eine Schnittansicht, die schematisch einen vierten Schritt des Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1 zeigt.
  • 7 Eine Schnittansicht, die schematisch einen fünften Schritt des Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1 zeigt.
  • 8 Eine Schnittansicht, die schematisch einen sechsten Schritt des Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1 zeigt.
  • 9 Eine Schnittansicht, die schematisch einen siebten Schritt des Fertigungsverfahrens der Siliziumkarbid-Halbleitervorrichtung in 1 zeigt.
  • 10 Ein Graph, der eine Energieabhängigkeit einer Grenzflächenzustandsdichte in einem MOS-Kondensator in einem Arbeitsbeispiel und einem Vergleichsbeispiel der Ausführungsform 1 zeigt.
  • 11 Ein Graph, der eine Temperaturabhängigkeit eines EIN-Widerstands der Siliziumkarbid-Halbleitervorrichtung in dem Arbeitsbeispiel der Ausführungsform 1 zeigt.
  • 12 Ein Graph, der beispielhaft ein Verhältnis zwischen einer Temperatur, bei welcher der EIN-Widerstand der Siliziumkarbid-Halbleitervorrichtung einen Minimalwert annimmt, und der Grenzflächenzustandsdichte in dem korrespondierenden MOS-Kondensator in dem Arbeitsbeispiel und dem Vergleichsbeispiel der Ausführungsform 1 zeigt.
  • 13 Ein Flussdiagramm, das ein Modifikationsbeispiel von Schritten eines Ausbildens einer Gate-Isolierungsschicht in 2 zeigt.
  • Ausführungsformen zum Implementieren der Erfindung
  • Eine Ausführungsform der vorliegenden Erfindung wird nachfolgend basierend auf den Zeichnungen beschrieben. Die gleichen oder korrespondierende Komponenten wie diejenigen, die in den folgenden Zeichnungen beschrieben sind, sind durch die gleichen Bezugszeichen gekennzeichnet, welche nicht wiederholt beschrieben werden.
  • (Ausführungsform 1)
  • <Aufbau>
  • Mit Bezug auf 1 ist ein MOSFET 200 (eine Siliziumkarbid-Halbleitervorrichtung) der vorliegenden Erfindung ein Schaltelement, das in der Lage ist, durch Regulieren eines Kanalbereichs CH mit einem Anlegen einer Gate-Spannung zwischen einem EIN-Zustand und einem AUS-Zustand umzuschalten. Der MOSFET 200 ist eine vertikale Halbleitervorrichtung, das heißt, eine Vorrichtung, die einen Strompfad in einer Dickenrichtung eines Substrats aufweist. Der MOSFET 200 ist eine planare Halbleitervorrichtung, das heißt, eine Vorrichtung, die eine Gate-Elektrode parallel zu einer Oberfläche des Substrats aufweist. Der MOSFET 200 weist ein Einkristall-Substrat 10, eine SiC-Schicht 20 (eine Siliziumkarbidschicht), eine Gate-Isolierungsschicht 50, eine Gate-Elektrode 60, eine Source-Elektrode 70, eine Drain-Elektrode 80 und eine Zwischenlagenisolierungsschicht 90 auf.
  • Das Einkristall-Substrat 10 ist ein n-Typ. Das Einkristall-Substrat 10 besteht aus SiC, das eine Poly-Art 4H aufweist. Das Einkristall-Substrat 10 weist eine (0001)-Ebene als eine Hauptoberfläche (eine obere Oberfläche in 1) auf.
  • Die SiC-Schicht 20 ist eine Epitaxial-Schicht, die auf einer Hauptoberfläche des Einkristall-Substrats 10 vorgesehen ist. Entsprechend ist das SiC-Epitaxial-Substrat aus dem Einkristall-Substrat 10 und der SiC-Schicht 20 aufgebaut. Eine Dicke der SiC-Schicht 20 ist zum Beispiel 5 bis 50 µm. Die SiC-Schicht 20 weist eine Drift-Schicht 22, einen Basis-Bereich 23 und einen Source-Bereich 24 auf.
  • Die Drift-Schicht 22 ist auf dem Einkristall-Substrat 10 vorgesehen. Die Drift-Schicht 22 ist ein n-Typ. Eine Verunreinigungskonzentration der Drift-Schicht 22 ist höher als diejenige des Einkristall-Substrats 10 und ist zum Beispiel 1 × 1015 cm–3 bis 1 × 1017 cm–3.
  • Der Basis-Bereich 23 ist auf der Drift-Schicht 22 vorgesehen. Eine Dicke des Basis-Bereichs 23 ist kleiner als diejenige der Drift-Schicht 22 und ist zum Beispiel 0,5 bis 3 µm. Der Basis-Bereich 23, zu welchem ein Akzeptor hinzugefügt ist, ist ein p-Typ. Der Akzeptor ist zum Beispiel ein Al-(Aluminium-)Atom. Eine Verunreinigungskonzentration des Basis- Bereichs 23 ist zum Beispiel 1 × 1017 cm–3 bis 1 × 1019 cm–3.
  • Der Source-Bereich 24 ist mit einer kleineren Dicke als der Basis-Bereich 23 auf dem Basis-Bereich 23 vorgesehen. Der Source-Bereich 24 ist dadurch durch den Basis-Bereich 23 von der Drift-Schicht 22 getrennt. Der Source-Bereich 24, zu welchem ein Donator hinzugefügt ist, ist ein n-Typ. Der Donator ist zum Beispiel ein N-(Stickstoff-)Atom. Eine Verunreinigungskonzentration des Source-Bereichs 24 ist zum Beispiel 1 × 1018 cm–3 bis 1 × 1021 cm–3.
  • Der Basis-Bereich 23 weist den Kanalbereich CH auf einer Oberfläche der SiC-Schicht 20 auf. Der Kanalbereich CH ist ein Bereich, in welchem in einem EIN-Zustand eine Inversionsschicht in dem Basis-Bereich 23 ausgebildet ist, und verbindet die Drift-Schicht 22 und den Source-Bereich 24.
  • Ein Widerstand des Kanalbereichs CH (der Kanalwiderstand) in dem EIN-Zustand nimmt einen Minimalwert bei einer Temperatur von nicht unter 100 °C und nicht über 150 °C an, was nachfolgend detailliert beschrieben wird. Es ist bevorzugt, dass die vorstehend beschriebene Temperaturabhängigkeit des EIN-Widerstands reflektierend ein Widerstand zwischen der Source-Elektrode 70 und der Drain-Elektrode 80 in dem EIN-Zustand (der EIN-Widerstand) ebenfalls einen Minimalwert bei einer Temperatur nicht unter 100 °C und nicht über 150 °C annimmt.
  • Die Gate-Isolierungsschicht 50 ist auf der SiC-Schicht 20 vorgesehen, um den Kanalbereich CH des Basis-Bereichs 23 zu bedecken. Die Gate-Isolierungsschicht 50 besteht zum Beispiel hauptsächlich aus Siliziumoxid. In der vorliegenden Ausführungsform bedeckt die Gate-Isolierungsschicht auch einen Teil der Drift-Schicht 22 und des Source-Bereichs 24.
  • Der Kanalbereich CH weist eine Grenzflächenzustandsdichte von nicht weniger als 1,7 × 1012 eV–1cm–2 und nicht mehr als 2,6 × 1012 eV–1cm–2 bei einer Energie von 0,4 eV von einer Leitungsbandkante auf. Der Kanal-Bereich CH weist eine Ebenenorientierung auf, die zu einer Ebenenorientierung der Hauptoberfläche des Einkristall-Substrats 10, das heißt der (0001)-Ebene korrespondiert.
  • Die Gate-Elektrode 60 liegt dem Kanalbereich CH der SiC-Schicht 20 mit der Gate-Isolierungsschicht 50 dazwischen gegenüber. Die Gate-Elektrode 60 ist zum Beispiel eine polykristalline Siliziumschicht, die eine Leitfähigkeit aufweist.
  • Die Source-Elektrode 70 ist auf der SiC-Schicht 20 so vorgesehen, dass sie Kontakt mit dem Source-Bereich 24 hat und von der Drift-Schicht 22 getrennt ist. Die Zwischenlagenisolierungsschicht 90 isoliert die Gate-Elektrode 60 von der Source-Elektrode 70. Eine Dicke der Zwischenlagenisolierungsschicht 90 ist zum Beispiel 1 bis 3 µm. Die Drain-Elektrode 80 ist auf einer Oberfläche des Einkristall-Substrats 10 vorgesehen, die der Oberfläche gegenüberliegt, auf welcher die SiC-Schicht 20 ausgebildet ist. Das aus dem Einkristall-Substrat 10 und der SiC-Schicht 20 aufgebaute Epitaxial-Substrat ist deshalb zwischen der Drain-Elektrode 80 und der Source-Elektrode 70 eingebettet. Die Source-Elektrode 70 und die Drain-Elektrode 80 bestehen zum Beispiel aus einer Al-Legierung.
  • <Betrieb>
  • Wenn eine positive Spannung größer als eine Schwellenwertspannung an die Gate-Elektrode 60 angelegt wird, wird die Inversionsschicht in dem Kanalbereich CH ausgebildet. Das heißt, ein Pfad, durch welchen ein Elektron als ein Träger fließt, wird zwischen dem n-Typ Source-Bereich 24 und der Drift-Schicht 22 ausgebildet. Das Elektron, das von dem Source-Bereich 24 in die Drift-Schicht 22 fließt, erreicht die Drain-Elektrode 80 über die Drift-Schicht 22 und das Einkristall-Substrat 10 gemäß einem elektrischen Feld, das durch die positive Spannung ausgebildet wird, die an die Drain-Elektrode 80 angelegt wird. Entsprechend fließt, wenn die positive Spannung an die Gate-Elektrode 60 angelegt wird, der Strom von der Drain-Elektrode 80 zu der Source-Elektrode 70. Dieser Zustand wird als der EIN-Zustand bezeichnet.
  • Ein Widerstand zwischen der Source-Elektrode 70 und der Drain-Elektrode 80 in dem EIN-Zustand, das heißt der EIN-Widerstand ist gleich einer Summe des Kanalwiderstands, welcher der Widerstand des Kanalbereichs CH ist, und eines Drift-Widerstands, welcher ein Widerstand der Drift-Schicht 22 ist. Der Kanalwiderstand wird durch eine Kanallänge, welche eine Länge des Kanalbereichs CH ist, und eine Elektronenmobilität in dem Kanalbereich CH bestimmt. Der Widerstand des Kanalbereichs des MOSFETs 200 in dem EIN-Zustand nimmt den Minimalwert bei der Temperatur von nicht unter 100 °C und nicht über 150 °C an, wie vorstehend beschrieben.
  • Im Gegensatz dazu wird, wenn eine Spannung kleiner als die Schwellenwertspannung an die Gate-Elektrode 60 angelegt wird, die Inversionsschicht nicht in dem Kanalbereich CH ausgebildet, sodass der Strom nicht von der Drain-Elektrode 80 zu der Source-Elektrode 70 fließt. Dieser Zustand wird als der AUS-Zustand bezeichnet.
  • In dem AUS-Zustand erstreckt sich eine Verarmungsschicht von einem p-n-Übergang zwischen der Drift-Schicht 22 und dem Basis-Bereich 23 aufgrund der positiven Spannung, die an die Drain-Elektrode 80 angelegt wird. Wenn die Verarmungsschicht, die sich von dem p-n-Übergang in Richtung des Basis-Bereichs 23 erstreckt, den Source-Bereich 24 erreicht, kann ein Zusammenbruch auftreten, der durch einen Durchschlag verursacht wird. Entsprechend ist bevorzugt, dass die Verunreinigungskonzentration des Basis-Bereichs 23 hoch genug ist, um die Ausdehnung der Verarmungsschicht ausreichend zu unterdrücken. Währenddessen kann, wenn die übermäßig hohe Verunreinigungskonzentration erhalten wird, eine Verschlechterung einer Kristallqualität bedeutend werden, die durch eine Ionenimplantierung zum Erhalten der hohen Verunreinigungskonzentration verursacht wird. Entsprechend ist die Verunreinigungskonzentration einer unteren Oberfläche des Basis- Bereichs 23 bevorzugt nicht geringer als 1 × 1017 cm–3 und nicht höher als 1 × 1019 cm–3.
  • <Fertigungsverfahren>
  • Als Nächstes wird nachfolgend ein Fertigungsverfahren des MOSFETs 200 unter Verwendung eines Flussdiagramms aus 2 und von Schnittansichten aus 3 bis 9 beschrieben.
  • Mit Bezug auf 3 wird die SiC-Schicht 20 auf der Hauptoberfläche des Einkristall-Substrats 10 durch ein epitaxiales Aufwachsen ausgebildet (2: ein Schicht S10). Ein chemisches Aufdampf(CVD-)Verfahren kann als ein Verfahren eines Ausbildens der SiC-Schicht 20 angewendet werden. Wie in 1 gezeigt, weist die SiC-Schicht 20 einen Teil, der als die Drift-Schicht 22 verwendet wird, wie sie ist, und einen Teil, welcher durch die nachfolgend beschriebene Ionenimplantierung der Basis-Bereich 23 und der Source-Bereich 24 wird, auf. Eine Leitfähigkeitsart und eine Verunreinigungskonzentration der SiC-Schicht 20, direkt nachdem sie aufgebracht ist, sind deshalb ähnlich zu denjenigen der Drift-Schicht 22. Die SiC-Schicht 20 weist den Teil auf, welcher der Basis-Bereich 23 wird, sodass sie den Teil aufweist, welcher der Kanalbereich CH (1) wird.
  • Als Nächstes wird mit Bezug auf 4 eine Implantierungsmaske 100 auf der Oberfläche der SiC-Schicht 20 ausgebildet. Als Nächstes werden unter Verwendung der Implantierungsmaske 100 Al-Ionen als ein Akzeptor in die SiC-Schicht 20 implantiert. Ein Teil, in welchen die Al-Ionen implantiert werden, wird der Basis-Bereich 23 und ein übriger Teil wird die Drift-Schicht 22. Entsprechend wird der Akzeptor in den Teil, welcher der Basis-Bereich 23 wird, bei einer höheren Konzentration implantiert als eine Donatorkonzentration der Drift-Schicht 22. N-Ionen können in einen flachen Bereich einschließlich des Kanalbereichs CH (1) implantiert werden, um die Schwellenwertspannung einzustellen. Anschließend wird die Implantierungsmaske 100 entfernt.
  • Als Nächstes wird mit Bezug auf 5 eine Implantierungsmaske 110 auf der Oberfläche der SiC-Schicht 20 ausgebildet. Als Nächstes werden N-Ionen unter Verwendung der Implantierungsmaske 110 als ein Donator in die SiC-Schicht 20 implantiert. Ein Teil, in welchen die N-Ionen implantiert werden, wird der Source-Bereich 24. Für den vorstehenden Zweck wird der Donator bei einer höheren Konzentration als eine Akzeptorkonzentration des Basis-Bereichs 24 in den Source-Bereich 24 implantiert. Anschließend wird die Implantierungsmaske 110 entfernt.
  • Als Nächstes wird eine thermische Behandlung, die eine thermische Behandlungsvorrichtung verwendet, für 30 Sekunden bis 1 Stunde bei einer Temperatur von 1300 °C bis 1900 °C in einer Edelgasatmosphäre wie einem Ar-(Argon-)Gas durchgeführt. Diese thermische Behandlung aktiviert die Ionen, die in den Schritten in 4 und 5 implantiert worden sind. Die Schritte in 4 und 5 können gegeneinander getauscht werden.
  • Als Nächstes wird mit Bezug auf 6 die Gate-Isolierungsschicht 50, die den Teil bedeckt, der der Kanalbereich CH wird (1) ausgebildet. (2: ein Schritt S20). Insbesondere werden die nachfolgenden Schritte ausgeführt.
  • Eine thermische Oxidation wird auf der Oberfläche der SiC-Schicht 20 ausgeführt. Entsprechend wird eine Oxidschicht ausgebildet, die den Teil bedeckt, welcher der Kanalbereich CH (1) wird (2: ein Schritt S21).
  • Als Nächstes wird eine thermische Behandlung für ein Reduzieren der Grenzflächenzustandsdichte des Kanalbereichs CH in einer nitrierenden Atmosphäre ausgeführt (2: ein Schritt S22). Eine Temperatur der ersten thermischen Behandlung ist zum Beispiel 1150 °C bis 1350 °C. Eine Atmosphäre, die ein Stickstoffoxidgas wie NO oder N2O oder ein NH3-Gas aufweist, wird als die nitrierende Atmosphäre verwendet. Eine Atmosphäre, die ein POCl3-Gas oder ein H2-Gas verwendet, kann ebenso anstelle der nitrierenden Atmosphäre verwendet werden.
  • Als Nächstes wird eine zweite thermische Behandlung für ein Erhöhen der Grenzflächenzustandsdichte des Kanalbereichs CH in einer oxidierenden Atmosphäre ausgeführt (2: ein Schritt S23). Der Kanalbereich CH weist nach dieser Behandlung die Grenzflächenzustandsdichte von nicht weniger als 1,7 × 1012 eV–1cm–2 und nicht mehr als 2,6 × 1012 eV–1cm–2 bei einer Energie von 0,4 eV von der Leitungsbandkante auf. Ein Zuwachs der Grenzflächenzustandsdichte kann durch eine Behandlungstemperatur, eine Behandlungszeit oder eine Atmosphäre reguliert werden. Insbesondere wird die zweite thermische Behandlung bei einer Temperatur von nicht unter 800 °C und nicht über 1000 °C ausgeführt. In der vorliegenden Ausführungsform ist die oxidierende Atmosphäre eine feuchte Atmosphäre. Die feuchte Atmosphäre weist bevorzugt ein gemischtes Gas aus einem H2-Gas und einem O2-Gas auf. Ein über ein H2-Gas-Flussvolumen/ein O2-Gas-Flussvolumen berechnetes Flussverhältnis, das zum Bilden der Atmosphäre verwendet wird, ist bevorzugt nicht weniger als 0,5 und nicht mehr als 1,8.
  • Die Gate-Isolierungsschicht 50 wird durch die vorstehenden Schritte ausgebildet.
  • Als Nächstes wird mit Bezug auf 7 die Gate-Elektrode 60, welche dem Kanalbereich CH der SiC-Schicht 20 mit der Gate-Isolierungsschicht 50 dazwischen gegenüberliegt, ausgebildet (2 ein Schritt S30). Insbesondere werden ein Ausbilden einer leitfähigen, polykristallinen Siliziumschicht durch ein Niederdruck-CVD-Verfahren und eine Gestaltung derselben ausgeführt.
  • Als Nächstes wird mit Bezug auf 8 die Zwischenlagenisolierungsschicht 90, die die Gate-Elektrode 60 bedeckt, ausgebildet. Das CVD-Verfahren kann zum Beispiel als das Ausbildungsverfahren verwendet werden.
  • Als Nächstes wird mit Bezug auf 9 eine Öffnung in der Zwischenlagenisolierungsschicht 90 und der Gate-Isolierungsschicht 50 durch ein Ätzen unter Verwendung einer Ätzmaske (nicht gezeigt) ausgebildet. Der Source-Bereich 24 wird dadurch teilweise exponiert.
  • Wieder mit Bezug auf 1 werden die Source-Elektrode 70 und die Drain-Elektrode 80 ausgebildet. Der MOSFET 200 wird durch die vorstehenden Schritte erhalten.
  • <Ausführungsform>
  • Jeder MOSFET eines Vergleichsbeispiels A und von Arbeitsbeispielen B und C ist unter Verwendung eines separaten Wafers gefertigt worden. Eine Struktur eines ausreichenden Erhöhens eines Anteils des Kanalwiderstands in dem EIN-Widerstand ist für den vorstehenden MOSFET eingesetzt worden, sodass eine Temperaturabhängigkeit des Kanalwiderstands ungefähr durch eine Temperaturabhängigkeit des EIN-Widerstands erfasst werden kann. Um die Grenzflächenzustandsdichte der in dem MOSFET enthaltenen MOS-Struktur zu erfassen, ist ein MOS-Kondensator, der die ähnliche MOS-Struktur aufweist, in jedem Wafer zu der gleichen Zeit ausgebildet worden.
  • Das Vergleichsbeispiel A ist ohne die zweite thermische Behandlung (2: der Schritt S23) gefertigt worden. Das Arbeitsbeispiel B ist unter Verwendung der zweiten thermischen Behandlung bei 800 °C gefertigt worden. Das Arbeitsbeispiel C ist unter Verwendung der zweiten thermischen Behandlung bei 900 °C gefertigt worden.
  • 10 zeigt ein Messergebnis einer Energieabhängigkeit einer Grenzflächenzustandsdichte D in jedem von dem Vergleichsbeispiel A und den Arbeitsbeispielen B und C. Eine horizontale Achse EC-E zeigt eine Energiedifferenz zwischen einer Energie E eines Grenzflächenzustands und einer Energie Ec einer Leitungsbandkante nah an der Energie E. Die Grenzflächenzustandsdichte wurde von einer DLTS-(tiefschichtige Transientenspektroskopie-)Messung abgeleitet (Zeitkonstante τ = 0,3 Sekunden). Die Grenzflächenzustandsdichte in den MOS-Kondensatoren der Arbeitsbeispiele B und C stieg in einem gesamten Energiebereich, welcher gemessen wurde, verglichen mit dem MOS-Kondensator des Vergleichsbeispiels A. Es wird in Betracht gezogen, dass der Anstieg der Grenzflächenzustandsdichte durch eine leichte Erzeugung einer Oxidation an der Grenzfläche zwischen der SiC-Schicht 20 und der Gate-Isolierungsschicht 50 verursacht wurde.
  • 11 zeigt ein Verhältnis zwischen einem EIN-Widerstand RON in jedem MOSFET und einer Chip-Temperatur TCHIP jedes MOSFETs in den Arbeitsbeispielen B und C. Der EIN-Widerstand RON nahm einen Minimalwert bei der Chip-Temperatur TCHIP von 100 °C in dem Arbeitsbeispiel B und 150 °C in dem Arbeitsbeispiel C an. Es wird deshalb in Betracht gezogen, dass der Kanalwiderstand, welcher einen großen Teil des EIN-Widerstands RON ausmacht, ebenfalls den Minimalwert ungefähr bei 100 °C in dem Arbeitsbeispiel B und 150 °C in dem Arbeitsbeispiel C annahm. In dem Vergleichsbeispiel A nahm der EIN-Widerstand RON einen Minimalwert bei der Temperatur von 25 °C an (in 11 nicht gezeigt).
  • 12 ist ein Graph eines Verhältnisses zwischen einer Temperatur Tmin, bei welcher der EIN-Widerstand RON einen Minimalwert annimmt, und einer Grenzflächenzustandsdichte D in einem Fall von EC – E = 0,4 eV, unter Verwendung des Ergebnisses von 10 und 11. Ein bestimmter Wert der Grenzflächenzustandsdichte D bei EC – E = 0,4 eV war 1,2 × 1012 eV–1cm–2 in dem Vergleichsbeispiel A, 1,7 × 1012 eV–1cm–2 in dem Arbeitsbeispiel B und 2,6 × 1012 eV–1cm–2 in dem Arbeitsbeispiel C. Eine gerade Linie in 12 ist eine ungefähre, gerade Linie, die dargestellt wird, um das Verhältnis einfach zu erfassen. Wie aus dem Graphen gesehen werden kann, wiesen die Temperatur Tmin und die Grenzflächenzustandsdichte D bei EC – E = 0,4 eV eine hohe Korrelation zueinander auf.
  • <Überlegung>
  • Wie aus dem Ergebnis des EIN-Widerstands RON in einem Fall der Chip-Temperatur TCHIP = 25 °C (11) gesehen werden kann, sinkt der EIN-Widerstand RON bei der Raumtemperatur, da die Grenzflächenzustandsdichte D bei der Energie E, welche nah an der Energie EC der Leitungsbandkante liegt, abnimmt. Entsprechend wird herkömmlicherweise angenommen, dass die Grenzflächenzustandsdichte D verringert werden muss, um den MOSFET zu erhalten, der den geringen EIN-Widerstand RON aufweist. Der anwesende Erfinder hat jedoch herausgefunden, dass der Kanalwiderstand durch das Erhöhen der Grenzflächenzustandsdichte D in einer hohen Temperatur von 100 °C bis 150 °C weiter verringert werden kann, nicht bei der Raumtemperatur. Die Anordnung des MOSFETs 200 der vorliegenden Ausführungsform ist basierend auf der vorstehenden Erkenntnis konzipiert worden.
  • Wenn der Anteil des Kanalwiderstands in dem EIN-Widerstand in gewissem Maß hoch ist, kann ein Temperaturbereich, in welchem der EIN-Widerstand den Minimalwert annimmt, durch Regulieren eines Temperaturbereichs, in welchem der Kanalwiderstand den Minimalwert annimmt, geeignet reguliert werden. Zum Beispiel ist bei einem Inverter, welcher fortwährend bei der Temperatur von 150 °C arbeitet, bevorzugt, einen MOSFET einzubauen, dessen EIN-Widerstand RON bei der Temperatur von 150 °C gering ist, selbst wenn sein EIN-Widerstand RON bei der Raumtemperatur hoch ist wie das Arbeitsbeispiel C (11).
  • Es war aus dem Grund schwierig, einen MOSFET stabil zu fertigen, der die Temperatur Tmin höher als 150 °C aufweist, weil es schwierig war die Grenzflächenzustandsdichte zu regulieren. Zum Beispiel wurde der MOSFET erhalten, der die Grenzflächenzustandsdichte D = 4 × 1012 eV–1cm–2 bei EC – E = 0,4 eV aufweist; das Abnehmen des EIN-Widerstands in einem praktischen Temperaturbereich wurde jedoch nicht vorgefunden. Der Grund für dieses Ergebnis kann sein, dass die Grenzflächenzustandsdichte D übermäßig hoch war.
  • <Wirkung>
  • Gemäß dem MOSFET 200 der vorliegenden Ausführungsform nimmt der Kanalwiderstand den Minimalwert in der Hochtemperaturumgebung von nicht unter 100 °C und nicht über 150 °C an, was als brauchbar für eine Betriebstemperatur angesehen wird. Entsprechend kann der EIN-Widerstand des MOSFETs 200, in welchem der Kanalwiderstand einen großen Teil ausmacht, insbesondere in der Hochtemperaturumgebung verringert werden. Insbesondere in dem MOSFET, der eine Nennspannung von 1700 V oder weniger aufweist, ist der Drift-Widerstand klein, und der Kanalwiderstand macht deshalb den großen Teil des EIN-Widerstands aus, sodass die vorliegende Ausführungsform das Erzielen der großen Wirkung des Reduzierens des EIN-Widerstands in der Hochtemperaturumgebung ermöglicht.
  • Der Kanalbereich CH der SiC-Schicht 20 weist die Grenzflächenzustandsdichte von nicht weniger als 1,7 × 1012 eV–1cm–2 und nicht mehr als 2,6 × 1012 eV–1cm–2 bei EC – E = 0,4 eV auf. Entsprechend kann die Temperaturabhängigkeit eines Annehmens des Minimalwerts in der Hochtemperaturumgebung von nicht unter 100 °C und nicht über 150 °C einfach an den Kanalbereich gegeben werden.
  • In dem MOSFET 200 wird der EIN-Widerstand RON bei der Temperatur Tmin minimiert, welche höher ist als die Raumtemperatur, sodass der MOSFET 200 einfach und stabil mit der Chip-Temperatur TCHIP bei der Betriebstemperatur nahe der Temperatur Tmin arbeiten kann. Wenn die Chip-Temperatur TCHIP von der Betriebstemperatur nahe der Temperatur Tmin abweicht, erfolgt eine Maßnahme, dass die Chip-Temperatur TCHIP zu der Temperatur Tmin zurückkehrt. Insbesondere wenn die Chip-Temperatur TCHIP niedriger wird als die Betriebstemperatur, erfolgt die Maßnahme, dass die Chip-Temperatur TCHIP zu der Temperatur Tmin zurückkehrt, aufgrund der Wärme, die durch ein Anlegen von Strom an den Chip verursacht wird.
  • Gemäß dem Verfahren der Fertigung des MOSFETs 200 der vorliegenden Ausführungsform wird der Kanalwiderstand durch die Verringerung der Grenzflächenzustandsdichte verringert, die durch die erste thermische Behandlung verursacht wird, und weiter wird der Kanalwiderstand durch die zweite thermische Behandlung so eingestellt, dass er den Minimalwert in der Hochtemperaturumgebung annimmt. Entsprechend kann der EIN-Widerstand des MOSFETs 200, in welchem der Kanalwiderstand einen großen Teil ausmacht, insbesondere in der Hochtemperaturumgebung verringert werden.
  • Wenn die zweite thermische Behandlung bei der Temperatur von 800 °C oder mehr ausgeführt wird, kann die Grenzflächenzustandsdichte wirksam erhöht werden. Wenn die zweite thermische Behandlung bei der Temperatur von 1000 °C oder weniger ausgeführt wird, kann die Grenzflächenzustandsdichte mit einem hohen Grad einer Genauigkeit reguliert werden.
  • Wenn die oxidierende Atmosphäre die feuchte Atmosphäre ist, kann der EIN-Widerstand in der Hochtemperaturumgebung wirksamer verringert werden.
  • Die feuchte Atmosphäre weist das gemischte Gas aus dem H2-Gas und dem O2-Gas auf. Entsprechend kann die Grenzflächenzustandsdichte gemäß einem Mischungsverhältnis zwischen dem H2-Gas und dem O2-Gas mit einem hohen Grad einer Genauigkeit reguliert werden. Insbesondere wenn das durch das H2-Gas-Flussvolumen/das O2-Gas-Flussvolumen berechnete Flussverhältnis nicht weniger als 0,5 und nicht mehr als 1,8 ist, kann die Genauigkeit weiter verbessert werden.
  • <Modifikationsbeispiel>
  • Die oxidierende Atmosphäre ist nicht notwendigerweise auf die feuchte Atmosphäre beschränkt und kann eine O2-Atmosphäre oder eine N2O-Atmosphäre sein, die mit einem Auftreten eines Sauerstoffradikals verbunden ist, das durch eine thermische Zersetzung verursacht wird. Die Grenzflächenzustandsdichte des Kanalbereichs CH kann auch in einer solchen oxidierenden Atmosphäre erhöht werden.
  • Ein Schritt S20V (13) kann anstelle des Schritts S20 (2) ausgeführt werden. In einem Schritt S20V wird vor einem Schritt eines Ausbildens einer Oxidschicht (13: ein Schritt S21b) ein Schritt eines Aufbringens einer Nitridschicht zum Bedecken des Kanalbereichs CH (ein Schritt S21a) ausgeführt. In dem Schritt S21b wird die Oxidschicht, welche den Kanalbereich CH mit der vorstehenden Nitridschicht dazwischen bedeckt, aufgebracht. Das CVD-Verfahren kann als das Verfahren des Aufbringens der Nitridschicht und der Oxidschicht verwendet werden. Gemäß dem vorliegenden Modifikationsbeispiel kann die Grenzflächenzustandsdichte mit einem höheren Grad einer Genauigkeit reguliert werden.
  • (Ausführungsform 2)
  • In dem MOSFET der vorliegenden Ausführungsform wird ein zusätzliches Element, das eine Konzentration von 1 × 1017 cm–3 bis 1 × 1018 cm–3 aufweist, zu dem Kanalbereich CH (1) zusätzlich zu der leitfähigen Verunreinigung hinzugefügt, die als der Donator oder der Akzeptor fungiert.
  • Das vorstehende, hinzugefügte Element kann eine nicht-leitfähige Verunreinigung sein. Das heißt, das hinzugefügte Element kann ein von dem Si-Atom und dem C-Atom verschiedenes Verunreinigungsatom sein, welche ein Basismaterial bilden, und kann eine Nicht-Leitfähigkeit aufweisen. Die nicht-leitende Verunreinigung kann mindestens eins von einem Se-(Selen-)Atom und einem Ge-(Germanium-)Atom sein. Obwohl beide, ein Se-Atom und ein Ge-Atom, hinzugefügt werden können, sind die Schritte durch Hinzufügen eines Typs von Atom vereinfacht.
  • Alternativ kann das vorstehend hinzugefügte Element mindestens eins von einem Si-Atom und einem C-Atom sein, das als ein Zwischengitteratom eines SiC-Kristalls in der SiC-Schicht 20 hinzugefügt ist.
  • Das vorstehend hinzugefügte Element kann durch die Ionenimplantierung unter Verwendung der Implantierungsmaske 100 in dem in 4 gezeigten Schritt in der Ausführungsform 1 hinzugefügt werden.
  • In der vorliegenden Ausführungsform können die erste und zweite thermische Behandlung, die detailliert in der Ausführungsform 1 (2 und 13: die Schritte S22 und S23) beschrieben sind, für eine Vereinfachung der Schritte weggelassen werden. Es ist jedoch bevorzugt, die erste thermische Behandlung zu dem Zweck eines Erzielens des geringeren Kanalwiderstands durchzuführen.
  • Da die Anordnung bis auf das vorstehend Beschriebene fast die gleiche ist wie die Anordnung in der vorstehenden Ausführungsform 1, sind die gleichen oder korrespondierende Elemente durch die gleichen Bezugszeichen gekennzeichnet, welche nicht wiederholt beschrieben werden.
  • Gemäß der vorliegenden Ausführungsform ist das hinzugefügte Element, das die Konzentration von 1 × 1017 cm–3 bis 1 × 1018 cm–3 aufweist, in dem Kanalbereich CH zusätzlich zu der leitfähigen Verunreinigung hinzugefügt. Entsprechend kann die Grenzflächenzustandsdichte in dem gewünschten Umfang, der in der Ausführungsform 1 beschrieben ist, durch geeignetes Einführen des Defekts erzielt werden. Die Wirkung ähnlich der Ausführungsform 1 kann dadurch erzielt werden.
  • Wenn das hinzugefügte Element die nicht-leitfähige Verunreinigung ist, kann ein Einfluss des Hinzufügens des hinzugefügten Elements auf die Akzeptorkonzentration oder die Donatorkonzentration vermieden werden. Wenn die nicht-leitfähige Verunreinigung mindestens eins von einem Se-Atom und einem Ge-Atom ist, kann der EIN-Widerstand in der Hochtemperaturumgebung wirksamer verringert werden.
  • Wenn das hinzugefügte Element ein Si-Atom oder ein C-Atom ist, kann die Grenzflächenzustandsdichte verringert werden, ohne die Verunreinigung zu dem Basismaterial der SiC-Schicht 20 hinzuzufügen.
  • <Zusätzliche Anmerkung>
  • Obwohl der MOSFET in den vorstehenden Ausführungsformen beschrieben ist, ist die Siliziumkarbid-Halbleitervorrichtung nicht auf den MOSFET beschränkt. Jede Anordnung kann für die Siliziumkarbid-Halbleitervorrichtung eingesetzt werden, solange sie durch Regulieren des Kanalbereichs mit dem Anlegen der Gate-Spannung zwischen dem EIN-Zustand und dem AUS-Zustand umschalten kann, sodass die Siliziumkarbid-Halbleitervorrichtung zum Beispiel auch ein IGBT sein kann. Eine Super-Junction-Struktur kann für die Siliziumkarbid-Halbleitervorrichtung eingesetzt werden. Die Gate-Struktur ist nicht auf den planaren Typ beschränkt und kann der Graben-Typ sein.
  • Obwohl die Siliziumkarbid-Halbleitervorrichtung, die einen n-Kanal aufweist, in der vorstehenden Ausführungsform beschrieben ist, ist die Leitfähigkeitsart des Kanals nicht auf den n-Kanal beschränkt, sondern ein p-Kanal kann ebenso eingesetzt werden. Jeder Leitfähigkeitstyp der Halbleiterbereiche sollte umgekehrt sein, um den p-Kanal zu erhalten.
  • Die Ebenenorientierung des Kanalbereichs ist nicht auf die (0001)-Ebene beschränkt, sondern die andere Ebenenorientierung wie zum Beispiel (000-1), (11-20) und (0338) kann eingesetzt werden. Insbesondere trägt der Kanalwiderstand der (11-20)-Ebene großenteils zu dem EIN-Widerstand bei, sodass, wenn der Kanalwiderstand verringert wird, der EIN-Widerstand in ähnlicher Weise zu der vorliegenden Ausführungsform deutlich verringert werden kann. Der Kanal, der die (11-20)-Ebene aufweist, kann auf einer Seitenwand des Grabens vorgesehen sein, der auf der (0001)-Ebene oder der (000-1)-Ebene ausgebildet ist.
  • Die Poly-Art des Kanalbereichs ist nicht auf 4H beschränkt sondern kann beliebig ausgewählt werden und zum Beispiel eine Poly-Art 3C sein.
  • Die vorstehenden Ausführungsformen der vorliegenden Erfindung können innerhalb des Gültigkeitsumfangs der Erfindung geeignet modifiziert, weggelassen oder frei kombiniert werden. Die vorliegende Erfindung ist detailliert gezeigt und beschrieben worden; die vorstehende Beschreibung ist in allen Aspekten darstellend und nicht einschränkend. Es ist deshalb zu verstehen, dass zahlreiche Modifikationen und Variationen entworfen werden können, ohne den Gültigkeitsbereich der Erfindung zu verlassen.
  • Bezugszeichenliste
    • CH: Kanalbereich, 10: Einkristall-Substrat, 20: SiC-Schicht (Siliziumkarbidschicht), 22: Drift-Schicht, 23: Basis-Bereich, 24: Source-Bereich, 50: Gate-Isolierungsschicht, 60: Gate-Elektrode, 70: Source-Elektrode, 80: Drain-Elektrode, 90: Zwischenlagenisolierungsschicht, 100, 110: Implantierungsmaske, 200: MOSFET (Siliziumkarbid-Halbleitervorrichtung).

Claims (13)

  1. Siliziumkarbid-Halbleitervorrichtung (200), die in der Lage ist, durch Regulieren eines Kanalbereichs (CH) mit einem Anlegen einer Gate-Spannung zwischen einem EIN-Zustand und einem AUS-Zustand umzuschalten, aufweisend: eine Siliziumkarbidschicht (20), die den Kanalbereich (CH) aufweist; eine Gate-Isolierungsschicht (50), die den Kanalbereich (CH) der Siliziumkarbidschicht (20) bedeckt; und eine Gate-Elektrode (60), die dem Kanalbereich (CH) der Siliziumkarbidschicht (20) mit der Gate-Isolierungsschicht (50) dazwischen gegenüberliegt, wobei ein Widerstand des Kanalbereichs (CH) in dem EIN-Zustand einen Minimalwert bei einer Temperatur von nicht weniger als 100 °C und nicht mehr als 150 °C annimmt.
  2. Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 1, wobei der Kanalbereich (CH) der Siliziumkarbidschicht (20) eine Grenzflächenzustandsdichte von nicht weniger als 1,7 × 1012 eV–1cm–2 und nicht mehr als 2,6 × 1012 eV–1cm–2 bei einer Energie von 0,4 eV von einer Leitungsbandkante aufweist.
  3. Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 1 oder 2, wobei zusätzlich zu einer leitfähigen Verunreinigung ein hinzugefügtes Element zu dem Kanalbereich (CH) hinzugefügt ist.
  4. Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 3, wobei das hinzugefügte Element eine nicht-leitfähige Verunreinigung ist.
  5. Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 4, wobei die nicht-leitfähige Verunreinigung mindestens eins von einem Se-Atom und einem Ge-Atom ist.
  6. Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 3, wobei das hinzugefügte Element mindestens eins von einem Si-Atom und einem C-Atom ist, das als ein Zwischengitteratom eines SiC-Kristalls hinzugefügt ist.
  7. Siliziumkarbid-Halbleitervorrichtung (200) gemäß einem der Ansprüche 3 bis 6, wobei das hinzugefügte Element, das eine Konzentration von 1 × 1017 cm–3 bis 1 × 1018 cm–3 aufweist, zu dem Kanalbereich (CH) hinzugefügt ist.
  8. Fertigungsverfahren einer Siliziumkarbid-Halbleitervorrichtung (200), die in der Lage ist, durch Regulieren eines Kanalbereichs (CH) mit einem Anlegen einer Gate-Spannung zwischen einem EIN-Zustand und einem AUS-Zustand umzuschalten, aufweisend: Ausbilden einer Siliziumkarbidschicht (20), die den Kanalbereich (CH) aufweist; Ausbilden einer Gate-Isolierungsschicht (50), welche den Kanalbereich (CH) der Siliziumkarbidschicht (20) bedeckt, wobei das Ausbilden einer Gate-Isolierungsschicht (50) aufweist Ausbilden einer Oxidschicht, welche den Kanalbereich (CH) bedeckt, Ausführen einer ersten thermischen Behandlung für ein Reduzieren einer Grenzflächenzustandsdichte des Kanalbereichs (CH) in einer nitrierenden Atmosphäre nach dem Ausbilden einer Oxidschicht, und Ausführen einer zweiten thermischen Behandlung für ein Erhöhen der Grenzflächenzustandsdichte des Kanalbereichs (CH) in einer oxidierenden Atmosphäre nach der ersten thermischen Behandlung; und Ausbilden einer Gate-Elektrode (60), welche dem Kanalbereich (CH) der Siliziumkarbidschicht (20) mit der Gate-Isolierungsschicht (50) dazwischen gegenüberliegt.
  9. Fertigungsverfahren der Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 8, wobei die zweite thermische Behandlung bei einer Temperatur von nicht weniger als 800 °C und nicht mehr als 1000 °C ausgeführt wird.
  10. Fertigungsverfahren der Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 8 oder 9, wobei die oxidierende Atmosphäre eine feuchte Atmosphäre ist.
  11. Fertigungsverfahren der Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 10, wobei die feuchte Atmosphäre ein gemischtes Gas eines H2-Gases und eines O2-Gases aufweist.
  12. Fertigungsverfahren der Siliziumkarbid-Halbleitervorrichtung (200) gemäß Anspruch 8 oder 9, wobei die oxidierende Atmosphäre mindestens eins von O2 und einem Sauerstoffradikal aufweist.
  13. Fertigungsverfahren der Siliziumkarbid-Halbleitervorrichtung (200) gemäß einem der Ansprüche 8 bis 12, wobei das Ausbilden einer Gate-Isolierungsschicht (50) ein Aufbringen einer Nitridschicht, welche den Kanalbereich (CH) bedeckt, vor dem Ausbilden einer Oxidschicht aufweist, und bei dem Ausbilden einer Oxidschicht die Oxidschicht, welche den Kanalbereich (CH) mit der Nitridschicht dazwischen bedeckt, aufgebracht wird.
DE112014007144.7T 2014-11-06 2014-11-06 Siliziumkarbid-halbleitervorrichtung Active DE112014007144B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/079452 WO2016071990A1 (ja) 2014-11-06 2014-11-06 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112014007144T5 true DE112014007144T5 (de) 2017-08-03
DE112014007144B4 DE112014007144B4 (de) 2022-08-11

Family

ID=55908742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014007144.7T Active DE112014007144B4 (de) 2014-11-06 2014-11-06 Siliziumkarbid-halbleitervorrichtung

Country Status (6)

Country Link
US (1) US9935170B2 (de)
JP (1) JP6279095B2 (de)
KR (1) KR101915916B1 (de)
CN (1) CN107078158B (de)
DE (1) DE112014007144B4 (de)
WO (1) WO2016071990A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018007228B4 (de) 2018-03-07 2024-06-27 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200000341A (ko) 2018-06-22 2020-01-02 주식회사 엘지화학 전류 측정 장치, 전류 측정 방법 및 상기 전류 측정 장치를 포함하는 배터리 팩
JP7254663B2 (ja) * 2019-08-27 2023-04-10 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN113130635B (zh) * 2021-04-22 2022-09-20 厦门芯一代集成电路有限公司 一种i型栅的mos器件及其制备方法
US11183566B1 (en) * 2021-05-05 2021-11-23 Genesic Semiconductor Inc. Performance silicon carbide power devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57254A (en) 1980-05-29 1982-01-05 Matsushita Electric Works Ltd Sound shielding sheet for building
AU2003280487A1 (en) 2002-06-28 2004-01-19 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
JP4016954B2 (ja) * 2004-02-03 2007-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4064436B2 (ja) * 2004-06-11 2008-03-19 松下電器産業株式会社 パワー素子
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
JP5402715B2 (ja) 2009-06-29 2014-01-29 ソニー株式会社 立体画像データ送信装置、立体画像データ送信方法、立体画像データ受信装置および立体画像データ受信方法
JP5581642B2 (ja) 2009-10-05 2014-09-03 住友電気工業株式会社 半導体装置の製造方法
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5880429B2 (ja) * 2010-03-12 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5002693B2 (ja) * 2010-09-06 2012-08-15 株式会社東芝 半導体装置
JP5733623B2 (ja) 2011-06-10 2015-06-10 国立大学法人九州大学 半導体装置の製造方法
JP2013247141A (ja) 2012-05-23 2013-12-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US9184229B2 (en) 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP5955452B2 (ja) 2013-02-28 2016-07-20 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018007228B4 (de) 2018-03-07 2024-06-27 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit

Also Published As

Publication number Publication date
CN107078158A (zh) 2017-08-18
DE112014007144B4 (de) 2022-08-11
US9935170B2 (en) 2018-04-03
KR101915916B1 (ko) 2018-11-06
KR20170067811A (ko) 2017-06-16
JPWO2016071990A1 (ja) 2017-04-27
WO2016071990A1 (ja) 2016-05-12
US20170250254A1 (en) 2017-08-31
JP6279095B2 (ja) 2018-02-14
CN107078158B (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE112014007144B4 (de) Siliziumkarbid-halbleitervorrichtung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE102009033302B4 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE112013006303B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE102012102341A1 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102004041883A1 (de) Halbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE112010003403B4 (de) Metall-Isolator-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Isolator-Halbleiter-Feldeffekttransistors
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102013200046A1 (de) Verfahren zum Herstellen eines Siliciumcarbid-Halbleiterbauelements und Siliciumcarbid-Halbleiterbauelement
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112015004798T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE112013006611T5 (de) Halbleitervorrichtung
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE112014003518T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE112020002227T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final