JPWO2016071990A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2016071990A1
JPWO2016071990A1 JP2016557399A JP2016557399A JPWO2016071990A1 JP WO2016071990 A1 JPWO2016071990 A1 JP WO2016071990A1 JP 2016557399 A JP2016557399 A JP 2016557399A JP 2016557399 A JP2016557399 A JP 2016557399A JP WO2016071990 A1 JPWO2016071990 A1 JP WO2016071990A1
Authority
JP
Japan
Prior art keywords
silicon carbide
channel region
semiconductor device
carbide semiconductor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016557399A
Other languages
English (en)
Other versions
JP6279095B2 (ja
Inventor
寿一 谷岡
寿一 谷岡
陽一郎 樽井
陽一郎 樽井
壮之 古橋
壮之 古橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016071990A1 publication Critical patent/JPWO2016071990A1/ja
Application granted granted Critical
Publication of JP6279095B2 publication Critical patent/JP6279095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

炭化珪素半導体装置（２００）は、ゲート電圧の印加によるチャネル領域の制御によってオン状態およびオフ状態を切り替えることができるものである。炭化珪素半導体装置（２００）は、炭化珪素層（２０）と、ゲート絶縁膜（５０）と、ゲート電極（６０）とを有する。炭化珪素層（２０）はチャネル領域（ＣＨ）を有する。ゲート絶縁膜（５０）はチャネル領域（ＣＨ）を覆っている。ゲート電極（６０）はゲート絶縁膜（５０）を介してチャネル領域（ＣＨ）に対向している。オン状態におけるチャネル領域（ＣＨ）の抵抗は、１００℃以上１５０℃以下の温度で最小値を有する。

Description

本発明は、炭化珪素半導体装置およびその製造方法に関し、特に、ゲート電圧の印加によるチャネル領域の制御によってオン状態およびオフ状態を切り替えることができる炭化珪素半導体装置およびその製造方法に関するものである。
インバータをより小型化するために、高パワー密度化または冷却システムの簡素化などが検討されている。このためインバータを１００℃以上１５０℃以下の高温環境下で常時動作させ続けることが将来的に要求されると予想される。半導体層として炭化珪素（ＳｉＣ）層を用いた半導体装置である炭化珪素半導体装置は、高温動作に適しており、上記要求を満たし得るものとして期待されている。
インバータは、通常、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)またはＩＧＢＴ(Insulated Gate Bipolar Transistor)などのスイッチング素子を有する。スイッチング素子の動作に伴い、その温度は室温から上昇する。庭山雅彦、外３名、「ＳｉＣパワーデバイスの損失低減実証」、パナソニック技報(Panasonic Technical Journal)、Apr. 2011、Vol. 57、No. 1、pp. 9-14（非特許文献１）によれば、ＳｉＣ−ＭＯＳＦＥＴのオン抵抗の温度依存性は、室温以下では負、室温以上では正の値となっている。また上記技報によれば、温度依存性は、温度上昇に伴うＭＯＳのチャネル抵抗の減少と、ドリフト抵抗の増加とによって発生する。
ＳｉＣ−ＭＯＳＦＥＴにおいては、現状、オン抵抗のうちチャネル抵抗の部分が特に問題とされている。ＳｉではなくＳｉＣを用いた場合にチャネル抵抗が特に高くなる原因は、ＭＯＳＦＥＴ構造における酸化膜とＳｉＣ層との界面での界面準位密度が高いことにより、チャネル移動度がバルク中の電子移動度に比して極めて小さくなっているため、と考えられている。そこで、たとえば特開２００９−２２４７９７号公報（特許文献１）において言及されているように、界面準位を下げることが重要視されている。
特開２００９−２２４７９７号公報
パナソニック技報(Panasonic Technical Journal)、Apr. 2011、Vol. 57、No. 1、pp. 9-14
上記技報に記載のように、オン抵抗は高温環境下で特に高くなってしまっていた。これを改善するために、上記公報に記載のように界面準位密度を下げることを重視しつつＳｉＣ−ＭＯＳＦＥＴの製造条件を調整しても、本発明者の検討によれば、高温環境下でのオン抵抗を大きく低減することは難しかった。
本発明は以上のような課題を解決するためになされたものであり、その目的は、オン抵抗を特に高温環境下で低減することができる炭化珪素半導体装置およびその製造方法を提供することである。
本発明の炭化珪素半導体装置は、ゲート電圧の印加によるチャネル領域の制御によってオン状態およびオフ状態を切り替えることができるものであって、炭化珪素層と、ゲート絶縁膜と、ゲート電極とを有する。炭化珪素層はチャネル領域を有する。ゲート絶縁膜は炭化珪素層のチャネル領域を覆っている。ゲート電極はゲート絶縁膜を介して炭化珪素層のチャネル領域に対向している。オン状態におけるチャネル領域の抵抗は、１００℃以上１５０℃以下の温度で最小値を有する。
本発明の炭化珪素半導体装置の製造方法は、ゲート電圧の印加によるチャネル領域の制御によってオン状態およびオフ状態を切り替えることができる炭化珪素半導体装置の製造方法である。本製造方法は、チャネル領域を有する炭化珪素層を形成する工程と、炭化珪素層のチャネル領域を覆うゲート絶縁膜を形成する工程と、ゲート絶縁膜を介して炭化珪素層のチャネル領域に対向するゲート電極を形成する工程とを含む。ゲート絶縁膜を形成する工程は、チャネル領域を覆う酸化膜を形成する工程と、酸化膜を形成する工程の後に、窒化雰囲気中でチャネル領域の界面準位密度を低下させる第１の熱処理を行う工程と、第１の熱処理を行う工程の後に、酸化雰囲気中でチャネル領域の界面準位密度を増加させる第２の熱処理を行う工程とを含む。
本発明の炭化珪素半導体装置によれば、動作温度として有用性が高いと考えられる１００℃以上１５０℃以下の高温環境下でチャネル抵抗が最小値を有する。これにより、チャネル抵抗が大きな割合を占める炭化珪素半導体装置のオン抵抗を特に高温環境下で低減することができる。
本発明の炭化珪素半導体装置の製造方法によれば、第１の熱処理による界面準位密度の低減によってチャネル抵抗が低減され、さらに第２の熱処理によってチャネル抵抗が高温環境下で最小値を有するように調整される。これにより、チャネル抵抗が大きな割合を占める炭化珪素半導体装置のオン抵抗を特に高温環境下で低減することができる。
本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の概略的なフロー図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す断面図である。 実施の形態１の実施例および比較例のＭＯＳキャパシタにおける界面準位密度のエネルギー依存性を示すグラフ図である。 実施の形態１の実施例における炭化珪素半導体装置のオン抵抗の温度依存性を示すグラフ図である。 実施の形態１の実施例および比較例の炭化珪素半導体装置のオン抵抗が最小となる温度と、対応するＭＯＳキャパシタの界面準位密度との関係を例示するグラフ図である。 図２におけるゲート絶縁膜を形成する工程の変形例を示すフロー図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
＜構造＞
図１を参照して、本実施の形態のＭＯＳＦＥＴ２００（炭化珪素半導体装置）は、ゲート電圧の印加によるチャネル領域ＣＨの制御によってオン状態およびオフ状態を切り替えることができるスイッチング素子である。ＭＯＳＦＥＴ２００は、縦型半導体装置、すなわち、基板の厚さ方向に電流経路を有する装置である。またＭＯＳＦＥＴ２００は、プレーナ型半導体装置、すなわち、基板の表面に平行なゲート電極を有する装置である。ＭＯＳＦＥＴ２００は、単結晶基板１０と、ＳｉＣ層２０（炭化珪素層）と、ゲート絶縁膜５０と、ゲート電極６０と、ソース電極７０と、ドレイン電極８０と、層間絶縁膜９０とを有する。
単結晶基板１０はｎ型を有する。単結晶基板１０は、ポリタイプ４Ｈを有するＳｉＣから作られている。単結晶基板１０は主面（図中、上面）として（０００１）面を有する。
ＳｉＣ層２０は、単結晶基板１０の主面上に設けられたエピタキシャル層である。よって単結晶基板１０とＳｉＣ層２０とによりＳｉＣのエピタキシャル基板が構成されている。ＳｉＣ層２０の厚さは、たとえば５〜５０μｍである。ＳｉＣ層２０は、ドリフト層２２と、ベース領域２３と、ソース領域２４とを有する。
ドリフト層２２は、単結晶基板１０上に設けられている。ドリフト層２２はｎ型を有する。ドリフト層２２の不純物濃度は、単結晶基板１０の不純物濃度に比して高く、たとえば１×１０15ｃｍ-3〜１×１０17ｃｍ-3である。
ベース領域２３はドリフト層２２上に設けられている。ベース領域２３の厚さは、ドリフト層２２の厚さよりも小さく、たとえば０．５〜３μｍである。ベース領域２３は、アクセプタが添加されていることによりｐ型を有する。アクセプタは、たとえばＡｌ（アルミニウム）原子である。ベース領域２３の不純物濃度は、たとえば１×１０17ｃｍ-3〜１×１０19ｃｍ-3である。
ソース領域２４は、ベース領域２３上に、ベース領域２３の厚さよりも小さな厚さで設けられている。これによりソース領域２４はベース領域２３によってドリフト層２２から隔てられている。ソース領域２４はドナーが添加されていることによりｎ型を有する。ドナーは、たとえばＮ（窒素）原子である。ソース領域２４の不純物濃度は、たとえば１×１０18ｃｍ-3〜１×１０21ｃｍ-3である。
ベース領域２３は、ＳｉＣ層２０の表面上にチャネル領域ＣＨを有する。チャネル領域ＣＨは、ベース領域２３のうちオン状態において反転層が形成される領域であり、ドリフト層２２とソース領域２４との間をつないでいる。
詳しくは後述するが、オン状態におけるチャネル領域ＣＨの抵抗（チャネル抵抗）は、１００℃以上１５０℃以下の温度で最小値を有する。好ましくは、上述したオン抵抗の温度依存性を反映して、オン状態におけるソース電極７０およびドレイン電極８０間の抵抗（オン抵抗）も、１００℃以上１５０℃以下の温度で最小値を有する。
ゲート絶縁膜５０は、ＳｉＣ層２０上に設けられており、ベース領域２３のチャネル領域ＣＨを覆っている。ゲート絶縁膜５０は、たとえば、主に酸化珪素から作られている。本実施の形態においては、ゲート絶縁膜５０はドリフト層２２、およびソース領域２４の一部も覆っている。
チャネル領域ＣＨは、伝導帯端から０．４ｅＶのエネルギーにおいて、１．７×１０12ｅＶ-1ｃｍ-2以上２．６×１０12ｅＶ-1ｃｍ-2以下の界面準位密度を有する。チャネル領域ＣＨは、単結晶基板１０の主面の面方位に対応した面方位、すなわち（０００１）面を有する。
ゲート電極６０はゲート絶縁膜５０を介してＳｉＣ層２０のチャネル領域ＣＨに対向している。ゲート電極６０は、たとえば、導電性を有する多結晶珪素膜である。
ソース電極７０は、ソース領域２４に接しかつドリフト層２２からは離れるように、ＳｉＣ層２０上に設けられている。層間絶縁膜９０はゲート電極６０とソース電極７０との間を絶縁している。層間絶縁膜９０の厚さは、たとえば１〜３μｍである。ドレイン電極８０は、単結晶基板１０の、ＳｉＣ層２０が設けられた面と反対の面の上に設けられている。よってドレイン電極８０とソース電極７０との間に、単結晶基板１０およびＳｉＣ層２０からなるエピタキシャル基板が挟まれている。ソース電極７０およびドレイン電極８０は、たとえばＡｌ合金から作られている。
＜動作＞
ゲート電極６０にしきい値電圧より大きいプラス電圧が印加されると、チャネル領域ＣＨに反転層が形成される。すなわち、ｎ型のソース領域２４およびドリフト層２２の間に、キャリアとしての電子が流れる経路が形成される。ソース領域２４からドリフト層２２へ流れ込む電子は、ドレイン電極８０に印加されるプラス電圧により形成される電界に従ってドリフト層２２および単結晶基板１０を経由してドレイン電極８０に到達する。したがって、ゲート電極６０にプラス電圧を印加することにより、ドレイン電極８０からソース電極７０に電流が流れる。この状態がオン状態と呼ばれる。
オン状態におけるソース電極７０とドレイン電極８０との間の抵抗、すなわちオン抵抗は、チャネル領域ＣＨの抵抗であるチャネル抵抗と、ドリフト層２２の抵抗であるドリフト抵抗との和である。チャネル抵抗は、チャネル領域ＣＨの長さであるチャネル長と、チャネル領域ＣＨの電子移動度とにより決定される。オン状態におけるＭＯＳＦＥＴ２００のチャネル領域の抵抗は、前述したように１００℃以上１５０℃以下の温度で最小値を有する。
反対に、ゲート電極６０にしきい値電圧より小さい電圧が印加されると、チャネル領域ＣＨに反転層が形成されないため、ドレイン電極８０からソース電極７０に電流が流れない。この状態がオフ状態と呼ばれる。
なおオフ状態においては、ドレイン電極８０に印加されるプラスの電圧のためにドリフト層２２とベース領域２３との間のｐｎ接合から空乏層が伸びる。このｐｎ接合からベース領域２３側に向けて伸びた空乏層がソース領域２４に達するとパンチスルー破壊が発生し得る。このためベース領域２３の不純物濃度は、空乏層の伸びを十分に抑える程度に高いことが好ましい。一方で、過度に高い不純物濃度を得ようとすると、そのためのイオン注入に起因した結晶品質の低下が顕著となり得る。このため、ベース領域２３の底部の不純物濃度は、１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下が好ましい。
＜製造方法＞
次にＭＯＳＦＥＴ２００の製造方法について、図２のフロー図、および図３〜図９の断面図を用いて、以下に説明する。
図３を参照して、単結晶基板１０の主面上にＳｉＣ層２０がエピタキシャル成長によって形成される（図２：ステップＳ１０）。形成方法としては、化学気相堆積（Chemical Vapor Deposition：ＣＶＤ）法を用い得る。ＳｉＣ層２０は、図１に示すように、そのままドリフト層２２として用いられる部分と、後述するイオン注入によってベース領域２３およびソース領域２４とされる部分とを含む。よって堆積直後のＳｉＣ層２０の導電型および不純物濃度は、ドリフト層２２のものと同様である。またＳｉＣ層２０は、ベース領域２３となる部分を含むことから、チャネル領域ＣＨ（図１）となる部分を有する。
図４を参照して、次に、ＳｉＣ層２０の表面に注入マスク１００が形成される。次に、注入マスク１００を用いてＳｉＣ層２０にアクセプタとしてＡｌイオンが注入される。Ａｌイオンが注入された部分がベース領域２３となり、残部がドリフト層２２となる。このためベース領域２３となる部分にはドリフト層２２のドナー濃度よりも高い濃度でアクセプタが注入される。なお、しきい値電圧を調整するために、チャネル領域ＣＨ（図１）を含む浅い領域にＮイオンが注入されてもよい。その後、注入マスク１００が除去される。
図５を参照して、次に、ＳｉＣ層２０の表面に注入マスク１１０が形成される。次に、注入マスク１１０を用いてＳｉＣ層２０にドナーとしてＮイオンが注入される。Ｎイオンが注入された部分がソース領域２４となる。この目的で、ソース領域２４にはベース領域２３のアクセプタ濃度よりも高い濃度でドナーが注入される。その後、注入マスク１１０が除去される。
次に、熱処理装置を用いて、Ａｒ（アルゴン）ガスなどの不活性ガス雰囲気中で、１３００〜１９００℃の温度で、３０秒〜１時間の熱処理が行われる。この熱処理により、図４および図５の工程で注入されたイオンが活性化される。なお図４および図５の工程は互いに入れ替えられてもよい。
図６を参照して、次に、チャネル領域ＣＨ（図１）となる部分を覆うゲート絶縁膜５０が形成される（図２：ステップＳ２０）。具体的には、以下の工程が行われる。
まず、ＳｉＣ層２０の表面の熱酸化が行われる。これにより、チャネル領域ＣＨ（図１）となる部分を覆う酸化膜が形成される（図２：ステップＳ２１）。
次に、窒化雰囲気中でチャネル領域ＣＨの界面準位密度を低下させる第１の熱処理が行われる（図２：ステップＳ２２）。この第１の熱処理の温度は、たとえば１１５０〜１３５０℃である。窒化雰囲気としては、たとえば、ＮＯまたはＮ2Ｏなどの酸化窒素ガス、またはＮＨ3ガスを含む雰囲気が用いられる。なお窒化雰囲気の代わりに、ＰＯＣｌ3ガスまたはＨ2ガスを用いた雰囲気が用いられてもよい。
次に、酸化雰囲気中でチャネル領域ＣＨの界面準位密度を増加させる第２の熱処理が行われる（図２：ステップＳ２３）。この処理を経たチャネル領域ＣＨは、伝導帯端から０．４ｅＶのエネルギーにおいて、１．７×１０12ｅＶ-1ｃｍ-2以上２．６×１０12ｅＶ-1ｃｍ-2以下の界面準位密度を有する。界面準位密度の増加量は、処理温度、処理時間または雰囲気によって制御することができる。具体的には、この第２の熱処理は８００℃以上１０００℃以下の温度で行われる。酸化雰囲気は、本実施の形態においてはウェット雰囲気である。ウェット雰囲気はＨ2ガスおよびＯ2ガスの混合ガスを含むことが好ましい。雰囲気を形成する際に用いられる、Ｈ2ガス流量／Ｏ2ガス流量によって算出される流量比は、０．５以上１．８以下であることが好ましい。
以上によりゲート絶縁膜５０が形成される。
図７を参照して、次に、ゲート絶縁膜５０を介してＳｉＣ層２０のチャネル領域ＣＨに対向するゲート電極６０が形成される（図２：ステップＳ３０）。具体的には、減圧ＣＶＤ法による導電性多結晶珪素膜の形成と、そのパターニングとが行われる。
図８を参照して、次に、ゲート電極６０を覆う層間絶縁膜９０が形成される。形成方法としては、たとえばＣＶＤ法を用い得る。
図９を参照して、次に、エッチングマスク（図示せず）を用いたエッチングにより層間絶縁膜９０およびゲート絶縁膜５０に開口が形成される。これによりソース領域２４が部分的に露出される。
再び図１を参照して、ソース電極７０およびドレイン電極８０が形成される。以上によりＭＯＳＦＥＴ２００が得られる。
＜実施例＞
比較例Ａ、実施例ＢおよびＣの各々のＭＯＳＦＥＴが別個のウエハを用いて作製された。チャネル抵抗の温度依存性をオン抵抗の温度依存性によりほぼ把握することができるようにするため、オン抵抗に占めるチャネル抵抗の割合が十分に大きくなるような構造を上記ＭＯＳＦＥＴに採用した。また各ウエハには、ＭＯＳＦＥＴが有するＭＯＳ構造の界面準位密度を把握するために、同様のＭＯＳ構造を有するＭＯＳキャパシタも同時に形成された。
比較例Ａは第２の熱処理（図２：ステップＳ２３）なしに作られた。実施例Ｂは８００℃の第２の熱処理を用いて作られた。実施例Ｃは９００℃の第２の熱処理を用いて作られた。
図１０は、比較例Ａ、実施例ＢおよびＣの各々における界面準位密度Ｄのエネルギー依存性の測定結果を示す。横軸ＥC−Ｅは、界面準位のエネルギーＥと、それに近接する伝導帯端のエネルギーＥCとのエネルギー差である。界面準位密度は、ＤＬＴＳ(Deep Level Transient Spectroscopy)測定（時定数τ＝０．３秒）から導出した。実施例ＢおよびＣのＭＯＳキャパシタは、比較例Ａのものに比べて界面準位密度が、測定されたエネルギー範囲全体に渡って増加した。界面準位密度の増加は、ＳｉＣ層２０とゲート絶縁膜５０との間の界面において若干の酸化が生じたことによると推測される。
図１１は、実施例ＢおよびＣの各々のＭＯＳＦＥＴにおけるオン抵抗ＲONと、ＭＯＳＦＥＴのチップ温度ＴChipとの関係を示す。オン抵抗ＲONが最小となるチップ温度ＴChipは、実施例Ｂにおいて１００℃、実施例Ｃにおいて１５０℃であった。よって本実験においてオン抵抗ＲONの大きな部分を占めるチャネル抵抗も、実施例Ｂにおいて１００℃程度、実施例Ｃにおいて１５０℃程度であると考えられる。なお比較例Ａにおいては、オン抵抗ＲONが最小となる温度は２５℃であった（図１１において図示せず）。
図１２は、図１０および図１１の結果を用いて、オン抵抗ＲONが最小となる温度Ｔminと、ＥC−Ｅ＝０．４ｅＶにおける界面準位密度Ｄとの関係をまとめたグラフである。具体的数値としては、ＥC−Ｅ＝０．４ｅＶにおける界面準位密度Ｄは、比較例Ａにおいて１．２×１０12ｅＶ-1ｃｍ-2、実施例Ｂにおいて１．７×１０12ｅＶ-1ｃｍ-2、実施例Ｃにおいて２．６×１０12ｅＶ-1ｃｍ-2であった。なお図中の直線は、関係を把握しやすくするために付した近似直線である。このグラフから分かるように、温度Ｔminと、ＥC−Ｅ＝０．４ｅＶにおける界面準位密度Ｄとの間には、高い相関が見られた。
＜考察＞
チップ温度ＴChip＝２５℃におけるオン抵抗ＲONの結果（図１１）から分かるように、伝導帯端のエネルギーＥCに近いエネルギーＥにおける界面準位密度Ｄが低いほど、室温におけるオン抵抗ＲONは低くなる。このため従来までは、低いオン抵抗ＲONを有するＭＯＳＦＥＴを得るには界面準位密度Ｄを低下させなければならないと考えるのが通説であった。しかしながら本発明者は、室温ではなく１００℃〜１５０℃の高温下では界面準位密度Ｄの増加によってチャネル抵抗をより低くし得ることを見出した。そしてその知見に基づき、本実施の形態のＭＯＳＦＥＴ２００の構成を着想するに至った。
オン抵抗に占めるチャネル抵抗の割合がある程度大きければ、チャネル抵抗が最小となる温度域を制御することで、オン抵抗が最小となる温度域を十分に制御することが可能である。たとえば、１５０℃で動作し続けるインバータには、実施例Ｃ（図１１）のように、室温のオン抵抗ＲONが高くても１５０℃のオン抵抗ＲONが低いＭＯＳＦＥＴが搭載されることが望ましい。
なお、１５０℃よりも高い温度Ｔminを有するＭＯＳＦＥＴの作製は、界面準位密度の制御が難しいために、安定して行うことが困難であった。たとえば、ＥC−Ｅ＝０．４ｅＶにおける界面準位密度Ｄ＝４×１０12ｅＶ-1ｃｍ-2を有するＭＯＳＦＥＴが得られたが、実用的な温度域でのオン抵抗の低減が見られなかった。この原因は、界面準位密度Ｄが過度に高かったためと考えられる。
＜効果＞
本実施の形態のＭＯＳＦＥＴ２００によれば、動作温度として有用性が高いと考えられる１００℃以上１５０℃以下の高温環境下で、チャネル抵抗が最小値を有する。これにより、チャネル抵抗が大きな割合を占めるＭＯＳＦＥＴ２００のオン抵抗を、特に高温環境下で低減することができる。特に定格電圧１７００Ｖ以下のＭＯＳＦＥＴにおいては、ドリフト抵抗が小さいことからオン抵抗に占めるチャネル抵抗の割合が大きいので、本実施の形態により、高温環境下においてオン抵抗を低減する大きな効果が得られる。
ＳｉＣ層２０のチャネル領域ＣＨは、Ｅc−Ｅ＝０．４ｅＶにおいて１．７×１０12ｅＶ-1ｃｍ-2以上２．６×１０12ｅＶ-1ｃｍ-2以下の界面準位密度を有する。これにより、１００℃以上１５０℃以下の高温環境下で最小値を有する温度依存性をチャネル抵抗へ容易に付与することができる。
またＭＯＳＦＥＴ２００は、室温よりも高い温度Ｔminにおいてオン抵抗ＲONが最小化されるので、チップ温度ＴChipが温度Ｔmin近傍の動作温度で安定的に動作しやすい。チップ温度ＴChipが温度Ｔmin近傍の動作温度からずれると、温度Ｔminに戻ろうとする作用が生じる。特に、チップ温度ＴChipが動作温度よりも低くなった場合、チップの通電発熱により、チップ温度ＴChipが温度Ｔminに戻ろうとする作用が生じる。
本実施の形態のＭＯＳＦＥＴ２００の製造方法によれば、第１の熱処理による界面準位密度の低減によってチャネル抵抗が低減され、さらに第２の熱処理によってチャネル抵抗が高温環境下で最小値を有するように調整される。これにより、チャネル抵抗が大きな割合を占めるＭＯＳＦＥＴ２００のオン抵抗を特に高温環境下で低減することができる。
第２の熱処理が８００℃以上の温度で行われることにより、界面準位密度を効率的に増大させることができる。また第２の熱処理が１０００℃以下の温度で行われることにより、界面準位密度を高い精度で制御することができる。
酸化雰囲気がウェット雰囲気であることにより、オン抵抗を高温環境下でより効果的に低減することができる。
ウェット雰囲気はＨ2ガスおよびＯ2ガスの混合ガスを含む。これにより、界面準位密度をＨ2ガスおよびＯ2ガスの混合比により高い精度で制御することができる。特に、Ｈ2ガス流量／Ｏ2ガス流量によって算出される流量比が０．５以上１．８以下である場合、精度をより高めることができる。
＜変形例＞
なお酸化雰囲気は、必ずしもウェット雰囲気には限定されず、Ｏ2雰囲気、または、熱分解による酸素ラジカルの発生を伴うＮ2Ｏ雰囲気であってもよい。このような酸化雰囲気によっても、チャネル領域ＣＨの界面準位密度を増加させることができる。
またステップＳ２０（図２）に代わりステップＳ２０Ｖ（図１３）が行われてもよい。ステップＳ２０Ｖにおいては、酸化膜を形成する工程（図１３：ステップＳ２１ｂ）の前に、チャネル領域ＣＨを覆う窒化膜を堆積させる工程（ステップＳ２１ａ）が行われる。ステップＳ２１ｂにおいては、上記窒化膜を介してチャネル領域ＣＨを覆う酸化膜が堆積される。窒化膜および酸化膜の堆積方法としてはＣＶＤ法を用い得る。本変形例によれば、界面準位密度をより高い精度で制御することができる。
（実施の形態２）
本実施の形態のＭＯＳＦＥＴにおいては、ドナーまたはアクセプタとして機能する導電型不純物に加えてさらに、１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下の濃度の添加元素がチャネル領域ＣＨ（図１）に添加されている。
上記の添加元素は非導電型不純物であってもよい。つまり、母材を構成するＳｉ原子およびＣ原子とは異なる不純物原子であって、かつ、非導電型のものであってもよい。非導電型不純物はＳｅ（セレン）原子およびＧｅ（ゲルマニウム）原子の少なくともいずれかであってもよい。Ｓｅ原子およびＧｅ原子の両方が添加されてもよいが、いずれか一方とした方が工程は簡素化される。
あるいは上記の添加元素は、ＳｉＣ層２０におけるＳｉＣ結晶の格子間原子として添加されたＳｉ原子およびＣ原子の少なくともいずれかであってもよい。
上記添加元素は、実施の形態１における図４の工程において、注入マスク１００を用いたイオン注入によって添加され得る。
また本実施の形態においては、実施の形態１で詳しく説明した第１および第２の熱処理（図２および図１３：ステップＳ２２およびＳ２３）は、工程の簡素化のために省略され得る。ただし、より低いチャネル抵抗を得る目的で、第１の熱処理は行われることが好ましい。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、チャネル領域ＣＨには、導電型不純物に加えてさらに、１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下の濃度の添加元素が添加されている。これにより、適度に欠陥を導入することで、実施の形態１において説明された所望の範囲の界面準位密度を得ることができる。これにより、実施の形態１と同様の効果が得られる。
添加元素が非導電型不純物である場合、添加元素の添加がアクセプタ濃度またはドナー濃度に影響することを避けることができる。非導電型不純物がＳｅ原子およびＧｅ原子の少なくともいずれかである場合、オン抵抗を高温環境下でより効果的に低減することができる。
添加元素がＳｉ原子またはＣ原子である場合、ＳｉＣ層２０の母材に不純物を添加することなく、界面準位密度を低下させることができる。
（付記）
上記各実施の形態においてはＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置はＭＯＳＦＥＴに限定されるものではない。炭化珪素半導体装置は、ゲート電圧の印加によるチャネル領域の制御によってオン状態およびオフ状態を切り替えることができるものであればよく、たとえばＩＧＢＴであってもよい。また炭化珪素半導体装置にスーパージャンクション構造が適用されてもよい。またゲート構造は、プレーナ型に限定されるものではなく、トレンチ型であってもよい。
また上記各実施の形態においてはｎチャンネルを有する炭化珪素半導体装置について説明したが、チャンネルの導電型は、ｎチャンネルに限定されるものではなく、ｐチャンネルであってもよい。ｐチャンネルを得るには、各半導体領域の導電型が反対とされればよい。
またチャネル領域の面方位は（０００１）面に限定されるものではなく、たとえば、（０００−１）、（１１−２０）、（０３３８）など他の面方位が用いられてもよい。特に（１１−２０）面のチャネル抵抗はオン抵抗への寄与が大きいので、本実施の形態と同様にチャネル抵抗が低減されることによりオン抵抗を大きく低減することができる。（１１−２０）面を有するチャネルは、（０００１）面または（０００−１）面上に形成されたトレンチの側壁に設けられてもよい。
またチャネル領域のポリタイプは、４Ｈに限定されるものではなく任意のものであってよく、たとえば３Ｃであってもよい。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略したり、各実施の形態を自由に組み合わせたりすることが可能である。本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
ＣＨ チャネル領域、１０ 単結晶基板、２０ ＳｉＣ層（炭化珪素層）、２２ ドリフト層、２３ ベース領域、２４ ソース領域、５０ ゲート絶縁膜、６０ ゲート電極、７０ ソース電極、８０ ドレイン電極、９０ 層間絶縁膜、１００，１１０ 注入マスク、２００ ＭＯＳＦＥＴ（炭化珪素半導体装置）。

Claims (13)

  1. ゲート電圧の印加によるチャネル領域（ＣＨ）の制御によってオン状態およびオフ状態を切り替えることができる炭化珪素半導体装置（２００）であって、
    前記チャネル領域（ＣＨ）を有する炭化珪素層（２０）と、
    前記炭化珪素層（２０）の前記チャネル領域（ＣＨ）を覆うゲート絶縁膜（５０）と、
    前記ゲート絶縁膜（５０）を介して前記炭化珪素層（２０）の前記チャネル領域（ＣＨ）に対向するゲート電極（６０）とを備え、
    前記オン状態における前記チャネル領域（ＣＨ）の抵抗は、１００℃以上１５０℃以下の温度で最小値を有する、炭化珪素半導体装置（２００）。
  2. 前記炭化珪素層（２０）の前記チャネル領域（ＣＨ）は、伝導帯端から０．４ｅＶのエネルギーにおいて、１．７×１０12ｅＶ-1ｃｍ-2以上２．６×１０12ｅＶ-1ｃｍ-2以下の界面準位密度を有する、請求項１に記載の炭化珪素半導体装置（２００）。
  3. 前記チャネル領域（ＣＨ）には、導電型不純物に加えてさらに、添加元素が添加されている、請求項１または２に記載の炭化珪素半導体装置（２００）。
  4. 前記添加元素は非導電型不純物である、請求項３に記載の炭化珪素半導体装置（２００）。
  5. 前記非導電型不純物はＳｅ原子およびＧｅ原子の少なくともいずれかである、請求項４に記載の炭化珪素半導体装置（２００）。
  6. 前記添加元素は、ＳｉＣ結晶の格子間原子として添加されたＳｉ原子およびＣ原子の少なくともいずれかである、請求項３に記載の炭化珪素半導体装置（２００）。
  7. 前記チャネル領域（ＣＨ）には前記添加元素が、１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下の濃度で添加されている、請求項３から６のいずれか１項に記載の炭化珪素半導体装置（２００）。
  8. ゲート電圧の印加によるチャネル領域（ＣＨ）の制御によってオン状態およびオフ状態を切り替えることができる炭化珪素半導体装置（２００）の製造方法であって、
    前記チャネル領域（ＣＨ）を有する炭化珪素層（２０）を形成する工程と、
    前記炭化珪素層（２０）の前記チャネル領域（ＣＨ）を覆うゲート絶縁膜（５０）を形成する工程とを備え、前記ゲート絶縁膜（５０）を形成する工程は、
    前記チャネル領域（ＣＨ）を覆う酸化膜を形成する工程と、
    前記酸化膜を形成する工程の後に、窒化雰囲気中で前記チャネル領域（ＣＨ）の界面準位密度を低下させる第１の熱処理を行う工程と、
    前記第１の熱処理を行う工程の後に、酸化雰囲気中で前記チャネル領域（ＣＨ）の界面準位密度を増加させる第２の熱処理を行う工程とを含み、さらに
    前記ゲート絶縁膜（５０）を介して前記炭化珪素層（２０）の前記チャネル領域（ＣＨ）に対向するゲート電極（６０）を形成する工程を備える、炭化珪素半導体装置（２００）の製造方法。
  9. 前記第２の熱処理は８００℃以上１０００℃以下の温度で行われる、請求項８に記載の炭化珪素半導体装置（２００）の製造方法。
  10. 前記酸化雰囲気はウェット雰囲気である、請求項８または９に記載の炭化珪素半導体装置（２００）の製造方法。
  11. 前記ウェット雰囲気はＨ2ガスおよびＯ2ガスの混合ガスを含む、請求項１０に記載の炭化珪素半導体装置（２００）の製造方法。
  12. 前記酸化雰囲気はＯ2および酸素ラジカルの少なくともいずれかを含む、請求項８または９に記載の炭化珪素半導体装置（２００）の製造方法。
  13. 前記ゲート絶縁膜（５０）を形成する工程は、前記酸化膜を形成する工程の前に、前記チャネル領域（ＣＨ）を覆う窒化膜を堆積させる工程を含み、
    前記酸化膜を形成する工程において、前記窒化膜を介して前記チャネル領域（ＣＨ）を覆う前記酸化膜が堆積される、請求項８〜１２のいずれか１項に記載の炭化珪素半導体装置（２００）の製造方法。
JP2016557399A 2014-11-06 2014-11-06 炭化珪素半導体装置 Active JP6279095B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/079452 WO2016071990A1 (ja) 2014-11-06 2014-11-06 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016071990A1 true JPWO2016071990A1 (ja) 2017-04-27
JP6279095B2 JP6279095B2 (ja) 2018-02-14

Family

ID=55908742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016557399A Active JP6279095B2 (ja) 2014-11-06 2014-11-06 炭化珪素半導体装置

Country Status (6)

Country Link
US (1) US9935170B2 (ja)
JP (1) JP6279095B2 (ja)
KR (1) KR101915916B1 (ja)
CN (1) CN107078158B (ja)
DE (1) DE112014007144B4 (ja)
WO (1) WO2016071990A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018007228T5 (de) * 2018-03-07 2020-11-19 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit
KR20200000341A (ko) 2018-06-22 2020-01-02 주식회사 엘지화학 전류 측정 장치, 전류 측정 방법 및 상기 전류 측정 장치를 포함하는 배터리 팩
JP7254663B2 (ja) * 2019-08-27 2023-04-10 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN113130635B (zh) * 2021-04-22 2022-09-20 厦门芯一代集成电路有限公司 一种i型栅的mos器件及其制备方法
US11183566B1 (en) * 2021-05-05 2021-11-23 Genesic Semiconductor Inc. Performance silicon carbide power devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122273A1 (ja) * 2004-06-11 2005-12-22 Matsushita Electric Industrial Co., Ltd. パワー素子
JP2011082254A (ja) * 2009-10-05 2011-04-21 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2011111627A1 (ja) * 2010-03-12 2011-09-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2012256774A (ja) * 2011-06-10 2012-12-27 Kyushu Univ 半導体装置の製造方法
JP2013247141A (ja) * 2012-05-23 2013-12-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014045167A (ja) * 2012-07-31 2014-03-13 Toshiba Corp 半導体装置及びその製造方法
WO2014132582A1 (ja) * 2013-02-28 2014-09-04 三菱電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57254A (en) 1980-05-29 1982-01-05 Matsushita Electric Works Ltd Sound shielding sheet for building
WO2004003989A1 (ja) 2002-06-28 2004-01-08 National Institute Of Advanced Industrial Science And Technology 半導体装置及びその製造方法
JP4016954B2 (ja) * 2004-02-03 2007-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
JP5402715B2 (ja) 2009-06-29 2014-01-29 ソニー株式会社 立体画像データ送信装置、立体画像データ送信方法、立体画像データ受信装置および立体画像データ受信方法
JP5002693B2 (ja) * 2010-09-06 2012-08-15 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122273A1 (ja) * 2004-06-11 2005-12-22 Matsushita Electric Industrial Co., Ltd. パワー素子
JP2011082254A (ja) * 2009-10-05 2011-04-21 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2011111627A1 (ja) * 2010-03-12 2011-09-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2012256774A (ja) * 2011-06-10 2012-12-27 Kyushu Univ 半導体装置の製造方法
JP2013247141A (ja) * 2012-05-23 2013-12-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014045167A (ja) * 2012-07-31 2014-03-13 Toshiba Corp 半導体装置及びその製造方法
WO2014132582A1 (ja) * 2013-02-28 2014-09-04 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112014007144T5 (de) 2017-08-03
US20170250254A1 (en) 2017-08-31
JP6279095B2 (ja) 2018-02-14
DE112014007144B4 (de) 2022-08-11
WO2016071990A1 (ja) 2016-05-12
CN107078158B (zh) 2020-08-28
KR101915916B1 (ko) 2018-11-06
CN107078158A (zh) 2017-08-18
KR20170067811A (ko) 2017-06-16
US9935170B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
JP5584823B2 (ja) 炭化珪素半導体装置
US9755064B2 (en) Semiconductor device and method for manufacturing the same
WO2014103186A1 (ja) 炭化珪素半導体装置およびその製造方法
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2012137526A1 (ja) 炭化珪素半導体装置
JP6279095B2 (ja) 炭化珪素半導体装置
US9269781B2 (en) Semiconductor device and method for manufacturing the same
TW201251023A (en) Semiconductor device
JP2018082058A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014222735A (ja) 半導体装置及びその製造方法
JP2012191056A (ja) 炭化珪素半導体装置およびその製造方法
JP5646569B2 (ja) 半導体装置
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2006156478A (ja) 炭化珪素半導体装置およびその製造方法
JP2015046628A (ja) 炭化珪素半導体装置
JP2017055098A (ja) 半導体装置の製造方法及びこれに用いる半導体製造装置
JP6862782B2 (ja) 半導体装置および半導体装置の製造方法
JP2018206872A (ja) 半導体装置
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP7117551B2 (ja) 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
JP2014222734A (ja) 半導体装置及びその製造方法
JP2016213414A (ja) 半導体装置および半導体装置の製造方法
JP6089015B2 (ja) 半導体装置
JP2010129628A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6279095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250