DE112012005832B4 - Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat - Google Patents

Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat Download PDF

Info

Publication number
DE112012005832B4
DE112012005832B4 DE112012005832.1T DE112012005832T DE112012005832B4 DE 112012005832 B4 DE112012005832 B4 DE 112012005832B4 DE 112012005832 T DE112012005832 T DE 112012005832T DE 112012005832 B4 DE112012005832 B4 DE 112012005832B4
Authority
DE
Germany
Prior art keywords
layer
thin film
film transistor
manufacturing
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112012005832.1T
Other languages
English (en)
Other versions
DE112012005832T5 (de
Inventor
c/o Shenzhen China Star Optoele Qin Shijian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of DE112012005832T5 publication Critical patent/DE112012005832T5/de
Application granted granted Critical
Publication of DE112012005832B4 publication Critical patent/DE112012005832B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat, das folgende Schritte umfasst:A. Abscheiden einer ersten transparenten leitfähigen Schicht und einer ersten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine gemeinsame Elektrode (301), eine Gate-Elektrode (302) und ein transparentes Elektrodenarray (201) zu bilden;B. Abscheiden einer Isolierschicht (4), einer aktiven Schicht (5), einer Ohm'schen Kontaktschicht (6) und einer zweiten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine Source- (701) und eine Drain-Elektrode (702) auf zwei Seiten der aktiven Schicht (5) zu bilden;C. Abscheiden einer zweiten transparenten leitfähigen Schicht, um eine Strukturierung auszuführen, um eine Source-Kontaktschicht (801), eine Drain-Kontaktschicht (802) und ein Pixelelektrodenarray (803), das mit der Drain-Kontaktschicht verbunden ist, zu bilden;D. Bilden einer Schutzschicht (502) auf einer Grabenoberfläche der aktiven Schicht (5),dadurch gekennzeichnet, dasseine Halbtonmaske verwendet wird, um eine Strukturierung auszuführen, um die gemeinsame Elektrode (301), die Gate-Elektrode (302) und das transparente Elektrodenarray (201) in Schritt A zu bilden;eine Halbtonmaske verwendet wird, um eine Strukturierung auszuführen, um die Source- (701) und die Drain-Elektrode (702) auf zwei Seiten der aktiven Schicht (5) in Schritt B zu bilden;eine Halbtonmaske verwendet wird, um das Pixelelektrodenarray (803) und einen Nicht-Pixelelektrodenarraybereich in verschiedenen Ebenen in Schritt C freizulegen und ein Strukturieren ausgeführt wird, um die Source-Kontaktschicht (801), die Drain-Kontaktschicht (802) und ein Pixelelektrodenarray (803), das mit der Drain-Kontaktschicht (802) verbunden ist, zu bilden;ein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der ersten Metallschicht verwendet wird, und Oxalsäure für ein Nassätzen der ersten transparenten leitfähigen Schicht in Schritt A verwendet wird; undein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der zweiten Metallschicht verwendet wird, und für ein Trockenätzen der Isolierschicht (4), der aktiven Schicht (5) und der Ohm'schen Kontaktschicht (6) in Schritt B verwendet wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Halbleiterfertigung, und betrifft insbesondere ein Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat.
  • Beschreibung des Standes der Technik
  • Die US 2006/0146245 A1 beschreibt eine LCD-Vorrichtung sowie ein Herstellungsverfahren dafür, welches drei Maskierungsprozesse umfasst.
  • Die US 2006/0146255 A1 beschreibt eine LCD-Vorrichtung sowie ein Herstellungsverfahren dafür, bei welchem ein Dünnfilmtransistorsubstrat verwendet wird.
  • Die US 2011/0310341 A1 beschreibt ein Verfahren zum Herstellen eines Substrats für eine LCD-Vorrichtung.
  • Das LCD-Panel (LCD = Liquid Crystal Display, Flüssigkristallanzeige) gehört zu den wichtigsten Komponenten einer LCD. Das hier besprochene TFT-LCD-Panel bietet die Vorteile eines geringen Stromverbrauchs, einer kleinen Größenstruktur und der Strahlungsfreiheit und wird darum weithin für Flüssigkristallanzeigen verwendet.
  • Eine TFT-LCD umfasst ein Dünnfilmtransistorarraysubstrat und ein Farbfilmsubstrat; zwischen beiden befindet sich der Flüssigkristall. In erster Linie vollzieht sich die Herstellung des Dünnfilmtransistorarraysubstrats durch Ausführen von Photomaskenprozessen zum Ausbilden der erforderlichen Strukturen zum Bilden von Dünnfilmtransistorelementen und des entsprechenden Layouts. Es werden verschiedene Photomaskenprozesse benötigt, um die Herstellung des Dünnfilmtransistorarraysubstrats zu vollenden, da die Dünnfilmtransistorelemente und das Layout auf dem Glassubstrat mehrere Schichten umfassen. Durch Entwicklungen und Verbesserungen der Technologien ist eine Fertigkeit zum Bilden einer IPS (In-Plane Switching)-LCD mit vier Photomaskenprozessen vorgeschlagen und inzwischen auch erreicht worden.
  • 1 zeigt ein planares Aufbauschaubild eines Dünnfilmtransistorarraysubstrats einer IPS-LCD gemäß dem Stand der Technik. 2 zeigt ein Schnittansichtschaubild entlang der Linie III-III' und der Linie IV-IV', die in 1 gezeigt sind.
  • Zur Veranschaulichung der Fertigkeit zum Bilden einer IPS (In-Plane Switching)-LCD mit vier Photomaskenprozessen sei auf 1 und 2 verwiesen. Zuerst wird eine leitfähige Metallschicht auf einem unteren Substrat 80 abgeschieden, und eine Abtastleitung 81 und eine Gate-Elektrode 81a werden durch Ausführen einer Strukturierung der leitfähigen Metallschicht gebildet. Eine gemeinsame Leitung 81b wird zur gleichen Zeit wie die Abtastleitung 81 gebildet. Mehrere transparente Elektroden 81c werden mit der gemeinsamen Leitung 81b verbunden. Danach wird eine Isolierschicht 82 über der gesamten Oberfläche des unteren Substrats 80, das die Abtastleitung 81 umfasst, abgeschieden. Eine halbleitende Schicht wird auf der Isolierschicht 82 ausgebildet, und dann wird eine Strukturierung ausgeführt, um eine aktive Schicht 83 auf der Gate-Elektrode 81a auszubilden. Dann wird eine weitere leitfähige Metallschicht über der gesamten Oberfläche des unteren Substrats 80 abgeschieden, auf der die aktive Schicht 83 gebildet wurde, und dann wird eine Strukturierung ausgeführt, um Datenleitungen 84_1, 84_2, 84_3 und 84_4 zu bilden. Inzwischen werden zur gleichen Zeit eine Source-Elektrode 84a und eine Drain-Elektrode 84b gebildet. Eine Schutzschicht 85 wird über der gesamten Oberfläche des unteren Substrats 80 abgeschieden, und ein Kontaktloch wird ausgebildet, um die Drain-Elektrode 84b freizulegen. Zuletzt wird ein transparentes leitfähiges Metall auf der Schutzschicht 85 abgeschieden, und eine Strukturierung wird an dem transparenten leitfähigen Metall ausgeführt, um eine Pixelelektrode 87 zu bilden, welche die Drain-Elektroden 84b über das Kontaktloch 86 berührt. Zur gleichen Zeit, wie die Pixelelektrode 87 gebildet wird, wird ein Speicherkondensator 88 auf der Schutzschicht 85 über der gemeinsamen Leitung 81b gebildet.
  • Wie oben erwähnt, bleiben bei der Fertigkeit zum Bilden einer IPS (In-Plane Switching)-LCD mit vier Photomaskenprozessen die Komplexität, die Schwierigkeit der Herstellung und die höheren Herstellungskosten bestehen, und der Grad der Schwierigkeit der Herstellung wird erhöht. Folglich besteht Bedarf an der Bereitstellung eines Herstellungsverfahrens für ein Dünnfilmtransistorarraysubstrat, mit dem sich die bestehenden Probleme des Standes der Technik lösen lassen.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt ein Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat bereit, bei dem nur drei Photomaskenprozesse verwendet werden, um die gesamte Herstellung des Dünnfilmtransistorarraysubstrats zu vollenden, um den Herstellungsprozess des Dünnfilmtransistorarraysubstrats zu vereinfachen sowie Kosten und Zeit für die Herstellung des Dünnfilmtransistorarraysubstrats zu sparen. Die technischen Probleme des Anstiegs der Herstellungskosten und der längeren Herstellungszeit aufgrund der Vollendung der gesamten Herstellung des Dünnfilmtransistorarraysubstrats mit vier Photomaskenprozessen gemäß dem Stand der Technik können gelöst werden.
  • Die vorliegende Erfindung stellt ein Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat bereit, das folgende Schritte umfasst: A. Abscheiden einer ersten transparenten leitfähigen Schicht und einer ersten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine gemeinsame Elektrode, eine Gate-Elektrode und ein transparentes Elektrodenarray zu bilden; B. Abscheiden einer Isolierschicht, einer aktiven Schicht, einer Ohm'schen Kontaktschicht und einer zweiten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine Source- und eine Drain-Elektrode auf zwei Seiten der aktiven Schicht zu bilden; C. Abscheiden einer zweiten transparenten leitfähigen Schicht, um eine Strukturierung auszuführen, um eine Source-Kontaktschicht, eine Drain-Kontaktschicht und ein Pixelelektrodenarray, das mit der Drain-Kontaktschicht verbunden ist, zu bilden; D. Bilden einer Schutzschicht auf einer Grabenoberfläche der aktiven Schicht; die erste transparente leitfähige Schicht und die erste Metallschicht werden nacheinander durch Sputtern in Schritt A abgeschieden; eine Halbtonmaske wird verwendet, um eine Strukturierung auszuführen, um die gemeinsame Elektrode, die Gate-Elektrode und das transparente Elektrodenarray in Schritt A zu bilden; werden die Isolierschicht, die aktive Schicht, die Ohm'sche Kontaktschicht und die zweite Metallschicht nacheinander durch chemische Gasphasenabscheidung in Schritt B abgeschieden; wird die zweite transparente leitfähige Schicht durch Sputtern in Schritt C abgeschieden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird Plasma für eine Passivierungsbehandlung der Grabenoberfläche der aktiven Schicht verwendet, um die Schutzschicht in Schritt D zu bilden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung umfasst die erste Metallschicht eine Aluminiumschicht und eine erste Molybdänschicht, und die zweite Metallschicht umfasst die erste Molybdänschicht, die Aluminiumschicht und eine zweite Molybdänschicht.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird ein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der ersten Metallschicht verwendet, und Oxalsäure wird für ein Nassätzen der ersten transparenten leitfähigen Schicht in Schritt A verwendet.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird ein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der zweiten Metallschicht verwendet, und wird für ein Trockenätzen der Isolierschicht, der aktiven Schicht und der Ohm'schen Kontaktschicht in Schritt B verwendet.
  • Die vorliegende Erfindung stellt ein Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat bereit, das folgende Schritte umfasst: A. Abscheiden einer ersten transparenten leitfähigen Schicht und einer ersten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine gemeinsame Elektrode, eine Gate-Elektrode und ein transparentes Elektrodenarray zu bilden; B. Abscheiden einer Isolierschicht, einer aktiven Schicht, einer Ohm'schen Kontaktschicht und einer zweiten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine Source- und eine Drain-Elektrode auf zwei Seiten der aktiven Schicht zu bilden; C. Abscheiden einer zweiten transparenten leitfähigen Schicht, um eine Strukturierung auszuführen, um eine Source-Kontaktschicht, eine Drain-Kontaktschicht und ein Pixelelektrodenarray, das mit der Drain-Kontaktschicht verbunden ist, zu bilden; D. Bilden einer Schutzschicht auf einer Grabenoberfläche der aktiven Schicht.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung werden die erste transparente leitfähige Schicht und die erste Metallschicht nacheinander durch Sputtern in Schritt A abgeschieden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird eine Halbtonmaske verwendet, um eine Strukturierung auszuführen, um die gemeinsame Elektrode, die Gate-Elektrode und das transparente Elektrodenarray in Schritt A zu bilden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung werden die Isolierschicht, die aktive Schicht, die Ohm'sche Kontaktschicht und die zweite Metallschicht nacheinander durch chemische Gasphasenabscheidung in Schritt B abgeschieden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird eine Halbtonmaske verwendet, um eine Strukturierung auszuführen, um die Source- und die Drain-Elektrode auf zwei Seiten der aktiven Schicht in Schritt B zu bilden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird die zweite transparente leitfähige Schicht durch Sputtern in Schritt C abgeschieden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird Plasma für eine Passivierungsbehandlung der Grabenoberfläche der aktiven Schicht verwendet, um die Schutzschicht in Schritt D zu bilden.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung umfasst die erste Metallschicht eine Aluminiumschicht und eine erste Molybdänschicht, und die zweite Metallschicht umfasst die erste Molybdänschicht, die Aluminiumschicht und eine zweite Molybdänschicht.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird ein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der ersten Metallschicht verwendet, und Oxalsäure wird für ein Nassätzen der ersten transparenten leitfähigen Schicht in Schritt A verwendet.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung wird ein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der zweiten Metallschicht verwendet, und wird für ein Trockenätzen der Isolierschicht, der aktiven Schicht und der Ohm'schen Kontaktschicht in Schritt B verwendet.
  • Mit Hilfe des Herstellungsverfahrens für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung können die im Folgenden beschriebenen Nutzeffekte realisiert werden: Nur drei Photomaskenprozesse werden verwendet, so dass die gesamte Herstellung des Dünnfilmtransistorarraysubstrats so vollendet werden kann, dass der Herstellungsprozess des Dünnfilmtransistorarraysubstrats vereinfacht wird und Kosten und Zeit bei der Herstellung des Dünnfilmtransistorarraysubstrats gespart werden. Die technischen Probleme des Anstiegs der Herstellungskosten und der längeren Herstellungszeit aufgrund der Vollendung der gesamten Herstellung des Dünnfilmtransistorarraysubstrats mit vier Photomaskenprozessen gemäß dem Stand der Technik können gelöst werden.
  • Für ein besseres Verständnis des oben beschriebenen Inhalts der vorliegenden Erfindung werden bevorzugte Ausführungsformen gemäß den beiliegenden Figuren zur weiteren Erläuterung veranschaulicht. Natürlich sind die folgenden Figuren Ausführungsformen der vorliegenden Erfindung. Für den Fachmann ist es kein Problem, weitere Ausführungsformen aus diesen Figuren abzuleiten.
  • Figurenliste
    • 1 zeigt ein planares Aufbauschaubild eines Dünnfilmtransistorarraysubstrats einer IPS-LCD gemäß dem Stand der Technik;
    • 2 zeigt ein Schnittansichtschaubild entlang der in 1 gezeigten Linie III-III' und Linie IV-IV';
    • 3 zeigt ein Flussdiagramm einer bevorzugten Ausführungsform gemäß dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat der vorliegenden Erfindung;
    • 4 zeigt ein planares Aufbauschaubild eines Dünnfilmtransistorarraysubstrats gemäß dem Herstellungsverfahren der vorliegenden Erfindung;
    • 5A bis 5D zeigen planare Aufbauschaubilder gemäß einer bevorzugten Ausführungsform gemäß dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die folgenden Beschreibungen für die jeweiligen Ausführungsformen sind spezielle Ausführungsformen, die zum Veranschaulichen der vorliegenden Erfindung unter Bezug auf die beiliegenden Figuren implementiert werden können. Zum Beispiel sind die Begriffe aufwärts, abwärts, vorn, hinten, links, rechts, innen, außen, Seite und so weiter lediglich Richtungen in Bezug auf die beiliegenden Figuren. Daher werden die Richtungsbezeichnungen zum Erläutern und für das Verständnis der vorliegenden Erfindung, aber nicht zu ihrer Einschränkung verwendet.
  • In den Figuren werden Elemente mit ähnlichen Strukturen durch die gleiche Nummer bezeichnet.
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat, wie in 3 gezeigt. 3 zeigt ein Flussdiagramm einer bevorzugten Ausführungsform gemäß dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat der vorliegenden Erfindung. Das Herstellungsverfahren für den Dünnfilmtransistor umfasst folgende Schritte:
    • Schritt 101, Abscheiden einer ersten transparenten leitfähigen Schicht und einer ersten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine gemeinsame Elektrode 301, eine Gate-Elektrode 302 und ein transparentes Elektrodenarray 201 zu bilden;
    • Schritt 102, Abscheiden einer Isolierschicht 4, einer aktiven Schicht 5, einer Ohm'schen Kontaktschicht 6 und einer zweiten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine Source-Elektrode 701 und eine Drain-Elektrode 702 auf zwei Seiten der aktiven Schicht 5 zu bilden;
    • Schritt 103, Abscheiden einer zweiten transparenten leitfähigen Schicht, um eine Strukturierung auszuführen, um eine Source-Kontaktschicht 801, eine Drain-Kontaktschicht 802 und ein Pixelelektrodenarray 803, das mit der Drain-Kontaktschicht 802 verbunden ist, zu bilden;
    • Schritt 104, Bilden einer Schutzschicht 502 auf einer Grabenoberfläche der aktiven Schicht 5.
    • Siehe 4, 5A, 5B, 5C und 5D zum Veranschaulichen des detaillierten Ablaufs des Herstellungsverfahrens für die vorliegende Erfindung.
    • Schritt 101 umfasst: Schritt 1011, Abscheiden der ersten transparenten leitfähigen Schicht und der ersten Metallschicht nacheinander auf einem unteren Substrat 1 durch Sputtern, die erste transparente leitfähige Schicht kann durch ein transparentes und leitfähiges Metall gebildet werden, wie zum Beispiel ITO (Indium-Zinn-Oxid), TO (Zinnoxid), IZO (Indium-Zink-Oxid) und ITZO (Indium-Zinn-Zink-Oxid). Die erste Metallschicht umfasst bevorzugt eine Aluminiumschicht und eine erste Molybdänschicht.
    • Schritt 1012, Verwenden einer Halbtonmaske, um eine Strukturierung auszuführen, um die gemeinsame Elektrode 301, die Gate-Elektrode 302 und das transparente Elektrodenarray 201 zu bilden (bei gleichzeitigem Ausbilden von Abtastleitungen 303, die mit der Gate-Elektrode 302 verbunden sind). Die gemeinsame Elektrode 301 ist mit dem transparenten Elektrodenarray 201 verbunden. Die gemeinsame Elektrode 301 und die Gate-Elektrode 302 werden auf der ersten Metallschicht gebildet. Das transparente Elektrodenarray 201 wird auf der ersten transparenten leitfähigen Schicht gebildet. Die Halbtonmaske wird dafür verwendet, die Gate-Elektrode 302, die gemeinsame Elektrode 301, das transparente Elektrodenarray 201 und den restlichen Teil des unteren Substrats 1 in verschiedenen Ebenen freizulegen. Dann wird das Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der ersten Metallschicht verwendet, um die Gate-Elektrode 302 und die gemeinsame Elektrode 301 zu bilden. Die Oxalsäure wird für ein Nassätzen der ersten transparenten leitfähigen Schicht verwendet, um das transparente Elektrodenarray 201 zu bilden. Das Aussehen des Dünnfilmtransistorarrays nach dem Ausführen der Strukturierung ist in 5A gezeigt.
    • Schritt 102 umfasst: Schritt 1021, Abscheiden der Isolierschicht 4, der aktiven Schicht 5, der Ohm'schen Kontaktschicht 6 und der zweiten Metallschicht nacheinander durch chemische Gasphasenabscheidung; die zweite Metallschicht umfasst bevorzugt eine erste Molybdänschicht, eine Aluminiumschicht und eine zweite Molybdänschicht.
    • Schritt 1022, Verwenden einer Halbtonmaske, um eine Strukturierung auszuführen, um die Source-Elektrode 701 und die Drain-Elektrode 702 auf zwei Seiten der aktiven Schicht 5 zu bilden (bei gleichzeitigem Ausbilden von Datenleitungen 703, die mit der Source-Elektrode 701 verbunden sind). Die Source-Elektrode 701 und die Drain-Elektrode 702 werden auf der Ohm'schen Kontaktschicht 6 gebildet. Die Halbtonmaske wird dafür verwendet, die Source-Elektrode 701, die Drain-Elektrode 702, einen Graben 501 der aktiven Schicht 5 und den restlichen Teil in verschiedenen Ebenen freizulegen. Dann wird das Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der zweiten Metallschicht verwendet. Anschließend werden RIE (Reaktives lonenätzen) oder andere Ätzverfahren für ein Trockenätzen der Isolierschicht 4, der aktiven Schicht 5 und der Ohm'schen Kontaktschicht 6 verwendet, um die Source-Elektrode 701 und die Drain-Elektrode 702 zu bilden und den Graben 501 der aktiven Schicht 5 freizulegen. Das Aussehen des Dünnfilmtransistorarrays nach dem Ausführen der Strukturierung ist in 5B gezeigt.
    • Schritt 103 umfasst: Schritt 1031, Abscheiden der zweiten transparenten leitfähigen Schicht und der zweiten transparenten leitfähigen Schicht auf einem unteren Substrat 1 durch Sputtern; die zweite transparente leitfähige Schicht kann durch ein transparentes und leitfähiges Metall, wie zum Beispiel ITO (Indium-ZinnOxid), TO (Zinnoxid), IZO (Indium-Zink-Oxid) und ITZO (Indium-Zinn-Zink-Oxid) gebildet werden.
    • Schritt 1032, Ausführen der Strukturierung, um die Source-Kontaktschicht 801, die Drain-Kontaktschicht 802 und das Pixelelektrodenarray 803, das mit der Drain-Kontaktschicht 802 verbunden ist, zu bilden. Eine Halbtonmaske kann verwendet werden, um das Pixelelektrodenarray 803 und den Nicht-Pixelelektrodenarraybereich in verschiedenen Ebenen freizulegen. Dann wird die Oxalsäure zum Ätzen der zweiten transparenten leitfähigen Schicht verwendet, um die Source-Kontaktschicht 801, die Drain-Kontaktschicht 802 und das Pixelelektrodenarray 803 zu bilden. Das Aussehen des Dünnfilmtransistorarrays nach dem Ausführen der Strukturierung ist in 4 und 5C gezeigt. Das transparente Elektrodenarray 201 und das Pixelelektrodenarray 803 sind durch die Isolierschicht 4 getrennt. Die rechte Seite des in den Figuren gezeigten Pixelelektrodenarrays 803 kann hingegen einen Speicherkondensator des Dünnfilmtransistorarraysubstrats mit der gemeinsamen Elektrode 301 bilden.
  • Genauer gesagt, wird Plasma für eine Passivierungsbehandlung der Oberfläche des Grabens 501 verwendet, um eine Schutzschicht 502 auf der Graben 501-Oberfläche der aktiven Schicht 5 zu bilden. Das Aussehen des Dünnfilmtransistorarrays nach dem Ausführen der Passivierung ist in 5D gezeigt.
  • In dem Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat gemäß der vorliegenden Erfindung können die aktive Schicht 5, die Source-Elektrode 701 und die Drain-Elektrode 702 durch einen Einzelphotomaskenprozess gebildet werden, der in der Herstellung der IPS-Weitwinkel-LCD verwendet wird. Lediglich drei Photomaskenprozesse werden verwendet, um die gesamte Herstellung des Dünnfilmtransistorarraysubstrats zu vollenden, um den Herstellungsprozess zu vereinfachen sowie Kosten und Zeit für die Herstellung zu sparen. Die technischen Probleme des Anstiegs der Herstellungskosten und der längeren Herstellungszeit aufgrund der Vollendung der gesamten Herstellung des Dünnfilmtransistorarraysubstrats mit vier Photomaskenprozessen gemäß dem Stand der Technik werden in herausragender Weise gelöst.
  • Wie dem Fachmann einleuchtet, dienen die oben beschriebenen bevorzugten Ausführungsformen der vorliegenden Erfindung der Veranschaulichung und nicht der Einschränkung der vorliegenden Erfindung.
  • Es ist beabsichtigt, dass sie auch verschiedene Modifikationen und ähnliche Anordnungen umfassen, die unter den Geist und Geltungsbereich der beiliegenden Ansprüche fallen. Ihr Geltungsbereich ist im weitesten Sinne zu interpretieren, so dass alle derartigen Modifikationen und ähnlichen Strukturen darunter fallen.

Claims (6)

  1. Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat, das folgende Schritte umfasst: A. Abscheiden einer ersten transparenten leitfähigen Schicht und einer ersten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine gemeinsame Elektrode (301), eine Gate-Elektrode (302) und ein transparentes Elektrodenarray (201) zu bilden; B. Abscheiden einer Isolierschicht (4), einer aktiven Schicht (5), einer Ohm'schen Kontaktschicht (6) und einer zweiten Metallschicht nacheinander, um eine Strukturierung auszuführen, um eine Source- (701) und eine Drain-Elektrode (702) auf zwei Seiten der aktiven Schicht (5) zu bilden; C. Abscheiden einer zweiten transparenten leitfähigen Schicht, um eine Strukturierung auszuführen, um eine Source-Kontaktschicht (801), eine Drain-Kontaktschicht (802) und ein Pixelelektrodenarray (803), das mit der Drain-Kontaktschicht verbunden ist, zu bilden; D. Bilden einer Schutzschicht (502) auf einer Grabenoberfläche der aktiven Schicht (5), dadurch gekennzeichnet, dass eine Halbtonmaske verwendet wird, um eine Strukturierung auszuführen, um die gemeinsame Elektrode (301), die Gate-Elektrode (302) und das transparente Elektrodenarray (201) in Schritt A zu bilden; eine Halbtonmaske verwendet wird, um eine Strukturierung auszuführen, um die Source- (701) und die Drain-Elektrode (702) auf zwei Seiten der aktiven Schicht (5) in Schritt B zu bilden; eine Halbtonmaske verwendet wird, um das Pixelelektrodenarray (803) und einen Nicht-Pixelelektrodenarraybereich in verschiedenen Ebenen in Schritt C freizulegen und ein Strukturieren ausgeführt wird, um die Source-Kontaktschicht (801), die Drain-Kontaktschicht (802) und ein Pixelelektrodenarray (803), das mit der Drain-Kontaktschicht (802) verbunden ist, zu bilden; ein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der ersten Metallschicht verwendet wird, und Oxalsäure für ein Nassätzen der ersten transparenten leitfähigen Schicht in Schritt A verwendet wird; und ein Gemisch aus Salpetersäure, Phosphorsäure und Essigsäure für ein Nassätzen der zweiten Metallschicht verwendet wird, und für ein Trockenätzen der Isolierschicht (4), der aktiven Schicht (5) und der Ohm'schen Kontaktschicht (6) in Schritt B verwendet wird.
  2. Herstellungsverfahren für das Dünnfilmtransistorarraysubstrat nach Anspruch 1, dadurch gekennzeichnet, dass die erste transparente leitfähige Schicht und die erste Metallschicht nacheinander durch Sputtern in Schritt A abgeschieden werden.
  3. Herstellungsverfahren für das Dünnfilmtransistorarraysubstrat nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierschicht (4), die aktive Schicht (5), die Ohm'sche Kontaktschicht (6) und die zweite Metallschicht nacheinander durch chemische Gasphasenabscheidung in Schritt B abgeschieden werden.
  4. Herstellungsverfahren für den Dünnfilmtransistorarray nach Anspruch 1, dadurch gekennzeichnet, dass die zweite transparente leitfähige Schicht durch Sputtern in Schritt C abgeschieden wird.
  5. Herstellungsverfahren für den Dünnfilmtransistorarray nach Anspruch 1, dadurch gekennzeichnet, dass Plasma für eine Passivierungsbehandlung der Grabenoberfläche der aktiven Schicht (5) verwendet wird, um die Schutzschicht in Schritt D zu bilden.
  6. Herstellungsverfahren für den Dünnfilmtransistorarray nach Anspruch 1, dadurch gekennzeichnet, dass die erste Metallschicht eine Aluminiumschicht und eine erste Molybdänschicht umfasst, und die zweite Metallschicht eine erste Molybdänschicht, eine Aluminiumschicht und eine zweite Molybdänschicht umfasst.
DE112012005832.1T 2012-02-07 2012-02-10 Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat Expired - Fee Related DE112012005832B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210026475.9A CN102610564B (zh) 2012-02-07 2012-02-07 Tft阵列基板的制作方法
CN201210026475.9 2012-02-07
PCT/CN2012/071005 WO2013117004A1 (zh) 2012-02-07 2012-02-10 Tft阵列基板的制作方法

Publications (2)

Publication Number Publication Date
DE112012005832T5 DE112012005832T5 (de) 2014-12-04
DE112012005832B4 true DE112012005832B4 (de) 2020-10-01

Family

ID=46527849

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012005832.1T Expired - Fee Related DE112012005832B4 (de) 2012-02-07 2012-02-10 Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat

Country Status (3)

Country Link
CN (1) CN102610564B (de)
DE (1) DE112012005832B4 (de)
WO (1) WO2013117004A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
CN106094372A (zh) * 2016-06-01 2016-11-09 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制作方法
CN107482018A (zh) * 2017-08-03 2017-12-15 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板及显示装置
WO2019151194A1 (ja) * 2018-02-05 2019-08-08 日東電工株式会社 粘着シートおよび粘着シート剥離方法
CN111584522A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146255A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20060146245A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20110310341A1 (en) * 2010-06-22 2011-12-22 Jeong-Oh Kim Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101240643B1 (ko) * 2005-07-08 2013-03-08 삼성디스플레이 주식회사 포토레지스트 조성물, 상기 포토레지스트 조성물을 이용한 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
CN101382712B (zh) * 2007-09-07 2010-12-08 北京京东方光电科技有限公司 液晶显示装置阵列基板的制造方法
CN102629570A (zh) * 2011-05-18 2012-08-08 京东方科技集团股份有限公司 Ffs型薄膜晶体管液晶显示器阵列基板及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146255A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20060146245A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20110310341A1 (en) * 2010-06-22 2011-12-22 Jeong-Oh Kim Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same

Also Published As

Publication number Publication date
CN102610564B (zh) 2014-06-25
WO2013117004A1 (zh) 2013-08-15
CN102610564A (zh) 2012-07-25
DE112012005832T5 (de) 2014-12-04

Similar Documents

Publication Publication Date Title
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102016101565B4 (de) Matrixsubstrat, Anzeigetafel und Herstellungsverfahren
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102016102102B4 (de) Berührungsgesteuerte Anzeigevorrichtung und Herstellverfahren derselben
DE102013111753B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102015113639A1 (de) Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel
DE112012005832B4 (de) Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat
DE102013105972B4 (de) Verfahren zum Herstellen einer organischen lichtemittierenden Dioden-Anzeigevorrichtung
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102017122610B4 (de) In-cell Touch-Flüssigkristallanzeige-Vorrichtung und Verfahren zum Herstellen derselben
DE102011077647B4 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102015201685A1 (de) Berührungsanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102004053587A1 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102009044337A1 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE102005029418A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102004028991A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102014104242A1 (de) Tft-array-substrat und herstellungsverfahren sowie anzeigevorrichtung
DE112016004400B4 (de) Arraysubstrat, Flüssigkristallanzeigetafel und Flüssigkristallanzeigevorrichtung
DE102014107983B4 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay
DE112014007075T5 (de) Gegenseitig kapazitives OGS-Touchpanel und dessen Herstellungsverfahren
DE102015224103A1 (de) Touch-Panel-Struktur und Verfahren zu deren Herstellung, und Anzeigevorrichtung und Verfahren zu deren Herstellung
US7923734B2 (en) Array substrate of liquid crystal display device and method of manufacturing the same
DE102014108433A1 (de) Verfahren zur Herstellung eines Touch-Substrates
DE102013224637B4 (de) Flüssigkristallanzeigefeld und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee