DE112009000425B4 - Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser - Google Patents

Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser Download PDF

Info

Publication number
DE112009000425B4
DE112009000425B4 DE112009000425.3T DE112009000425T DE112009000425B4 DE 112009000425 B4 DE112009000425 B4 DE 112009000425B4 DE 112009000425 T DE112009000425 T DE 112009000425T DE 112009000425 B4 DE112009000425 B4 DE 112009000425B4
Authority
DE
Germany
Prior art keywords
component substrate
disposed
substrate
semiconductor chip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112009000425.3T
Other languages
English (en)
Other versions
DE112009000425T5 (de
Inventor
Francesco Carobolante
Alan Douglas Hawks
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112009000425T5 publication Critical patent/DE112009000425T5/de
Application granted granted Critical
Publication of DE112009000425B4 publication Critical patent/DE112009000425B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Mikromodul (100), umfassend:
ein Komponentensubstrat (18) mit einem darauf angeordneten Dünnfilminduktor (40) und einen mit Bumps (26) versehenen Halbleiterchip (20), der an dem Komponentensubstrat (18) und über dem Dünnfilminduktor (40) angeordnet ist, wobei das Komponentensubstrat (18) zumindest folgendes umfasst:
eine erste Fläche mit einem ersten Bereich, in dem der mit Bumps (26) versehene Halbleiterchip (20) angeordnet ist;
eine erste Mehrzahl von Verbindungs-Pads (30), die an der ersten Fläche des Komponentensubstrats (18) in dem ersten Bereich angeordnet sind und an denen der mit Bumps (26) versehene Halbleiterchip (20) angebracht ist;
eine zweite Mehrzahl von Verbindungs-Pads (32), die an der ersten Fläche des Komponentensubstrats (18) und um den ersten Bereich herum angeordnet sind;
mindestens eine elektrische Bahn, die ein Verbindungs-Pad (30) der ersten Mehrzahl von Verbindungs-Pads (30) elektrisch mit einem Verbindungs-Pad (32) der zweiten Mehrzahl von Verbindungs-Pads (32) koppelt; und
eine Mehrzahl von Verbindungs-Bumps (22), die an der zweiten Mehrzahl von Verbindungs-Pads (32) angeordnet sind, wobei
wobei die Verbindungs-Bumps (22) über den auf dem Dünnfilminduktor (40) angeordneten Halbleiterchip (20) hinausragen.

Description

  • Persönliche elektronische Produkte, wie beispielsweise Mobiltelefone, persönliche digitale Assistenten, Digitalkameras, Laptops etc., umfassen allgemein verschiedene gepackte Halbleiter-IC-Chips und oberflächenmontierte Komponenten, die auf Verbindungssubstraten oder Systemsubstraten wie beispielsweise Platinen und Flex-Substraten angebracht sind. Es besteht ein ständig steigender Bedarf an einer Einbeziehung einer erhöhten Funktionalität und mehrerer Merkmale in persönliche elektronische Produkte und dergleichen, während die Größe dieser Produkte reduziert wird. Oftmals erfordern diese Komponenten unterschiedliche Versorgungsspannungen und/oder isolierte Versorgungsspannungen. Es besteht auch ein Bedarf, all dies zu erreichen, während der Batterieverbrauch minimiert wird. Diese sich widersprechenden Faktoren stellten immer höhere Anforderungen an den Entwurf, die Größe und die Anordnung der Verbindungssubstrate und der Leistungsverteilungskomponenten. Einige schlugen ein Integrieren eines Schaltnetzteils an einem einzelnen Siliziumchip als Lösung, um die obigen sich widersprechenden Faktoren zu berücksichtigen, vor. Solche Einzelchiplösungen sind jedoch teuer und weisen oftmals keine Leistungsumwandlungswirkungsgrade auf, die hoch genug sind, um ihre Kosten zu rechtfertigen.
  • Die US 6 362 525 B1 offenbart eine Schaltkreisstruktur, welche einen integrierten Schaltkreis mit einem passiven Schaltkreiselement, welches innerhalb eines Raster-Array-Substrats ausgebildet ist, kombiniert.
  • Die DE 10 2004 002 176 A1 offenbart einen Mikrominiatur-Stromrichter mit einem dickereduzierten Induktor, bei welchem der Spulenleiter auf einem magnetischen Isoliersubstrat gebildet ist.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung bezieht sich auf die Gegenstände der unabhängigen Ansprüche. Bevorzugte Ausführungsformen sind Gegenstände der abhängigen Ansprüche.
  • Ausführungsformen der vorliegenden Erfindung beziehen sich auf Mikromodule, Verfahren zum Herstellen von Mikromodulen und elektrische Baugruppen mit Mikromodulen. Diese Ausführungsformen unterstützen das Berücksichtigen der obigen sich widersprechenden Faktoren.
  • Eine erste allgemeine Ausführungsform der vorliegenden Erfindung richtet sich auf ein Mikromodul mit einem Komponentensubstrat mit einem Dünnfilminduktor, der an einer ersten Fläche des Komponentensubstrats angeordnet ist, und einem Halbleiterchip, der an der ersten Fläche des Komponentensubstrats angebracht ist und sich über dem Dünnfilminduktor befindet. Der Dünnfilminduktor kann eine ringförmige Bahn umfassen, die in einer Ebene liegt. Der Halbleiterchip kann mit mehreren leitenden Verbindungs-Bumps elektrisch mit dem Komponentensubstrat gekoppelt sein. Eine weitere Ausführungsform kann mehrere Verbindungs-Pads umfassen, die an der ersten Fläche des Komponentensubstrats angeordnet sind und sich benachbart zu einer oder mehreren Seiten des mit Bumps versehenen Chips befinden. Der Halbleiterchip kann eine Steuerschaltung und einen oder mehrere Schalter zum Steuern eines Stroms durch den Induktor umfassen. Der Halbleiterchip und der Induktor können ein Schaltnetzteil umfassen. Eine weitere Ausführungsform kann mehrere leitende Verbindungs-Bumps umfassen, die an den Verbindungs-Pads angeordnet sind, um ein Wafer Level Chip Scale Package (WLCSP) bereitzustellen.
  • Eine zweite allgemeine Ausführungsform der vorliegenden Erfindung richtet sich auf ein System mit einem Mikromodul gemäß der vorliegenden Erfindung, das an einem Systemsubstrat angebracht ist, wobei die erste Fläche des Komponentensubstrats des Mikromoduls dem Systemsubstrat zugewandt ist und wobei leitende Verbindungs-Bumps zwischen den Verbindungs-Pads an dem Komponentensubstrat und entsprechenden Verbindungs-Pads an dem Systemsubstrat angeordnet sind. Die leitenden Verbindungs-Bumps können Höhenabmessungen aufweisen, die größer als die Dickenabmessung des Halbleiterchips sind. Das Systemsubstrat kann eine Platine, ein Motherboard, eine flexible Leiterplatte und dergleichen umfassen.
  • Bei den obigen beispielhaften Konstruktionen kann der Induktor an einem kostengünstigen Substrat hergestellt sein, während die Steuerschaltung und der/die Schalter an einem relativ kleinen Halbleiterchip hergestellt sein können. Für die Herstellung an dem Komponentensubstrat ist eine kleine Anzahl von Verarbeitungsschritten notwendig, wohingegen im Allgemeinen mehrere zehn Verarbeitungsschritte notwendig sind, um die Steuerschaltung und den/die Schalter an dem Halbleiterchip herzustellen. Somit sind die Kosten pro Fläche des Halbleiterchips höher als die Kosten pro Fläche des Komponentensubstrats. Durch Aufteilen des Schaltkreises zwischen einem Chip und einem Komponentensubstrat können bei der vorliegenden Erfindung im Vergleich zu einer herkömmlichen Einzelchiplösung geringere Produktionskosten erreicht werden. Solche herkömmlichen Einzelchiplösungen integrieren einen Induktor mit dem Controller auf dem relativ teuren Halbleiterchip, wobei der Induktor eine wesentliche Fläche dieses teuren Chips einnimmt. Die Konstruktion gemäß der vorliegenden Erfindung ermöglicht auch die Anordnung eines Magnetmaterials (eines mit einer magnetischen Permeabilität, die größer ist als die von freiem Raum) um Abschnitte des Induktors, um seinen Wert der Induktivität pro Fläche zu erhöhen. Dies ermöglicht wiederum, die Schaltfrequenz eines Schaltnetzteils unter Verwendung der vorliegenden Erfindung erheblich zu reduzieren. Dies reduziert die Schaltverluste der Schalter für die gleiche Menge an Leistungstransfer, wodurch der Wirkungsgrad des Wandlers erhöht wird.
  • Eine dritte allgemeine Ausführungsform der vorliegenden Erfindung richtet sich auf ein Verfahren zum Herstellen eines Mikromoduls, wobei das Verfahren umfasst, dass: ein Komponentensubstrat mit einem Dünnfilminduktor und ein Halbleiterchip derart zusammengebaut werden, dass der Halbleiterchip über dem Dünnfilminduktor angeordnet ist; und mehrere leitende Verbindungs-Bumps an mehreren Verbindungs-Pads angebracht werden, die an dem Komponentensubstrat angeordnet sind und sich benachbart zu einer oder mehreren Seiten des mit Bumps versehenen Chips befinden. Bei einer weiteren Ausführungsform werden mehrere leitende Verbindungs-Bumps an dem Halbleiterchip angeordnet, bevor das Komponentensubstrat und der Halbleiterchip zusammengebaut werden. Noch eine weitere Ausführungsform umfasst das Anordnen mehrerer leitender Verbindungs-Bumps an den leitenden Verbindungs-Pads des Komponentensubstrats. Bei noch einer weiteren Ausführungsform werden zwei oder mehrere Komponentensubstrate zusammen an einem gemeinsamen Substrat oder einem gemeinsamen Wafer bereitgestellt und werden sie vereinzelt, nachdem sie mit jeweiligen Halbleiterchips zusammengebaut wurden.
  • Bei den obigen beispielhaften Verfahren können die Kosten des Herstellens von Schaltnetzteilen reduziert werden, indem die teuren und billigen Komponenten an separaten Trägern (z.B. Halbleiterchip und Komponentensubstrat) hergestellt werden und die Träger danach zusammengebaut werden (z.B. Co-Packaging der Träger). Die Gesamtausbeute kann erhöht werden, indem die Träger vor dem Zusammenbau getestet werden und nur gute Träger zusammengebaut werden.
  • Eine vierte allgemeine Ausführungsform der vorliegenden Erfindung richtet sich auf ein Mikromodul mit: einem Komponentensubstrat mit einer ersten Fläche, einer zweiten Fläche, einem Dünnfilminduktor und mehreren Vias, die sich zwischen der ersten und zweiten Fläche erstrecken; einer ersten Mehrzahl von Verbindungs-Pads, die an der ersten Fläche des Komponentensubstrats angeordnet sind, wobei mindestens zwei der ersten Mehrzahl von Verbindungs-Pads elektrisch mit jeweiligen Vias gekoppelt sind; einer zweiten Mehrzahl von Verbindungs-Pads, die an der zweiten Fläche des Komponentensubstrats angeordnet sind, wobei mindestens zwei der zweiten Mehrzahl von Verbindungs-Pads elektrisch mit jeweiligen Vias gekoppelt sind; und einem Halbleiterchip, der an der ersten Fläche des Komponentensubstrats angeordnet ist und elektrisch mit der ersten Mehrzahl von Verbindungs-Pads gekoppelt ist. Bei dieser Konstruktion können der Halbleiterchip und das Komponentensubstrat im Wesentlichen die gleichen lateralen Abmessungen aufweisen und für ein kompaktes Mikromodul übereinander gestapelt sein.
  • Eine fünfte allgemeine Ausführungsform der vorliegenden Erfindung richtet sich auf ein Verfahren zum Herstellen eines Mikromoduls, wobei das Verfahren umfasst, dass: ein Komponentensubstrat mit einem Dünnfilminduktor und ein Halbleiterchip zusammengebaut werden, so dass der Halbleiterchip über einer ersten Fläche des Komponentenchips angeordnet ist; und mehrere leitende Verbindungs-Bumps an mehreren Verbindungs-Pads angebracht werden, die an einer zweiten Fläche des Komponentensubstrats angeordnet sind.
  • Diese und andere Ausführungsformen der Erfindung sind nachstehend in Bezug auf die Figuren ausführlicher beschrieben. Die Merkmale und/oder Aktionen jeder hierin offenbarten Ausführungsform können mit Merkmalen und/oder Aktionen anderer hierin offenbarter Ausführungsformen kombiniert werden.
  • Figurenliste
    • 1 zeigt eine beispielhafte Abwärtswandlertopologie, die bei Ausführungsformen gemäß der vorliegenden Erfindung realisiert sein kann.
    • 2 zeigt eine Draufsicht eines Basissubstrats gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3 zeigt eine Draufsicht einer Mikromodulausführungsform gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4 zeigt eine Seitenansicht einer Mikromodulausführungsform, die gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildet ist.
    • 5 zeigt eine Seitenansicht des in 3 gezeigten Mikromoduls gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 6 zeigt eine Seitenansicht des in 3 gezeigten Mikromoduls gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
    • 7 zeigt eine Seitenansicht einer Baugruppe mit dem in 3 und 5 gezeigten Mikromodul gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 8 zeigt eine Seitenansicht einer anderen Baugruppenausführungsform mit einem anderen Mikromodul gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 9 zeigt eine Seitenansicht einer anderen Mikromodulausführungsform gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche Elemente und wird die Beschreibung einiger Elemente möglicherweise nicht wiederholt. In den Figuren sind beispielhafte Abmessungen gezeigt. Die Ausführungsformen der Erfindung sind nicht auf solche beispielhaften Abmessungen beschränkt.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung wird hierin nachfolgend in Bezug auf die begleitenden Zeichnungen, in denen beispielhafte Ausführungsformen der Erfindung gezeigt sind, ausführlicher beschrieben. Diese Erfindung kann jedoch in verschiedenen Formen ausgeführt sein und sollte nicht als auf die hierin ausgeführten Ausführungsformen beschränkt betrachtet werden. Vielmehr werden diese Ausführungsformen derart bereitgestellt, dass diese Offenbarung gründlich und vollständig ist und den Schutzumfang der Erfindung einem Fachmann vollständig übermittelt. In den Zeichnungen können die Dicken der Schichten und Gebiete zu Klarheitszwecken übertreiben sein. In der Beschreibung werden die gleichen Bezugszeichen verwendet, um die gleichen Elemente zu bezeichnen. Die Elemente können bei verschiedenen Ausführungsformen verschiedene Beziehungen und verschiedene Positionen aufweisen.
  • Es ist auch zu verstehen, dass, wenn eine Schicht als sich „an“ einer anderen Schicht oder einem Substrat befindend bezeichnet ist, sie sich direkt an der anderen Schicht oder dem Substrat befinden kann oder auch Zwischenschichten vorhanden sein können. Es ist auch zu verstehen, dass, wenn ein Element, wie beispielsweise eine Schicht, ein Gebiet oder ein Substrat, als sich „an“ einem anderen Element befindend, mit einem anderen Element „verbunden“, „elektrisch verbunden“, „gekoppelt“ oder „elektrisch gekoppelt“ bezeichnet ist, es sich direkt an dem anderen Element befinden kann, direkt mit diesem verbunden oder gekoppelt sein kann, oder ein oder mehrere Zwischenelemente vorhanden sein können. Im Gegensatz dazu gibt es keine Zwischenelemente oder -schichten, wenn ein Element als sich „direkt an“ einem anderen Element oder einer anderen Schicht befindend, „direkt verbunden mit“ oder „direkt gekoppelt mit“ einem andere Element oder einer anderen Schicht bezeichnet ist. Der Begriff „und/oder“, der hierin verwendet wird, umfasst jede beliebige und alle Kombinationen eines oder mehrerer der zugehörigen aufgelisteten Elemente.
  • Die hierin verwendeten Begriffe dienen lediglich Erläuterungszwecken der vorliegenden Erfindung und sollten nicht als die Bedeutung oder den Schutzumfang der vorliegenden Erfindung einschränkend betrachtet werden. Wie bei dieser Beschreibung verwendet kann eine Singularform, wenn nicht ein bestimmter Fall hinsichtlich des Kontexts definitiv angegeben ist, eine Pluralform umfassen. Die Ausdrücke „umfassen“ und/oder „umfassend“, die bei dieser Beschreibung verwendet werden, definieren weder die erwähnten Formen, Anzahlen, Schritte, Aktionen, Operationen, Organe, Elemente und/oder Gruppen dieser noch schließen sie das Vorhandensein oder den Zusatz einer/ s oder mehrerer anderer verschiedener Formen, Anzahlen, Schritte, Operationen, Organe, Elemente und/oder Gruppen dieser oder den Zusatz dieser aus. Räumlich relative Begriffe, wie beispielsweise „über“, „oberhalb“, „obere(r/s)“, „darunter“, „unter“, „unterhalb“, „untere(r/s)“ und dergleichen können hierin zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element/ anderen Elementen oder einem anderen Merkmal/anderen Merkmalen wie in den Figuren dargestellt zu beschreiben. Es ist zu verstehen, dass die räumlich relativen Begriffe zusätzlich zu der in den Figuren gezeigten Ausrichtung verschiedene Ausrichtungen der Vorrichtung (z.B. Package) bei der Verwendung oder beim Betrieb umfassen sollen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, wären Elemente, die als „unterhalb“ oder „unter“ oder „darunterliegend unter“ anderer/n Elemente(n) oder Merkmale(n) beschrieben sind, dann „über“ den oder „oberhalb“ der anderen Elemente(n) oder Merkmale(n) ausgerichtet. Somit kann der beispielhafte Begriff „oberhalb“ sowohl eine Ausrichtung oberhalb als auch unterhalb umfassen.
  • Wie hierin verwendet werden Begriffe, wie beispielsweise „erste(r/s)“, „zweite(r/s)“ etc. verwendet, um verschiedene Elemente, Komponenten, Gebiete, Schichten und/oder Abschnitte zu beschreiben. Es ist jedoch offensichtlich, dass die Elemente, Komponenten, Gebiete, Schichten und/oder Abschnitte nicht durch diese Begriffe definiert sein sollten. Die Begriffe werden lediglich verwendet, um ein Element, eine Komponente, ein Gebiet, eine Schicht oder einen Abschnitt von einem anderen Element, einer anderen Komponente, einem anderen Gebiet, einer anderen Schicht oder einem anderen Abschnitt zu unterscheiden. Somit kann sich ein erstes Element, eine erste Komponente, ein erstes Gebiet, eine erste Schicht oder ein erster Abschnitt, das, die oder der beschrieben wird, auch auf ein zweites Element, eine zweite Komponente, ein zweites Gebiet, eine zweite Schicht oder einen zweiten Abschnitt beziehen, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Einige Ausführungsformen der Erfindung umfassen ein Verfahren zum Entwerfen eines 3D-(dreidimensionalen) Mikromoduls unter Verwendung eines Basissiliziumsubstrats, das WLCSP-leitende Bumps (Wafer Level Chip Scale Package-leitende Bumps) (z.B. Lotkugeln), Schaltkreisverbindungen und einen Dünnfilmmagnetinduktor aufweist, und eines DC/DC-Wandlers, der an einem separaten Siliziumchip realisiert ist, der mit dem Basissiliziumsubstrat zusammengebaut ist. Einige Ausführungsformen der Erfindung richten sich auch auf ein Verfahren zum Entwerfen eines DC/DC-Abwärtswandlers mit hoher Schaltfrequenz. Andere Ausführungsformen der Erfindung richten sich auf Verfahren zum Integrieren eines Basissiliziumsubstrats mit einem gefertigten Dünnfilmmagnetinduktor in einem Mikromodul. Noch andere Ausführungsformen der Erfindung richten sich auf Verfahren, die einen Flip-Chip-Montageprozess umfassen. Der Montageprozess kann die Integration eines Controllerchips, der in einem DC/DC-Wandler verwendet wird, mit einem Basissiliziumsubstrat mit einem Induktor umfassen. Das Verfahren kann auch ein Anwenden von WLCSP-Lotkugeln oder dergleichen auf einem Basissiliziumsubstratträger umfassen.
  • Einige Ausführungsformen der Erfindung umfassen die Konstruktion eines DC/DC-Abwärtswandlers mit hoher Schaltfrequenz und sehr geringem Formfaktor mit einem integrierten Dünnfilmmagnetinduktor für tragbare Anwendungen mit eingeschränktem Platz.
  • Ausführungsformen der Erfindung weisen gegenüber existierenden Einzelchip- und Mikromodullösungen eine Anzahl von Vorteilen auf. Erstens können die Mikromodule gemäß Ausführungsformen der Erfindung kleiner sein als herkömmliche Mikromodule (z.B. eine um 50 % kleinere Fläche oder ein um 50 % kleinerer Grundriss im Vergleich zu herkömmlichen Mikromodulen; und eine um 50 % geringere Höhe im Vergleich zu herkömmlichen Mikromodulen). Zweitens können die Mikromodule weniger teuer hergestellt werden als herkömmliche Einzelchiplösungen und Mikromodule (z.B. geringere Substrat- und Montagekosten). Drittens können einige Ausführungsformen der Erfindung auch EMI-Abschirmungseigenschaften (Abschirmungseigenschaften elektromagnetischer Interferenz) bereitstellen (d.h. je kleiner die Stromschleife ist, desto einfacher ist die Abschirmung).
  • Die vorliegende Erfindung kann mit jedem Typ von in der Technik bekanntem Schaltnetzteil (SMPS von switched mode power supply) wie beispielsweise Aufwärtswandlern, Abwärtswandlern, Auf-Abwärtswandlern etc. verwendet werden. Ohne Beschränkung der Allgemeinheit werden die Ausführungsformen der Erfindung hierin mit einer in 1 gezeigten beispielhaften Abwärtswandlertopologie dargestellt. Der beispielhafte Abwärtswandler umfasst einen Eingangsport Vi zum Aufnehmen einer Eingangsspannung VIN in Bezug auf eine gemeinsame Masse G und einen Ausgangsport Vo zum Bereitstellen einer Ausgangsspannung VOUT in Bezug auf die gemeinsame Masse G, einen Eingangskondensator CIN , der mit dem Eingangsport VIN parallel gekoppelt ist, um die Eingangsspannung zu filtern, und einen Ausgangskondensator COUT , der mit dem Ausgangsport VOUT parallel gekoppelt ist, um den Ausgangswellenstrom zu filtern. Die Ausgangsspannung VOUT für den Abwärtswandler ist geringer als die Eingangsspannung VIN . Der beispielhafte Abwärtswandler umfasst ferner einen geschalteten Knoten SW, einen Ausgangsinduktor LOUT , der zwischen dem geschalteten Knoten SW und dem Ausgangsport Vo gekoppelt ist, einen primären Schalter S1, der zwischen dem Knoten SW und dem Eingangsport Vi gekoppelt ist, einen zweiten Schalter S2, der zwischen dem Knoten SW und Masse G gekoppelt ist, und einen Controller, der die EIN/AUS-Zustände der Schalter S1 und S2 steuert. Der Controller schaltet periodisch jeden der Schalter S1 und S2 zwischen dem AUS- und EIN-Zustand, wobei sich jeder Schalter in seinem AUS-Zustand befindet, wenn sich der andere Schalter in seinem EIN-Zustand befindet. Wenn der primäre Schalter S1 EIN-geschaltet wird, koppelt er die Spannung und die Leistung mit dem Induktor LOUT , der einen Teil der Energie speichert und einen Teil der Energie an den Ausgangsport Vo weiterleitet. Wenn sich der primäre Schalter S1 in seinem AUS-Zustand befindet, wird der sekundäre Schalter S2 EIN-geschaltet und entlädt der Ausgangsinduktor LOUT einen Teil seiner oder seine gesamte gespeicherte Energie an den Ausgangsport Vo unter Verwendung des sekundären Schalters S2 als Entladungspfad zu dem Ausgangsport. Der Controller kann verschiedene analoge und digitale Schaltkreise umfassen, die in der SMPS-Technik bekannt sind und deren Details keinen Teil der vorliegenden Erfindung bilden. Der Controller: (1) empfängt Betriebsleistung vom Eingangsport, (2) überwacht die Ausgangsspannung VOUT relativ zu einem Zielwert und (3) passt die relativen Dauern des EIN- und AUS-Zustands des primären Schalters S1 kontinuierlich an, um die Ausgangsspannung VOUT nahe an dem Zielwert zu halten. Andere Wandlertopologien unterscheiden sich von der Abwärtstopologie in der relativen Anordnung des Induktors und von Schaltern um den geschalteten Knoten SW herum. Beispielsweise ist der Induktor in der Aufwärtstopologie zwischen dem Eingangsknoten und dem geschalteten Knoten gekoppelt, ist der primäre Schalter zwischen dem Schaltknoten und der gemeinsamen Masse gekoppelt und ist der sekundäre Schalter zwischen dem geschalteten Knoten und dem Ausgangsport gekoppelt (und handelt es sich für gewöhnlich um eine Realisierung als Gleichrichter).
  • Bei einem ersten Satz von Ausführungsformen gemäß der vorliegenden Erfindung sind die Schalter S1 und S2 und der Controller an einem Halbleiterchip realisiert, ist der Induktor LOUT an einem separaten Komponentensubstrat realisiert (das einen anderen Halbleiter oder Siliziumchip umfassen kann), und sind der Schalter/Controllerchip und das Komponentensubstrat zusammengebaut. Es können mehrere optionale Konfigurationssignale C1, C2, ..., an den Halbleiterchip geliefert werden. Solche Konfigurationssignale können einzelne Steuersignale bereitstellen, oder ein serieller Kommunikationsbus kann viele Konfigurationssignale von einem Host-Prozessor bereitstellen. Die Konfigurationssignale können den Zielwert für die Ausgangsspannung festlegen. Bei einem anderen Satz von Ausführungsformen gemäß der vorliegenden Erfindung ist mindestens einer der Kondensatoren CIN und COUT zusammen mit dem Induktor an dem Komponentensubstrat realisiert, vorzugsweise an der Fläche des Substrats, die sich gegenüber der Fläche befindet, an der sich der Induktor befindet. Bei einer weiteren Ausführungsform sind sowohl der Kondensator CIN als auch der Kondensator COUT an dem Substrat des Induktors realisiert. Bei einem anderen Satz von Ausführungsformen gemäß der vorliegenden Erfindung ist mindestens einer der Kondensatoren CIN und COUT an einem zweiten Komponentensubstrat realisiert (das einen anderen Halbleiterchip umfassen kann) und mit dem ersten Komponentensubstrat zusammengebaut, vorzugsweise an der Fläche gegenüberliegend der, an der der Controllerhalbleiterchip angebracht ist. Bei einer weiteren Ausführungsform sind beide Kondensatoren CIN und COUT an dem zweiten Komponentensubstrat realisiert. Jeder der Schalter S1 und S2 kann einen beliebigen Typ von Transistor umfassen; zusätzlich kann der Schalter S2 ferner einen beliebigen Typ von Gleichrichtervorrichtung umfassen, wie beispielsweise einen p-n-Dioden- oder Schottky-Barrierengleichrichter. Bei Anwendungen mit geringer Spannung (z.B. kleiner als 3,5 V) bei geringer Leistung (z.B. weniger als 5 Watt) kann der Schalter S1 einen PMOS-Transistor umfassen und kann der Schalter S2 einen NMOS-Transistor umfassen, was geringe Spannungsabfälle über den Anschlüssen des Schalters liefert. Dies liefert wiederum einen höheren Leistungsumwandlungswirkungsgrad, da weniger Leistung durch Spannungsabfälle verschwendet wird. Die NMOS- und PMOS-Transistoren können zusammen mit dem Controller in einer herkömmlichen CMOS-Technologie realisiert sein.
  • 2 zeigt eine Draufsicht eines Komponentensubstrats 18, das einen Induktor hält. Das Komponentensubstrat 18 kann ein Basishalbleiter- oder Siliziumsubstrat 12 und einen Dünnfilmmagnetinduktor 40 mit Kupferwicklungen 10 umfassen, die an einer ersten Fläche des Substrats 12 ausgebildet sind. Die Wicklung 10 kann eine gewickelte Bahn umfassen, die in einer horizontalen Ebene liegt. Es ist auch ein Dünnfilmmagnetmaterial 14 gezeigt, das unter und über einigen Segmenten der Kupferwicklungen 10 angeordnet ist. Das Material 14 weist eine magnetische Permeabilität auf, die wesentlich höher ist als die von freiem Raum und typischerweise mehr als zehn Mal größer ist. Im Gegensatz dazu weisen Halbleiter, Dielektrikumschichten und die meisten Metalle, die beim Herstellen von Halbleiterchip- und Verbindungssubstraten verwendet werden, magnetische Permeabilitäten auf, die gleich oder geringfügig höher sind als die von freiem Raum. Es kann eine Dielektrikumschicht zwischen dem Material 14 und den Wicklungen 10 für eine elektrische Isolierung angeordnet sein. Das Substrat 12 umfasst auch einen ersten Satz von leitenden Verbindungs-Pads 30, die an seiner ersten Fläche zur Aufnahme leitender Verbindungs-Bumps angeordnet sind, die die Verbindungs-Pads 30 elektrisch mit entsprechenden Verbindungs-Pads eines Halbleiterchips koppeln (gezeigt in 3 - 5). Das Substrat 12 umfasst auch einen zweiten Satz von leitenden Verbindungs-Pads 32, die an seiner ersten Fläche angeordnet sind, um WLCSP-leitende Verbindungs-Bumps (gezeigt in 3 - 5) aufzunehmen, die die Verbindungs-Pads 32 elektrisch mit entsprechenden Verbindungs-Pads eines Systemsubstrats koppeln können. Die Verbindungs-Pads 32 sind mit den darstellenden jeweiligen Bezeichnungen Vi, Vo, G, C1 und C2 markiert, um anzugeben, welchen Signalen des in 1 gezeigten Leistungswandlers sie bei einer beispielhaften Realisierung entsprechen. Viele der Verbindungs-Pads 30 zum Koppeln mit dem Controllerchip sind über jeweilige leitende Bahnen mit den entsprechenden Verbindungs-Pads 32 gekoppelt, wie es in der Figur gezeigt ist. Eines der Verbindungs-Pads 30 dient dem Koppeln des Induktors mit den Schaltern S1 und S2 an dem Controllerchip und ist mit der Signalbezeichnung SW markiert.
  • Bei typischen Ausführungsformen kann das Komponentensubstrat 18 in einer Wafer-Form bereitgestellt sein. Der Induktor und die Verbindungs-Pads des Komponentensubstrats 18 können unter Verwendung von Standardhalbleiterverarbeitungstechniken ausgebildet werden. Dies reduziert die Herstellungskosten erheblich. Der Induktor kann ohne übermäßiges Experimentieren durch einen Fachmann mit den Verfahren hergestellt werden, die in der veröffentlichten US-Patentanmeldung Nr. 2005-0233593 von Brunet et al. offenbart sind.
  • 3 zeigt eine Draufsicht eines Mikromoduls 100 mit einem Controllerchip 20 (oder Controller-IC), der an dem Komponentensubstrat 18 angebracht ist. Das Mikromodul 100 ist insbesondere für einen DC/DC-Wandler geeignet. Wie gezeigt kann ein erster Satz von leitenden Bumps 26 (durch gestrichelte Linien gezeigt) den Controllerchip 20 elektrisch über den zuvor beschriebenen ersten Satz von Pads 30 mit dem Komponentensubstrat 18 koppeln. Ein zweiter Satz von leitenden Bumps 22 kann an den leitenden Verbindungs-Pads 32 an dem Substrat 12 angeordnet sein und kann den Controllerchip 20 umgeben. Der erste und zweite Satz von leitenden Bumps 22, 26 kann ein beliebiges geeignetes leitendes Material umfassen, das Lot, Kupfer, Silber und/oder Gold umfasst.
  • 4 zeigt einen vorab mit Bumps versehenen Controllerchip 28 (der den zuvor beschriebenen Controllerchip 20 und den ersten Satz von leitenden Bumps 26 umfasst), der mit dem Komponentensubstrat 18 zusammengebaut wird. Der mit Bumps versehene Controllerchip 28 kann mittels Flip-Chip-Verfahren an dem Komponentensubstrat 18 angebracht werden, wobei die freigelegten Enden der leitenden Verbindungs-Bumps 26 die jeweiligen Verbindungs-Pads 30 kontaktieren. 4 zeigt auch den zweiten Satz von Verbindungs-Bumps 22, die an dem Komponentensubstrat 18 angebracht werden und an den jeweiligen Verbindungs-Pads 32 angeordnet werden. Wie gezeigt sind die Bumps in dem zweiten Satz von leitenden Bumps 22 größer als der mit Bumps versehene Controllerchip 28. Der zweite Satz von leitenden Bumps 22 kann Sn-Ag-Cu-Lot-Bumps vom WLCSP-Typ oder andere Lotlegierungen umfassen, die auf das Basissiliziumsubstrat 12 in Wafer-Form aufgebracht werden können. In diesem Fall können die gebildeten Mikromodule parallel an einem einzelnen Wafer angebracht werden und danach unter Verwendung einer Säge oder einer anderen Schneidevorrichtung in einzelne Einheiten singuliert werden. Die Bumps 22 können an dem Komponentensubstrat 18 angebracht werden, bevor oder nachdem der mit Bumps versehene Controllerchip 28 mit dem Komponentensubstrat 18 zusammengebaut wird.
  • 5 zeigt eine Seitenansicht des in 3 gezeigten Mikromoduls 100 nach den Montageaktionen. In der Figur ist zu sehen, dass der zweite Satz von leitenden Verbindungs-Bumps 22 über den Chip 20 herausragt. Dies ermöglicht eine Flip-Chip-Montage des Mikromoduls 100 an einem Systemsubstrat als Chip-Scale-Package (z.B. ohne dass ein Körper von Vergussmaterial den Chip 200 und das Komponentensubstrat 18 umgibt), wobei das Mikromodul 100 erheblich weniger Raum einnimmt als eine herkömmliche Einzelchiplösung oder eine herkömmliche gepackte Lösung. Im Gegensatz zu einer Einzelchiplösung ist ein Kreuzen eines leitenden Drahts unter oder über den Induktorwicklungen nicht erforderlich, da der Chip 20 direkt an dem Verbindungs-Pad 30, das in 2 - 3 mit „SW“ bezeichnet ist, mit dem Induktor verbunden ist.
  • Um den Flip-Chip-Montageprozess zu vereinfachen, können die Verbindungs-Bumps 26 ein Lot mit einem höheren Schmelzpunkt als der des Lots der Verbindungs-Bumps 22 umfassen, oder können die Verbindungs-Bumps 26 ultraschallgebondete Bumps umfassen, wie beispielsweise ultraschallgebondete Gold-Bumps. Dies verhindert, dass sich die Position des Chips 20 an dem Komponentensubstrat 18 verschiebt, wenn das Mikromodul 100 während eines Reflow-Prozesses (nach einer Flip-Chip-Montage) an das Systemsubstrat gebondet wird. Um eine Korrosion und eine Oxidation zu minimieren, kann ein Körper- oder Unterfüllmaterial um die Seiten des Mikromoduls 100 angeordnet werden, nachdem es an einem Systemsubstrat angebracht wurde. In Bezug auf 6 kann ein Körper 50 eines Unterfüllmaterials um eine oder mehrere Seiten des Chips 20 herum und an den freigelegten Abschnitten der Wicklungen 10 und des Magnetmaterials 14 zum Minimieren einer Korrosion, Oxidation und mechanischen Beschädigung dieser Komponenten und der Verbindungs-Pads vor dem Zusammenbau mit einem Systemsubstrat angeordnet werden.
  • 7 zeigt eine elektrische Baugruppe (d.h. System) mit einer Ausführungsform eines Mikromoduls 100' mit einer ähnlichen Konstruktion wie die, die in 3 und 5 gezeigt ist, abgesehen von einer engeren Anordnung der Bumps 26. Das Mikromodul 100' wird an einer Platine 130 oder einem anderen Schaltkreissubstrat angeordnet. Der Controllerchip 20 wird optional unter Verwendung eines leitenden Haftmittels, wie beispielsweise eines Lotkörpers 124, an der Platine 130 befestigt. Der Controllerchip 20 befindet sich zwischen der Platine 130 und dem Siliziumsubstrat 12 und weist das leitende Gebiet 24 auf, das elektrisch mit jeweiligen Verbindungs-Bumps 26 gekoppelt ist. Der Controllerchip 20 überlappt auch mindestens einen Abschnitt des Induktors 40, wodurch eine Platz sparende Ausgestaltung bereitgestellt wird. Diese Ausführungsform zeigt, dass das Komponentensubstrat 18 ferner umfassen kann: (1) eine isolierende Schicht 13, die zwischen dem Basishalbleitersubstrat 12 und dem Induktor 40 angeordnet ist, (2) mehrere Schichten von Dielektrikummaterial 15, die zwischen den Metallbahnen der Wicklung 10 und dem Magnetmaterial 14 und zwischen den Verbindungs-Pads 30, 32 und dem Substrat 10 angeordnet sind, und (3) eine obere Passivierungsschicht 16, die über dem Induktor 40 und den elektrischen Bahnen angeordnet ist, die einige der Pads 30, 32 miteinander koppeln. Diese Ausführungsform zeigt auch, dass die Höhe des Komponentensubstrats 18 etwa 280 Mikrometer betragen kann, die kombinierte Höhe des Chips 20 und der Verbindungsstrukturen 26, 124 etwa 220 Mikrometer betragen kann, und dass die gesamte Montagehöhe des Mikromoduls 100' etwa 500 Mikrometer (0,5 mm) betragen kann.
  • In den obigen Mikromodulausführungsformen sind die Kondensatoren CIN und COUT (gezeigt in 1) nicht mit dem Komponentensubstrat integriert. Diese Kondensatoren können durch oberflächenmontierte Komponenten bereitgestellt sein, die an der Platine 130 (Systemsubstrat) angeordnet sind, oder können inhärent durch die Verbindungskapazität der Eingangsversorgung und Last bereitgestellt werden. 8 zeigt eine elektrische Baugruppe (d.h. System) wie die in 7 gezeigte mit einem Mikromodul 200, das an einem Systemsubstrat 130 angebracht ist, außer, dass Kondensatoren in einem Komponentensubstrat 18' des Mikromoduls 200 integriert sind. Genauer gesagt umfasst das Komponentensubstrat 18' die oben beschriebenen Elemente des Substrats 18 plus die folgenden: (1) Kondensatoren 234A und 234B, die unter der Oberseite des Basissiliziumsubstrats 12 für die Kondensatoren COUT bzw. CIN (gezeigt in 1) ausgebildet sind; (2) einen Induktor 40 über der oberen Fläche des Basissiliziumsubstrats 12; (3) Vias 236A und 236B, die durch die vordere und hintere Seite des Komponentensubstrats 18' ausgebildet sind und die elektrisch mit den Verbindungs-Pads 32 für den Ausgangsport Vo bzw. den Eingangsport Vi gekoppelt sind; und (4) elektrische Bahnen 238A und 238B, die die Vias 236A bzw. 236B elektrisch mit den Kondensatoren 234A bzw. 234B koppeln.
  • Jeder der Kondensatoren 234A und 234B kann eine Reihe von Trench-„MOS“-Kondensatoren (Trench-Metall-Oxid-Halbleiter-Kondensatoren) umfassen, die parallel gekoppelt sind, wobei das Halbleitersubstrat als Masseelektrode für die Trench-MOS-Kondensatoren fungiert. Das Komponentensubstrat 18' kann auf die folgende Weise hergestellt werden. Beginnend mit einem dotierten n-leitenden Silizium-Wafer (allgemein dotiert mit 1 × 1018 Dotiermittelatomen pro Kubikzentimeter oder mehr) kann ein Oxidationsschritt verwendet werden, um eine Oxidschicht an der Oberfläche des Wafers zu erzeugen. Die Oxidschicht wird dann als Maske zum Ätzen von Gräben in der Oberfläche des Wafers fotolithografisch strukturiert (was das Substrat 12 liefert). Die Gräben werden durch anisotropes Ätzen (z.B. Plasmaätzen mit einem fluorbasierten Gas und einem Seitenwandpassivierungsgas wie beispielsweise Sauerstoff oder Bromwasserstoff) von der Oberseite des Wafers bis zu einer Tiefe von 50 bis 100 Mikrometern gebildet. Die Gräben werden mit wasserhaltigen Ätzmitteln gereinigt, und es wird eine dünne Oxidschicht in den Gräben durch Erwärmen des Wafers auf eine Temperatur über 900°C in einer trockenen Sauerstoffumgebung aufgewachsen. Die oxidbeschichteten Gräben werden dann mit leitendem Material gefüllt. Es kann ein in situ-dotiertes Polysiliziummaterial verwendet werden, um die Gräben zu füllen. Die Breiten der Gräben können relativ breit gemacht werden (z.B. ein Verhältnis von Höhe zu Breite von 4 zu 5), um dem abgeschiedenen Polysilizium zu ermöglichen, die Böden der Gräben zu erreichen. Nach der Abscheidung kann das Polysilizium ausgeheilt werden, um seine elektrische Leitfähigkeit zu verbessern. Einige der gefüllten Gräben werden verwendet, um die Vias 236A und 236B bereitzustellen (diese sind an den distalen Seiten der Kondensatoren gezeigt). Nach dem Ausheilen des Polysiliziums verbleibt eine Blanket-Schicht von Polysilizium an der Oberseite des Wafers, die durch chemisches Ätzen für einen bündigen Verlauf mit der Oxidschicht entfernt werden kann oder geringfügig nach innen versetzt werden kann. Die oberen („positiven“) Elektroden 17 für die Kondensatoren 234A und 234B können durch Abscheiden einer Metallschicht an der Oberseite des Wafers, wobei die Schicht mit einem Metallsilizidprozess verarbeitet wird, und optional eine andere Metallschicht abgeschieden wird, und das strukturierte Ätzen der Metallschicht(en) ausgebildet werden. Diese Schritte bilden die Kondensatoren abgesehen von den rückseitigen Bahnen 238A und 238B zwischen den Masseanschlüssen der Kondensatoren und den Vias 236; die rückseitigen Bahnen werden nach dem Ausbilden des Induktors 40 ausgebildet, wie es nachstehend beschrieben ist. Während für das in die Gräben gefüllte leitende Material Polysiliziummaterial dargestellt wurde, sei angemerkt, dass einige Metalle stromlos auf Siliziumdioxid elektroplattiert werden können, und dass Metall elektroplattiert werden kann, um die Gräben zu füllen und eine obere Metallschicht an dem Wafer bereitzustellen.
  • Dann kann eine Dielektrikumschicht 13 über der Oberseite des Wafers ausgebildet werden und kann der Induktor 40 an der Oberseite durch einen Fachmann ohne übermäßiges Experimentieren unter Verwendung der Verfahren ausgebildet werden, die in der veröffentlichten US-Patentanmeldung Nr. 2005-0233593 von Brunet et al. offenbart sind. Diese Schritte umfassen das Ausbilden von leitenden Steigleitungen (engl.: risers) 237 und Verbindungs-Pads 30 und 32. Bei der Ausbildung dieser Komponenten werden Abschnitte der Oxidschicht 13 über den Zentren der Vias 236A und 236B weggeätzt, so dass die Metallsteigleitungen 237A und 237B an den Enden des leitenden Materials abgeschieden werden können, das in den Gräben der Vias 236A und 236B abgeschieden wird. Diese Steigleitungen sind elektrisch mit den Verbindungs-Pads 32 gekoppelt, die das Massepotential aufnehmen. Es können zusätzliche Metallsteigleitungen verwendet werden, um die positiven Elektroden 17 der Kondensatoren elektrisch mit den Verbindungs-Pads 32 zu koppeln, die die Eingangs- und Ausgangsspannung aufnehmen. Nach dem Ausbilden des Induktors 40 wird die Rückseite des Substrats geschliffen, um es in die Nähe der Böden der Gräben zu bringen. Dann werden die Abschnitte der Rückseite, die über den Vias 236A und 236B liegen, geätzt, um das leitende Material (z.B. Polysilizium) in den Via-Gräben freizulegen. Die Bahnen 238A und 238B können durch Abscheiden einer Metallschicht über der Unterseite des Wafers ausgebildet werden, wobei das Metall in einem Silizidprozess verarbeitet wird, optional zusätzliches Metall über dem Silizid abgeschieden wird und die Metallschicht(en) strukturiert geätzt wird/werden. Die Bahnen 238A und 238B sind elektrisch mit dem Halbleitermaterial gekoppelt, das um die Gräben von 234A und 234B angeordnet ist. Eine elektrisch isolierende Schicht 19 kann über der strukturierten Metallschicht mittels Spin-Coat-Verfahren ausgebildet und ausgehärtet werden. Somit können die Kondensatoren mit ungefähr fünfzehn Verarbeitungsschritten in das Substrat integriert werden.
  • Während die obige Ausführungsform zeigte, dass sowohl ein Eingangs- als auch ein Ausgangskondensator in dem Komponentensubstrat 18' integriert sein kann, sei angemerkt, dass nur einer der Kondensatoren integriert sein kann, wenn dies gewünscht ist. Diese Ausführungsform zeigt, dass die Höhe des Komponentensubstrats 18' etwa 180 Mikrometer betragen kann, die kombinierte Höhe des Chips 20 und der Verbindungsstrukturen 26, 124 etwa 220 Mikrometer betragen kann und dass die gesamte Montagehöhe des Mikromoduls 200 etwa 400 Mikrometer (0,4 mm) betragen kann.
  • 9 zeigt ein weiteres Mikromodul 300 gemäß einer Ausführungsform der Erfindung. Bei dieser Ausführungsform weist ein Komponentensubstrat 18" planare Abmessungen auf, die im Wesentlichen gleich den planaren Abmessungen des Controllerchips 20 sind, und ist der Chip 20 auf die Oberseite des Komponentensubstrats 18" gestapelt, wobei elektrische Verbindungen mit dem Systemsubstrat an der Fläche gegenüberliegend dem Chip 20 hergestellt sind. Das Komponentensubstrat 18" ist ähnlich dem oben beschriebenen Komponentensubstrat 18', jedoch mit den folgenden Unterschieden: (1) das Via 236A liefert eine Eingangsspannung oder Ausgangsspannung anstatt Masse (das Via 236B liefert weiterhin das Massepotential); (2) die Verbindungs-Pads 30 sind an der Rückseite des Substrats 18" angeordnet und verbinden die Vias 236A und 236B mit den jeweiligen Elektroden 24 des Halbleiterchips 20; (3) die Bahn 238A kann weggelassen sein und die Bahn 238B kann erweitert sein, um die Kondensatorreihe 234A zu überlappen; (4) die Elektrode 17 für den Kondensator 234A ist nach links erweitert, um über der Steigleitung 237A zu liegen; (5) eine Steigleitung 237C ist hinzugefügt, um das leitende Material (z.B. Polysilizium) der Gräben des Vias 236A zu kontaktieren; (6) die Dielektrikumschicht 15 ist dicker und bedeckt den Induktor; (7) die Passivierungsschicht 16 kann weggelassen sein; (8) die Steigleitungen 237 sind größer, und (9) die Pads 32 können kleiner sein, da kleinere Verbindungs-Bumps 322 verwendet werden können. Da die Verbindungs-Bumps 322 die Höhe des Chips 20 nicht überspannen müssen, können sie kleiner als die Verbindungs-Bumps 22 gemacht werden. Die Eingänge und Ausgänge des Controllerchips 20 können mit dem Systemsubstrat 130 elektrisch mittels der leitenden Gebiete 24 des Chips gekoppelt sein, welche elektrisch mit den jeweiligen Pads 30 des Substrats 18" gekoppelt sind, und zwar durch direktes Metallbonden, wobei die Pads 30 elektrisch mit jeweiligen Vias 236 gekoppelt sind, die wiederum elektrisch mit jeweiligen Steigleitungen 237 gekoppelt sind, die wiederum elektrisch mit jeweiligen Pads 32 gekoppelt sind, die wiederum elektrisch mit jeweiligen Verbindungs-Bumps 322 gekoppelt sind, die wiederum elektrisch mit jeweiligen Pads 132 des Systemsubstrats 130 gekoppelt sind. Ein Teil der leitenden Gebiete 24 des Controllerchips 20 kann mit den Anschlüssen des Induktors mittels Kopplung mit jeweiligen Pads 30 des Substrats 18" gekoppelt sein, wobei die Pads 30 elektrisch mit den jeweiligen Vias 236 gekoppelt sind, die wiederum elektrisch mit den jeweiligen Steigleitungen 237 gekoppelt sind, die wiederum elektrisch mit den jeweiligen Enden der Wicklung 10 gekoppelt sind. Das Komponentensubstrat 18" kann unter Verwendung des obigen Prozessflusses zum Herstellen des Substrats 18' mit einigen Abwandlungen, um die obigen Änderungen zu berücksichtigen, hergestellt werden. Solche Änderungen umfassen hauptsächlich Änderungen der Verarbeitung der Schichten an der Rückseite des Siliziumsubstrats 10 einschließlich der Abscheidung von Bondmetall für die Pads 30.
  • Diese Ausführungsform zeigt, dass die Höhe des Komponentensubstrats 18" etwa 200 Mikrometer betragen kann, die Höhe des Chips 20 etwa 50 Mikrometer betragen kann und dass die gesamte Montagehöhe des Mikromoduls 300 etwa 250 Mikrometer (0,25 mm) betragen kann. Anstatt eines direkten Metallbondens zwischen dem Chip 20 und dem Komponentensubstrat 18" können Lotverbindungs-Bumps verwendet werden, was die Dicke des Package auf etwa 300 Mikrometer erhöhen kann.
  • Die Mikromodule 100, 100' und 200 können durch Zusammenbauen des Komponentensubstrats 18, 18' mit dem Dünnfilminduktor 40 und des Halbleiterchips 20, so dass der Chip 20 über dem Induktor 40 angeordnet ist, und Anbringen mehrerer leitender Verbindungs-Bumps 22 an den mehreren Verbindungs-Pads 32, die an dem Komponentensubstrat angeordnet sind und sich benachbart zu einer oder mehreren Seiten des mit Bumps versehenen Chips befinden, hergestellt werden. Die leitenden Verbindungs-Bumps 26 können an dem Halbleiterchip oder an den Pads 30 des Komponentensubstrats 18, 18' angeordnet werden, bevor das Komponentensubstrat und der Halbleiterchip zusammengebaut werden. Die leitenden Verbindungs-Bumps 22 können an den leitenden Verbindungs-Pads 32 des Komponentensubstrats angeordnet werden, bevor oder nachdem das Komponentensubstrat und der Chip zusammengebaut werden. Es können zwei oder mehr Komponentensubstrate zusammen an einem gemeinsamen Substrat oder einem gemeinsamen Wafer bereitgestellt werden und singuliert (z.B. getrennt) werden, nachdem sie mit jeweiligen Halbleiterchips zusammengebaut wurden.
  • Das Mikromodul 300 kann durch Zusammenbauen des Komponentensubstrats 18" mit seinem Dünnfilminduktor 40 und des Halbleiterchips 20, so dass der Halbleiterchip über einer ersten Fläche des Komponentenchips angeordnet ist, und Anbringen mehrerer leitender Verbindungs-Bumps 322 an mehreren Verbindungs-Pads 32, die an einer zweiten Fläche des Komponentensubstrats angeordnet sind, hergestellt werden.
  • Es ist zu verstehen, dass, wenn die Durchführung einer Aktion eines beliebigen der hierin offenbarten und beanspruchten Verfahren nicht auf dem Abschluss einer anderen Aktion basiert, die Aktionen in einer beliebigen zeitlichen Sequenz (z.B. zeitlichen Reihenfolge) in Bezug aufeinander durchgeführt werden können, was eine gleichzeitige Durchführung oder eine verschachtelte Durchführung verschiedener Aktionen umfasst. (Eine verschachtelte Durchführung kann beispielsweise stattfinden, wenn Teile von zwei oder mehr Aktionen auf eine gemischte Weise durchgeführt werden). Dementsprechend sie angemerkt, dass, während die Verfahrensansprüche der vorliegenden Anmeldung Sätze von Aktionen wiederzugeben, die Verfahrensansprüche nicht auf die Reihenfolge der im Anspruchswortlaut aufgeführten Aktionen beschränkt sind, sondern stattdessen alle obigen möglichen Reihenfolgen abdecken, die eine gleichzeitige und verschachtelte Durchführung von Aktionen und andere mögliche Reihenfolgen umfassen, die oben nicht explizit beschrieben sind, wenn es nicht anderweitig durch den Anspruchswortlaut ausgeführt wird (wie beispielsweise durch explizites Angeben, dass eine Aktion einer anderen Aktion vorausgeht oder folgt).
  • Ein beliebiges oder mehrere Merkmale einer oder mehrerer Ausführungsformen können mit einem oder mehreren Merkmalen einer beliebigen anderen Ausführungsform kombiniert werden, ohne von dem Schutzumfang der Erfindung abzuweichen.
  • Eine Angabe von „ein(e)“ oder „der/die/das“ soll „ein(e) oder mehrere“ bedeuten, wenn dies nicht ausdrücklich gegenteilig angegeben ist.
  • Die obige Beschreibung ist darstellend, jedoch nicht einschränkend. Viele Abwandlungen der Erfindung werden für Fachleute beim Betrachten der Offenbarung offensichtlich. Der Schutzumfang der Erfindung sollte daher nicht in Bezug auf die obige Beschreibung ermittelt werden, sondern sollte stattdessen in Bezug auf die beigefügten Ansprüche zusammen mit ihrem vollen Schutzumfang oder ihren Äquivalenten ermittelt werden.

Claims (21)

  1. Mikromodul (100), umfassend: ein Komponentensubstrat (18) mit einem darauf angeordneten Dünnfilminduktor (40) und einen mit Bumps (26) versehenen Halbleiterchip (20), der an dem Komponentensubstrat (18) und über dem Dünnfilminduktor (40) angeordnet ist, wobei das Komponentensubstrat (18) zumindest folgendes umfasst: eine erste Fläche mit einem ersten Bereich, in dem der mit Bumps (26) versehene Halbleiterchip (20) angeordnet ist; eine erste Mehrzahl von Verbindungs-Pads (30), die an der ersten Fläche des Komponentensubstrats (18) in dem ersten Bereich angeordnet sind und an denen der mit Bumps (26) versehene Halbleiterchip (20) angebracht ist; eine zweite Mehrzahl von Verbindungs-Pads (32), die an der ersten Fläche des Komponentensubstrats (18) und um den ersten Bereich herum angeordnet sind; mindestens eine elektrische Bahn, die ein Verbindungs-Pad (30) der ersten Mehrzahl von Verbindungs-Pads (30) elektrisch mit einem Verbindungs-Pad (32) der zweiten Mehrzahl von Verbindungs-Pads (32) koppelt; und eine Mehrzahl von Verbindungs-Bumps (22), die an der zweiten Mehrzahl von Verbindungs-Pads (32) angeordnet sind, wobei wobei die Verbindungs-Bumps (22) über den auf dem Dünnfilminduktor (40) angeordneten Halbleiterchip (20) hinausragen.
  2. Mikromodul (100) nach Anspruch 1, wobei das Komponentensubstrat (18) Silizium umfasst.
  3. Mikromodul (100) nach Anspruch 1, wobei der Halbleiterchip (20) einen Controllerchip umfasst, der den Stromfluss durch den Induktor (40) steuert.
  4. Mikromodul nach Anspruch 1, wobei der mit Bumps (26) versehene Halbleiterchip ein leitendes Gebiet umfasst, das mit einem Anschluss des Dünnfilminduktors (40) durch einen leitenden Verbindungs-Bump (22) gekoppelt ist.
  5. Mikromodul (100) nach Anspruch 1, wobei der Dünnfilminduktor (40) eine gewickelte elektrische Bahn (10) und eine Schicht von Magnetmaterial (14) umfasst, die benachbart zu mindestens einem Abschnitt der gewickelten elektrischen Bahn (10) angeordnet ist, wobei die magnetische Permeabilität des Magnetmaterials (14) mehr als zehn Mal größer als die von freiem Raum ist.
  6. Mikromodul (100) nach Anspruch 1, wobei das Komponentensubstrat (18) ferner mindestens einen Kondensator (234A, 234B) umfasst, der mindestens einen Anschluss aufweist, der an mindestens einem Abschnitt einer zweiten Fläche des Komponentensubstrats (18) angeordnet ist.
  7. Mikromodul (100) nach Anspruch 6, wobei das Komponentensubstrat (18) ferner ein dotiertes Halbleitersubstrat umfasst, wobei der mindestens eine Kondensator (234A, 234B) mindestens einen Trench-Kondensator umfasst, der in der zweiten Fläche des Komponentensubstrats (18) ausgebildet ist.
  8. Mikromodul (100) nach Anspruch 6, wobei das Komponentensubstrat (18) ferner ein Via (236A, 236B) umfasst, das zwischen seiner ersten und zweiten Fläche angeordnet ist, und wobei mindestens ein Anschluss des mindestens einen Kondensators (234A, 234B) elektrisch mit dem Via (236A, 236B) gekoppelt ist,
  9. Elektrische Baugruppe mit einem Systemsubstrat (130) und dem an dem Systemsubstrat (130) angebrachten Mikromodul (100) nach einem der Ansprüche 1 bis 8, wobei der mit Bumps (26) versehene Halbleiterchip (20) zwischen dem Komponentensubstrat (18) und dem Systemsubstrat (130) angeordnet ist.
  10. Elektrische Baugruppe nach Anspruch 9, wobei eine Fläche des mit Bumps (26) versehenen Halbleiterchips (20) elektrisch leitend mit Verbindungs-Pads (132) des Systemsubstrats (130) gekoppelt ist.
  11. Mikromodul (200), umfassend: ein Komponentensubstrat (18') mit einer ersten Fläche, einer zweiten Fläche, wobei die erste Fläche einen ersten Bereich aufweist, einen auf dem Komponentensubstrat (18') angeordneten Dünnfilminduktor (40); mehrere Vias (236A, 236B), die sich zwischen der ersten und zweiten Fläche des Komponentensubstrats (18') erstrecken; eine erste Mehrzahl von Verbindungs-Pads (30), die an der ersten Fläche in dem ersten Bereich angeordnet sind des Komponentensubstrats (18) angeordnet sind, wobei mindestens zwei der ersten Mehrzahl von Verbindungs-Pads (30) elektrisch mit jeweiligen Vias (236A, 236B) gekoppelt sind; eine zweite Mehrzahl von Verbindungs-Pads (32), die an der ersten Fläche des Komponentensubstrats (18') und um den ersten Bereich herum angeordnet sind, wobei mindestens zwei der zweiten Mehrzahl von Verbindungs-Pads (32) elektrisch mit jeweiligen Vias (236A, 236B) gekoppelt sind; mindestens eine elektrische Bahn, die ein Verbindungs-Pad (30) der ersten Mehrzahl von Verbindungs-Pads (30) elektrisch mit einem Verbindungs-Pad (32) der zweiten Mehrzahl von Verbindungs-Pads (32) koppelt; einen Halbleiterchip (20), der über dem Dünnfilminduktor an der ersten Fläche in dem ersten Bereich des Komponentensubstrats (18') angeordnet ist und elektrisch mit der ersten Mehrzahl von Verbindungs-Pads (30) gekoppelt ist; und eine Mehrzahl von Verbindungs-Bumps (22), die an der zweiten Mehrzahl von Verbindungs-Pads (32) angeordnet sind, wobei die Verbindungs-Bumps (22) über den auf dem Dünnfilminduktor (40) angeordnet Halbleiterchip (20) hinausragen.
  12. Mikromodul (200) nach Anspruch 11, wobei das Komponentensubstrat (18') Silizium umfasst.
  13. Mikromodul (200) nach Anspruch 11, wobei der Halbleiterchip (20) einen Controllerchip umfasst, der den Stromfluss durch den Dünnfilminduktor (40) steuert.
  14. Mikromodul (200) nach Anspruch 11, wobei der Halbleiterchip (20) ein leitendes Gebiet umfasst, das mit einem Anschluss des Dünnfilminduktors (40) gekoppelt ist.
  15. Mikromodul (200) nach Anspruch 11, wobei der Dünnfilminduktor (40) eine gewickelte elektrische Bahn (10) und eine Schicht von Magnetmaterial (14) umfasst, die benachbart zu mindestens einem Abschnitt der gewickelten elektrischen Bahn (10) angeordnet ist, wobei die magnetische Permeabilität des Magnetmaterials (14) mehr als zehn Mal größer als die von freiem Raum ist.
  16. Mikromodul (200) nach Anspruch 11, wobei das Komponentensubstrat (18') ferner einen Kondensator (234A, 234b) umfasst, der einen Anschluss aufweist, der an mindestens einem Abschnitt der zweiten Fläche des Komponentensubstrats (18') angeordnet ist.
  17. Mikromodul (200) nach Anspruch 16, wobei das Komponentensubstrat (18') ferner ein dotiertes Halbleitersubstrat umfasst, wobei der Kondensator (234A, 234B) mindestens einen Trench-Kondensator umfasst, der in der zweiten Fläche des Komponentensubstrats (18') ausgebildet ist.
  18. Mikromodul (200) nach Anspruch 16, wobei der Anschluss des Kondensators (234A, 234B) dem Halbleiterchip (20) zugewandt ist und elektrisch mit dem Halbleiterchip (20) gekoppelt ist.
  19. Elektrische Baugruppe mit einem Systemsubstrat (130) und dem an dem Systemsubstrat (130) angebrachten Mikromodul (200) nach einem der Ansprüche 11 bis 18, wobei der Halbleiterchip (20) zwischen dem Komponentensubstrat (18') dem Systemsubstrat (130) angeordnet ist, wobei die Mehrzahl von Verbindungs-Bumps (22) die zweiten Mehrzahl von Verbindungs-Pads (32) des Komponentensubstrat (18') jeweils elektrisch leitend mit Verbindungs-Pads (132) des Systemsubstrats (130) koppeln.
  20. Verfahren zum Herstellen eines Mikromoduls (100), wobei das Verfahren umfasst, dass: a) ein Komponentensubstrat (18) bereitgestellt wird, welches umfasst: - eine erste Fläche mit einem ersten Bereich; - eine erste Mehrzahl von Verbindungs-Pads (30), die in dem ersten Bereich der ersten Fläche angeordnet sind und an denen ein mit Bumps (26) versehener Halbleiterchip (20) angebracht ist; - eine zweite Mehrzahl von Verbindungs-Pads (32), die an der ersten Fläche des Komponentensubstrats (18) und um den ersten Bereich herum angeord net sind; und - mindestens eine elektrische Bahn, die ein Verbindungs-Pad (30) der ersten Mehrzahl von Verbindungs-Pads (30) elektrisch mit einem Verbindungs-Pad (32) der zweiten Mehrzahl von Verbindungs-Pads (32) koppelt; b) das Komponentensubstrat (18) mit einem Dünnfilminduktor (40) und ein Halbleiterchip (20) derart zusammengebaut werden, dass der Halbleiterchip (20) über dem Dünnfilminduktor (40) angeordnet ist; und c) mehrere leitende Verbindungs-Bumps (22) an der zweiten Mehrzahl von Verbindungs-Pads (32) angebracht werden, wobei sich die Verbindungs-Bumps (22) benachbart zu einer oder mehreren Seiten des mit Bumps (26) versehenen Halbleiterchips (20) befinden, wobei die Verbindungs-Bumps (22) über den auf dem Dünnfilminduktor (40) angeordnet Halbleiterchip (20) hinausragen.
  21. Verfahren zum Herstellen eines Mikromoduls (200), wobei das Verfahren umfasst, dass: a) ein Komponentensubstrat (18') bereitgestellt wird, welches umfasst: - eine erste Fläche mit einem ersten Bereich und eine zweite Fläche; - mehreren Vias (236A, 236B), die sich zwischen der ersten und zweiten Fläche erstrecken; - eine erste Mehrzahl von Verbindungs-Pads (30), die in dem ersten Bereich der ersten Fläche angeordnet sind und an denen der mit Bumps (26) versehene Halbleiterchip (20) angebracht ist, wobei mindestens zwei der ersten Mehrzahl von Verbindungs-Pads (30) elektrisch mit jeweiligen Vias (236A, 236B) gekoppelt sind; - eine zweite Mehrzahl von Verbindungs-Pads (32), die an der ersten Fläche des Komponentensubstrats (18') und um den ersten Bereich herum angeordnet sind, wobei mindestens zwei der zweiten Mehrzahl von Verbindungs-Pads (30) elektrisch mit jeweiligen Vias (236A, 236B) gekoppelt sind; und - mindestens eine elektrische Bahn, die ein Verbindungs-Pad (30) der ersten Mehrzahl von Verbindungs-Pads (30) elektrisch mit einem Verbindungs-Pad der zweiten Mehrzahl von Verbindungs-Pads (32) koppelt; b) das Komponentensubstrat (18) mit einem Dünnfilminduktor (40) und ein Chip (20) derart zusammengebaut werden, dass der Chip (20) über einer ersten Fläche des Komponentenchips (18) angeordnet ist; und c) mehrere leitende Verbindungs-Bumps (22) an mehreren Verbindungs-Pads (32) angebracht werden, die an einer ersten Fläche des Komponentensubstrats angeordnet sind, wobei die Verbindungs-Bumps (22) über den auf dem Dünnfilminduktor (40) angeordnet Halbleiterchip (20) hinausragen.
DE112009000425.3T 2008-02-25 2009-02-25 Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser Expired - Fee Related DE112009000425B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3121208P 2008-02-25 2008-02-25
US61/031,212 2008-02-25
PCT/US2009/035151 WO2009108707A2 (en) 2008-02-25 2009-02-25 Micromodules including integrated thin film inductors and methods of making the same

Publications (2)

Publication Number Publication Date
DE112009000425T5 DE112009000425T5 (de) 2010-12-30
DE112009000425B4 true DE112009000425B4 (de) 2019-05-02

Family

ID=40997484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000425.3T Expired - Fee Related DE112009000425B4 (de) 2008-02-25 2009-02-25 Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser

Country Status (6)

Country Link
US (2) US7838964B2 (de)
JP (1) JP2011513952A (de)
KR (1) KR101591492B1 (de)
CN (1) CN101952961B (de)
DE (1) DE112009000425B4 (de)
WO (1) WO2009108707A2 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246006A (ja) * 2008-03-28 2009-10-22 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装構造
US9095005B2 (en) * 2008-05-20 2015-07-28 Kenyon International, Inc. Induction cook-top apparatus
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2010232314A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
DE102010008553B4 (de) * 2010-02-19 2011-09-22 Continental Automotive Gmbh Vorrichtung zur Abschirmung eines Elektronikmoduls
US20110266670A1 (en) * 2010-04-30 2011-11-03 Luke England Wafer level chip scale package with annular reinforcement structure
US8648463B2 (en) * 2010-05-17 2014-02-11 Oracle International Corporation Assembly of multi-chip modules with proximity connectors using reflowable features
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
TWI499011B (zh) * 2011-02-10 2015-09-01 Nat Univ Tsing Hua 封裝結構及其製作方法
US9159777B2 (en) * 2011-04-15 2015-10-13 Infineon Technologies Ag Die arrangements containing an inductor coil and methods of manufacturing a die arrangement containing an inductor coil
EP2712491B1 (de) * 2011-05-27 2019-12-04 Mc10, Inc. Flexible elektronische struktur
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9177925B2 (en) 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
US9711279B2 (en) * 2013-10-28 2017-07-18 Infineon Technologies Austria Ag DC-DC converter assembly with an output inductor accommodating a power stage attached to a circuit board
US9735112B2 (en) 2014-01-10 2017-08-15 Fairchild Semiconductor Corporation Isolation between semiconductor components
US9397042B2 (en) 2014-01-22 2016-07-19 International Business Machines Corporation Integrated helical multi-layer inductor structures
US9312761B2 (en) 2014-02-12 2016-04-12 International Business Machines Corporation Three-D power converter in three distinct strata
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
US10103627B2 (en) * 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
US10333407B2 (en) 2015-05-06 2019-06-25 Infineon Technologies Austria Ag Power stage packages of a multi-phase DC-DC converter under a coupled inductor
US10855178B2 (en) 2015-05-29 2020-12-01 Infineon Technologies Austria Ag Discrete power stage transistor dies of a DC-DC converter under an inductor
US9748227B2 (en) * 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
KR102326820B1 (ko) * 2015-12-16 2021-11-16 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터의 제조방법
US10483249B2 (en) * 2015-12-26 2019-11-19 Intel Corporation Integrated passive devices on chip
US9847293B1 (en) * 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor
JP7262886B2 (ja) * 2017-07-21 2023-04-24 朝日インテック株式会社 超小型高感度磁気センサ
US10490341B2 (en) 2017-08-17 2019-11-26 Advanced Semiconductor Engineering, Inc. Electrical device
US10930604B2 (en) 2018-03-29 2021-02-23 Semiconductor Components Industries, Llc Ultra-thin multichip power devices
US11348718B2 (en) * 2018-06-29 2022-05-31 Intel Corporation Substrate embedded magnetic core inductors and method of making
CN116491024A (zh) * 2020-11-24 2023-07-25 京瓷Avx元器件公司 紧凑型薄膜可表面安装的耦合器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001095679A1 (en) * 2000-06-07 2001-12-13 Bluetronics Ab Module for radio communication
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
DE10100282A1 (de) * 2001-01-04 2002-07-18 Infineon Technologies Ag Integrierter elektrischer Transformator
DE102004002176A1 (de) 2003-01-16 2004-07-29 Fuji Electric Device Technology Co., Ltd. Mikrominiatur-Stromrichter
US20050233593A1 (en) 2002-12-23 2005-10-20 Magall Brunet Plating of multi-layer structures
WO2007132423A2 (en) * 2006-05-15 2007-11-22 Nxp B.V. Assembly, chip and method of operating

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541135A (en) * 1995-05-30 1996-07-30 Motorola, Inc. Method of fabricating a flip chip semiconductor device having an inductor
DE10010126C2 (de) * 2000-03-03 2002-10-10 Cobes Gmbh Nachrichten Und Dat Verfahren und Vorrichtung zum Plasmabehandeln der Oberfläche von Substraten durch Ionenbeschuß
US6903617B2 (en) * 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP2003124593A (ja) * 2001-10-15 2003-04-25 Interconnection Technologies Kk 接続部品
US6879111B2 (en) * 2002-05-29 2005-04-12 Delphi Technologies, Inc. DC/AC and DC/DC power supply for LCD displays
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
CN101682252B (zh) 2007-05-10 2013-10-23 Nxp股份有限公司 包含可重构电容器单元的直流-直流变换器
WO2008152548A1 (en) 2007-06-14 2008-12-18 Nxp B.V. Switched-mode dc-dc converter and an integrated system comprising such a converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
WO2001095679A1 (en) * 2000-06-07 2001-12-13 Bluetronics Ab Module for radio communication
DE10100282A1 (de) * 2001-01-04 2002-07-18 Infineon Technologies Ag Integrierter elektrischer Transformator
US20050233593A1 (en) 2002-12-23 2005-10-20 Magall Brunet Plating of multi-layer structures
DE102004002176A1 (de) 2003-01-16 2004-07-29 Fuji Electric Device Technology Co., Ltd. Mikrominiatur-Stromrichter
WO2007132423A2 (en) * 2006-05-15 2007-11-22 Nxp B.V. Assembly, chip and method of operating

Also Published As

Publication number Publication date
US8110474B2 (en) 2012-02-07
WO2009108707A3 (en) 2009-11-05
WO2009108707A2 (en) 2009-09-03
CN101952961B (zh) 2013-01-30
DE112009000425T5 (de) 2010-12-30
KR20100116665A (ko) 2010-11-01
US20110030206A1 (en) 2011-02-10
JP2011513952A (ja) 2011-04-28
US20090212391A1 (en) 2009-08-27
KR101591492B1 (ko) 2016-02-03
US7838964B2 (en) 2010-11-23
CN101952961A (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
DE112009000425B4 (de) Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser
JP3123343B2 (ja) 安定化電源装置とその製造方法
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE112012004377B4 (de) Leistungswandler mit integrierten Kondensatoren
CN103855216B (zh) 包括交替的源极和漏极区域以及相应的源极和漏极金属带的半导体器件
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE112007000352T5 (de) Mehrchip-Modul für Batterie-Leistungsregelung
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102009034404B4 (de) Transformatoren und Verfahren zum Herstellen derselben
DE102011002795A1 (de) Signalübertragungsanordnung, Verfahren zu dessen Herstellung und Spannungswandler
DE102011082986B4 (de) Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität und verfahren zu deren betrieb
KR20090027628A (ko) 어셈블리, 칩 및 이의 동작 방법
DE112007001446T5 (de) Chipmodul für vollständigen Leistungsstrang
DE112010000142T5 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102017120763B4 (de) Galvanischer Einzel-Systemträger-Stacked-Die-Isolator
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE102008034164A1 (de) Halbleitermodul
DE102017105330A1 (de) Die-Einbettung
DE102014110873B4 (de) Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

R012 Request for examination validly filed

Effective date: 20130904

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0025160000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0025160000

Effective date: 20141008

R016 Response to examination communication
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee