DE112006002915B4

DE112006002915B4 - Integrierte Schaltung und Verfahren zum Bewirken von Überspannungsschutz für Niederspannungsleitungen

Info

Publication number: DE112006002915B4
Application number: DE112006002915.0T
Authority: DE
Inventors: Chad A. Vos; Kelly C. Casey
Original assignee: Littelfuse Inc
Current assignee: Littelfuse Inc
Priority date: 2005-10-19
Filing date: 2006-10-19
Publication date: 2020-06-18
Anticipated expiration: 2026-10-20
Also published as: DE112006002915T5; US20070086129A1; US7489488B2; TWI446672B; JP2009515323A; CN101512685A; CN101512685B; WO2007047807A2; JP5249768B2; WO2007047807A3; TW200733510A

Abstract

Überspannungsschutzschaltung (10), mit:einem ersten Paar von Dioden (D1, D2), deren Kathoden miteinander verbunden sind, um eine erste Schaltungssperrschicht zu bilden, und einem zweiten Paar von Dioden (D3, D4), deren Anoden miteinander verbunden sind, um eine zweite Schaltungssperrschicht zu bilden, wobei das erste und das zweite Paar von Dioden eine Brückenschaltung bilden;einer Überspannungsschutzvorrichtung (TVS), die zwischen der ersten Schaltungssperrschicht und der zweiten Schaltungssperrschicht angeschlossen ist;wobei das erste und das zweite Paar von Dioden und die Überspannungsschutzvorrichtung in einem Halbleiter-Baustein (22) ausgebildet sind; undeinem ersten Widerstand (R1), der mit der ersten Schaltungssperrschicht verbunden ist, und einem zweiten Widerstand (R2), der mit der zweiten Schaltungssperrschicht verbunden ist, wobei der erste Widerstand (R1) und der zweite Widerstand (R2) von einer Fläche des Halbleiter-Bausteins zu einer gegenüberliegenden Fläche des Halbleiter-Bausteins verlaufen.

Description

TECHNISCHES GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft allgemein integrierte Schaltungsbausteine (IC Bausteine) und insbesondere integrierte Schaltungen zum Bewirken von Überspannungsschutz für Hochgeschwindigkeitsleitungen. Die vorliegende Erfindung betrifft ferner ein Verfahren zum Ausbilden einer Überspannungsschutzschaltung in einem Halbleiter-Substrat.
HINTERGRUND DER ERFINDUNG
Kommunikationsleitungen werden verwendet, um digitale und analoge Kommunikationssignale zwischen entfernt gelegenen Orten zu übertragen. Da Kommunikationsleitungen schädigenden Spannungen ausgesetzt sein können, wie zum Beispiel Blitzeinschläge, elektrostatische Entladungen, Versorgungsleitungsspannungen und andere Spannungen, sind solche Leitungen oft mit Schaltungen ausgestattet, die für diese einen Überspannungsschutz bewirken. Primäre Überspannungsschutzvorrichtungen enthalten Gasentladungsröhren, die große Spannungen auf kleinere Amplituden begrenzen. Sekundäre Schutzvorrichtungen enthalten Halbleitervorrichtungen, die schädigende Spannungen weitergehend auf sichere Pegel begrenzen, damit so integrierte Schaltungen, Halbleitervorrichtungen und andere elektronische Komponenten nicht beschädigt werden.
Überspannungsschutzvorrichtungen des Halbleiter-Typs sind zum Schutz von stromabwärts gelegenen Kommunikationsschaltungen gegen Stoßspannungen und andere Übergangsspannungen sehr gut geeignet, die anderenfalls die stromabwärts gelegenen Schaltungen beschädigen oder zerstören würden. Schutzbeschaltungen gegen Übergangsspannungen (TVS) sind bereits zwecks Verwendung als Überspannungsschutzvorrichtungen verfügbar. Einige Halbleitervorrichtungen sind gut geeignet, um Überspannungsschutz gegen Spannungen zu bewirken, die beispielsweise größer als 100 Volt sind. Die Dotierungspegel in solchen integrierten Schaltungen sind auf einfache Weise zu erhalten, um eine Durchbruchspannung oder eine Rückwärts-Durchbruchspannung in einer solchen Höhe zu bewirken. Diese Vorrichtungen mit höherer Durchbruchspannung sind allgemein 4-schichtige Vorrichtungen mit zwei Anschlüssen, wie zum Beispiel Sidactor^®-Überspannungsschutzvorrichtungen, die unter der Markenbezeichnung Teccor von Littelfuse, Des Plaines, Illinois erhältlich sind. Weitere Avalanche-Sperrschichtvorrichtungen sind ausgestaltet, um für Niederspannungskommunikationsleitungen einen Schutz zu bewirken, wie zum Beispiel Ethernet-Leitungen.
Überspannungsschutzschaltungen, die in Verbindung mit Kommunikationsleitungen verwendet werden, können eine Halbleitervorrichtung, die Überspannungsschutzfunktionen bewirkt, oder ähnliche Vorrichtungen in Kombination mit anderen Schaltungen enthalten, wie zum Beispiel eine Brücke, um Überspannungen jeglicher Polarität aufzunehmen. Wenn Überspannungsschutzvorrichtungen und entsprechende Schaltungen verwendet werden, um Hochgeschwindigkeitskommunikationsleitungen für Niederspannungen zu schützen, dann muss die Kapazität der Schutzvorrichtungen und der Schutzschaltungen sehr gering sein. Anderenfalls kann die Kapazität der Überspannungsschutzvorrichtungen und der zugehörigen Schaltungen die Kommunikationsleitung in einem solchen Ausmaß belasten, dass die Bandbreite beschränkt wird, wodurch die Übertragungsgeschwindigkeit der Leitung verschlechtert wird.
Es ist allgemeine Praxis, Überspannungsschutzvorrichtungen und Schaltungen in einem einzigen Gehäuse zur Verfügung zu stellen. Wenn beispielsweise eine TVS-Vorrichtung mit einer Diodenbrücke verwendet wird, dann ist es allgemeine Praxis, die TVS-Vorrichtung mit einem Anschlussrahmen zu verlöten, und zwar zusammen mit den einzelnen Dioden der Brücke, und die Komponenten zusammen in einem Gehäuse einzukapseln. Manchmal umfasst die Diodenbrücke zwei separate Bausteine, da es einfacher ist, einen Satz von Dioden in einem Substrat vom P-Typ und den anderen Satz von Dioden in einem separaten Substrat vom N-Typ zu konstruieren.
In einer typischen integrierten Schaltungsgehäuse unter Verwendung mehrerer Komponenten ist es herkömmliche Praxis, die Komponenten separat zu montieren und Zwischenverbindungen zwischen den Komponenten unter Verwendung von Drähten zu bewirken, die mit den Kontaktflecken oder Anschlüssen der Komponentenvorrichtungen verbunden sind. Die Kontaktflecken von einer oder mehreren der Komponenten können mit den Zuleitungen des metallischen Anschlussrahmens verlötet sein. Die Baugruppe durchläuft dann einen Gussprozess, bei dem verflüssigtes Material in eine Gussform eingeleitet wird, das dann, wenn es sich verfestigt hat, einen mechanischen Schutz für den Anschlussrahmen und die daran angebrachten Komponenten bewirkt.
Die US 2006/0181833 A1 betrifft eine Überspannungsschutz mit mindestens einer integrierten Schaltung zur Unterdrückung von Überspannungen mit einer ersten und einer zweiten TVS-Diode (Transient Voltage Suppression), um das Nah- und Fernübersprechen in einer Hochgeschwindigkeitstelekommunikationsleitung zu reduzieren, und einer ersten und einer zweiten Sicherung, die mit der ersten und der zweiten TVS-Diode gekoppelt sind, um Einspeisungs- und Rückführungsverluste in der Hochgeschwindigkeitstelekommunikationsleitung zu reduzieren.
Die US 5,008,602 A beschreibt einen Signalgenerator zur Verwendung mit industriellen Positionierungssystemen.
Die US 6,075,277 A offenbart eine monolithische Anordnung mit vertikal angeordneten Leistungshalbleiterkomponenten, die über die gesamte Dicke eines niedrig dotierten Halbleiterwafers eines ersten Leitfähigkeitstyps gebildet sind.
Da viele Benutzer Hunderte bis Tausende von Kommunikationsleitungen verwenden, besteht Nachfrage nach einer miniaturisierten, preisgünstigen, integrierten Überspannungsschutzvorrichtung. Es kann ferner gesehen werden, dass Nachfrage nach einer integrierten Schaltung auf einem einzelnen Baustein besteht, der eine Überspannungsschutzvorrichtung zusammen mit einer Diodenbrücke enthält, die in dem gleichen Halbleiter-Substrat hergestellt ist. Es besteht ferner Nachfrage nach einer integrierten Überspannungsschutzschaltung, die Überspannungsschutzfunktionen für eine Hochgeschwindigkeitskommunikationsleitung für Niederspannungen bewirkt. Ferner besteht Nachfrage nach einer Überspannungsschutzschaltung mit Vorkehrungen, um an diese eine Vorspannung anzulegen, um die Sperrschichtkapazität der Überspannungsschutzvorrichtung zu verringern.
ZUSAMMENFASSUNG DER ERFINDUNG
Die sich aus den genannten Nachfragen ergebende Aufgabe wird mit den Merkmalen der Patentansprüche 1, 13 oder 15 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der Unteransprüche.
Gemäß den Prinzipien und Konzepten der Erfindung ist eine integrierte Überspannungsschutzschaltung offenbart, die ausgestaltet ist, um Hochgeschwindigkeitskommunikationsleitungen für Niederspannungen gegen Überspannungen zu schützen. Die Überspannungsschutzschaltung beinhaltet eine Festkörper-Schutzbeschaltung für Übergangsspannungen, an der eine Vorspannung anliegt ist, um deren Sperrschichtkapazität zu senken. Die Überspannungsschutzvorrichtung weist in einer bevorzugten Ausführung eine unidirektionale TVS-Vorrichtung auf, die mit einer Diodenbrücke verbunden ist.
Gemäß einem Ausführungsbeispiel ist eine Überspannungsschutzschaltung offenbart, die ein erstes Paar von Dioden, deren Kathoden miteinander verbunden sind, um eine erste Schaltungssperrschicht zu bilden, und ein zweites Paar von Dioden enthält, deren Anoden miteinander verbunden sind, um eine zweite Schaltungssperrschicht zu bilden. Durch das erste und das zweite Paar von Dioden wird eine Brückenschaltung definiert. Ferner enthalten ist eine Überspannungsschutzvorrichtung, die zwischen der ersten Schaltungssperrschicht und der zweiten Schaltungssperrschicht angeschlossen ist. Das erste und das zweite Diodenpaar sowie die Überspannungsschutzschaltung sind in einem Halbleiter-Baustein gebildet.
Gemäß einem weiteren Ausführungsbeispiel ist eine Überspannungsschutzschaltung offenbart, die einen Halbleiter-Baustein und ein erstes Paar von Dioden beinhaltet, die in dem Halbleiter-Baustein gebildet sind. Ein Anodenkontakt und ein Kathodenkontakt, die mit jeder Diode des ersten Paares von Dioden in Beziehung stehen, sind vorgesehen, wobei die Anodenkontakte in einer Seite des Halbleiter-Bausteins gebildet sind und die Kathodenkontakte in einer gegenüberliegenden Seite des Halbleiter-Bausteins gebildet sind. Ein zweites Paar von Dioden ist in dem Halbleiter-Baustein gebildet. Ein Anodenkontakt und ein Kathodekontakt stehen mit jeder Diode von dem zweiten Paar von Dioden in Beziehung. Die Anodenkontakte von dem zweiten Paar von Dioden sind in einer Seite des Halbleiter-Bausteins gebildet, und die Kathodenkontakte von dem zweiten Paar von Dioden sind in einer gegenüberliegenden Seite des Halbleiter-Bausteins gebildet. Die Anodenkontakte von dem ersten Paar von Dioden sind in der gleichen Seite des Halbleiter-Bausteins gebildet, und die Anodenkontakte von dem zweiten Paar von Dioden sind in einer gegenüberliegenden Seite des Halbleiter-Bausteins gebildet. Das erste Paar von Dioden und das zweite Paar von Dioden sind geschaltet, um eine Diodenbrücke zu bilden, und eine Überspannungsschutzvorrichtung ist in dem Halbleiter-Baustein gebildet und mit der Diodenbrücke verbunden. Ein erster Widerstand und ein zweiter Widerstand sind in dem Halbleiter-Baustein gebildet. Der erste Widerstand hat einen Anschluss, der mit einer Kathode der Überspannungsschutzvorrichtung verbunden ist, und der andere Anschluss des ersten Widerstands ist ausgestaltet, um mit einer externen ersten Referenzspannung verbunden zu werden. Der zweite Widerstand hat einen Anschluss, der mit einer Anode der Überspannungsschutzvorrichtung verbunden ist, und der andere Anschluss des zweiten Widerstands ist ausgestaltet, um mit einer externen zweiten Referenzspannung verbunden zu werden.
Gemäß einem noch weiteren Ausführungsbeispiel ist ein Verfahren zum Ausbilden einer Überspannungsschutzschaltung in einem Halbleiter-Substrat offenbart. Das Verfahren beinhaltet das Ausbilden eines ersten Widerstands und eines zweiten Widerstands in dem Halbleiter-Substrat, und das Ausbilden von stark dotierten Regionen in dem ersten und zweiten Widerstand. Die stark dotierten Regionen sind ausgestaltet, um Metallkontakte zu den Widerständen zu bilden. Das Verfahren umfasst ferner das Ausbilden einer PN-Sperrschicht einer TVS-Vorrichtung in einer stark dotierten Region des ersten Widerstands, wodurch die TVS-Vorrichtung mit einem ersten Anschluss des ersten Widerstands verbunden ist. Ein zweiter Anschluss des ersten Widerstands ist ausgebildet, um elektrisch mit einem Kontaktflecken des Halbleiter-Substrats verbunden zu sein. Ein erster Anschluss des zweiten Widerstands ist mit der TVS-Vorrichtung verbunden. Eine Diodenbrücke ist in dem Halbleiter-Substrat ausgebildet, und die TVS-Vorrichtung ist mit der Diodenbrücke verbunden. Die Diodenbrücke, die Widerstände und die TVS-Vorrichtung sind eingekapselt, um eine verpackte Vorrichtung zu bilden.
Figurenliste
Weitere Merkmale und Vorteile werden durch die nachfolgende und detaillierte Beschreibung von bevorzugten und weiteren Ausführungsbeispielen der Erfindung verdeutlicht, die in den beiliegenden Zeichnungen dargestellt sind, in denen gleiche Bezugszeichen allgemein gleiche Teile, Funktionen oder Elemente in den verschiedenen Ansichten bezeichnen, und in denen:

1 die Überspannungsschutzschaltung eines Ausführungsbeispiels der Erfindung in einer elektrisch schematischen Form darstellt;
2 eine isometrische Ansicht einer verpackten Überspannungsschutzschaltung ist;
3 eine Draufsicht von einem Halbleiter-Baustein ist;
4 eine Querschnittsansicht von dem integrierten Schaltungsbaustein aus 3 entlang Linie 4-4 davon ist;
5 eine Querschnittsansicht von dem integrierten Schaltungsbaustein aus 3 entlang Linie 5-5 davon ist;
6 eine Querschnittsansicht von dem integrierten Schaltungsbaustein aus 3 entlang Linie 6-6 davon ist;
7 eine Unteransicht des integrierten Schaltungsbausteins aus 3 ist;
8 eine Unteransicht des integrierten Schaltungsbausteins darstellt, die die Verbindung der unteren Kontaktflecken mit Anschlussrahmen-Bauteilen zeigt; und
9 eine Draufsicht des integrierten Schaltungsbausteins darstellt, und zwar mit vorgeformten Bauteilen, durch die die oberen Kontaktflecken der integrierten Schaltung miteinander verbunden sind.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Es wird nun auf 1 Bezug genommen, in der eine schematische Darstellung einer Überspannungsschutzschaltung 10 gemäß einem bevorzugten Ausführungsbeispiel gezeigt ist. Die Überspannungsschutzschaltung 10 beinhaltet eine Diodenbrücke 12, eine Überspannungsschutzvorrichtung in Form einer Schutzbeschaltung für Übergangsspannungen (TVS), und ein Paar Widerstände R1 und R2. Die Diodenbrücke 12 weist vier Dioden D1-D4 auf, die mit der Überspannungsschutz-TVS-Vorrichtung verbunden sind. Die Überspannungsschutzschaltung 10 kann mit Erd- und Rufschaltungen einer Kommunikationsleitung verwendet werden, um diese vor Schäden zu schützen, die Überspannungen jeglicher Polarität ansonsten verursachen würden. Ströme, die aus Überspannungen auf einer Leitung resultieren, werden auf sichere Weise auf die andere Leitung übertragen und von Schaltkreisen weggeleitet, die entweder mit der Erd- oder der Ruf-Schaltung verbunden sind. Mit anderen Worten, wenn eine Überspannung mit positiver Polarität, die größer als die Rückwärts-Durchbruchspannung oder die Durchbruchspannung der Überspannungsschutz-TVS-Vorrichtung ist, an der Erd-Leitung anliegt, dann wird der resultierende Strom durch die in Vorwärtsrichtung vorgespannte Diode D1, in umgekehrter Richtung durch die leitende Überspannungsschutz-TVS-Vorrichtung, durch die in Vorwärtsrichtung vorgespannte Diode D4 und zur Ruf-Leitung geleitet. Aufgrund der Gleichrichtungsfunktion, die durch die Diodenbrücke 12 durchgeführt wird, muss die Überspannungsschutz-TVS-Vorrichtung lediglich eine unidirektional leitende Vorrichtung sein.
Gemäß einem wichtigen Merkmal weist die Überspannungsschutzschaltung 10 ein Paar Vorspannungswiderstände R1 und R2 zur Verbindung mit einer Vorspannungsquelle auf. Die Vorspannung hat vorzugsweise eine Höhe, die größer ist als die Spannungen, die normalerweise durch die Leitungen übertragen werden, aber kleiner ist als die Durchbruchspannung oder die Rückwärts-Durchbruchspannung der Überspannungsschutz-TVS-Vorrichtung. Die Vorspannung wird durch die Widerstände R1 und R2 über die Überspannungsschutz-TVS-Vorrichtung angelegt. Die Vorspannung ist wirksam, um die Sperrschichtkapazität der Überspannungsschutz-TVS-Vorrichtung zu reduzieren, und sie ermöglicht es, dass die Überspannungsschutzschaltung 10 mit Hochgeschwindigkeitskommunikationsleitungen arbeiten kann, wie zum Beispiel Ethernet 10BaseT, 100BaseT, oder 1000BaseT-Leitungen. Es ist allgemein bekannt, dass dann, wenn eine Vorspannung über einer bipolaren HalbleiterVorrichtung anliegt, deren Sperrschichtkapazität vermindert wird. Die Vorspannung wird bei etwa 5 Volt angenommen, und zwar bei Verwendung mit Hochgeschwindigkeits-Ethernet-Kommunikationsleitungen, bei denen die Ethernet-Signalamplituden der Größenordnung von etwa 2 Volt liegen. Die Gesamtkapazität der Überspannungsschutzschaltung 10 wird weiter reduziert, indem die Dioden D1-D4 als Vorrichtungen mit geringer Kapazität konstruiert sind. Mit dieser Anordnung befindet sich die Kapazität der Dioden D1 und D4 oder D2 und D3 in Reihe mit der Kapazität der Überspannungsschutz-TVS-Vorrichtung. Dadurch zeigt sich der Kommunikationsleitung eine Gesamtkapazität, die kleiner ist als die kleinste Kapazität der Dioden oder der Überspannungsschutz-TVS-Vorrichtung.
Gemäß noch einem weiteren Merkmal ist die Überspannungsschutzschaltung 10 vollständig in einem einzigen Halbleiter-Baustein integriert, wodurch kleinere Einheiten und preiswertere Verpackungstechniken verwendet werden können und wenigerer Platz zum Vorsehen des Überspannungsschutzes für Kommunikationsleitungen erforderlich ist. In dem bevorzugten Ausführungsbeispiel ist vorgeschlagen, dass die Überspannungsschutzschaltung 10 in einem SO-8-Gehäuse 16 verpackt ist, wie in 2 gezeigt. Jedoch kann die Überspannungsschutzschaltung 10 in vielen anderen Typen oder Arten von Gehäusen verpackt sein. Gemäß JEDEC-Standards ist das SO-8-Gehäuse 16 ein Gehäuse mit niedrigem Profil, das acht Kontaktanschlüsse hat, die jeweils mit Bezugszeichen 18 bezeichnet sind. Die integrierte Schaltung, die die Überspannungsschutzschaltung 10 verkörpert, ist mit einem Anschlussrahmen verlötet oder auf andere Weise elektrisch verbunden, der die Kontaktanschlüsse 18 hat und mit einem geeigneten Verkapselung 20 eingekapselt ist, um einen mechanischen Schutz der integrierten Schaltung zu bewirken. In dem SO-8-Gehäuse stehen die Kontaktanschlüsse 18 an gegenüberliegenden Seiten des Gehäuses 16 außerhalb der Verkapselung nach außen vor und können mit entsprechend beabstandeten Kontaktflecken einer Schaltungsplatine oder ähnlichem verlötet werden.
Ein integrierter Schaltungsbaustein 22, der gemäß einem Ausführungsbeispiel konstruiert ist, ist in 3 gezeigt. Gemäß einem Ausführungsbeispiel beträgt die Größe des integrierten Schaltungsbausteins 22 etwa 120 x 160 Tausendstelzoll, mit einer Dicke von 10 Tausendstelzoll. Die Anordnung der verschiedenen Komponenten der Überspannungsschutzschaltung 10 ist in der Figur angegeben. In der Konstruktion der Überspannungsschutzschaltung 10 sind die Dioden D1-D4 in einem Halbleiter-Substrat 24 von der oberen Fläche davon zu einer unteren Fläche davon konstruiert. Statt Oberflächen-Vorrichtungen auszubilden, sind die Dioden D1-D4 durch das Halbleiter-Substrat 24 konstruiert, um Eigenschaften zum Übertragen höherer Ströme zu bewirken. Um Stoßströme zu übertragen, die aus Überspannungen resultieren, wie sie zum Beispiel durch Blitzeinschläge in Kommunikationsleitungen verursacht werden, können die Dioden D1-D4 sowie die Überspannungsschutzvorrichtung TVS vorzugsweise Stoßströmen von bis zu 100 Ampere oder mehr mit kurzer Dauer widerstehen.
Die oberen Kontaktflecken der integrierten Schaltung von den Dioden D1-D4 sind in 3 gezeigt, und die unteren Kontaktflecken des Bausteins 22 sind in 7 gezeigt. Insbesondere ist der obere metallische Kontaktfleck der Diode D1 mit Bezugszeichen 26 bezeichnet, und der untere metallische Kontaktfleck ist mit Bezugszeichen 28 bezeichnet. Um den Kontaktfleck 26 an der oberen Seite des integrierten Schaltungsbausteins 22 herum befindet sich die Lippe 30 aus einer Glas-Passivierungsschicht. Eine Glas-Passivierungsschicht, die auf ausgewählten Oberflächen der Unterseite des Bausteins 22 gebildet ist, bildet ferner eine Lippe 32 um den unteren Kontaktfleck 28. Obwohl in 3 und 7 nicht gezeigt, liegt die Glas-Passivierungsschicht über einer P+ Isolationsdiffusionsregion 34 des Halbleiter-Substrats 24, die dazu dient, um die verschiedenen Komponenten voneinander zu isolieren. Die Kante der Isolationsdiffusionsregion 34, die jede Komponente in dem Substrat 24 umgibt, ist durch gestrichelte Linien gezeigt, wie zum Beispiel die rechteckige durchbrochene Linie 36, die die Diode D1 umgibt. Die gleiche Kante 36 der Isolationsdiffusionsregion 34 ist an der Unterseite des Bausteins 22 in 7 gezeigt. Somit erstreckt sich die Isolationsdiffusionsregion 34 von einer Fläche des Halbleiter-Substrats 24 zur anderen Fläche des Substrats 24. Die anderen Dioden D2-D4 sind von einer Fläche des Halbleiter-Substrats 24 zur anderen Fläche des Halbleiter-Substrats 24 gebildet, sind isoliert und in einer ähnlichen Weise passiviert. Wie nun nachstehend im größerem Detail beschrieben, sind die Kathoden der Dioden D1 und D2 in einer Fläche des Halbleiter-Substrats 24 ausgebildet, und die Kathoden der Dioden D3 und D4 sind in der gegenüberliegenden Fläche des Halbleiter-Substrats 24 ausgebildet.
Widerstände R1 und R2 sind durch das Halbleiter-Substrat 24 von einer Fläche zur gegenüberliegenden Fläche des Halbleiter-Substrats 24 ausgebildet. Der Widerstand der Widerstände R1 und R2 wird durch das Querschnittsgebiet und durch die Dicke des Halbleiter-Substrats 24, durch die der Widerstandsstrom fließt, und durch das Widerstandsvermögen des Halbleiter-Materials bestimmt, durch das das Substrat 24 gebildet ist. In dem bevorzugten Ausführungsbeispiel ist der Widerstand von jedem Widerstand gleich und liegt im Bereich von etwa 100 - 500 Ohm*cm. In der bevorzugten Form beträgt der Widerstand der Widerstände etwa 200 Ohm. Die Widerstände R1 und R2 dienen dazu, die Vorspannungsquelle gegenüber den Kommunikationsleitungen zu isolieren. Die Widerstände R1 und R2 sind jeweils mit oberen und unteren, metallischen Kontaktflecken konstruiert. Der Widerstand R1 hat einen oberen Kontaktfleck 38 und einen unteren Kontaktfleck 40. Auf ähnliche Weise hat der Widerstand R2 einen oberen Kontaktfleck 42 und einen unteren Kontaktfleck 44.
Die Überspannungsschutz-TVS-Vorrichtung hat lediglich einen einzigen oberen Kontaktfleck 46, der mit der Anode der Überspannungsschutz-TVS-Vorrichtung verbunden ist. Die Kathode der Überspannungsschutz-TVS-Vorrichtung ist eine Halbleiter-Region, die mit dem Widerstand R1 in dem integrierten Schaltungsbaustein 22 verbunden ist. Wie nachfolgend im größerem Detail beschrieben wird, ist die Überspannungsschutz-TVS-Vorrichtung eine Avalanche-Sperrschichtvorrichtung mit zwei Schichten und zwei Anschlüssen, die mit geeigneten Dotierungspegeln in den Anoden- und Kathodenregionen konstruiert ist, um eine Rückwärts-Durchbruchspannung von etwa 7 Volt zu erreichen. Es soll verstanden werden, dass andere Halbleiter-Überspannungsschutzvorrichtungen, einschließlich Sidactor-Vorrichtungen, und Thyristoren verwendet werden können. Obwohl in Verbindung mit dem bevorzugten Ausführungsbeispiel Dioden beschrieben werden, können solche Dioden PN-Sperrschichten von anderen Vorrichtungen sein, die in dem Halbleiter-Substrat gebildet sind.
Unter Bezugnahme auf 4 der Zeichnungen ist eine Querschnittsansicht von dem Halbleiter-Substrat 24 dargestellt, und zwar entlang Linie 4-4 aus 3. Dieser Querschnitt des Substrats 24 zeigt die Konstruktion der Dioden D1 und D3. Das Start-Halbleitermaterial ist als ein 50-Ohm Wafer (nicht gezeigt) mit einer gleichmäßigen N-Dotierung durch den Wafer ausgewählt. Das Halbleiter-Substrat 24 oder Baustein, gezeigt in 4, ist eines von vielen, das in dem Wafer ausgebildet ist.
Der Wafer wird anfangs auf beiden Seiten maskiert, um die Bereiche des Halbleiter-Bausteins 22 zu definieren, wo die P+ Isolationsdiffusion durch den Baustein 22 ausgebildet wird. Die Öffnungen in der Maske werden dann einer Deposition ausgesetzt, wobei eine hohe Dosis von Verunreinigung vom p-Typ auf der Oberfläche des freiliegenden Halbleiter-Materials abgelagert wird. Der Wafer durchläuft dann für eine längere Zeitdauer einen Diffusionssteuerprozess bei Hochtemperaturbedingungen, so dass die stark dotierte P+ Verunreinigung von beiden Seiten des Wafers in den Wafer diffundiert. Durch die P+ Diffusion wird die Isolation zum elektrischen Isolieren der Komponenten in dem Halbleiter-Baustein 22 gebildet. Der Diffusionssteuerprozess wird fortgesetzt, bis die P+ Verunreinigung weit genug in den Wafer eingedrungen ist, um die Mitte des Wafers zu erreichen und zu überlappen, wodurch eine Sanduhren-Form erreicht wird. Dies ist durch die in 4-6 dargestellten P+ diffundierten Bereiche 34 gezeigt. Die Kante 36 (4) des P+ diffundierten Bereichs 34 bildet die gestrichelte Linie 36, die in 3 gezeigt ist. Die Begrenzungen der P+ diffundierten Bereiche 34 sind in gestrichelten Linien um jede der Komponenten aus 3 und 7 gezeigt. Die P+ diffundierte Region, die sich vollständig durch das Halbleiter-Substrat 24 erstreckt, bildet eine Sperrschicht mit dem N- Substrat 24 und bewirkt somit die elektrische Isolierung zwischen den Komponenten, wie vorstehend erläutert wurde.
Das Halbleiter-Substrat 24 wird an seinen gegenüberliegenden Seiten maskiert, um Öffnungen zum Ausbilden der stark dotierten N+ Regionen zu definieren, wie zum Beispiel die Kathode 48 von Diode D1 und die Kathode 50 von Diode D3. Obwohl nicht gezeigt, werden die Kathoden der Dioden D2 und D4 in dem Halbleiter-Substrat 24 in einer ähnlichen Weise und zum gleichen Zeitpunkt gebildet. Die Kathoden der Dioden D1 und D2 werden in der oberen Fläche des Halbleiter-Substrats 24 gebildet, und die Kathoden der Dioden D3 und D4 werden gleichmäßig in der unteren Fläche des Halbleiter-Substrats 24 gebildet.
Die Maske hat außerdem Öffnungen zum Ausbilden von N+ Regionen 52 und 54, die in 5 gezeigt sind. Diese stark dotierten Halbleiter-Regionen erleichtern die Ausbildung von Metallkontakten zum Widerstand R1. Das verwendete Metall ist Nickel, obwohl auch andere Metalle verwendet werden können. Die N+ Regionen 52 und 54 werden gleichzeitig mit den anderen DiodenKathoden-Regionen 48 und 50 für die Dioden D1-D4 ausgebildet. Das Dotierungsmittel vom N-Typ kann Phosphor oder irgendein anderes geeignetes Dotierungsmittel sein. Schließlich werden die N+ Regionen 56 und 58 in gegenüberliegenden Flächen des Halbleiter-Substrats 24 ausgebildet, um stark dotierte Schnittstellen zum Widerstand R2 zur Verfügung zu stellen, um daran Metallkontakte auszubilden.
Wie in 5 gesehen werden kann, ist die Kathode 53 der Überspannungsschutz-TVS-Vorrichtung als Teil der Region 52 gebildet. Da jedoch die N+ Region 52 tiefer ausgebildet ist als die anderen N+ Regionen des Halbleiter-Substrats 24, wird sie zuerst maskiert, um einen Prozess zu durchlaufen, um die N+ Verunreinigung in die Region zu diffundieren, die mit 52 und 53 bezeichnet ist. Die N+ Region 52 und 53 ist tiefer als die anderen N+ Regionen, da die P+ Anode der Überspannungsschutz-TVS-Vorrichtung in einem Bereich davon ausgebildet wird. Folglich durchläuft die mit 52 und 53 bezeichnete Region eine zweite Diffusion, wenn die anderen N+ Regionen des Halbleiter-Substrats 24 ausgebildet werden, wie vorstehend beschrieben. Als Folge wird die Region 52 und 53 in dem Halbleiter-Substrat 24 tiefer als die anderen N+ Regionen ausgebildet.
Die Kathoden/Kontaktschnittstellenmaske wird von jeder Seite des Wafers entfernt, und eine Anodenmaske wird auf den Wafer aufgebracht. Diese Maske wird geätzt, um Öffnungen zum Ausbilden der Anoden der Dioden D1-D4 und ferner zum Ausbilden der Anode für die Überspannungsschutz-TVS-Vorrichtung zu bilden. Die Anoden der Dioden D1-D4 sind in dem leicht dotierten N- Substrat 24 ausgebildet, wohingegen die TVS-Anode 66 in der N+ Region 53 des Halbleiter-Substrats 24 ausgebildet ist. Ein Bor- oder Gallium-Dotierungsmittel oder ein anderes geeignetes Dotierungsmittel kann als Verunreinigung vom P-Typ verwendet werden. Die Konzentration der Verunreinigung vom N-Typ und der Verunreinigung P-Typ sind ausgewählt, um eine Sperrschicht 60 mit einer Rückwärts- Durchbruchspannung von etwa 7 Volt zu erreichen. Durch den Diffusionsprozess, bei dem das Dotierungsmittel vom P-Typ in die Maskenöffnungen geleitet wird, wird auch die P+ Region 62 für Diode D1 (4) und die P+ Region 64 für Diode D3 ausgebildet. Obwohl nicht gezeigt, werden die P+ Anodenregionen der entsprechenden Dioden D2 und D4 ausgebildet. Die Anoden der Dioden D1 und D2 werden in der gleichen Fläche des Halbleiter-Substrats 24 ausgebildet, und die Anoden der Dioden D3 und D4 werden in der gegenüberliegenden Fläche des Halbleiter-Substrats ausgebildet. Zusätzlich zur Ausbildung der Diodenanoden unter Verwendung der stark dotierten P+ Verunreinigung bewirkt die stark dotierte P+ Oberfläche der Regionen eine sehr gute Schnittstelle zum Ausbilden von Nickel-Kontakten für die Diodenanoden.
6 ist eine Querschnittsansicht durch das Halbleiter-Substrat 24 entlang Linie 6-6 aus 3. Der Querschnitt der Diode D3 ist gleich dem, der in 4 gezeigt ist, und der Querschnitt des Widerstands R2 ist gleich dem, der in 5 gezeigt ist. Wie vorstehend angemerkt, werden die Dioden D3 und D4 in einer identischen Art und Weise konstruiert, wobei die N+ Kathoden 50 und 68 in der unteren Fläche des Halbleiter-Substrats 24 ausgebildet werden und die P+ Anoden 64 und 70 in der oberen Fläche des Halbleiter-Substrats 24 ausgebildet werden.
Der Wafer wird dann einer oxidierenden Umgebung ausgesetzt, in der die Oberflächen des Halbleitermaterials oxidiert und ein Siliziumoxyd bilden. Das Siliziumoxyd wird maskiert und geätzt, um Öffnungen zu bilden, durch die jene Bereiche gebildet werden, wo ein Gitternetzwerk oder Gräben geformt werden. Durch die Gräben wird die Gitterstruktur zwischen jedem der Bausteins 22 des Wafers und zwischen den Komponenten gebildet, die auf jedem Baustein 22 ausgebildet sind. Die Gitterstruktur wird durch Ätzen des Wafers in den nichtmaskierten Gitterbereichen ausgebildet, und zwar nach unten gerichtet in das Halbleiter-Material des Bausteins. Der Baustein 22 wird nach unten gerichtet durch die stark dotierten P+ und N+ Regionen in das leicht dotierte N- Substrat 24 geätzt. Durch die Gitterstruktur werden in dem Halbleitermaterial an beiden Seiten des Wafers Gräben gebildet. Die Gräben sind in den Querschnittsansichten von 4-6 gezeigt.
Die freiliegenden Oberflächen der oberen und unteren Gräben des Halbleiter-Bausteins 22 werden dann mit einem Glas-Passivierungsmaterial passiviert. Ein Standard- Bleialuminoborsilikatglas-Isolierungs- und PassivierungsMaterial ist bevorzugt. Durch die Passivierung werden die Kanten der verschiedenen Halbleiter-Regionen abgedichtet, die durch die Gräben freiliegen. Die Passivierung, die die Oberfläche des mittleren oberen Grabens in 4 überdeckt, ist mit Bezugszeichen 88 bezeichnet, wobei verstanden werden soll, dass alle oberen und unteren Gräben in der gleichen Weise passiviert werden. Während des Passivierungsprozesses bildet das Glasmaterial eine Lippe an der oberen Kante der Siliziumoxyd-Maske. Die Lippe ist mit Bezugszeichen 30 in 4 bezeichnet und als schräg gestrichelte rechteckige Ringe in 3 und 7 dargestellt. Eine ringförmige Glas-Passivierung 86 ist über der Sperrschicht ausgebildet, die durch die P+ Region 66 und die N+ Region 53 der TVS-Vorrichtung definiert ist, wie in 5 gezeigt. Nach dem Glas-Passivierungsschritt wird die Siliziumoxydmaske mit einem geeigneten Ätzmittel abgezogen.
In dem nächsten Schritt der Bearbeitung des Halbleiter-Substrats 24 werden Metallkontakte auf beiden Oberflächen des Halbleiter-Bausteins 22 ausgebildet. Die oberen Metallkontaktbereiche, die an der Oberseite des Halbleiter-Substrats 24 ausgebildet sind, sind in 3 als obere Diodenkontaktflecken 26 (D1), 72 (D2), 74 (D3) und 78(D4) gezeigt. Die oberen Kontakte der Widerstände R1 und R2 beinhalten Kontaktflecken 38 (R1) und 42 (R2). Der obere Kontaktfleck für die Überspannungsschutz-TVS-Vorrichtung ist mit Bezugszeichen 46 bezeichnet. Die unteren Metallkontaktbereiche, die an der Unterseite des Halbleiter-Substrats 24 ausgebildet sind, sind in 7 als untere Diodenkontaktflecken 28 (D1), 80 (D2), 84 (D3) und 82 (D4) gezeigt. Die unteren Kontakte der Widerstände R1 und R2 beinhalten Kontaktflecken 40 (R1) und 44 (R2). Es gibt keinen unteren Metallkontakt für die Überspannungsschutz-TVS-Vorrichtung. Die Metallkontakte sind auf den verschiedenen stark dotierten P+ und N+ Regionen durch Plattieren und Aufbringen eines Nickelmetalls über der Oberfläche des Halbleiter-Bausteins 22 ausgebildet. Das Nickelmetall haftet nicht an den Glas-Passivierungsbereichen, sondern nur an den übrigen Halbleiter-Bereichen, die die Kontaktbereiche definieren. Das Metall ist als ein Nickel-Material ausgewählt und wird durch herkömmliche Halbleiter-Verarbeitungsverfahren aufgebracht oder plattiert. Die verschiedenen Metallkontakte sind außerdem in 4-6 gezeigt. Der Wafer wird dann angeritzt und um jeden Baustein 22 gebrochen, um den Wafer in die einzelnen Halbleiter-Bausteins 22 zu trennen.
Der einzelne Baustein 22, der die Überspannungsschutzschaltung 10 verkörpert, ist mit Anschlussrahmenbauteilen verlötet. Metall-Vorformen sind ferner an den verschiedenen Kontaktflecken des Bausteins 22 angebracht, um Zwischenverbindungen zwischen dessen Komponenten zu bewirken. Dies ist in 8 und 9 gezeigt. Zuerst wird eine Lötpaste auf die oberen und unteren Kontaktflecken des Halbleiter-Bausteins 22 aufgebracht.
Die Unterseite des Halbleiter-Bausteins 22 ist in 7 gezeigt, und 8 zeigt, wie er an den Anschlussrahmenbauteilen angebracht ist. Das Anschlussrahmenbauteil 90 ist mit den unteren Kontaktflecken 80 und 82 der jeweiligen Dioden D2 und D4 verlötet, wodurch die Anode der Diode D2 mit der Kathode der Diode D4 kurzgeschlossen wird. Dies ist der in 1 gezeigte Leiter 98. Das Anschlussrahmenbauteil 92 ist an dem unteren Kontaktfleck 40 des Widerstands R1 angebracht. Durch das Anschlussrahmenbauteil 92 wird der in 1 gezeigte Leiter 100 gebildet. Das Anschlussrahmenbauteil 94 ist am unteren Kontaktfleck 44 des Widerstands R2 angebracht. Dieses Anschlussrahmenbauteil 94 definiert den Leiter 102 aus 1. Schließlich sind die unteren Kontaktflecken 28 und 84 der Dioden D1 und D3 an dem Anschlussrahmenbauteil 96 angebracht. Das Anschlussrahmenbauteil 96 bildet den Leiter 104 aus 1, der die Anode der Diode D1 mit der Kathode der Diode D3 verbindet.
Die Kontaktanschlussnummern der Anschlussrahmenbauteile sind in 8 gezeigt, wie sie verwendet werden würden, wenn sie in einem S0-8-Gehäuse verpackt wären. Einer oder beide der Kontaktanschlüsse 1 und 8 können mit einer Erd-Leiter-Leitung einer Kommunikationsleitung verbunden sein. Einer oder beide der Kontaktanschlüsse 4 oder 5 können mit einem Ruf-Leiter einer Kommunikationsleitung verbunden sein. Einer oder beide der Kontaktanschlüsse 6 und 7 können mit dem positiven Anschluss der Vorspannungsquelle verbunden sein. Schließlich können einer oder beide der Kontaktanschlüsse 2 und 3 mit einem Erdanschluss der Vorspannungsquelle verbunden sein.
Die anderen Zwischenverbindungen zwischen den Kontaktflecken des Halbleiter-Bausteins 22, um die in 1 gezeigte Schaltung zu bilden, sind durch Verwendung von Metall-Vorformen realisiert, wie in 9 gezeigt. Die Metall-Vorformen sind an den oberen Kontaktflecken des Halbleiter-Bausteins 22 angebracht. Die Metall-Vorform 106 ist an den Kontaktflecken 26 (D1), 38 (R1) und 72 (D2) angebracht. Die Metall-Vorform 106 bildet wirksam den Leiter 108 der Schaltung aus 1. Die Metall-Vorform 110 ist an den oberen Kontaktflecken 74 (D3), 46 (TVS), 42 (R2) und 78 (D4) angebracht. Die Metall-Vorform 106 bildet wirksam den Leiter 112 aus 1. Wenn der Halbleiter-Baustein 22 an den Anschlussrahmenbauteilen und Metall-Vorformen befestigt ist, durchläuft die Anordnung einen Reflow-Lötprozess, um die oberen und unteren Kontaktflecken mit den jeweiligen Metall-Vorformen und Anschlussrahmenbauteile zu verlöten. Die Kontaktanschlüsse des Anschlussrahmens werden dann von dem Anschlussrahmenträger getrennt und in die Konfiguration gebogen, die dem S0-8-Gehäuse entspricht. Der verpackte Baustein wird dann aus dem Anschlussrahmenträger entfernt und auf seine Funktion geprüft.
Vorstehend ist eine Technik offenbart, und ein entsprechender integrierter Schaltungsbaustein, mittels derer eine Überspannungsschutzschaltung in ein kleines Gehäuse integriert wird. Dioden mit hoher Stromleitfähigkeit sind zwischen Flächen eines Halbleiter-Substrats hergestellt, wobei zwei Diodenkathoden in einer Fläche und zwei Diodenanoden in einer gegenüberliegenden Fläche des Halbleiter-Substrats gebildet sind. Eine TVS-Vorrichtung für hohe Ströme ist als eine Oberflächenvorrichtung ausgebildet, wobei ein Anschluss mit einem Metallkontakt und der andere Anschluss intern mit einem Vorspannungswiderstand verbunden sind. Die Vorspannungswiderstände sind als dotierte Halbleiterregionen ausgebildet und zur Verbindung mit einer Vorspannungsquelle ausgestaltet, um die Sperrschichtkapazität der TVS-Vorrichtung zu reduzieren. Die gesamte Überspannungsschutzschaltung ist in einem einzigen Halbleiter-Baustein integriert und verpackt, um eine preiswerte Überspannungsschutzvorrichtung zur Verfügung zu stellen.

Claims

Überspannungsschutzschaltung (10), mit: einem ersten Paar von Dioden (D1, D2), deren Kathoden miteinander verbunden sind, um eine erste Schaltungssperrschicht zu bilden, und einem zweiten Paar von Dioden (D3, D4), deren Anoden miteinander verbunden sind, um eine zweite Schaltungssperrschicht zu bilden, wobei das erste und das zweite Paar von Dioden eine Brückenschaltung bilden; einer Überspannungsschutzvorrichtung (TVS), die zwischen der ersten Schaltungssperrschicht und der zweiten Schaltungssperrschicht angeschlossen ist; wobei das erste und das zweite Paar von Dioden und die Überspannungsschutzvorrichtung in einem Halbleiter-Baustein (22) ausgebildet sind; und einem ersten Widerstand (R1), der mit der ersten Schaltungssperrschicht verbunden ist, und einem zweiten Widerstand (R2), der mit der zweiten Schaltungssperrschicht verbunden ist, wobei der erste Widerstand (R1) und der zweite Widerstand (R2) von einer Fläche des Halbleiter-Bausteins zu einer gegenüberliegenden Fläche des Halbleiter-Bausteins verlaufen.
Überspannungsschutzschaltung (10) nach Anspruch 1, bei der das erste Paar von Dioden (D1, D2) jeweils eine Anode hat, die in einer Seite des Halbleiter-Bausteins (22) ausgebildet sind, und die jeweiligen Kathoden in einer gegenüberliegenden Seite des Halbleiter-Bausteins (22) ausgebildet sind.
Überspannungsschutzschaltung (10) nach Anspruch 2, bei der das zweite Paar von Dioden (D3, D4) jeweils eine Anode hat, die in einer Seite des Halbleiter-Bausteins (22) ausgebildet sind, und die jeweiligen Kathoden in einer gegenüberliegenden Seite des Halbleiter-Bausteins (22) ausgebildet sind.
Überspannungsschutzschaltung (10) nach Anspruch 3, bei der das erste Paar von Dioden (D1, D2) jeweils Kathoden hat, die in der gleichen Seite des Halbleiter-Bausteins ausgebildet sind, und das zweite Paar von Dioden (D3, D4) jeweils Kathoden hat, die in einer gegenüberliegenden Seite des Halbleiter-Bausteins ausgebildet sind.
Überspannungsschutzschaltung (10) nach Anspruch 1, bei der einer der Widerstände intern in dem Halbleiter-Baustein mit der Überspannungsschutzvorrichtung verbunden ist.
Überspannungsschutzschaltung (10) nach Anspruch 1, bei der die Widerstände jeweils einen Widerstand im Bereich von etwa 100-500 Ohm haben.
Überspannungsschutzschaltung (10) nach Anspruch 1, bei der ein Widerstand des ersten und des zweiten Widerstands einen Bulk-Widerstand von einem Substrat des Halbleiter-Bausteins aufweist.
Überspannungsschutzschaltung (10) nach Anspruch 1, bei der die Überspannungsschutzvorrichtung eine Avalanche-Vorrichtung mit zwei Anschlüssen ist.
Überspannungsschutzschaltung (10) nach Anspruch 8, bei der die Avalanche-Vorrichtung eine PN-Sperrschicht ist, die dotiert ist, um eine Durchbruchspannung von etwa 7 Volt zur Verfügung zu stellen.
Überspannungsschutzschaltung (10) nach Anspruch 1, bei der die Schaltung einen Kontaktfleck zur Verbindung mit einer Spannungsquelle, einen Kontaktfleck zur Verbindung mit einer Erde, einen Kontaktfleck zur Verbindung mit einem Erd-Leiter einer Kommunikationsleitung und einen Kontaktfleck zur Verbindung mit einem Ruf-Leiter der Kommunikationsleitung aufweist.
Überspannungsschutzschaltung (10) nach Anspruch 1, außerdem mit einem Anschlussrahmen, an dem eine Seite des Halbleiter-Bausteins angebracht ist, und einer Mehrzahl von Vorformen, um verschiedene Halbleiter-Regionen an einer gegenüberliegenden Seite des Halbleiter-Bausteins kurzzuschließen.
Überspannungsschutzschaltung (10) nach Anspruch 11, außerdem mit einem Einkapselungsmittel, um den Halbleiter-Baustein und die Vorformen und zumindest einen Teil des Anschlussrahmens einzukapseln.
Überspannungsschutzschaltung (10), mit: einem Halbleiter-Baustein (22); einem ersten Paar von Dioden (D1, D2), die in dem Halbleiter-Baustein ausgebildet sind; einem Anodenkontakt und einem Kathodenkontakt, die mit jeder Diode von dem ersten Paar von Dioden (D1, D2) in Beziehung stehen, wobei die Anodenkontakte in einer Seite des Halbleiter-Bausteins (22) ausgebildet sind und die Kathodenkontakte in einer gegenüberliegenden Seite des Halbleiter-Bausteins (22) ausgebildet sind; einem zweiten Paar von Dioden (D3, D4), die in dem Halbleiter-Baustein ausgebildet sind; einem Anodenkontakt und einem Kathodekontakt, die mit jeder Diode von dem zweiten Paar von Dioden (D3, D4) in Beziehung stehen, wobei die Anodenkontakte von dem zweiten Paar von Dioden in einer Seite des Halbleiter-Bausteins ausgebildet sind und die Kathodenkontakte des zweiten Paares von Dioden in einer gegenüberliegenden Seite des Halbleiter-Bausteins ausgebildet sind; die Anodenkontakte von dem ersten Paar von Dioden (D1, D2) in der gleichen Seite des Halbleiter-Bausteins (22) ausgebildet sind und die Anodenkontakte von dem zweiten Paar von Dioden (D3, D4) in einer gegenüberliegenden Seite des Halbleiter-Bausteins (22) ausgebildet sind; das erste Paar von Dioden (D1, D2) und das zweite Paar von Dioden (D3, D4) verbunden sind, um eine Diodenbrücke zu bilden, und einer Überspannungsschutzvorrichtung, die in dem Halbleiter-Baustein ausgebildet und mit der Diodenbrücke verbunden ist; und einem ersten Widerstand (R1), der mit der ersten Schaltungssperrschicht verbunden ist, und einem zweiten Widerstand (R2), der mit der zweiten Schaltungssperrschicht verbunden ist, wobei der erste Widerstand (R1) und der zweite Widerstand (R2) von einer Fläche des Halbleiter-Bausteins zu einer gegenüberliegenden Fläche des Halbleiter-Bausteins verlaufen.
Überspannungsschutzschaltung (10) nach Anspruch 13, wobei der erste Widerstand einen Anschluss hat, der mit einer Kathode der Überspannungsschutzvorrichtung verbunden ist, und der andere Anschluss von dem ersten Widerstand für eine Verbindung mit einer externen ersten Referenzspannung ausgestaltet ist, und der zweite Widerstand einen Anschluss hat, der mit einer Anode der Überspannungsschutzvorrichtung verbunden ist, und der andere Anschluss des zweiten Widerstands zur Verbindung mit einer externen zweiten Referenzspannung ausgestaltet ist.
Verfahren zum Ausbilden einer Überspannungsschutzschaltung (10) in einem Halbleiter-Substrat (24), mit den Schritten: Ausbilden eines ersten Widerstands (R1) und eines zweiten Widerstands (R2) in dem Halbleiter-Substrat (24), Ausbilden von jedem des ersten und des zweiten Widerstands von einer Fläche des Halbleiter-Substrats zu einer gegenüberliegenden Fläche des Halbleiter-Substrats, und Ausbilden von stark dotierten Regionen in dem ersten und dem zweiten Widerstand, wobei die stark dotierten Regionen ausgestaltet sind, um metallische Kontakte zu den Widerständen zu bilden; Ausbilden einer PN-Sperrschicht von einer TVS-Vorrichtung in einer stark dotierten Region des ersten Widerstands (R1), wobei die TVS-Vorrichtung mit einem ersten Anschluss des ersten Widerstands verbunden ist; Ausbilden von einem zweiten Anschluss des ersten Widerstands, um elektrisch mit einem Kontaktfleck des Halbleiter-Substrats verbunden zu sein; Verbinden eines zweiten Anschlusses des zweiten Widerstands (R2) mit der TVS-Vorrichtung; Ausbilden einer Diodenbrücke (D1, D2, D3, D4) in dem Halbleiter-Substrat und Verbinden der TVS-Vorrichtung mit der Diodenbrücke; und Einkapseln der Diodenbrücke, der Widerstände und der TVS-Vorrichtung, um eine verpackte Vorrichtung zu bilden.
Verfahren nach Anspruch 15, außerdem mit dem Ausbilden der Dioden (D1, D2, D3, D4) der Brücke, so dass eine Kathode von jeder Diode in einer Fläche des Halbleiter-Substrats (24) ausgebildet ist, und eine Anode von jeder Diode in einer gegenüberliegenden Fläche des Halbleiter-Substrats (24) ausgebildet ist.
Verfahren nach Anspruch 15, außerdem mit dem Ausbilden von vier verschiedenen Kontaktanschlüssen für die verpackte Vorrichtung.
Verfahren nach Anspruch 15, außerdem mit dem Ausbilden der TVS-Vorrichtung mit einer Kathode und einer Anode, die in der gleichen Fläche des Halbleiter-Substrats gebildet sind.
Verfahren nach Anspruch 15, außerdem mit dem Ausbilden eines zweiten Anschlusses des zweiten Widerstands, um elektrisch mit einem Kontaktfleck des Halbleiter-Substrats verbunden zu sein.