CN104412339B - 用于电压瞬变电路保护的撬棒器件 - Google Patents
用于电压瞬变电路保护的撬棒器件 Download PDFInfo
- Publication number
- CN104412339B CN104412339B CN201380035743.6A CN201380035743A CN104412339B CN 104412339 B CN104412339 B CN 104412339B CN 201380035743 A CN201380035743 A CN 201380035743A CN 104412339 B CN104412339 B CN 104412339B
- Authority
- CN
- China
- Prior art keywords
- crow bar
- substrate
- bar device
- diode
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title abstract description 25
- 230000015556 catabolic process Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims description 42
- 239000002019 doping agent Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims description 3
- 230000007704 transition Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 14
- 230000005684 electric field Effects 0.000 description 9
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/043—Protection of over-voltage protection device by short-circuiting
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
一般公开了一种用于保护电子器件免受瞬变影响的包括撬棒器件的电路保护组件。该电路保护组件可以包括转向二极管桥和电连接到该转向二极管桥的撬棒器件。该撬棒器件可以具有形成在第一层上的基极和发射极,该第一层限定击穿电压,当该击穿电压被超过时,允许电流在该发射极下面穿过,并通过形成在该发射极中的空穴而穿出器件。
Description
相关申请
本申请要求2012年7月5日申请的美国临时申请号为61/668326的申请的优先权。
技术领域
本公开一般涉及电路保护器件的领域,而更具体地涉及保护电路组件免受电压瞬变(例如可能由闪电冲击或电源电路产生)的影响。
背景技术
电路内电压或电流的不需要的改变通常被称为“瞬变”。瞬变可能由各种源导致。例如,闪电冲击可能导致电路内的不需要的瞬变。此外,瞬变可能以各种方式显现。更具体地,瞬变可能引起电路内的稳态电压或电流条件的很多不同的改变。另外,与瞬变关联的电流和电压波形和幅度也变化。由于瞬变经常引起电路内的电压和/或电流中的不需要的尖峰(spike),因此可能发生对电路组件的损坏。
保护电路免受瞬变影响通常涉及在潜在瞬变的源和待保护的电路之间放置某种类型的一个或多个保护组件。保护组件起到将电路中的电流和电压限制到安全水平的作用。由于半导体器件通常具有良好限定的钳制电压(clamping voltage)和泄漏电流特性的事实,一些保护组件使用半导体器件。
在实践中,利用半导体器件的保护组件可以被配置为将任何电压瞬变迅速限制到预定的水平。然而,半导体结的电容随着电压而改变。据此,保护电路免受瞬变影响可能以保护组件的增加的电容为代价。例如,诸如非常高速用户电话线(VDSL)的一些电路由于增加的电容水平而可能经历数据损失。因此,一些保护组件由于由减轻瞬变引起的电容的增加而可能引起正被保护的电路内的数据损失。
另外,一些半导体器件的电阻也随着电压改变。据此,保护电路免受瞬变影响也可能以使电阻变化为代价,电阻变化可能对电路内的电流产生负面影响。此外,一些半导体器件可能由于过多功率耗散的循环而被损坏,导致保护组件的提前故障。
因此,需要这样的保护组件,其能够迅速将瞬变的电压钳制到合理的水平、承受反复暴露于高电流而且基本不改变正在被保护的电路的电容。
发明内容
根据本公开,提供了一种用于保护电子器件免受瞬变影响的电路保护组件。该电路保护组件可以包括转向二极管桥(steering diode bridge)和电连接到该转向二极管桥的撬棒(crowbar)器件。该撬棒器件可以具有形成在第一层上的基极和发射极,该第一层限定击穿电压,当该击穿电压被超过时,允许电流在该发射极下面穿过,并通过形成在该发射极中的空穴而穿出器件。
在一些实施例中,用于电路保护组件的撬棒器件可以包括形成在衬底的底部区域中的扩散层、形成在该衬底上的基极以及形成在该基极上的具有空穴的发射极,撬棒器件具有击穿电压,当该击穿电压被超过时,允许电流在该发射极下面穿过,并通过形成在该发射极中的空穴而穿出器件。
撬棒器件的附加实施例可以包括形成在衬底上的外延层、形成在该外延层上的基极以及形成在该基极上的具有空穴的发射极,撬棒器件具有击穿电压,当该击穿电压被超过时,允许电流在该发射极下面穿过,并通过形成在该发射极中的空穴而穿出器件。
附图说明
作为例子,现在将参考附图来描述公开的器件的具体实施例,其中:
图1是将外部传输线连接到数据线的电路的框图;
图2是常规电路保护组件的框图;
图3是示例电路保护组件的框图;
图4是示例撬棒保护器件的框图;
图5A-5D是另一示例撬棒保护器件的框图;
图6是撬棒保护器件的示例电压响应的框图;以及
图7-9都是根据本公开的至少一些实施例布置的撬棒保护器件的示例掺杂分布的框图。
具体实施方式
现在将在下文中参考附图更充分地描述本发明,在附图中示出本发明的优选实施例。然而,本发明可以以很多不同形式实施,而不应当被解释为限制于本文说明的实施例。相反地,这些实施例被提供使得本公开将是全面的和完整的,并将向本领域技术人员充分传达本发明的范围。在附图中,相同的标号始终代表相同的元件。
图1示出根据本公开的各种实施例布置的示例电路100的框图。如描绘的,电路100包括经由电容式电压互感器电路130连接的外部传输线110和数据线120。在下文描述电路100时,可以对传输线侧102和数据线侧104进行参考。如描绘的,电容式电压互感器电路130包括互感器132、134和电容器136、138。通常,电容式电压互感器电路130操作为对从外部传输线110到数据线120的电压信号进行滤波和/或变换。例如,数据线120可以是VDSL,并且外部传输线可以将VDSL线连接到外部位置(例如中央传输局、互联网服务提供者等)。
在操作期间,外部传输线110可能暴露于大范围的电干扰,例如闪电冲击、能量交叉(power cross)、功率感应等,所有电干扰都可能导致传输线侧102的电压瞬变。为了保护电路100免受电压瞬变影响,电路保护组件通常被连接到传输线侧102。例如,图1描绘连接到外部传输线110的气体放电管140。通常,气体放电管140操作为通过包含在气体放电管140内的等离子气体来消除电压瞬变。气体放电管140具有最大电压,有时被称为“击穿放电电压(sparkover voltage)”。当超过击穿放电电压时,气体放电管140内的气体变为离子化的,其使得气体放电管140传导电流,从而使瞬变转移到地。针对保证外部传输线110和相关的电路能够承受电压瞬变,存在各种标准。例如,Telecordia GR-1089标准列出可以对外部传输线进行测试的各种电压浪涌(voltage surge)条件。
如将清楚的,在气体放电管140使任何电压瞬变转移到地时,传输线侧102内的稳态电压和/或电流的改变将(经由电容式电压互感器电路130)被传送到数据线侧104。另外,传送到数据线侧104的瞬变将有短得多的持续时间,却有高得多的电流。更具体地,随着互感器132和134的各芯由于电压瞬变而饱和,互感器132和134中的电流将升高。结果,传送到数据线侧104的电压瞬变将具有比传输线侧102上的原始电压瞬变更高的电流。因此,数据线侧104上的电压瞬变与传输线侧102上的电压瞬变相比将具有不同波形和高得多的电流。例如,传输线侧102上的典型电压瞬变可以具有数百微秒的脉冲宽度。传送到数据线侧104的电压瞬变可以具有少于1微秒的脉冲宽度,但具有数百安的电流。
于是,数据线侧104也可以包括电路保护组件150。电路保护组件150(下文更详细描述)可以被配置为保护数据线侧104免受从传输线侧102传送的电压瞬变的影响。如上文陈述的,由于半导体器件的良好限定的钳制电压和泄漏电流,半导体器件经常被用来形成电路保护组件150。然而,由于耗尽层的宽度随着施加的电压而增加,半导体结的电容随着电压而改变。
图2示出常规电路保护组件200的框图。如描绘的,电路保护组件200包括与转向二极管桥210串联连接的雪崩二极管202。转向二极管桥210包括四个二极管212、214、216和218。通常,电路保护组件200可以经由端子222和224连接到待保护的电路。另外,可以基于外部偏置(例如可以施加于端子226和228处的偏置)来调节电路保护组件200的电容。虽然雪崩二极管一般具有高电容,但是转向二极管桥210有效地降低电路保护组件200的电容,这是因为呈现给数据线120的电容是转向二极管桥210的电容而不是雪崩二极管202的电容。另外,通过对二极管212、214、216和218施加反向偏置,电路保护组件200的电容可以进一步减小。
虽然电路保护组件200可以提供适合于数据线120的快速电压钳制和电容水平,但是电路保护组件200可能不能处理由上文描述的电压瞬变导致的高电流水平。更具体地,雪崩二极管202中的电阻下降可能引起雪崩二极管202上的电压大幅升高到钳制电压之上,其可能引起对数据线侧104中的组件的损坏。此外,雪崩二极管202可能由于过多功率耗散循环而被损坏。更具体地,(例如可能由感应功率引起的)反复的电压瞬变可能损坏雪崩二极管202。
图3示出根据本公开的各种实施例布置的电路保护组件300的框图。如描绘的,撬棒器件302与转向二极管桥310串联连接。转向二极管桥310包括二极管312、314、316和318。撬棒器件302的各种例子稍后描述,特别是参考图4-5来描述。通常,电路保护组件300可以被配置作为图1中所示的电路保护组件150。例如,电路保护组件300可以经由端子322和324连接到数据线120。另外,可以基于外部偏置(例如可以施加于端子326和328处的偏置)来调节电路保护组件300的电容。据此,当瞬变从传输线侧102传送到数据线侧104时,电路保护组件300特别是撬棒器件302可以抑制该瞬变。
在一些例子中,可以使用重掺杂N型衬底上的高电阻率(例如50至200Ω·cm之间等)外延层来制造二极管312、314、316和318。选择性阳极区扩散到外延层以形成二极管。由于外延层是低掺杂的,该区域随着施加的电压快速耗尽。另外,如将清楚的,二极管的电容可以由外延层的厚度决定。在一些实施例中,可以选择外延层的厚度以给予二极管312、314、316和318期望的电容和电压过冲特性。在一些例子中,重掺杂阳极和阴极之间的低掺杂区域的宽度可以在大约5至15微米之间。在一些例子中,上文针对二极管312、314、316和318描述的二极管区域的极性可以被反向。
图4示出根据本公开的各种实施例布置的示例撬棒保护器件400的框图。在一些例子中,撬棒保护器件400可以在电路保护组件300中作为撬棒器件302而实现。如描绘的,撬棒保护器件400在例如硅的衬底410上制造。在一些实施例中,衬底410是具有大约25Ω·cm电阻率的N型衬底。如描绘的,衬底410包括深扩散区412,该深扩散区412定位为靠近衬底410的底部。深扩散区412形成撬棒保护器件400的阳极。在一些例子中,深扩散区412可以是P+型扩散区。
附加地描绘了基极414和发射极416。在一些例子中,基极414可以是P型基极,而发射极416可以是N+型发射极。可以使用对本领域普通技术人员是清楚的常规半导体制造技术将基极414和发射极416形成为衬底410的前部。如描绘的,撬棒保护器件400是NPNP型半导体器件。在一些例子中,发射极416与基极414的边缘重叠,以形成低电压击穿区域。此外,在一些例子中,撬棒保护器件400可以附加地具有形成在器件的顶部和/或底部上的氧化层和金属层(未示出),以形成用于将器件连接到电路(例如电路保护组件300等)的阳极和阴极。
在操作期间,当电压瞬变出现在撬棒保护器件400上时,电流沿触发路径420(示出为虚线)流动。如示出的,电流初始流过发射极416的一部分。由于衬底410的高电阻率,随着电流沿触发路径420穿过该区域可能产生高电压降。这在快速和/或大电流瞬变期间可能尤其如此。电流然后沿路径426穿过击穿区域422。击穿区域422可以限定触发电压。触发电压可以被选择以适合期望的器件特性,并在一些例子中可以在8-50伏的范围内。当超过触发电压时,电流从发射极416下面穿过(如示出的)并穿出在发射极416中形成空穴的区域424。在一些例子中,当点428处的电压达到大约0.7伏时,发射极416变为正向偏置的,并且撬棒保护器件400开始再生并进入传导状态。在一些例子中,发射极416可以形成为在区域424中具有多个空穴。然而,为了清楚,在图4中示出单个空穴。
在一些例子中,撬棒保护器件400可以被配置为保护电路免受标准瞬变波形影响。然而,如将清楚的,撬棒保护器件400也可能受到例如静电放电(ESD)的其他瞬变的影响。这些其他瞬变的高静电电压可能使撬棒保护器件400上的氧化物破裂(rapture)。在一些例子中,通过设定区域424中的掺杂水平使得耗尽层在低于造成氧化物损坏的电压但高于击穿电压的电压下到达扩散区412,可以提供针对这样的瞬变的保护。
图5A示出根据本公开的各种实施例布置的另一个示例撬棒保护器件500的框图。在一些例子中,撬棒器件500可以在电路保护组件300中作为撬棒器件302而实现。如描绘的,撬棒器件500在例如硅的衬底510上制造。在一些实施例中,衬底510是P+型衬底。外延层512已经被制造(例如生长等)到衬底510上。在一些实施例中,外延层512是N型外延层。
附加地描绘了基极514和发射极516。发射极516被描绘为具有部分516A-516D。在一些例子中,基极514可以是P型基极,而发射极516可以是N+型发射极。可以使用对本领域普通技术人员是清楚的常规半导体制造技术将基极514和发射极516形成为外延层512。在一些例子中,衬底510、外延层512、基极514和发射极516形成NPNP型半导体器件。在一些例子中,发射极516与基极514的边缘重叠,以形成低电压击穿区域。此外,在一些例子中,撬棒保护器件500可以附加地具有形成在器件的顶部和/或底部上的氧化层和金属层,以形成用于将器件连接到电路(例如电路保护组件300等)的阳极和阴极。
在一些实施例中,可以在衬底510和基极514之间(例如由区域522标出的)对外延层512掺杂。可以选择区域522的掺杂特性以给予撬棒器件500期望的开关特性。通常,靠近发射极516A至基极514结(例如由区域524标出的)的掺杂剂浓度可以大于区域522的掺杂剂浓度。应当清楚,可以选择上文针对区域522描述的掺杂以给予区域524比区域522更高的击穿电压。另外,然而应当清楚,可以在不背离本公开的精神和范围的情况下实现增加区域522的击穿电压的其他技术。
在操作期间,当电压瞬变出现在撬棒保护器件500上时,电流沿触发路径520(示出为虚线)流动。电流初始流过发射极516A,并流过基极514,并从发射极516B下面流过,并从形成发射极516中的空穴的区域526流出。在一些例子中,发射极516可以形成为在区域526中具有多个空穴。然而,为了清楚,在图5中示出单个空穴。击穿电压(也被称为触发电压)可以被选择以适合期望的器件特性,并在一些例子中可以在8-50伏的范围内。当超过区域524的击穿电压时,电流开始沿路径528流动。在一些例子中,区域522中的掺杂剂浓度可以高于外延层512内的其他区域的掺杂剂浓度。另外,可以选择区域522中的掺杂剂浓度以促进电流沿路径528的均匀传导。
图5B示出另一个示例撬棒保护器件500’的框图。如可以看出的,器件500’与器件500类似。更具体地,如上文参考图5A和器件500描述的,器件500’包括衬底510、外延层512和基极514。器件500’包括发射极516’。如描绘的,发射极516’包括形成在基极514上的部分516A’和516B’。与上文参考图5A描述的类似的,发射极516’还包括区域526中的空穴。
在操作期间,当电压瞬变出现在撬棒保护器件500’上时,电流沿触发路径520’(示出为虚线)流动。如描绘的,电流初始流过外延层512到基极514和外延层512之间的结(例如区域524),然后流过发射极516A’下面的基极514,并穿过区域526流出。在一些例子中,发射极516可以形成为在区域526中具有多个空穴。然而,为了清楚,在图5中示出单个空穴。如上文参考器件500和图5A描述的,当超过区域524的击穿电压时,电流开始沿路径528流动。在一些例子中,区域522中的掺杂剂浓度可以高于外延层512内的其他区域的掺杂剂浓度。另外,可以选择区域522中的掺杂剂浓度以促进电流沿路径528的均匀传导。
图5C示出另一个示例撬棒保护器件500”的框图。如可以看出的,器件500”与上文描述的器件500’类似。更具体地,如上文参考图5B描述的,器件500”包括衬底510、外延层512、基极514和发射极516’。在一些例子中,基极下的外延层512的扩散区域522’可以具有多个扩散区域。例如,器件500”示出为具有扩散区域522A”-522D”。可以选择区域522A”-522D”的扩散水平以对器件500”提供基极514和区域522”之间的期望的击穿电压,使得该区域的击穿电压高于由外延层512和基极514的角之间的结限定的区域(例如区域524)的击穿电压。器件500”的操作与如上文参考器件500’描述的操作类似。更具体地,初始电流路径520’示出为流过区域524。在电压击穿后,电流将流过路径528。
图5D示出另一个示例撬棒保护器件500”’的框图。如描绘的,撬棒器件500”’包括衬底510、外延层512、基极514以及发射极部分516A和516B。在一些例子中,衬底510和基极514可以由P型(例如P或P+)材料形成。在一些例子中,外延层512和发射极516可以由N型(例如N或N+)材料形成。此外,虽然未图示,但是外延层512可以是(例如在图5A-5C中示出的区域522处)掺杂的。
示出了形成在撬棒保护器件500”’的层510、512、514和516之间的NPN结和PNP结。如将清楚的,示出的NPN结和PNP结也存在于撬棒保护器件500、500’和500”中(虽然为了清楚而未示出)。如描绘的,NPN结530A和530B示出为由发射极516A、516B,基极514和外延层512形成。此外,PNP结540A和540B示出为由基极514、外延层512和衬底510形成。如上文参考图5A-5B描述的,当电流路径520上的电压降超过击穿电压(例如0.7伏)时,NPN结530A、530B和PNP结540A、540B再生,其使得撬棒保护器件500”’完全接通并沿传导路径528传导。
图6示出根据本公开的各种实施例布置的撬棒器件的示例电压瞬变波形610(实线)和对应的示例电压响应波形620(短划线)的框图。在一些例子中,撬棒器件400和/或500的任一个可以具有与图6中描绘的基本类似的电压响应。如描绘的,框图通过在y轴602上表示的电压幅度和在x轴602上表示的电压脉冲持续时间来限定瞬变波形610和电压响应波形620。电压瞬变波形610在幅度方向迅速升高直到达到触发点612(例如撬棒器件的电压击穿点)。如上文详述的,由于撬棒器件对电流路径呈现高电阻区的事实,撬棒器件上的电压也将在幅度方向升高到触发点,与瞬变响应类似。由于撬棒器件击穿并进入传导状态,撬棒上的电压在时间段630中下降到的小的、稳态水平622。在一些例子中,时间段630可以是0.5微秒或更小。更具体地,根据本公开的各种撬棒器件(例如撬棒器件400和500)可以具有与电压响应波形620类似的电压响应(具有小于0.5微秒的对应的时间段630)。相反地,常规撬棒器件具有带有大得多的时间段(例如1微秒或更大)的电压响应。如上文详述的,1微秒或更大的电压响应可能不足以充分地保护数据线120免受损坏。
图7示出具有对应的电场分布700(虚线)的撬棒器件的示例掺杂分布的框图。电场的幅度在y轴702上示出。如描绘的,撬棒器件具有710、720、730和740这四层。在一些例子中,撬棒器件可以是NPNP撬棒器件,例如上文描述的撬棒器件400和500。另外,层710和730可以分别是N型和N+型层,而层720和740可以分别是P型和P+型层。如描绘的,外延掺杂在层720和740之间是均匀的。可以选择掺杂浓度和宽度使得层720和740之间的区域(例如上文描绘的区域424和522)在要求的触发电压下被完全耗尽。作为例子,层720和740之间的区域的电阻率可以是大约1.0Ω·cm,并具有大约2微米的厚度以具有约20伏的触发电压。更具体地,当施加的电压达到约20伏时,该区域可以被完全耗尽。如描绘的,一旦该区域被完全耗尽,则在层730和740之间的结处的电场是重正向偏置的,而撬棒器件可以快速传导。
如本领域普通技术人员将清楚的,晶体管的开关速度可以与该晶体管的基极宽度的平方成反比。在一些实施例中,该宽度(例如衬底410的宽度或外延层512的宽度)可以在50至100微米之间。因此,与常规撬棒器件相比开关速度可能大大减小,使撬棒器件现在适合于瞬变保护,并特别适合于VDSL器件的瞬变保护。此外,如将清楚的,用来使转向二极管桥(例如310)的电容变化缓和的反向偏置将存在于撬棒器件上。这将有效地减小晶体管的基极宽度,进一步提升开关速度。
如果要求是要最大化撬棒器件的开关速度,则掺杂分布可以被调整使得区域(例如区域424或522)的主体(main volume)在低偏置电压下被耗尽,以在偏置条件的全部范围产生最窄的基极宽度。这更全面地在图8中示出,图8描绘具有对应的电场分布800(虚线)的撬棒器件的示例掺杂分布的框图。电场的幅度在y轴802上示出。如描绘的,撬棒器件具有810、820、830、840和850这五层。在一些例子中,撬棒器件可以是NPNP撬棒器件,例如上文描述的撬棒器件400和500。另外,层810、830和840可以分别是N+型、N型和N+型层,而层820和840可以分别是P型和P+型层。
如描绘的,层830是非常轻掺杂的,使得其将在低偏置电压下在到相邻的毗邻层840时被耗尽,从而阻止层850被耗尽。由于对应的电场分布800更接近矩形,因此可以要求更窄的区域(例如区域424或522)以提供期望的触发电压,该更窄的区域又可以进一步提高开关速度和提供更低的电容。
图9示出具有对应的电场分布900(虚线)的撬棒器件的示例掺杂分布的框图。电场的幅度在y轴902上示出。如描绘的,撬棒器件具有910、920、930、940和950这五层。在一些例子中,撬棒器件可以是NPNP撬棒器件,例如上文描述的撬棒器件400和500。另外,层910、930和940可以分别是N+型、N+型和N型层,而层820和840可以分别是P型和P+型层。
如描绘的,通过电场分布900明显示出层930靠近层920处的更高的掺杂。更具体地,耗尽层被限制在层920和930之间的结的区域中,直到层930被完全耗尽。一旦层930被完全耗尽,轻掺杂区域快速耗尽,并且层940和950之间的结变为重正向偏置的。使用该掺杂分布的好处是晶体管增益可以保持相对低和恒定。这可以使如以开关速度为代价的过度泄漏电流的问题被消除。
Claims (20)
1.一种电路保护组件,包括:
转向二极管桥;以及
电连接到所述转向二极管桥的撬棒器件,所述撬棒器件具有衬底、外延层、基极和发射极,
其中所述外延层形成在所述衬底上,所述发射极至少包括形成在所述基极中的部分,所述基极形成在所述外延层上,
其中所述外延层的中间区域的掺杂剂浓度高于所述外延层的周边区域的掺杂剂浓度,所述外延层的周边区域与所述基极之间的结限定击穿电压,当所述击穿电压被超过时,允许电流从所述衬底流过所述外延层的中间区域,流过所述基极,并流过所述发射极的所述部分,
其中在所述击穿电压未被超过时,电流从所述衬底流过所述外延层的周边区域,流过所述基极,在所述发射极的所述部分下面穿过,到达形成在所述发射极中的空穴。
2.根据权利要求1所述的电路保护组件,还包括第一端子和第二端子,所述第一端子和第二端子被配置为将所述电路保护组件连接到待保护的电路。
3.根据权利要求2所述的电路保护组件,其中所述转向二极管桥包括第一二极管、第二二极管、第三二极管和第四二极管。
4.根据权利要求3所述的电路保护组件,其中所述第一端子电连接到所述第一二极管的阳极和所述第二二极管的阴极,所述第一二极管的阴极电连接到所述第三二极管的阴极,所述第二二极管的阳极电连接到所述第四二极管的阳极,以及所述第二端子电连接到所述第三二极管的阳极和所述第四二极管的阴极。
5.根据权利要求4所述的电路保护组件,其中撬棒器件的阳极电连接到所述第二二极管和第四二极管的阳极,而撬棒器件的阴极电连接到所述第一二极管和第三二极管的阴极。
6.根据权利要求1所述的电路保护组件,其中所述转向二极管桥包括多个二极管,所述多个二极管由N型衬底上的高电阻率外延层形成,其中所述高电阻率外延层具有大于或等于50Ω·cm的电阻率。
7.根据权利要求6所述的电路保护组件,其中相对于所述高电阻率外延层的掺杂,N型衬底是重掺杂的。
8.根据权利要求7所述的电路保护组件,其中所述外延层的厚度在5至15微米之间。
9.一种用于电路保护组件的撬棒器件,包括:
衬底,所述衬底具有击穿区域;
形成在所述衬底的底部区域中的扩散层;
形成在所述衬底上的基极;以及
形成在所述基极上的具有空穴的发射极,所述撬棒器件具有由所述击穿区域限定的击穿电压,当所述击穿电压被超过时,允许电流从所述扩散层流过所述衬底的击穿区域,流过所述基极,并通过形成在所述发射极中的空穴而穿出器件,而不贯穿所述发射极,
其中在所述击穿电压未被超过时,电流从所述扩散层流过所述衬底,流过所述发射极的一部分,流过所述基极,并且通过形成在所述发射极中的空穴而穿出器件。
10.根据权利要求9所述的撬棒器件,其中所述衬底具有大约25Ω·cm的电阻率。
11.根据权利要求9所述的撬棒器件,其中所述衬底是N型衬底。
12.根据权利要求9所述的撬棒器件,其中所述扩散层通过对所述衬底的所述底部区域掺杂以形成P+型扩散区域来形成。
13.根据权利要求9所述的撬棒器件,其中所述基极是P型半导体。
14.根据权利要求9所述的撬棒器件,其中所述发射极是N型半导体。
15.根据权利要求9所述的撬棒器件,其中所述击穿电压在8至50伏之间。
16.一种用于电路保护组件的撬棒器件,包括:
衬底;
形成在所述衬底上的外延层,其中所述外延层包括第一区域和第二区域,所述第一区域的掺杂剂浓度高于所述第二区域的掺杂剂浓度;
形成在所述外延层上的基极;以及
形成在所述基极上的具有空穴的发射极,所述撬棒器件具有击穿电压,在所述击穿电压被超过之前,允许电流在所述发射极下面穿过,并通过形成在所述发射极中的空穴而穿出器件,并且当所述击穿电压被超过时,允许电流穿过所述外延层的第一区域,流过所述基极,然后流过所述发射极。
17.根据权利要求16所述的撬棒器件,其中所述基极是P型半导体。
18.根据权利要求16所述的撬棒器件,其中所述发射极是N+型半导体。
19.根据权利要求16所述的撬棒器件,其中所述衬底是P型半导体。
20.根据权利要求16所述的撬棒器件,其中所述击穿电压在8至50伏之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261668326P | 2012-07-05 | 2012-07-05 | |
US61/668,326 | 2012-07-05 | ||
PCT/US2013/049351 WO2014008415A1 (en) | 2012-07-05 | 2013-07-03 | Crowbar device for voltage transient circuit protection |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104412339A CN104412339A (zh) | 2015-03-11 |
CN104412339B true CN104412339B (zh) | 2017-10-17 |
Family
ID=49882497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380035743.6A Active CN104412339B (zh) | 2012-07-05 | 2013-07-03 | 用于电压瞬变电路保护的撬棒器件 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10074642B2 (zh) |
EP (1) | EP2870611B1 (zh) |
JP (1) | JP6396294B2 (zh) |
CN (1) | CN104412339B (zh) |
WO (1) | WO2014008415A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3117347B1 (en) | 2014-03-10 | 2020-09-23 | Interana, Inc. | Systems and methods for rapid data analysis |
US9640982B2 (en) | 2014-11-05 | 2017-05-02 | General Electric Company | Over-voltage protection system and method |
CN110582817A (zh) * | 2017-03-31 | 2019-12-17 | 东莞令特电子有限公司 | 包括结构弹性电气瞬态材料的电路保护设备及其制造方法 |
EP3688802A4 (en) * | 2017-09-29 | 2021-05-19 | Intel Corporation | MULTI-LEVEL DISTRIBUTED CLAMPS |
CN107799518A (zh) * | 2017-11-14 | 2018-03-13 | 上海芯石半导体股份有限公司 | 一种双向npn穿通型超低压tvs结构及其制备方法 |
EP4286881A1 (en) | 2022-06-02 | 2023-12-06 | Ecole Royale Militaire - Koninklijke Militaire School | Positioning method and system for compensation of internal propagation delays |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5486086A (en) * | 1994-01-04 | 1996-01-23 | General Electric Company | Blade containment system |
US5539820A (en) * | 1994-10-06 | 1996-07-23 | Northern Telecom Limited | Protection of active telephone line interface circuits |
CN1051643C (zh) * | 1994-12-30 | 2000-04-19 | Sgs-汤姆森微电子公司 | 功率集成电路 |
EP1453094A1 (en) * | 2001-11-07 | 2004-09-01 | Shindengen Electric Manufacturing Company, Limited | Surge protection semiconductor device |
US20090057717A1 (en) * | 2007-08-28 | 2009-03-05 | Rodrigues Richard A | Low capacitance semiconductor device |
CN101512685A (zh) * | 2005-10-19 | 2009-08-19 | 力特保险丝有限公司 | 给低压线路提供过电压保护的集成电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3697827A (en) * | 1971-02-09 | 1972-10-10 | Unitrode Corp | Structure and formation of semiconductors with transverse conductivity gradients |
US4291319A (en) * | 1976-05-19 | 1981-09-22 | National Semiconductor Corporation | Open base bipolar transistor protective device |
SE414357B (sv) * | 1978-08-17 | 1980-07-21 | Asea Ab | Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp |
EP0074642B1 (en) * | 1981-09-11 | 1989-06-21 | Nippon Telegraph And Telephone Corporation | Low-loss and high-speed diodes |
JPH03238871A (ja) * | 1990-02-15 | 1991-10-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
FR2670340B1 (fr) * | 1990-12-07 | 1993-03-12 | Sgs Thomson Microelectronics | Circuit de protection a faible capacite. |
GB2256743A (en) * | 1991-06-11 | 1992-12-16 | Texas Instruments Ltd | A semiconductor component for transient voltage limiting |
JP3083881B2 (ja) | 1991-07-30 | 2000-09-04 | 新電元工業株式会社 | サージ防護素子 |
JP2992158B2 (ja) * | 1992-01-14 | 1999-12-20 | 新電元工業株式会社 | 2端子サージ防護素子及び多線防護方法 |
US5483086A (en) | 1993-04-20 | 1996-01-09 | Shindengen Electric Manufacturing Co., Ltd. | Four layer semiconductor surge protector having plural short-circuited junctions |
US6377434B1 (en) * | 1999-10-14 | 2002-04-23 | Lucent Technologies Inc. | Individual secondary protection device |
US6448589B1 (en) * | 2000-05-19 | 2002-09-10 | Teccor Electronics, L.P. | Single side contacts for a semiconductor device |
US6537921B2 (en) * | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
US6867436B1 (en) * | 2003-08-05 | 2005-03-15 | Protek Devices, Lp | Transient voltage suppression device |
US7515391B2 (en) | 2005-10-19 | 2009-04-07 | Littlefuse, Inc. | Linear low capacitance overvoltage protection circuit |
US8501580B2 (en) * | 2010-02-26 | 2013-08-06 | Jerry Hu | Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection |
US8553380B2 (en) * | 2010-07-08 | 2013-10-08 | Analog Devices, Inc. | Apparatus and method for electronic circuit protection |
TWI430432B (zh) * | 2011-01-27 | 2014-03-11 | Sinopower Semiconductor Inc | 具有防靜電結構之功率半導體元件及其製作方法 |
-
2013
- 2013-07-03 CN CN201380035743.6A patent/CN104412339B/zh active Active
- 2013-07-03 US US14/407,264 patent/US10074642B2/en active Active
- 2013-07-03 JP JP2015520688A patent/JP6396294B2/ja active Active
- 2013-07-03 EP EP13813674.2A patent/EP2870611B1/en active Active
- 2013-07-03 WO PCT/US2013/049351 patent/WO2014008415A1/en active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5486086A (en) * | 1994-01-04 | 1996-01-23 | General Electric Company | Blade containment system |
US5539820A (en) * | 1994-10-06 | 1996-07-23 | Northern Telecom Limited | Protection of active telephone line interface circuits |
CN1051643C (zh) * | 1994-12-30 | 2000-04-19 | Sgs-汤姆森微电子公司 | 功率集成电路 |
EP1453094A1 (en) * | 2001-11-07 | 2004-09-01 | Shindengen Electric Manufacturing Company, Limited | Surge protection semiconductor device |
CN101512685A (zh) * | 2005-10-19 | 2009-08-19 | 力特保险丝有限公司 | 给低压线路提供过电压保护的集成电路 |
US20090057717A1 (en) * | 2007-08-28 | 2009-03-05 | Rodrigues Richard A | Low capacitance semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2014008415A1 (en) | 2014-01-09 |
EP2870611A1 (en) | 2015-05-13 |
US20150116873A1 (en) | 2015-04-30 |
JP2015522238A (ja) | 2015-08-03 |
US10074642B2 (en) | 2018-09-11 |
JP6396294B2 (ja) | 2018-09-26 |
EP2870611A4 (en) | 2015-11-25 |
EP2870611B1 (en) | 2020-12-16 |
CN104412339A (zh) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104412339B (zh) | 用于电压瞬变电路保护的撬棒器件 | |
US9318480B2 (en) | Electrostatic discharge protection circuit | |
US9013848B2 (en) | Active clamp protection circuit for power semiconductor device for high frequency switching | |
US8829570B2 (en) | Switching device for heterojunction integrated circuits and methods of forming the same | |
US7989923B2 (en) | Bi-directional transient voltage suppression device and forming method thereof | |
US8304838B1 (en) | Electrostatic discharge protection device structure | |
US10205017B2 (en) | Bottom source NMOS triggered Zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS) | |
US20100321840A1 (en) | Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS) | |
US20140167099A1 (en) | Integrated circuit including silicon controlled rectifier | |
CN102623449B (zh) | Esd保护装置 | |
CN102693980B (zh) | 一种低触发电压的可控硅静电放电保护结构 | |
TW201340287A (zh) | 半導體裝置 | |
US8559144B2 (en) | ESD clamp with auto biasing under high injection conditions | |
US6768176B1 (en) | Electrostatic discharge protection circuit | |
TWI559490B (zh) | 電路保護構件及用於電路保護構件的消弧裝置 | |
CN107359158A (zh) | 一种混合型瞬态电压抑制器 | |
TW202226512A (zh) | 具有高保持電壓的低電容瞬態電壓抑制器及設備 | |
JP5529436B2 (ja) | 静電破壊保護回路 | |
Bobde et al. | A novel ESD super-clamp structure for TVS applications | |
CN202695443U (zh) | 一种可控硅静电放电保护结构 | |
US20140078626A1 (en) | Protection circuit | |
CN104851877A (zh) | 半导体装置 | |
CN114759026A (zh) | 新型双回滞静电保护器件 | |
De Orio et al. | Design and Simulation of a Thyristor Surge Protective Device for Telecommunication Systems | |
KR20150086752A (ko) | 정전기 방전 보호 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |