CN107799518A - 一种双向npn穿通型超低压tvs结构及其制备方法 - Google Patents
一种双向npn穿通型超低压tvs结构及其制备方法 Download PDFInfo
- Publication number
- CN107799518A CN107799518A CN201711121185.1A CN201711121185A CN107799518A CN 107799518 A CN107799518 A CN 107799518A CN 201711121185 A CN201711121185 A CN 201711121185A CN 107799518 A CN107799518 A CN 107799518A
- Authority
- CN
- China
- Prior art keywords
- layer
- front metal
- sio
- areas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 48
- 229910052681 coesite Inorganic materials 0.000 claims description 36
- 229910052906 cristobalite Inorganic materials 0.000 claims description 36
- 239000000377 silicon dioxide Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052682 stishovite Inorganic materials 0.000 claims description 36
- 229910052905 tridymite Inorganic materials 0.000 claims description 36
- 238000002161 passivation Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 102000004207 Neuropilin-1 Human genes 0.000 claims description 9
- 108090000772 Neuropilin-1 Proteins 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 102000004213 Neuropilin-2 Human genes 0.000 claims description 8
- 108090000770 Neuropilin-2 Proteins 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 4
- 239000010931 gold Substances 0.000 claims 4
- 229910052737 gold Inorganic materials 0.000 claims 4
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 101150037009 pin1 gene Proteins 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种双向NPN穿通型超低压TVS结构及其制备方法，随着半导体IC制造工艺最小线宽的不断降低，半导体IC的工作电压也变得越来越低，工作电压从最初的5V降低到3.3V，再从3.3V降低到2.5V，这就需要作为过压保护的TVS击穿电压也要相应的降低，以便更好地保护半导体IC，当二极管TVS击穿电压低于5V后，齐纳击穿的隧道效应会导致击穿曲线软化，漏电增大至1E‑5A的水平，漏电增大会导致功耗增大，发热量增大等等一系列问题，此发明的双向NPN穿通型TVS既能做到击穿电压低于5V，同时又能保证优秀的击穿曲线，且漏电低至1E‑9A的水平。
Description
技术领域
本发明属于一种TVS结构及其制备方法，此TVS适用于保护超低工作电压的半导体IC。
背景技术
随着半导体IC的集成度不断提升，半导体制造工艺最小线宽的不断降低，半导体IC能承载的最大功率变得更低，这就需要半导体IC工作电压变得比原来要低，才能有效降低半导体IC承载的功率。近些年，半导体IC的工作电压从5V降低到了3.3V，后来又从3.3V降低到了2.5V，这就需要作为过压保护的TVS击穿电压也要相应的降低，以便更好地保护半导体IC，当二极管TVS击穿电压低于5V后，齐纳击穿的隧道效应会导致击穿曲线软化，漏电增大至1E-5A的水平，漏电增大会导致功耗增大，发热量增大等等一系列问题，此发明的双向NPN穿通型TVS既能做到击穿电压低于5V，同时又能保证优秀的击穿曲线，且漏电低至1E-9A的水平。
发明内容
1、一种双向NPN穿通型超低压TVS结构，其结构包括：NPN1区301、NP1区302、DN隔离区303、DN连通区304、NPN2区305及NP2区306。
A、NPN1区301结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，钝化层部分打开，其中，DP与衬底相连，SN与正面金属相连且通过正面金属与NP1区302的SN相连。
B、NP1区302结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN和SP，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，DP与衬底相连，SN与正面金属相连，且SN通过正面金属与NPN1区301的SN相连，SP与正面金属相连，且SP通过正面金属与DN连通区304的SN相连，NP1区302内的SN与SP不相连。
C、DN隔离区303结构包括：衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连。
D、DN连通区304结构包括：衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连，SN与正面金属相连，且通过正面金属与NP1区302及NP2区306的SP相连。
E、NPN2区305结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，钝化层部分打开，其中，DP与衬底相连，SN与正面金属相连且通过正面金属与NP2区306的SN相连，NPN1区301的正面金属与NPN2区305的正面金属不相连。
F、NP2区306结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN和SP，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，DP与衬底相连，SN与正面金属相连，且SN通过正面金属与NPN区2305的SN相连，SP与正面金属相连，且SP通过正面金属与DN连通区304的SN相连，NP2区306内的SN与SP不相连，NP1区302的正面金属与NP2区306的正面金属相连。
2、一种双向NPN穿通型超低压TVS的制备方法，其方法包括：
A、衬底211的准备及外延层212的制备，在N型低阻单晶硅上，生长P型高阻单晶硅层；
B、DN221制备，通过POCL3工艺掺杂，高温扩散至DN与衬底211连通；
C、SP231制备，离子注入高浓P型杂质；
D、DP241制备，离子注入P型杂质，高温退火；
E、SN251制备，通过POCL3工艺掺杂P元素，高温退火；
F、引线孔制备，SiO2层261淀积，光刻，SiO2刻蚀；
G、正面金属271制备，金属层淀积，光刻，金属层刻蚀，去胶；
H、钝化层281制备，SiO2淀积，SiN淀积，光刻，SiN刻蚀，SiO2刻蚀，去胶；
I、根据封装要求进行背面减薄。
附图说明
图1是此发明双向NPN穿通型超低压TVS的等效电路图；
图2是此发明双向NPN穿通型超低压TVS的工艺截面图；
图3是此发明双向NPN穿通型超低压TVS的区域划分图。
编号说明
101：雪崩二极管1，简称：雪崩1管；
102：串联整流二极管1，简称：串1管；
103：并联整流二极管1，简称：并1管；
104：雪崩二极管2，简称：雪崩2管；
105：串联整流二极管2，简称：串2管；
106：并联整流二极管2，简称：并2管；
107：I/O电极pin1；
108：I/O电极pin2；
211：衬底，本发明衬底为N型低阻单晶硅；
212：外延层，本发明外延为P型单晶硅；
221：DN，隔离以及连接衬底211的通道；
231：SP，作用是与正面金属271形成欧姆接触；
241：DP，TVS击穿时的穿通区，雪崩二极管P区，串联整流二极管的P区，以及并联整流二极管的P区；
251：SN，TVS雪崩二极管的N区，以及DN221和正面金属271的欧姆接触区；
261：SiO2层，作用是隔离外延层212与正面金属271层，使其之间绝缘；
271：正面金属，用做二极管之间的布线及TVS的电极，暴露在外的部分用做电极；
281：钝化层，作用是提高器件可靠性，通常使用SiO2层+SiN层；
301：TVS的NPN1区，雪崩1管101和串1管102所在区域；
302：TVS的NP1区，并1管103所在区域；
303：TVS的DN隔离区，PN节隔离区域；
304：TVS的DN连通区，实现并1管103和并2管(106)的P区与衬底连接；
305：TVS的NPN2区，雪崩2管104和串2管105所在区域；
306：TVS的NP2区，并2管106所在区域。
具体实施方式
1．衬底211的准备及外延层212的制备，在N型低阻单晶硅上，生长P型高阻单晶硅层。衬底的浓度、外延的浓度及厚度对TVS电参数有重要影响。
2．DN221制备，通过POCL3工艺掺杂，高温扩散至DN与衬底211连通，作用是隔离及连接衬底。由于DN不是关键工艺，所以做在工艺流程的前部分，可以避免DN的热过程对关键工艺照成过多的热影响，导致工艺难以控制。
3．SP231制备，离子注入大剂量P型杂质，通常注入B元素。SP和DN金属相连，只要做到欧姆接触即可。
4．DP241制备，离子注入P型杂质，高温退火。DP是雪崩二极管的P区，同时是串联整流二极管的P区，也是TVS击穿时的穿通区域，以及并联整流二极管的P区，作为关键工艺，直接影响到TVS的击穿电压，同时也影响串联整流二极管和并联整流二极管的击穿电压、电容、漏电等关键电参数。
5．SN251制备，通过POCL3工艺掺杂P元素，高温退火。除了引线功能之外，SN的结深直接关系到NPN穿通区的宽度，SN的浓度直接关系到TVS的击穿电压。
6．引线孔制备，SiO2层261淀积，光刻，SiO2刻蚀。
7．正面金属271制备，金属层淀积，光刻，金属层刻蚀，去胶，用做I/O电极及二极管之间的布线。
8．钝化层281制备，SiO2淀积，SiN淀积，光刻，SiN刻蚀，SiO2刻蚀，去胶。
9．背面减薄，根据封装对芯片厚度的要求进行背面减薄。
通过上述实施例阐述了本发明，同时也可以采用其它实施例实现本发明。本发明不局限于上述具体实施例，因此本发明有所附权利要求范围限定。
Claims (2)
1.一种双向NPN穿通型超低压TVS结构，其结构包括：NPN1区301、NP1区302、DN隔离区303、DN连通区304、NPN2区305及NP2区306，
A、NPN1区301结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，钝化层部分打开，其中，DP与衬底相连，SN与正面金属相连且通过正面金属与NP1区302的SN相连；
B、NP1区302结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN和SP，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，DP与衬底相连，SN与正面金属相连，且SN通过正面金属与NPN1区301的SN相连，SP与正面金属相连，且SP通过正面金属与DN连通区304的SN相连，NP1区302内的SN与SP不相连；
C、DN隔离区303结构包括：衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连；
D、DN连通区304结构包括：衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连，SN与正面金属相连，且通过正面金属与NP1区302及NP2区306的SP相连；
E、NPN2区305结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，钝化层部分打开，其中，DP与衬底相连，SN与正面金属相连且通过正面金属与NP2区306的SN相连，NPN1区301的正面金属与NPN2区305的正面金属不相连；
F、NP2区306结构包括：衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN和SP，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，DP与衬底相连，SN与正面金属相连，且SN通过正面金属与NPN2区305的SN相连，SP与正面金属相连，且SP通过正面金属与DN连通区304的SN相连，NP2区306内的SN与SP不相连，NP1区302的正面金属与NP2区306的正面金属相连。
2.一种双向NPN穿通型超低压TVS的制备方法，其方法包括：
A、衬底211的准备及外延层212的制备，在N型低阻单晶硅上，生长P型高阻单晶硅层；
B、DN221制备，通过POCL3工艺掺杂，高温扩散至DN与衬底211连通；
C、SP231制备，离子注入高浓P型杂质；
D、DP241制备，离子注入P型杂质，高温退火；
E、SN251制备，通过POCL3工艺掺杂P元素，高温退火；
F、引线孔制备，SiO2层261淀积，光刻，SiO2刻蚀；
G、正面金属271制备，金属层淀积，光刻，金属层刻蚀，去胶；
H、钝化层281制备，SiO2淀积，SiN淀积，光刻，SiN刻蚀，SiO2刻蚀，去胶；
I、根据封装要求进行背面减薄。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711121185.1A CN107799518A (zh) | 2017-11-14 | 2017-11-14 | 一种双向npn穿通型超低压tvs结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711121185.1A CN107799518A (zh) | 2017-11-14 | 2017-11-14 | 一种双向npn穿通型超低压tvs结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107799518A true CN107799518A (zh) | 2018-03-13 |
Family
ID=61534901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711121185.1A Pending CN107799518A (zh) | 2017-11-14 | 2017-11-14 | 一种双向npn穿通型超低压tvs结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799518A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867436B1 (en) * | 2003-08-05 | 2005-03-15 | Protek Devices, Lp | Transient voltage suppression device |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
| US20130001695A1 (en) * | 2011-06-28 | 2013-01-03 | Lingpeng Guan | Uni-directional transient voltage suppressor (tvs) |
| US20140167218A1 (en) * | 2012-12-19 | 2014-06-19 | Shekar Mallikarjunaswamy | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter |
| CN104412339A (zh) * | 2012-07-05 | 2015-03-11 | 保险丝公司 | 用于电压瞬变电路保护的撬棒器件 |
| US20150364460A1 (en) * | 2014-06-13 | 2015-12-17 | Richtek Technology Corporation | Transient voltage suppression device and manufacturing method thereof |
| CN205595332U (zh) * | 2016-05-10 | 2016-09-21 | 北京燕东微电子有限公司 | 单通道瞬态电压抑制器 |
| CN106158851A (zh) * | 2016-08-31 | 2016-11-23 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
| US9583586B1 (en) * | 2015-12-22 | 2017-02-28 | Alpha And Omega Semiconductor Incorporated | Transient voltage suppressor (TVS) with reduced breakdown voltage |
| CN106486474A (zh) * | 2015-08-31 | 2017-03-08 | 立锜科技股份有限公司 | 瞬时电压抑制元件及其制造方法 |
-
2017
- 2017-11-14 CN CN201711121185.1A patent/CN107799518A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867436B1 (en) * | 2003-08-05 | 2005-03-15 | Protek Devices, Lp | Transient voltage suppression device |
| US20130001695A1 (en) * | 2011-06-28 | 2013-01-03 | Lingpeng Guan | Uni-directional transient voltage suppressor (tvs) |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
| CN104412339A (zh) * | 2012-07-05 | 2015-03-11 | 保险丝公司 | 用于电压瞬变电路保护的撬棒器件 |
| US20140167218A1 (en) * | 2012-12-19 | 2014-06-19 | Shekar Mallikarjunaswamy | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter |
| US20150364460A1 (en) * | 2014-06-13 | 2015-12-17 | Richtek Technology Corporation | Transient voltage suppression device and manufacturing method thereof |
| CN106486474A (zh) * | 2015-08-31 | 2017-03-08 | 立锜科技股份有限公司 | 瞬时电压抑制元件及其制造方法 |
| US9583586B1 (en) * | 2015-12-22 | 2017-02-28 | Alpha And Omega Semiconductor Incorporated | Transient voltage suppressor (TVS) with reduced breakdown voltage |
| CN205595332U (zh) * | 2016-05-10 | 2016-09-21 | 北京燕东微电子有限公司 | 单通道瞬态电压抑制器 |
| CN106158851A (zh) * | 2016-08-31 | 2016-11-23 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陈天;谷健;郑娥;: "工艺参数对低电容TVS器件耐压的影响" * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103384063B (zh) | 一种浪涌保护电路及其制造方法 | |
| CN109545842B (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN108389891B (zh) | 一种双栅栅控可控硅整流器静电释放器件及其制作方法 | |
| CN103094359B (zh) | 高压肖特基二极管及其制作方法 | |
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN110444541A (zh) | 一种电压可调的双向esd保护器件及其制作方法 | |
| CN107256883B (zh) | 一种两路双向tvs二极管及其制作方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN103745996B (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN102832121A (zh) | 快恢复二极管制造方法 | |
| CN103745988A (zh) | 一种高压驱动电路的隔离结构 | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN207381398U (zh) | 一种单向npn穿通型超低压tvs结构 | |
| CN207381399U (zh) | 一种双向npn穿通型超低压tvs结构 | |
| CN106229349B (zh) | 一种超低电容低压半导体放电管芯片及其制造方法 | |
| CN108899312A (zh) | 一种单向npn穿通型超低压tvs结构及其制备方法 | |
| CN107799518A (zh) | 一种双向npn穿通型超低压tvs结构及其制备方法 | |
| JP2021536127A (ja) | 過渡電圧抑制デバイス及びその製造方法 | |
| CN107731813A (zh) | 一种esd保护电路及其制造方法 | |
| CN108565259B (zh) | 半导体器件及其制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN109326592A (zh) | 瞬态电压抑制器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180313 |