DE102017200252B4 - Halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen Download PDF

Info

Publication number
DE102017200252B4
DE102017200252B4 DE102017200252.2A DE102017200252A DE102017200252B4 DE 102017200252 B4 DE102017200252 B4 DE 102017200252B4 DE 102017200252 A DE102017200252 A DE 102017200252A DE 102017200252 B4 DE102017200252 B4 DE 102017200252B4
Authority
DE
Germany
Prior art keywords
electrode
contact hole
electrodes
main surface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017200252.2A
Other languages
English (en)
Other versions
DE102017200252A1 (de
Inventor
Hidenori Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017200252A1 publication Critical patent/DE102017200252A1/de
Application granted granted Critical
Publication of DE102017200252B4 publication Critical patent/DE102017200252B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung, aufweisend:ein Halbleitersubstrat (1), das eine Hauptoberfläche aufweist;einen ersten Diffusionsbereich (2), der in der Hauptoberfläche in einem Hauptzellbereich ausgebildet ist;einen zweiten Diffusionsbereich (3), der in der Hauptoberfläche in einem Anschlussbereich außerhalb des Hauptzellbereichs ausgebildet ist;eine isolierende Schicht (5, 6), die auf der Hauptoberfläche ausgebildet ist und erste und zweite Kontaktlöcher (7, 8) aufweist, die jeweils auf dem ersten und zweiten Diffusionsbereich (2, 3) ausgebildet sind;eine erste Elektrode (9), die in dem ersten Kontaktloch (7) ausgebildet und mit dem ersten Diffusionsbereich (2) verbunden ist;eine zweite Elektrode (10), die in dem zweiten Kontaktloch (8) ausgebildet und mit dem zweiten Diffusionsbereich (3) verbunden ist;eine halbisolierende Schicht (11), die die zweite Elektrode (10) bedeckt; undeine dritte Elektrode (14), die auf der ersten Elektrode (9) ausgebildet ist,wobei die erste und zweite Elektrode (9, 10) aus dem gleichen Material bestehen,die erste Elektrode (9) das erste Kontaktloch (7) nicht vollständig füllt,die zweite Elektrode (10) das zweite Kontaktloch (8) vollständig füllt, unddie dritte Elektrode (14) das erste Kontaktloch (7) vollständig füllt.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen, die eine Diodenstruktur für einen Leistungshalbleiter aufweisen.
  • Hintergrund
  • In einer Diode für einen Leistungshalbleiter wird ein Kontaktloch in einem Hauptzellbereich mit einer dicken AISi-Elektrode gefüllt, um zu bewirken, dass ein hoher Strom vertikal fließt. Außerdem wird eine Feldbegrenzungsring- (FLR-) Struktur als eine Anschlussstruktur eingesetzt, und Feldplatten- (FP-) Elektroden werden auf einem Schutzring (GR) und Feldbegrenzungsringen (FLR) ausgebildet, wodurch ermöglicht wird, dass sich eine Verarmungsschicht einfach ausbreitet (siehe zum Beispiel JP H09 - 23 016 A Weiter wird eine halbisolierende Schutzschicht auf der gesamten Oberfläche des Anschlussbereichs zum Zweck einer Stabilisierung des Potentials gebildet.
  • In den letzten Jahren hat es einen Trend gegeben, Wire-Bonding (WB) durch Direct-Lead-Bonding (DLB) als ein Verfahren eines Verbindens eines Bereichs zu ersetzen, um zu bewirken, dass ein Strom durch einen Hauptzellbereich fließt. Deshalb hat es eine erhöhte Zahl von Fällen gegeben, in welchen eine Elektrode zum Löten auf einer Hauptelektrode ausgebildet ist.
  • In den letzten Jahren ist eine Notwendigkeit aufgekommen, einen Anschlussbereich feiner zu gestalten, um einen uneffektiven Bereich selbst in Leistungshalbleitern zu reduzieren. Ein feines Muster kann jedoch nicht ausgebildet werden, weil die Schichtdicken von Elektroden groß sind. Selbst wenn ein feines Muster ausgebildet werden kann, das einen großen Höhenunterschied und ein großes Seitenverhältnis aufweist, wird eine Elektroden-Absenkung oder ein Riss in einer Schutzschicht an einem Elektrodenstufenabschnitt durch eine Beanspruchung von einem externen Gehäuse verursacht, was zu einer Reduzierung einer Zuverlässigkeit führt. Andererseits führt ein Gestalten der Elektrode in dem Hauptzellbereich als außerordentlich klein zu einem Ausfall aufgrund von lokaler Stromkonzentration, einer Verbindungsunterbrechung aufgrund einer Verschlechterung einer Abdeckung an einem Kontaktendbereich und einer Beschädigung des Si-Substrats zu der Zeit eines Ausbildens von Elektroden, an welche externe Elektroden anzulöten sind. Somit besteht ein Problem eines Scheiterns, eine hohe Zuverlässigkeit zu realisieren.
  • JP 2004 - 158 844 A , JP 2010 - 34 306 A und JP 2001 - 44 414 A beschreiben jeweils eine Halbleitervorrichtung mit einem Halbleitersubstrat, einem ersten Diffusionsbereich, einem zweiten Diffusionsbereich, einer isolierenden Schicht sowie einer ersten und zweiten Elektrode. Zudem ist eine dritte Elektrode vorgesehen. Hierbei sind die Schichtdicken der Elektroden relativ groß.
  • Zusammenfassung
  • Angesichts des vorstehend beschriebenen Problems ist eine Aufgabe der vorliegenden Erfindung, Halbleitervorrichtungen zur Verfügung zu stellen, die in der Lage sind, eine hohe Zuverlässigkeit zu realisieren.
  • Gemäß der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: ein Halbleitersubstrat, das eine Hauptoberfläche aufweist; einen ersten Diffusionsbereich, der in der Hauptoberfläche in einem Hauptzellbereich ausgebildet ist; einen zweiten Diffusionsbereich, der in der Hauptoberfläche in einem Anschlussbereich außerhalb des Hauptzellbereichs ausgebildet ist; eine isolierende Schicht, die auf der Hauptoberfläche ausgebildet ist und erste und zweite Kontaktlöcher aufweist, die jeweils auf dem ersten und zweiten Diffusionsbereich ausgebildet sind; eine erste Elektrode, die in dem ersten Kontaktloch ausgebildet und mit dem ersten Diffusionsbereich verbunden ist; eine zweite Elektrode, die in dem zweiten Kontaktloch ausgebildet und mit dem zweiten Diffusionsbereich verbunden ist; eine halbisolierende Schicht, welche die zweite Elektrode bedeckt; und eine dritte Elektrode, die auf der ersten Elektrode ausgebildet ist, wobei die erste und die zweite Elektrode aus dem gleichen Material bestehen, die erste Elektrode das erste Kontaktloch nicht vollständig füllt, die zweite Elektrode das zweite Kontaktloch vollständig füllt und die dritte Elektrode das erste Kontaktloch vollständig füllt.
  • In der vorliegenden Erfindung füllt die erste Elektrode das erste Kontaktloch nicht vollständig und die zweite Elektrode füllt das zweite Kontaktloch vollständig. In dem Fall, in welchem die erste und die zweite Elektrode, die aus dem gleichen Material bestehen, gleichzeitig miteinander ausgebildet werden, können deshalb Höhenunterschiede zwischen den Elektroden in dem Anschlussbereich reduziert werden, um das Auftreten von Elektroden-Absenkungen und Rissen in der Schutzschicht an den Elektrodenstufenabschnitten zu verhindern. Außerdem tritt eine Stromkonzentration nicht auf, da die dritte Elektrode das erste Kontaktloch vollständig füllt, womit eine hohe Zuverlässigkeit erzielt wird.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung ersichtlicher.
  • Figurenliste
    • 1 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine Schnittansicht einer Halbleitervorrichtung gemäß dem vergleichenden Beispiel.
    • 3 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet, und die wiederholte Beschreibung derselben kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. In einem Hauptzellbereich ist ein p-Typ-Anodenbereich 2 in einer Hauptoberfläche eines Si-Substrats 1 ausgebildet. In einem Anschlussbereich außerhalb des Hauptzellbereichs sind eine Mehrzahl von p-Typ-Ringbereichen 3 und ein N+-Typ-Ringbereich 4 in der Hauptoberfläche des Si-Substrats 1 ausgebildet. Eine SiO2-Oxidschicht 5 und eine TEOS-Oxidschicht 6 sind auf der Hauptoberfläche des Si-Substrats 1 gebildet. Die SiO2-Oxidschicht 5 und die TEOS-Oxidschicht 6 weisen erste und zweite Kontaktlöcher 7 und 8 auf, die jeweils auf dem p-Typ-Anodenbereich 2 und den p-Typ-Ringbereichen 3 ausgebildet sind.
  • Eine AISi-Elektrode 9 ist in dem ersten Kontaktloch 7 ausgebildet und mit dem p-Typ-Anodenbereich 2 verbunden. Eine Mehrzahl von AISi-Elektroden 10 ist jeweils in der Mehrzahl von zweiten Kontaktlöchern 8 ausgebildet und jeweils mit der Mehrzahl von p-Typ-Ringbereichen 3 verbunden. Eine halbisolierende SiN-Schicht 11 und eine isolierende SiN-Schicht 12, die als Schutzschicht vorgesehen ist, bedecken die Mehrzahl von AISi-Elektroden 10. Polyimid 13 bedeckt die gesamte Oberfläche bis auf Abschnitte, die Lötelektroden bilden. Eine Ni-Elektrode 14 und eine Au-Elektrode 15 sind nacheinander als Lötelektroden auf der AISi-Elektrode 9 ausgebildet, an welche externe Elektrode zu löten sind. Eine n+-Typ-Kathodenschicht 16 ist auf einer rückseitigen Oberfläche des Si-Substrats 1 gebildet.
  • Die AISi-Elektroden 9 und 10 bestehen aus dem gleichen Material und werden gleichzeitig miteinander ausgebildet. Während die AISi-Elektrode 9 das erste Kontaktloch 7 nicht vollständig füllt, füllen die AISi-Elektroden 10 die zweiten Kontaktlöcher 8 vollständig. Das heißt, während die Dicke der AISi-Elektrode 9 in dem ersten Kontaktloch 7 kleiner ist als die Tiefe des ersten Kontaktlochs 7, ist die Dicke jeder AISi-Elektrode 10, welche das zweite Kontaktloch 8 füllt größer als die Tiefe des Kontaktlochs 8. Die Ni-Elektrode 14 füllt das erste Kontaktloch 7 vollständig. Das heißt, die Summe der Dicken der AISi-Elektrode 9 und der Ni-Elektrode 14, welche das erste Kontaktloch 7 füllt, ist größer als die Tiefe des ersten Kontaktlochs 7.
  • Ein Verfahren einer Fertigung der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird nachfolgend beschrieben. Zuerst wird eine SiO2-Oxidschicht 5, die eine Dicke von 3000·10–10 m bis 10000·10-10 m aufweist, thermisch auf dem Si-Substrat 1 ausgebildet, ein Muster wird durch Photogravur und Ätzen ausgebildet, und eine Bor-Implantierung bei 1E13 bis 1E16 [1/cm2] und ein Ausglühen (bei 900°C bis 1200°C für 30 bis 120 Minuten) werden danach ausgeführt, um den p-Typ-Anodenbereich 2 in dem Hauptzellbereich und die p-Typ-Ringbereiche 3 in dem Anschlussbereich gleichzeitig miteinander auszubilden.
  • Anschließend wird ein Muster durch Photogravur und Ätzen ausgebildet und eine As-Implantierung bei 1E14 bis 1E16 [1/cm2] und ein Ausglühen (bei 900°C bis 1200°C für 30 bis 120 Minuten) werden danach ausgeführt, um den n+-Typ-Ringbereich 4 an einer äußersten Umfangsstelle des Anschlussbereichs auszubilden.
  • Anschließend wird eine TEOS-Oxidschicht 6, die eine Dicke von 5000·10-10 m bis 10000·10-10 m aufweist, aufgebracht und gestaltet, um die ersten und zweiten Kontaktlöcher 7 und 8 zu bilden. Eine AlSi-Schicht wird dann durch Sputtern oder Abscheidung bis zu einer solchen Dicke gebildet, dass die AlSi-Schicht das erste Kontaktloch 7 in dem Hauptzellbereich nicht vollständig füllt aber die zweiten Kontaktlöcher in dem Anschlussbereich vollständig füllt. Die AlSi-Schicht wird so gestaltet, dass sie Feldplatten und die AISi-Elektroden 9 und 10 bildet.
  • Anschließend werden eine halbisolierende SiN-Schicht 11, die eine Dicke von 2000·10-10 m bis 10000·10-10 m und einen Brechungsindex von 2,2 bis 2,7 aufweist, und eine isolierende SiN-Schicht 12, die eine Dicke von 2000·10-10 mbis 10000·10-10 m und einen Brechungsindex von 1,8 bis 2,2 aufweist, nacheinander als eine Schutzschicht gebildet, und die Schutzschicht in dem Hauptzellbereich wird entfernt.
  • Anschließend wird Polyimid 13 auf die gesamte Oberfläche bis zu einer Dicke von mehreren Mikrometern aufgebracht, und nur das in den Bereichen, welche Elektroden bilden, aufgebrachte Polyimid wird entfernt. Das Si-Substrat 1 wird von der rückseitigen Oberfläche auf eine gewünschte Dicke geschliffen, und die n+-Typ-Kathodenschicht 16 wird durch lonen-Implantierung (Implantieren von Phosphor oder Arsen bei 1E13 bis 1E16 [1/cm2]) und eine Wärmebehandlung (wie Laser-Ausglühen) gebildet. Schließlich werden die Ni-Elektrode 14 und die Au-Elektrode 15 durch Beschichten oder Sputtern/Abscheidung auf mehrere Mikrometer ausgebildet.
  • Die vorteilhaften Wirkungen der vorliegenden Ausführungsform werden durch Vergleichen zwischen der vorliegenden Ausführungsform und einem vergleichenden Beispiel beschrieben. 2 ist eine Schnittansicht einer Halbleitervorrichtung gemäß dem vergleichenden Beispiel. In dem vergleichenden Beispiel werden AISi-Elektroden 9 und 10 so dick ausgebildet, dass sie das erste und zweite Kontaktloch 7 und 8 vollständig füllen. Deshalb kann eine Beanspruchung von einem externen Gehäuse eine Elektroden-Absenkung oder einen Riss in der Schutzschicht an einem Elektrodenstufenabschnitt verursachen, was die Zuverlässigkeit der Halbleitervorrichtung reduziert.
  • Andererseits füllt in der vorliegenden Ausführungsform die AISi-Elektrode 9 das erste Kontaktloch 7 nicht vollständig, während die AISi-Elektroden 10 die zweiten Kontaktlöcher 8 vollständig füllen. In dem Fall, in welchem die AISi-Elektroden 9 und 10, die aus dem gleichen Material bestehen, gleichzeitig miteinander ausgebildet werden, können deshalb Höhenunterschiede zwischen den Elektroden in dem Anschlussbereich reduziert werden, um das Auftreten von Elektroden-Absenkungen und Rissen in der Schutzschicht an den Elektrodenstufenabschnitten zu verhindern. Außerdem tritt eine Stromkonzentration nicht auf, da die Ni-Elektrode 14 das erste Kontaktloch 7 vollständig füllt, womit eine hohe Zuverlässigkeit erzielt wird.
  • Zweite Ausführungsform
  • 3 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, dass die AISi-Elektroden 10 die zweiten Kontaktlöcher 8 nicht vollständig füllen sondern die halbisolierende SiN-Schicht 11 die zweiten Kontaktlöcher 8 vollständig füllt. Ein Füllen mit der halbisolierenden SiN-Schicht 11 auf diese Weise erzeugt einen Zustand gleichen Potentials, selbst wenn eine Verbindungsunterbrechung als eine Folge einer Verschlechterung einer Kontaktabdeckung in dem Anschlussbereich auftritt. Das Potential zu der Zeit eines umgekehrten Vorspannens kann deshalb von den FLRs und den FPs gemeinsam getragen werden, sodass die Spannungsfestigkeit stabilisiert wird. Ansonsten sind der Aufbau und die vorteilhaften Wirkungen der vorliegenden Ausführungsform die gleichen wie diejenigen der ersten Ausführungsform.
  • In der ersten und zweiten Ausführungsform kann ein Sperrmetall wie TiN oder TiW unter den AISi-Elektroden 9 und 10 ausgebildet sein. Eine Beschädigung zu der Zeit eines Ausbildens der Elektroden, an welche externe Elektroden angelötet werden, kann dadurch verhindert werden, um einen Leckstrom zu reduzieren. Ein Sperrmetall wie TiN oder TiW kann alternativ an Stelle der AISi-Elektroden 9 und 10 ausgebildet sein. Die Elektrodendicke kann dadurch reduziert werden, um zu ermöglichen, dass die Halbleitervorrichtung feiner gestaltet wird. PIN-Diodenstrukturen des Leitertyps umgekehrt zu demjenigen der PIN-Diodenstruktur in der ersten und zweiten Ausführungsform können ebenso auf die gleiche Weise ausgebildet werden.
  • Ein Halbleitersubstrat, das aus einem Halbleiter mit breiter Bandlücke gebildet ist, welcher eine Bandlücke größer als diejenige von Silizium aufweist, kann ebenfalls als das Si-Substrat 1 verwendet werden. Der Halbleiter mit breiter Bandlücke ist zum Beispiel Siliziumkarbid, ein auf Galliumnitrid basierendes Material oder Diamant. Ein Leistungshalbleiterelement, das aus einem solchen Halbleiter mit breiter Bandlücke ausgebildet ist, weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann deshalb in einer Größe reduziert werden. Durch ein Verwenden dieses in einer Größe reduzierten Elements kann ein Halbleitermodul, welches diese Art von Halbleiterelement einsetzt, in einer Größe reduziert werden. Außerdem können, weil die Hitzebeständigkeit des Elements hoch ist, Wärmeableitungslamellen eines Kühlkörpers in einer Größe reduziert werden, und ein wasserkühlendes Teil des Kühlkörpers kann durch ein luftkühlendes Teil ersetzt werden, womit ermöglicht wird, dass das Halbleitermodul weiter in einer Größe reduziert wird. Weiter kann, weil das Element einen reduzierten Leistungsverlust und eine hohe Effizienz aufweist, das Halbleitermodul in einer Effizienz verbessert werden.
  • Zusammengefasst weist eine Halbleitervorrichtung auf: ein Halbleitersubstrat, das eine Hauptoberfläche aufweist; einen ersten Diffusionsbereich in der Hauptoberfläche in einem Hauptzellbereich; einen zweiten Diffusionsbereich in der Hauptoberfläche in einem Anschlussbereich; eine isolierende Schicht auf der Hauptoberfläche und erste und zweite Kontaktlöcher jeweils auf dem ersten und zweiten Diffusionsbereich aufweisend; eine erste Elektrode in dem ersten Kontaktloch und mit dem ersten Diffusionsbereich verbunden; eine zweite Elektrode in dem zweiten Kontaktloch und mit dem zweiten Diffusionsbereich verbunden; eine halbisolierende Schicht, die die zweite Elektrode bedeckt; und eine dritte Elektrode auf der ersten Elektrode, wobei die erste und zweite Elektrode aus dem gleichen Material bestehen, die erste Elektrode das erste Kontaktloch nicht vollständig füllt, die zweite Elektrode das zweite Kontaktloch vollständig füllt, und die dritte Elektrode das erste Kontaktloch vollständig füllt.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    erster Diffusionsbereich
    3
    zweiter Diffusionsbereich
    4
    n+-Typ-Ringbereich
    5
    isolierende Schicht
    6
    isolierende Schicht
    7
    Kontaktloch
    8
    Kontaktloch
    9
    erste Elektrode
    10
    zweite Elektrode
    11
    halbisolierende Schicht
    12
    isolierende Schicht
    13
    Polyimid
    14
    dritte Elektrode
    15
    Au-Elektrode
    16
    n+-Typ-Kathodenschicht

Claims (5)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (1), das eine Hauptoberfläche aufweist; einen ersten Diffusionsbereich (2), der in der Hauptoberfläche in einem Hauptzellbereich ausgebildet ist; einen zweiten Diffusionsbereich (3), der in der Hauptoberfläche in einem Anschlussbereich außerhalb des Hauptzellbereichs ausgebildet ist; eine isolierende Schicht (5, 6), die auf der Hauptoberfläche ausgebildet ist und erste und zweite Kontaktlöcher (7, 8) aufweist, die jeweils auf dem ersten und zweiten Diffusionsbereich (2, 3) ausgebildet sind; eine erste Elektrode (9), die in dem ersten Kontaktloch (7) ausgebildet und mit dem ersten Diffusionsbereich (2) verbunden ist; eine zweite Elektrode (10), die in dem zweiten Kontaktloch (8) ausgebildet und mit dem zweiten Diffusionsbereich (3) verbunden ist; eine halbisolierende Schicht (11), die die zweite Elektrode (10) bedeckt; und eine dritte Elektrode (14), die auf der ersten Elektrode (9) ausgebildet ist, wobei die erste und zweite Elektrode (9, 10) aus dem gleichen Material bestehen, die erste Elektrode (9) das erste Kontaktloch (7) nicht vollständig füllt, die zweite Elektrode (10) das zweite Kontaktloch (8) vollständig füllt, und die dritte Elektrode (14) das erste Kontaktloch (7) vollständig füllt.
  2. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (1), das eine Hauptoberfläche aufweist; einen ersten Diffusionsbereich (2), der in der Hauptoberfläche in einem Hauptzellbereich ausgebildet ist; einen zweiten Diffusionsbereich (3), der in der Hauptoberfläche in einem Anschlussbereich außerhalb des Hauptzellbereichs ausgebildet ist; eine isolierende Schicht (5, 6), die auf der Hauptoberfläche ausgebildet ist und erste und zweite Kontaktlöcher (7, 8) aufweist, die jeweils auf dem ersten und zweiten Diffusionsbereich (2, 3) ausgebildet sind; eine erste Elektrode (9), die in dem ersten Kontaktloch (7) ausgebildet und mit dem ersten Diffusionsbereich (2) verbunden ist; eine zweite Elektrode (10), die in dem zweiten Kontaktloch (8) ausgebildet und mit dem zweiten Diffusionsbereich (3) verbunden ist; eine halbisolierende Schicht (11), die die zweite Elektrode (10) bedeckt; und eine dritte Elektrode (14), die auf der ersten Elektrode (9) ausgebildet ist, wobei die erste und zweite Elektrode (9, 10) aus dem gleichen Material bestehen, die erste Elektrode (9) das erste Kontaktloch (7) nicht vollständig füllt, die zweite Elektrode (10) das zweite Kontaktloch (8) nicht vollständig füllt, die halbisolierende Schicht (11) das zweite Kontaktloch (8) vollständig füllt, und die dritte Elektrode (14) das erste Kontaktloch (7) vollständig füllt.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die erste und zweite Elektrode (9, 10) AI-basierte Elektroden aufweisen.
  4. Halbleitervorrichtung gemäß Anspruch 3, wobei die erste und zweite Elektrode (9, 10) weiter ein Sperrmetall aufweisen, das unter den Al-basierten Elektroden ausgebildet ist.
  5. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die erste und zweite Elektrode (9, 10) ein Sperrmetall sind.
DE102017200252.2A 2016-03-01 2017-01-10 Halbleitervorrichtungen Active DE102017200252B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-039067 2016-03-01
JP2016039067A JP6575398B2 (ja) 2016-03-01 2016-03-01 半導体装置

Publications (2)

Publication Number Publication Date
DE102017200252A1 DE102017200252A1 (de) 2017-09-07
DE102017200252B4 true DE102017200252B4 (de) 2022-01-27

Family

ID=59650608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017200252.2A Active DE102017200252B4 (de) 2016-03-01 2017-01-10 Halbleitervorrichtungen

Country Status (4)

Country Link
US (1) US9991212B2 (de)
JP (1) JP6575398B2 (de)
CN (1) CN107146813B (de)
DE (1) DE102017200252B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6834156B2 (ja) * 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
JP2018148154A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP7052476B2 (ja) * 2018-03-27 2022-04-12 三菱電機株式会社 半導体装置
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
CN117174592B (zh) * 2023-08-25 2024-03-26 上海华虹挚芯电子科技有限公司 具有优化可靠性终端结构的功率器件及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923016A (ja) 1995-07-05 1997-01-21 Hitachi Ltd 複合ダイオードの製造方法
JP2001044414A (ja) 1999-08-04 2001-02-16 Hitachi Ltd 半導体装置
JP2004158844A (ja) 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP2010034306A (ja) 2008-07-29 2010-02-12 Mitsubishi Electric Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107323A (en) 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
JPH06112157A (ja) * 1992-09-25 1994-04-22 Hitachi Ltd 半導体装置及びその製造方法
US5545926A (en) * 1993-10-12 1996-08-13 Kabushiki Kaisha Toshiba Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
EP2927961B1 (de) * 2012-11-29 2017-10-18 Fuji Electric Co., Ltd. Halbleiterbauelement
JP6403484B2 (ja) 2014-08-08 2018-10-10 東芝ライフスタイル株式会社 冷蔵庫

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923016A (ja) 1995-07-05 1997-01-21 Hitachi Ltd 複合ダイオードの製造方法
JP2001044414A (ja) 1999-08-04 2001-02-16 Hitachi Ltd 半導体装置
JP2004158844A (ja) 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP2010034306A (ja) 2008-07-29 2010-02-12 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US20170256503A1 (en) 2017-09-07
JP2017157670A (ja) 2017-09-07
CN107146813A (zh) 2017-09-08
JP6575398B2 (ja) 2019-09-18
CN107146813B (zh) 2020-08-28
US9991212B2 (en) 2018-06-05
DE102017200252A1 (de) 2017-09-07

Similar Documents

Publication Publication Date Title
DE102017200252B4 (de) Halbleitervorrichtungen
DE112006002915B4 (de) Integrierte Schaltung und Verfahren zum Bewirken von Überspannungsschutz für Niederspannungsleitungen
DE112013007447B4 (de) Halbleitervorrichtung
DE102011086943B4 (de) Halbleitervorrichtung
EP2596532B1 (de) Optoelektronisches bauelement
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
EP2652785B1 (de) Träger für einen optoelektronischen halbleiterchip und halbleiterchip
DE102010038641B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015105638B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE112012001617B4 (de) Siliziumkarbid-Vertikalfeldeffekttransistor
DE112018000289T5 (de) Kondensator
DE102009053064A1 (de) Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE112014006630T5 (de) Siliziumcarbidhalbleiterbauteil
DE102012108883A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102016218418A1 (de) Halbleitervorrichtung
DE112015006812T5 (de) Halbleitervorrichtung
DE112013007500T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und einer PIN-Diode
DE102017200452B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE102020115655B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
DE112013007220T5 (de) Halbleitervorrichtung
DE102015111485A1 (de) Optoelektronisches Halbleiterbauelement
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102012208246B4 (de) Halbleitervorrichtung
DE102015108183B4 (de) Verfahren zur Verarbeitung einer Halbleitervorrichtung und Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final