DE112004002981B4

DE112004002981B4 - Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente

Info

Publication number: DE112004002981B4
Application number: DE112004002981.3T
Authority: DE
Inventors: Akihiro Goto; Hironori Matsushima; Hiroshige Ogawa; Yoshio Matsuda
Original assignee: Mitsubishi Electric Corp; Renesas Electronics Corp
Current assignee: Mitsubishi Electric Corp; Renesas Electronics Corp
Priority date: 2004-11-01
Filing date: 2004-11-01
Publication date: 2018-07-26
Anticipated expiration: 2024-11-02
Also published as: DE112004002981T5; US20080250363A1; US7725847B2; CN1894786A; WO2006048921A1; CN100403502C; JPWO2006048921A1; JP4567689B2; HK1097955A1

Abstract

Entwicklungsunterstützungsvorrichtung zur Unterstützung einer Verdrahtungsauslegung für Kontaktierungsdrähte (13), die einen Halbleiterchip (11) und einen Zwischenträger (12) eines Halbleitermoduls verbinden, wobei die Entwicklungsunterstützungsvorrichtung umfasst:
eine Erstellungseinheit (3), die Simulationsentwicklungsdaten erstellt, die auf Grundlage von Entwicklungsdaten (1) des Halbleitermoduls ein Auftreten einer Abweichung einer Anordnungsstelle des Halbleiterchips (11) auf dem Zwischenträger (12) von den Entwicklungsdaten (1) und ein Auftreten einer Abweichung von Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers (12) von den Entwicklungsdaten (1) simulieren, wobei die Erstellungseinheit (3) die Simulationsentwicklungsdaten vor Anordnung des Halbleiterchips (11) auf dem Zwischenträger (12) erstellt; und
eine Analyseeinheit (9), die auf Grundlage der Simulationsentwicklungsdaten eine Toleranz der Abweichung der Anordnungsstelle des Halbleiterchips (11) auf dem Zwischenträger (12) und eine Toleranz der Abweichung von Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers (12) analysiert, und Analyseergebnisse, die verwendet werden, um das Halbleitermodul auf Grundlage der Entwicklungsdaten (1) und der Toleranzen zu entwickeln, ausgibt.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf eine Entwicklungsunterstützungsvorrichtung zur Unterstützung der Entwicklung von Halbleiterbauelementen, die bei der Halbleiterbestückungsentwicklung der Art einer Drahtkontaktierung zur Anordnung von Halbleiterchips, wie Logikschaltungen und Speichern, die die Drahtkontaktierung betreffende Entwicklung übernimmt, wobei Herstellungsschwankungen in einem Halbleiterherstellungsprozess berücksichtigt werden.
STAND DER TECHNIK
Herkömmlicher Weise werden bei der Entwicklung eines Halbleiterbauelements wie eines Halbleitermoduls Anordnungsstellen eines Zwischenträgers (Interposers) und von Halbleiterchips, Verdrahtungsstellen, und dergleichen, vorab mit einer Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente geprüft. Als eine solche Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente gibt es eine Vorrichtung, die eine Datenkombinationseinheit umfasst, die zum Beispiel Chipdaten mit Auslegungsinformation für Chips und Rahmendaten mit Rahmeninformation für Rahmen eingibt und die Chipdaten und die Rahmendaten an vorbestimmten Stellen anordnet, um eine kombinierte Zeichnung zu schaffen, eine Schaltplanerstellungseinheit, die automatisch oder interaktiv im Hinblick auf die durch die Datenkombinationseinheit geschaffene kombinierte Zeichnung einen Chip-/Rahmenschaltplan mit Bezug auf die Schaltplaninformation schafft, die erzeugt wird, indem gleiche Chips und andere Rahmen verwendet werden, und eine Schaltplaninformationsspeichereinheit, die Schaltplaninformation extrahiert, auf die sich die Schaltplanerstellungseinheit beim Erstellen eines Schaltplans bezieht, der auf dem durch die Schaltplanerstellungseinheit erstellten Chip-/Rahmenschaltplan beruht, und die Schaltplaninformation speichert. In einer solchen Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente speichert die Schaltplaninformationsspeichereinheit die Schaltplaninformation wie etwa den verwendeten Schaltplan und die verwendeten Kontaktflecken so, dass auf die Schaltplaninformation bei späteren Verschaltungsarbeiten mit anderen Rahmen zurückgegriffen wird. Folglich erstellt die Schaltplanerstellungseinheit einen Schaltplan mit Bezugnahme auf die Schaltplaninformation, die von der Schaltplaninformationsspeichereinheit gespeichert wurde. Somit besteht insofern ein Vorteil, als es möglich ist, den Anschluss von Drähten richtig durchzuführen.

Patentdokument 1: JP H05-67679 A
Patentdokument 2 ( US 6 357 036 B1 ) offenbart eine Entwicklungsunterstützungsvorrichtung zur Unterstützung einer Verdrahtungsauslegung für Kontaktierungsdrähte, die einen Halbleiterchip und einen Zwischenträger verbinden.
Patentdokument 3 ( US 2001/0044660 A1 ) betrifft ein allgemeines Problem im Zusammenhang mit der Position eines „lead frames“ und eines Chips aufgrund von Variationen im Handhabungs- und Herstellungsprozess.

OFFENBARUNG DER ERFINDUNG
DAS VON DER ERFINDUNG ZU LÖSENDE PROBLEM
Bei der vorstehenden herkömmlichen Verfahrenstechnik wird eine Drahtkontaktierungsregelprüfung für Kontaktierungsdrähte durchgeführt, die Halbleiterchips und Anschlussrahmen verbinden. Bei einer solchen Verfahrenstechnik ist es jedoch unmöglich, eine Entwurfsregelprüfung durchzuführen, die, bevor die Halbleiterbauelemente hergestellt werden, eine Schwankung bei den Anordnungsstellen der Halbleiterchips im Herstellungsprozess für Halbleiterbauelemente berücksichtigt. Deshalb ist es unmöglich, vorab Mängel festzustellen, die die Drahtkontaktierungen betreffen, wie den Kontakt von Drahtkontaktierungen untereinander und den Kontakt zwischen den Drahtkontaktierungen und den Halbleiterchips. Diese Mängel lassen sich erst im eigentlichen Herstellungsprozess für Halbleiterbauelemente erfassen. Die Erfassung solcher Mängel im eigentlichen Herstellungsprozess für Halbleiterbauelemente führt zu einer Verschlechterung im Produktausstoß.
Die vorliegende Erfindung wurde angesichts der vorstehenden Probleme entwickelt, und es ist eine Aufgabe der vorliegenden Erfindung, eine Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente zu erhalten, die es möglich macht, Mängel, die Drahtkontaktierungen betreffen, wie den Kontakt der Drahtkontaktierungen untereinander und den Kontakt zwischen den Drahtkontaktierungen und den Halbleiterchips, bei einem hohen Produktausstoß zu verhindern.
MITTEL ZUR LÖSUNG DES PROBLEMS
Um die vorstehenden Probleme zu lösen und die vorstehenden Aufgaben zu erfüllen, umfasst nach einem Aspekt der vorliegenden Erfindung eine Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente, die die Verdrahtungsentwicklung für Drahtkontaktierungen unterstützt, die einen Halbleiterchip und einen Zwischenträger umfasst, eine Einheit, die Simulationsentwicklungsdaten generiert, die das Auftreten einer Schwankung an einer Anordnungsstelle eines Halbleiterchips auf einem Zwischenträger und das Auftreten einer Schwankung bei den Kontaktierungsverbindungsanschlussstellen des Zwischenträgers simulieren; und eine Analyseeinheit, die auf Grundlage der Simulationsentwicklungsdaten, Herstellungsmängel des Halbleiterbauelements analysiert, die von der Schwankung bei der Anordnungsstelle des Halbleiterchips auf dem Zwischenträger und der Schwankung bei den Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers herrühren.
Die Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente, die dem vorstehenden Aspekt der vorliegenden Erfindung entspricht, generiert vorab Simulationsentwicklungsdaten, die das Auftreten einer Schwankung an den Anordnungsstellen des Halbleiterchips auf dem Zwischenträger und das Auftreten einer Schwankung bei den Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers simulieren. Es wird eine Entwurfsregelprüfung, die eine Herstellungsschwankung in einem Herstellungsprozess für Halbleiterbauelemente berücksichtigt, auf Grundlage der Simulationsentwicklungsdaten durchgeführt. Mit anderen Worten werden die Simulationsentwicklungsdaten analysiert und überprüft, um vorab Herstellungsmängel von Halbleitern aufzudecken, die von der Schwankung bei den Anordnungsstellen des Halbleiterchips auf dem Zwischenträger und der Schwankung bei den Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers herrühren.
WIRKUNG DER ERFINDUNG
Nach der, einem Aspekt der vorliegenden Erfindung entsprechenden Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente, ist es möglich, da die die Herstellungsschwankung beim Herstellungsprozess für Halbleiterbauelemente berücksichtigende Entwurfsregelmessung durchgeführt wird, Mängel, die Drahtkontaktierungen wie den Kontakt der Drahtkontaktierungen untereinander und den Kontakt zwischen den Drahtkontaktierungen und dem Zwischenträger betreffen, bei der Herstellung der Halbleiterbauelemente vorab, das heißt, in einem Entwurfstadium für die Halbleiterbauelemente aufzudecken, bevor die eigentliche Herstellung der Halbleiterbauelemente durchgeführt wird. Werden Mängel, die die Drahtkontaktierungen betreffen, im Entwurfsstadium für die Halbleiterbauelemente aufgedeckt, ist es möglich, diese Mängel im Entwurfsstadium zu beheben und der Norm entsprechende Halbleiterbauelemente zu entwickeln. Deshalb wird gemäß der Entwicklungsunterstützungsvorrichtung nach der vorliegenden Erfindung die Möglichkeit bewirkt, eine Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente zu erhalten, die das Auftreten von Mängeln verhindern kann, die die Drahtkontaktierungen, wie den Kontakt der Drahtkontaktierungen untereinander, bei der Herstellung von Halbleiterbauelementen betreffen, um einen Produktausstoß zu verbessern, und die es ermöglicht, Halbleiterbauelemente mit einem hohen Produktausstoß herzustellen.
Figurenliste

1 ist ein Blockschema von ausschlaggebenden Abschnitten einer Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente nach einer Ausführungsform der vorliegenden Erfindung;
2 ist ein Querschnitt eines Beispiels eines Halbleitermodulaufbaus;
3 ist eine Draufsicht eines Beispiels des Halbleitermodulaufbaus;
4 ist ein Schaubild eines Zustands, in dem ein Halbleiterchip bei der Entwicklung an einer von einer Anordnungsstelle abweichenden Stelle auf einem Zwischenträger angeordnet wird;
5 ist ein Schaubild eines Zustands, in dem der Zwischenträger bei der Entwicklung an einer von der Anordnungsstelle abweichenden Stelle angeordnet wird;
8 ist ein Schaubild eines Zustands, in dem der Halbleiterchip bei der Entwicklung an der Anordnungsstelle angeordnet wird;
9 ist ein Schaubild eines Zustands, in dem der Halbleiterchip bei der Entwicklung an einer von der Anordnungsstelle abweichenden Stelle angeordnet wird;
10 ist ein Schaubild eines Zustands, in dem der Halbleiterchip bei der Entwicklung an einer von der Anordnungsstelle abweichenden Stelle angeordnet wird;
13 ist ein Schaubild eines Beispiels einer Faktorentabelle, worin Faktoren der Herstellungsschwankung und Ebenen der Herstellungsschwankung angeordnet sind;
14 ist ein Schaubild eines Beispiels einer L9-Orthogonaltabelle, worin die Faktoren von 13 angeordnet sind; und
15 ist ein Schaubild zur Erläuterung der Eingabe- und Ausgabeinformation in einer Datenanalyseeinheit.

Bezugszeichenliste

1: Entwicklungsdaten für ein Halbleitermodul
2: Eingabesteuereinheit
3: Zusammenstellungseinheit
4: Zwischenträgeranordnungseinheit
5: Chip-Montageeinheit
6: Drahtkontaktierungseinheit
7: Entwurfsregelmesseinheit
7a: Messergebnis
8: Messergebnisdatenspeicher
9: Datenanalyseeinheit
10: Analyseergebnisdaten
11a: Halbleiterchip
11b: Halbleiterchip
12: Zwischenträger
13: Kontaktierungsdrähte
14: Kontaktflecken
15: Kontaktfinger
16: Faktorentabelle
17: Orthogonaltabelle

BESTE ART(EN) UND WEISE(N) ZUR UMSETZUNG DER ERFINDUNG
Nachstehend werden beispielhafte Ausführungsformen einer der vorliegenden Erfindung entsprechenden Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente im Einzelnen auf Grundlage der Zeichnungen erklärt.
Ausführungsform
1 ist ein Blockschema von ausschlaggebenden Abschnitten einer Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente nach einer Ausführungsform der vorliegenden Erfindung. Die Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente umfasst eine Eingabesteuereinheit 2, eine Zwischenträgeranordnungseinheit 4, eine Chip-Montageeinheit 5, eine Drahtkontaktierungseinheit 6, eine Entwurfsregelmesseinheit 7, eine Speichereinheit 8 und eine Datenanalyseeinheit 9. Pfeile geben den Datenfluss an. Die Zwischenträgeranordnungseinheit 4, die Chip-Montageeinheit 5 und die Drahtkontaktierungseinheit 6 werden kollektiv als Zusammenstellungseinheit 3 bezeichnet.
Die 2 und 3 sind Schaubilder eines Beispiels eines Aufbaus eines Halbleitermoduls, das durch diese Entwicklungsunterstützungsvorrichtung entworfen werden kann. 2 ist ein Querschnitt des Halbleitermoduls. 3 ist eine Draufsicht des Halbleitermoduls. Wie in den 2 und 3 gezeigt ist, umfasst das Halbleitermodul einen Halbleiterchip 11a und einen Halbleiterchip 11b (nachstehend allgemein in manchen Fällen als Halbleiterchip 11 bezeichnet), einen Zwischenträger 12, Kontaktierungsdrähte 13, Kontaktflecken 14 und Kontaktfinger 15. In den 2 und 3 ist ein Beispiel des Halbleitermoduls gezeigt, bei dem zwei Halbleiterchips übereinander gestapelt sind. Die vorliegende Erfindung ist jedoch nicht auf diese Anordnung beschränkt. Anders ausgedrückt ist es möglich, die vorliegende Erfindung zur Entwicklung von Halbleitermodulen anzuwenden, die nur einen Halbleiterchip enthalten, oder die vorliegende Erfindung im weiteren Sinne zur Entwicklung von Halbleitermodulen anzuwenden, die drei oder mehr Halbleiterchips enthalten.
Die Eingabesteuereinheit 2 erhält eine Eingabe von Entwicklungsdaten 1 für das Halbleitermodul. Die Entwicklungsdaten 1, die das Halbleitermodul betreffen, wie eine Form des Zwischenträgers 12, wie ein Substrat für Halbleitermodule oder einen Anschlussrahmen, eine Form des Halbleiterchips 11, eine Anordnungsstelle für den Halbleiterchip 11 auf dem Zwischenträger 12, eine Form der Kontaktierungsdrähte 13, die die Halbleiterchips mit dem Zwischenträger 12 verbinden, und Drahtkontaktierungskoordinaten, d. h. Anordnungsstellen für die Kontaktierungsdrähte 13, die den Halbleiterchip 11 mit dem Zwischenträger 12 verbinden, werden in die Eingabesteuereinheit 2 eingegeben. Die Zusammenstellungseinheit 3 erstellt Simulationsentwicklungsdaten, die das Auftreten einer Herstellungsschwankung mit den Entwicklungsdaten 1 für das Halbleitermodul simulieren, die als Eingabe in die Eingabesteuereinheit 2 eingegeben werden. Die Eingabesteuereinheit 2 muss nicht immer vorgesehen werden. Es ist auch möglich, die Entwicklungsdaten 1, die das Halbleitermodul betreffen, direkt von außerhalb in die Zusammenstellungseinheit 3 einzugeben.
Auf Grundlage der Entwicklungsdaten 1, die von der Eingabesteuereinheit 2 eingegeben werden, kann die Zwischenträgeranordnungseinheit 4 in Vorwegnahme des Auftretens einer Herstellungsschwankung bei der Anordnung des Zwischenträgers 12 Daten erstellen, die erhalten werden, indem der Zwischenträger 12 an einer Stelle angeordnet wird, an der das Auftreten der Herstellungsschwankung simuliert wird. Die Zwischenträgeranordnungseinheit 4 erstellt dann die Daten, die durch Anordnen des Zwischenträgers 12 erhalten werden, wenn die Herstellungsschwankung (die Schwankung bei einer Anordnungsstelle des Zwischenträgers 12) in einer Richtung X im Hinblick auf eine Anordnungsstelle im Entwurf des Zwischenträgers 12 (einer in der gleichen Ebene auf einer Hauptfläche des Zwischenträgers befindlichen Richtung) auftritt, wie beispielsweise in 4 gezeigt ist, oder in einer Richtung Y (einer in der gleichen Ebene auf der Hauptfläche des Zwischenträgers befindlichen Richtung), wie beispielsweise in 5 gezeigt ist.
Die Zwischenträgeranordnungseinheit 4 erstellt auch Daten, die durch Anordnen des Zwischenträgers 12 erhalten werden, wenn die Herstellungsschwankung (die Schwankung bei einer Anordnungsstelle des Zwischenträgers 12) in einer im Hinblick auf die Entwurfsanordnungstichtung des Zwischenträgers 12 schrägen Richtung, d.h. sowohl in der Richtung X als auch Y, wie beispielsweise in 6 gezeigt ist, in einer Drehungsrichtung (einer Drehungsrichtung auf der Hauptfläche des Zwischenträgers), wie beispielsweise in 7 gezeigt ist, oder einer Richtung Z im Hinblick auf die Hauptfläche des Zwischenträgers (einer Aufbauhöhenrichtung des Zwischenträgers) auftritt. Eine abwechselnd lange und kurze Strichlinie in den 4 bis 7 zeigt die Anordnungsstelle im Entwurf des Zwischenträgers 12 an.
Auf Grundlage der Entwicklungsdaten 1, die von der Eingabesteuereinheit 2 eingegeben werden, und der Daten, die durch die Zwischenträgeranordnungseinheit 4 erstellt werden, erstellt die Chip-Montageeinheit 5 im Vorgriff auf das Auftreten einer Herstellungsschwankung bei der Anordnung des Halbleiterchips 11 auf dem Zwischenträger 12 Halbleiterchip-Simulationsanordnungsdaten, die erhalten werden, indem der Halbleiterchip 11 an einer Stelle angeordnet wird, an der das Auftreten der Herstellungsschwankung am Zwischenträger 12 simuliert wird. Beispielsweise wird angenommen, dass es sich bei einer in 8 gezeigten Anordnungsstelle des Halbleiterchips 11 um die Anordnungsstelle im Entwurf des Halbleiterchips 11 auf dem Zwischenträger 12 handelt. In diesem Fall erstellt die Chip-Montageeinheit 5 Daten, die erhalten werden, indem der Zwischenträger 12 angeordnet wird, wenn die Herstellungsschwankung (die Schwankung bei einer Anordnungsstelle des Halbleiterchips 11 auf dem Zwischenträger 12) in einer Richtung X im Hinblick auf die Anordnungsstelle im Entwurf des Halbleiterchips 11 auf dem Zwischenträger 12 (einer in der gleichen Ebene auf einer Anordnungsfläche des Halbleiterbauelements auf dem Zwischenträger befindlichen Richtung), wie beispielsweise in 9 gezeigt ist, oder in einer Richtung Y (einer in der gleichen Ebene auf einer Anordnungsfläche des Halbleiterbauelements auf dem Zwischenträger befindlichen Richtung), wie beispielsweise in 10 gezeigt ist, auftritt.
Die Chip-Montageeinheit 5 erstellt auch Daten, die durch Anordnen des Halbleiterchips 11 erhalten werden, wenn die Herstellungsschwankung (die Schwankung bei einer Anordnungsstelle des Halbleiterchips 11 auf dem Zwischenträger 12) in einer schrägen Richtung geneigt im Hinblick auf die Anordnungsstelle im Entwurf des Halbleiterchips 11 auf dem Zwischenträger 12, d.h. sowohl in der Richtung X als auch Y, wie beispielsweise in 11 gezeigt ist, in einer Drehungsrichtung (einer Drehungsrichtung auf einer Anordnungsfläche des Halbleiterchips auf dem Zwischenträger), wie beispielsweise in 12 gezeigt ist, oder einer Richtung Z im Hinblick auf die Hauptfläche des Zwischenträgers (einer Dickenrichtung des Zwischenträgers) auftritt. Eine abwechselnd lange und kurze Strichlinie in den 9 bis 12 zeigt die Anordnungsstelle im Entwurf des Halbleiterchips 11 an.
Die Drahtkontaktierungseinheit 6 erstellt auf Grundlage der Entwicklungsdaten 1, die von der Eingabesteuereinheit 2 eingegeben werden, und der Daten, die von der Chip-Montageeinheit 5 erstellt werden, Drahtkontaktierungssimulationsdaten, die erhalten werden, indem die Kontaktierungsdrähte 13 verdrahtet werden, die die Kontaktflecken 14 des Halbleiterchips 11, der so angeordnet ist, dass er im Entwurf von der Anordnungsstelle abweicht, und die Kontaktfinger 15 des Zwischenträgers 12 verbinden, wenn eine von der Chip-Montageeinheit 5 erzeugte Herstellungsschwankung von der Anordnungsstelle im Entwurf auf dem Zwischenträger 12 auftritt, d. h. wenn der Halbleiterchip 11 an einer Stelle angeordnet wird, an der das Auftreten einer Herstellungsschwankung auf dem Zwischenträger 12 simuliert wird.
Die Entwurfsregelmesseinheit 7 führt eine Entwurfsregelmessung durch, die die Kontaktierungsdrähte 13 betrifft, die durch die Drahtkontaktierungseinheit 6 verdrahtet wurden. Die Entwurfsregelmesseinheit 7 misst den Spielraum der Kontaktierungsdrähte 13 untereinander, den Spielraum zwischen den Kontaktierungsdrähten 13 und dem Halbleiterchip 11, den Spielraum zwischen den Kontaktierungsdrähten 13 und dem Zwischenträger 12, den Spielraum zwischen den Kontaktierungsdrähten 13 und den Kontaktflecken 14, und den Spielraum zwischen den Kontaktierungsdrähten 13 und den Kontaktfingern 15.
Die Datenanalyseeinheit 9 führt in der Entwurfsregelmesseinheit 7 eine statistische Analyse mit den Messergebnissen 7a als Eingaben durch. Die Analyse in der Datenanalyseeinheit 9 wird beispielsweise für eine Schwankungstoleranz bei einer eine Entwurfsregel erfüllenden Anordnungsstelle des Halbleiterchips 11 auf dem Zwischenträger 12, eine Schwankungstoleranz bei einer die Entwurfsregel erfüllenden Kontaktierungsdrahtverbindungsanschlussstelle des Zwischenträgers 12 für den Halbleiterchip 11, eine Schwankungsverteilungsaufstellung, einen Prozessfähigkeitsindex, eine Standardabeichung, Streuung, einen Durchschnitt, ein Verhältnis mängelfrei/mängelbehaftet, ein Verhältnis SN und dergleichen durchgeführt.
Nun werden Betriebsabläufe der Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente nach dieser vorstehend beschriebenen Ausführungsform erläutert. Zuerst werden die das Halbleitermodul betreffenden Entwicklungsdaten 1 wie etwa Form des Zwischenträgers 12, eine Form des Halbleiterchips 11, eine Anordnungsstelle des Halbleiterchips 11 auf dem Zwischenträger 12, eine Form der Kontaktierungsdrähte 13, die den Halbleiterchip 11 und den Zwischenträger 12 verbinden, und Drahtkontaktierungskoordinaten in die Eingabesteuereinheit 2 eingegeben. Die Eingabesteuereinheit 2 empfängt die Entwicklungsdaten 1, die das Halbleitermodul betreffen, und gibt die Entwicklungsdaten 1 an die Zwischenträgeranordnungseinheit 4 aus.
Wenn die Zwischenträgeranordnungseinheit 4 die das Halbleitermodul betreffenden Entwicklungsdaten 1 von der Eingabesteuereinheit 2 erhält, erstellt die Zwischenträgeranordnungseinheit 4 auf Grundlage der Entwicklungsdaten 1 im Vorgriff auf das Auftreten einer Herstellungsschwankung bei einer Anordnung des Zwischenträgers 12 Daten, die durch Anordnen des Zwischenträgers 12 an einer Stelle, an der das Auftreten einer Herstellungsschwankung simuliert wird, erhalten werden. Die Zwischenträgeranordnungseinheit 4 gibt die erstellten Daten zusammen mit den das Halbleitermodul betreffenden Entwicklungsdaten 1 an die Drahtkontaktierungseinheit 6 aus.
Wenn die Chip-Montageeinheit 5 die Daten aus der Zwischenträgeranordnungseinheit 4 erhält, erstellt sie auf Grundlage der Entwicklungsdaten 1 und der durch die Zwischenträgeranordnungseinheit 4 erstellten Daten im Vorgriff auf das Auftreten einer Herstellungsschwankung bei der Anordnung des Halbleiterchips 11 auf dem Zwischenträger 12 Halbleiterchipsimulationsanordnungsdaten, die erhalten werden, indem der Halbleiterchip 11 an einer Stelle angeordnet wird, an der das Auftreten einer Herstellungsschwankung am Zwischenträger 12 simuliert wird. Die Chip-Montageeinheit 5 gibt die erstellten Daten zusammen mit den das Halbleitermodul 1 betreffenden Entwicklungsdaten 1 an die Drahtkontaktierungseinheit 6 aus.
Es stehen zwei Verfahren zur Verfügung, um in der Zwischenträgeranordnungseinheit 4 eine Herstellungsschwankung zu schaffen. Erstens, eine zufällige Herstellungsschwankung nach einer Schwankungsverteilung wie einer normalen Verteilung oder ungleichmäßigen Verteilung zu schaffen. Zweitens, eine Schwankungsverteilung nach dem experimentellen Entwurf zu schaffen.
Das zweite Verfahren zum Generieren einer Herstellungsschwankung nach dem experimentellen Entwurf mit einer horizontalen, einer vertikalen oder einer Drehungsrichtung einer Anordnungsstelle des Halbleiterchips 11 oder einer Anordnungshöhe des Halbleiterchips 11 und einer Neigung des Halbleiterchips 11, die als Faktoren eingestellt sind, ist in 13 dargestellt. Eine Tabelle 16 der Faktoren und Ebenen der Faktoren ist in 13 gezeigt. In 13 sind die horizontale, die vertikale und die Höhenrichtung des Halbleiterchips 11 als Faktoren festgelegt, und die jeweiligen Faktoren sind in drei Ebenen eingeteilt. Ein Beispiel, bei dem die Faktoren von 13 in einer L9-Orthogonaltabelle 17 angeordnet sind, ist in 14 gezeigt. Bei der vorliegenden Erfindung ist es möglich, die Anzahl der Faktoren und die Ebenen der Faktoren willkürlich zu wählen. Eine Orthogonaltabelle, in der die Faktoren angeordnet sind, ist nicht auf die L9-Orthogonaltabelle 17 beschränkt. Es ist möglich, eine beliebige Orthogonaltabelle zu wählen. Indem eine solche Orthogonaltabelle verwendet wird, kann ein Fehler bei der Wahl der optimalen Bedingungen zum Entwicklungszeitpunkt überprüft werden. Es kann verhindert werden, dass ein falsches Prüfergebnis und eine falsche Wahl der Bedingungen auf den anschließenden Prozess übertragen wird, und es kann eine qualitativ hochstehende Entwicklung erfolgen.
Anschließend generiert die Drahtkontaktierungseinheit 6 auf Grundlage der Entwicklungsdaten 1 und der durch die Chip-Kontaktierungseinheit 5 erstellten Daten Kontaktierungssimulationsdaten, die durch Verdrahten der Kontaktierungsdrähte 13, welche die Kontaktflecken 14 des Halbleiterchips 11 und die Kontaktfinger 15 des Zwischenträgers 12 verbinden, wenn der Halbleiterchip 11 an einer Stelle angeordnet wird, an der das Auftreten einer Herstellungsschwankung auf dem Zwischenträger 12 simuliert wird, erhalten werden. Die Drahtkontaktierungseinheit 6 gibt die erstellten Daten zusammen mit den das Halbleitermodul betreffenden Entwicklungsdaten 1 an die Entwurfsregelmesseinheit 7 aus.
Die Entwurfsregelmesseinheit 7 führt auf Grundlage der von der Drahtkontaktierungseinheit 6 eingegebenen Daten eine Entwurfsregelmessung aus, die die Kontaktierungsdrähte 13 betrifft, die von der Drahtkontaktierungseinheit 6 verdrahtet wurden. Die Entwurfsregelmessung wird für den Spielraum der Kontaktierungsdrähte 13 untereinander, den Spielraum zwischen den Kontaktierungsdrähten 13 und dem Halbleiterchip 11, den Spielraum zwischen den Kontaktierungsdrähten 13 und dem Zwischenträger 12, den Spielraum zwischen den Kontaktierungsdrähten 13 und den Kontaktflecken 14, und den Spielraum zwischen den Kontaktierungsdrähten 13 und den Kontaktfingern 15 durchgeführt. Nach dem Ende der Messung gibt die Entwurfsregelmesseinrichtung 7 die Messergebnisse 7a als Ergebnisse der Messung zusammen mit den das Halbleitermodul betreffenden Entwicklungsdaten 1 an die Speichereinheit 8 aus. Die Speichereinheit 8 speichert die Messergebnisse 7a, die von der Entwurfsfegelmesseinrichtung 7 eingegeben wurde, zusammen mit den das Halbleitermodul betreffenden Entwicklungsdaten 1 ab.
Die Verarbeitung in der Zusammenstellungseinheit 3, der Entwurfsregelmesseinheit 7 und der Speichereinheit 8 wird eine bestimmte Anzahl von Malen wiederholt. Die Datenanalyseeinheit 9 analysiert die Messergebnisse in der Entwurfsregelmesseinheit 7 und gibt die Analyseergebnisse 9a aus. In dem in 14 gezeigten Beispiel, bei dem die Herstellungsschwankung unter Verwendung der L9-Orthogonaltabelle 17 geschaffen wird, wird die Verarbeitung in der Zusammenstellungseinheit 3, der Entwurfsregelmesseinheit 7 und der Speichereinheit 8 insgesamt neunmal wiederholt.
Anschließend führt die Datenanalyseeinheit 9 eine statistische Analyse mit den Messergebnissen 7a in der Entwurfsregelmesseinheit 7 durch, die in der Speichereinheit 8 wie in 15 gezeigt als Eingaben gespeichert sind. Die Analyse in der Datenanalyseeinheit 9 wird beispielsweise für Kennwerte wie Schwankungstoleranzen, d.h. einer Schwankungstoleranz bei einer die Entwurfsregel erfüllenden Anordnungsstelle des Halbleiterchips 11 auf dem Zwischenträger 12 und einer Schwankungstoleranz bei die Entwurfsregel erfüllenden Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers 12 für den Halbleiterchip 11, eine Schwankungsverteilungsaufstellung, einen Prozessfähigkeitsindex, eine Standardabeichung, Streuung, einen Durchschnitt, ein Verhältnis mängelfrei/mängelbehaftet, ein Verhältnis SN und dergleichen durchgeführt. Die Datenanalyseeinheit 9 gibt diese Analyseergebnisse 9a an die Speichereinheit 8 aus. Die Speichereinheit 8 speichert die Analyseergebnisse 9a ab, die von der Datenanalyseeinheit 9 her eingehen. Die Datenanalyseeinheit 9 ist auch in der Lage, die Analyseergebnisse 9a nach außen abzugeben.
Auf diese Weise führt die Datenanalyseeinheit 9 die vorstehend beschriebene Analyse durch. Folgerichtig wird eine Entwurfsregelprüfung durchgeführt, die eine Herstellungsschwankung im Herstellungsprozess für Halbleiterbauelemente berücksichtigt. Mit anderen Worten werden Mängel bei der Herstellung der Halbleiterbauelemente, die von einer Schwankung bei einer Anordnungsstelle des Halbleiterchips auf dem Zwischenträger und einer Schwankung bei einer Kontaktierungsdrahtverbindungsanschlussstelle des Zwischenträgers herrühren, vorab aufgedeckt, indem Simulationsentwicklungsdaten analysiert und überprüft werden. Im Speziellen ist es möglich, in einem Entwurfsstadium für die Halbleiterbauelemente Mängel, die die Kontaktierungsdrähte betreffen, wie etwa den Kontakt der Kontaktierungsdrähte untereinander und den Kontakt zwischen den Kontaktierungsdrähten und dem Zwischenträger bei der Herstellung der Halbleiterbauelemente aufzudecken.
Folglich ist es möglich, wenn Mängel, die die Kontaktierungsdrähte betreffen, im Entwurfsstadium für die Halbleiterbauelemente aufgedeckt werden, die Mängel im Entwurfsstadium zu beheben und wieder der Norm entsprechende Halbleiterbauelemente zu entwerfen. Deshalb ist es nach der Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente möglich, eine Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente zu erhalten, die es möglich macht, Mängel, die Kontaktierungsdrähte betreffen, wie etwa den Kontakt der Kontaktierungsdrähte untereinander bei der Herstellung der Halbleiterbauelemente zu verhindern, um einen Produktausstoß zu verbessern, und es möglich macht, Halbleiterbauelemente mit einem hohen Produktausstoß herzustellen.
Die vorliegende Erfindung ist nicht auf die Entwicklung eines wie vorstehend beschriebenen Halbleitermoduls beschränkt. Es ist auch möglich, die vorliegende Erfindung im weiteren Sinne auch dann anzuwenden, wenn ein Halbleiterchip direkt auf ein Leistungsmodul oder eine Leiterplatte gepackt wird.
INDUSTRIELLE ANWENDBARKEIT
Wie vorstehend beschrieben, ist die Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente nach der vorliegenden Erfindung nützlich zur Entwicklung von Halbleiterbauelementen. Insbesondere eignet sich die Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente zur Herstellung von Halbleiterbauelementen, bei denen zu deren weiterer Verbesserung ein Auftreten von die Kontaktierungsdrähte betreffenden Mängeln erfasst wird.

Claims

Entwicklungsunterstützungsvorrichtung zur Unterstützung einer Verdrahtungsauslegung für Kontaktierungsdrähte (13), die einen Halbleiterchip (11) und einen Zwischenträger (12) eines Halbleitermoduls verbinden, wobei die Entwicklungsunterstützungsvorrichtung umfasst: eine Erstellungseinheit (3), die Simulationsentwicklungsdaten erstellt, die auf Grundlage von Entwicklungsdaten (1) des Halbleitermoduls ein Auftreten einer Abweichung einer Anordnungsstelle des Halbleiterchips (11) auf dem Zwischenträger (12) von den Entwicklungsdaten (1) und ein Auftreten einer Abweichung von Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers (12) von den Entwicklungsdaten (1) simulieren, wobei die Erstellungseinheit (3) die Simulationsentwicklungsdaten vor Anordnung des Halbleiterchips (11) auf dem Zwischenträger (12) erstellt; und eine Analyseeinheit (9), die auf Grundlage der Simulationsentwicklungsdaten eine Toleranz der Abweichung der Anordnungsstelle des Halbleiterchips (11) auf dem Zwischenträger (12) und eine Toleranz der Abweichung von Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers (12) analysiert, und Analyseergebnisse, die verwendet werden, um das Halbleitermodul auf Grundlage der Entwicklungsdaten (1) und der Toleranzen zu entwickeln, ausgibt.
Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente, die Folgendes umfasst : eine erste Datenerstellungseinheit (5), die auf Grundlage von Entwicklungsdaten (1) eines Halbleitermoduls Simulationsanordnungsdaten für einen Halbleiterchip (11) erstellt, die erhalten werden, indem der Halbleiterchip (11) an einer Stelle angeordnet wird, an der eine Abweichung einer Anordnungsstelle des Halbleiterchips (11) auf einem Zwischenträger (12) simuliert wird, so dass die Anordnungsstelle des Halbleiterchips (11) derart simuliert wird, dass sie von einer ursprünglichen Stelle in den Entwicklungsdaten (1) abweicht; eine zweite Datenerstellungseinheit (6), die auf Grundlage der Entwicklungsdaten (1) des Halbleitermoduls und der Simulationsanordnungsdaten für den Halbleiterchip (11) Kontaktierungsdrahtsimulationsdaten erstellt, die erhalten werden, indem unter Verwendung von Kontaktierungsdrähten (13) Kontaktierungsdrahtverbindungsanschlüsse (14) des Halbleiterchips (11), die so angeordnet sind, dass sie von der Anordnungsstelle in den Entwicklungsdaten (1) abweichen, und Kontaktierungsdrahtverbindungsanschlüsse (15) des Zwischenträgers (12) verdrahtet werden, wobei die zweite Datenerstellungseinheit (6) die Simulationsanordnungsdaten vor der Anordnung des Halbleiterchips (11) auf dem Zwischenträger (12) erstellt; eine Messeinheit (7), die eine Messung einer Entwurfsregel für die zur Verdrahtung verwendeten Kontaktierungsdrähte (13) ausgehend von den Kontaktierungsdrahtsimulationsdaten durchführt; und eine Analyseeinheit (9), die ein durch die Messeinheit (7) erhaltenes Messergebnis analysiert, und Analyseergebnisse, die verwendet werden, um das Halbleitermodul auf Grundlage der Kontaktierungsdrahtsimulationsdaten und den Ergebnissen der Messung zu entwickeln, ausgibt.
Entwicklungsunterstützungsvorrichtung nach Anspruch 2, wobei die Entwicklungsdaten (1) des Halbleitermoduls eine Form des Zwischenträgers (12), eine Form des Halbleiterchips (11), eine Anordnungsstelle des Halbleiterchips (11) auf dem Zwischenträger (12) und eine Form der Kontaktierungsdrähte (13), die den Halbleiterchip (11) mit dem Zwischenträger (12) verbinden, und Anordnungsstellen der Kontaktierungsdrähte (13), die den Halbleiterchip (11) mit dem Zwischenträger (12) verbinden, enthalten.
Entwicklungsunterstützungsvorrichtung nach Anspruch 3, wobei die erste Datenerstellungseinheit (5) Simulationsanordnungsdaten für den Halbleiterchip (11) erstellt, die erhalten werden, indem im Hinblick auf die Anordnungsstelle des Halbleiterchips (11) auf dem Zwischenträger (12) in den Entwicklungsdaten (1) des Halbleitermoduls der Halbleiterchip (11) an einer Stelle angeordnet wird, an der die Abweichung der Anordnungsstelle des Halbleiterchips (11) in einer in der gleichen Ebene liegenden Richtung oder einer Drehungsrichtung auf einer Anordnungsfläche des Zwischenträgers (12) für den Halbleiterchip (11) oder eine Abweichung einer Neigung des Halbleiterchips (11) in einer Dickenrichtung des Zwischenträgers (12) simuliert wird.
Entwicklungsunterstützungsvorrichtung nach Anspruch 3, wobei die Messeinheit (7) einen Spielraum zwischen den Kontaktierungsdrähten (13) und einen Spielraum zwischen den Kontaktierungsdrähten (13) und dem Halbleiterchip (11) als Entwurfsregelmessung misst.
Entwicklungsunterstützungsvorrichtung nach Anspruch 5, wobei die Analyseeinheit (9) eine Toleranz der Abweichung der Anordnungsstelle des Halbleiterchips (11) auf dem Zwischenträger (12) analysiert, die die Entwurfsregelerfüllt.
Entwicklungsunterstützungsvorrichtung nach Anspruch 6, wobei die Analyseeinheit (9) eine Toleranz der Abweichung von Kontaktierungsdrahtverbindungsanschlussstellen des Zwischenträgers (12) analysiert, die die Entwurfsregel erfüllt.
Entwicklungsunterstützungsvorrichtung nach Anspruch 3, eine Speichereinheit (8) umfassend, die das Messergebnis in sich abspeichert.
Entwicklungsunterstützungsvorrichtung nach Anspruch 3, eine Speichereinheit (8) umfassend, die das Analyseergebnis in sich abspeichert, das durch die Analyseeinheit (9) erhalten wurde.