DE102015118071A1 - Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers - Google Patents

Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers Download PDF

Info

Publication number
DE102015118071A1
DE102015118071A1 DE102015118071.5A DE102015118071A DE102015118071A1 DE 102015118071 A1 DE102015118071 A1 DE 102015118071A1 DE 102015118071 A DE102015118071 A DE 102015118071A DE 102015118071 A1 DE102015118071 A1 DE 102015118071A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
raw image
contour
image
indicators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015118071.5A
Other languages
English (en)
Other versions
DE102015118071B4 (de
Inventor
Peng-Ren Chen
Shiang-Bau Wang
Wen-hao Cheng
Wei-Chung HU
Yi-An Huang
Jyun-Hong Chen
Yung Jung Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015118071A1 publication Critical patent/DE102015118071A1/de
Application granted granted Critical
Publication of DE102015118071B4 publication Critical patent/DE102015118071B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/70Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/752Contour matching
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • G06T2207/10061Microscopic image from scanning electron microscope
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V2201/00Indexing scheme relating to image or video recognition or understanding
    • G06V2201/06Recognition of objects for industrial automation

Abstract

Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers sind bereitgestellt. Ein Zielbild wird gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts in dem Halbleiter-Wafer gewonnen, wobei das Zielbild eine erste Kontur umfasst, die eine dem konkreten Layout entsprechende erste Struktur aufweist. Eine bildbasierte Ausrichtung wird durchgeführt, um ein Rohbild von dem Halbleiter-Wafer gemäß der ersten Kontur zu erfassen. Der Halbleiter-Wafer wird analysiert, indem das Rohbild gemessen wird, so dass ein Diagnoseergebnis bereitgestellt wird.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • In Halbleitertechnologie werden Wafer, von denen jeder mehrere Chips aufweist, mithilfe mehrerer Prozesse/Fertigungsstufen in einer Waferfertigungsanlage (Wafer Fabrication Facility, FAB) hergestellt. Jeder Prozess/jede Fertigungsstufe kann einen oder mehrere Defekte in die Halbleiter-Wafer einbringen, was zu Qualitäts- und Zuverlässigkeitsproblemen, Ausfällen und Ausbeuteverlusten führt. Um Herstellungstechnologien zu verbessern und die Wafer-Qualität, -Zuverlässigkeit und -Ausbeute zu erhöhen, werden die Halbleiter-Wafer bei jedem Prozess/jeder Fertigungsstufe gemessen, getestet, überwacht und diagnostiziert. Um genaue Ergebnisse zu erzielen, ist in einem gemessenen, getesteten, überwachten und diagnostizierten Halbleiter-Wafer die Ausrichtung von Bedeutung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
  • 1 zeigt ein vereinfachtes Ablaufdiagramm eines Verfahrens zum Diagnostizieren eines Halbleiter-Wafers gemäß einigen Ausführungsformen der Offenbarung.
  • 2 zeigt eine schematische Ansicht eines Zielbildes in einem Beispiel.
  • 3 zeigt ein Schema, das ein Messfeld und mehrere Messpositionsmarken veranschaulicht, die automatisch und regelmäßig durch ein SEM, das eine Messfunktion unterstützt, angeordnet werden.
  • 4 zeigt ein vereinfachtes Ablaufdiagramm eines Verfahrens zum Analysieren eines Rohbildes eines Halbleiter-Wafers gemäß einer GDS-Information, gemäß einigen Ausführungsformen der Offenbarung.
  • 5A zeigt eine schematische Ansicht eines Messfeldes in einem Beispiel.
  • 5B zeigt eine schematische Ansicht einer GDS-Information des Halbleiter-Wafers, und die GDS-Information wird verwendet, um das Rohbild, das das Messfeld von 5A umfasst, von dem Halbleiter-Wafer zu erfassen.
  • 6A zeigt eine schematische Ansicht eines Messfeldes in einem anderen Beispiel.
  • 6B zeigt eine schematische Ansicht einer GDS-Information des Halbleiter-Wafers, und die GDS-Information wird verwendet, um das Rohbild, das das Messfeld von 6A umfasst, von dem Halbleiter-Wafer zu erfassen.
  • 7 zeigt ein vereinfachtes Diagramm eines Systems 700 zum Diagnostizieren eines Halbleiter-Wafers gemäß einigen Ausführungsformen der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Einige Abwandlungen der Ausführungsformen sind beschrieben. In den verschiedenen Ansichten und Ausführungsbeispielen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach einem offenbarten Verfahren vorgesehen werden können, und einige der beschriebenen Vorgänge für andere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können.
  • In einem Entwurf einer integrierten Schaltungen (IC-Entwurf) wird eine Vielzahl von Funktionen in einen Chip integriert, und häufig wird ein Entwurf, der auf einer ASIC-Zelle (anwendungsspezifische integrierte Schaltung) oder einer SOC-Zelle (System auf einem Chip) basiert, verwendet. In diesem Ansatz wird eine Bibliothek bekannter Funktionen bereitgestellt, und nachdem der funktionelle Entwurf der Vorrichtung durch Auswählen und Verknüpfen dieser Standardfunktionen bestimmt wurde und ein ordnungsgemäßer Betrieb der resultierenden Schaltung unter Verwendung von Werkzeugen der Entwurfsautomatisierung elektronischer Systeme (EDA-Werkzeugen) verifiziert wurde, werden die Bibliothekselemente auf vordefinierte Layoutzellen, die vorgebildete Elemente, wie z. B. Transistoren, umfassen, abgebildet. Die Zellen werden mit Blick auf die besonderen Halbleiterprozessmerkmale und -parameter gewählt und erzeugen eine prozessparametrisierte physische Repräsentation des Entwurfs. Der Entwurfsablauf fährt von diesem Punkt fort, indem eine Anordnung und Leiterbahnverknüpfung der lokalen und globalen Verbindungen vorgenommen wird, die benötigt werden, um den vollständigen Entwurf unter Verwendung der Standardzellen auszubilden.
  • Nach Entwurfsregelprüfungen, einer Entwurfsregelverifizierung, einer Zeitanalyse, Analyse des kritischen Pfades, einer statischen und dynamischen Leistungsanalyse (statical and dynamical power analysis) und abschließenden Modifikationen des Entwurfs wird ein Tape-Out-Prozess durchgeführt, um Fotomaskenerzeugungsdaten zu generieren. Diese Fotomaskenerzeugungsdaten (PG-Daten, Photomask Generation) werden anschließend verwendet, um die optischen Masken zu erzeugen, die verwendet werden, um die Halbleitervorrichtung in einem fotolithografischen Prozess in einer Waferfertigungsanlage (Wafer Fabrication Facility, FAB) zu fertigen. In dem Tape-Out-Prozess wird die Datenbankdatei der IC in eine Grafikdatenbanksystem-Datei (GDS-Datei, Graphic Database System) (z. B. eine GDS-Datei oder eine GDSII-Datei) umgewandelt. Die GDS-Datei wird dann verwendet, um verschiedene Schichten von Masken zum Herstellen integrierter Schaltungen zu erzeugen. Insbesondere wurde die GDS-Datei zum Standardformat der Industrie, um IC-Layoutdaten zwischen Entwurfswerkzeugen verschiedener Lieferanten zu übermitteln.
  • Gegenwärtig wird ein goldener Wafer aus einem Wafer-Los ausgewählt, und der goldene Wafer wird als ein Template-Wafer verwendet, um die anderen Wafer in dem Wafer-Los zu messen, testen, überwachen oder diagnostizieren. Zum Beispiel wird ein Referenzbild von dem goldenen Wafer erfasst und das Referenzbild umfasst eine Information bezüglich einer Kontur und eines Kontrastes des goldenen Wafers. Das Referenzbild wird verwendet, um eine Ausrichtung und eine Messung der anderen Wafer durchzuführen, so dass diese Wafer verifiziert werden. Wenn ein Verifizierungsergebnis normal ausfällt, wird der nachfolgende Prozess/die nachfolgende Fertigungsstufe für den verifizierten Wafer durchgeführt.
  • 1 zeigt ein vereinfachtes Ablaufdiagramm eines Verfahrens 100 zum Diagnostizieren eines Halbleiter-Wafers gemäß einigen Ausführungsformen der Offenbarung. Es ist zu beachten, dass zusätzliche Prozesse vor, während und/oder nach dem Verfahren 100 von 1 bereitgestellt werden können und dass einige Prozesse hier ledig kurz beschrieben werden können. Außerdem kann das Verfahren 100 von 1 bei einem oder mehreren Prozessen/bei einer oder mehreren Fertigungsstufen für den Halbleiter-Wafer durchgeführt werden.
  • Unter Bezugnahme auf 1 wird ein Zielbild gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts einer integrierten Schaltung (IC) (S110 von 1) gewonnen, und die IC wird in einem Halbleiter-Wafer implementiert. In Wirklichkeit wird, wie ein Fachmann erkennen wird, eine Verarbeitungsschaltung bei der Implementierung der Erfindung verwendet, und das Zielbild wird durch ein elektrisches Signal repräsentiert (oder darin verkörpert). Wenn daher gesagt wird, dass das Zielbild gewonnen wird, versteht es sich, dass ein elektrisches Signal, welches das Zielbild verkörpert, über eine Schaltung gewonnen wird. Das Zielbild bildet eine Vorlage zum Diagnostizieren des Halbleiter-Wafers in einem bestimmten Prozess/einer bestimmten Fertigungsstufe. In einigen Ausführungsformen weist jeder Prozess/jede Fertigungsstufe sein/ihr eigenes Zielbild auf. Des Weiteren ist das konkrete Layout ein Teillayout der IC. Das Teillayout umfasst eine mehrschichtige Struktur der IC. In einigen Ausführungsformen umfasst das Zielbild Informationen bezüglich einer Strukturkontur, die dem konkreten Layout des Halbleiter-Wafers entspricht. Zum Beispiel umfasst das Zielbild eine erste Kontur, und die erste Kontur weist eine erste Struktur, die dem konkreten Layout entspricht, auf.
  • 2 zeigt eine schematische Ansicht eines Zielbildes 210 in einem Beispiel. In 2 umfasst das Zielbild 210 eine erste Kontur 220, die eine erste Struktur aufweist, die einem konkreten Layout entspricht. Durch Durchführen einer Bildverarbeitung gemäß der GDS-Information ist die erste Kontur 220 in dem Zielbild 210 deutlich, und es wird keine Kontrastkomponente in dem Zielbild 210 gezeigt.
  • Da die erste Kontur 220 in dem Zielbild 210 deutlich und offensichtlich ist, wird ein Hochqualitäts-Ausrichtungsbild gemäß der GDS-Information bereitgestellt. Zum Beispiel steuert aufgrund einer Verzerrung des goldenen Wafers ein Elektronenmikroskop (SEM) die Ausrichtungsgewichtung der Kontur und des Kontrasts, um das Referenzbild zu gewinnen, wie z. B. wenn eine erste Gewichtung (z. B. 30% Kontur + 70% Kontrast) zu einer zweiten Gewichtung (z. B. 100% Kontur + 0% Kontrast) modifiziert wird.
  • Das SEM kann einen fokussierten Elektronenstrahl über einer Fläche des goldenen Wafers rastern, um das Referenzbild zu erzeugen. Die Elektronen in dem Strahl interagieren mit der Probe, wodurch verschiedene Signale erzeugt werden, die verwendet werden können, um Informationen über die Topografie und Zusammensetzung der Oberfläche zu gewinnen.
  • In einigen Ausführungsformen können verschiedene Algorithmen verwendet werden, um eine Bildverarbeitung in der ersten Kontur des Zielbildes durchzuführen. Daher ist die erste Kontur des Zielbildes näher einer tatsächlichen Situation für eine Ausrichtung. Zum Beispiel kann der Glättungsgrad für ein Leitungsprofil, das aus der ersten Kontur des Zielbildes erzeugt wird, modifiziert werden.
  • Unter erneuter Bezugnahme auf 1 wird nach dem Gewinnen des Zielbildes eine bildbasierte Ausrichtung durchgeführt, so dass ein Rohbild von dem Halbleiter-Wafer gemäß der ersten Kontur des Zielbildes erfasst wird (S120 von 1). Zum Beispiel kann gemäß der Information des Zielbildes (z. B. der Kontur und der entsprechenden Koordinaten) das SEM den Strahl über eine ausgewählte Fläche, die den entsprechenden Koordinaten entspricht, rastern, und die erzeugten Signale werden aufgezeichnet, und dadurch wird das Rohbild pixelweise gebildet. Wertvolle Informationen über Morphologie, Oberflächentopologie und -zusammensetzung können in dem Rohbild gewonnen werden. Gegenwärtig sind SEM-Mikroskope verfügbar, die Auflösungen unter 1 nm erreichen.
  • Wenn die bildbasierte Ausrichtung durchgeführt wird, wird in einigen Ausführungsformen eine zweite Kontur auf dem Halbleiter-Wafer mit der ersten Kontur des Zielbildes verglichen. Wenn eine zweite Struktur der zweiten Kontur mit der ersten Struktur der ersten Kontur identisch ist, wird das Rohbild, das die zweite Kontur aufweist, von dem Halbleiter-Wafer erfasst.
  • Nachdem das Rohbild gewonnen wurde, wird der Halbleiter-Wafer diagnostiziert, indem das gewonnene Rohbild gemessen wird, und anschließend wird ein Diagnoseergebnis des Halbleiter-Wafers gewonnen (S130 von 1). In einigen Ausführungsformen zeigt das Diagnoseergebnis an, ob ein Merkmal für jede Schicht in dem Halbleiter-Wafer normal ist. Wenn das Diagnoseergebnis normal ausfällt, wird der nächste Prozess/die nächste Fertigungsstufe für den Halbleiter-Wafer durchgeführt. Wenn hingegen das Diagnoseergebnis anormal ausfällt, wird der gegenwärtige Prozess/die gegenwärtige Fertigungsstufe zur Überprüfung aufgeschoben.
  • Wenn ein SEM eine Messfunktion unterstützt, ist das SEM in der Lage, die Abmessungen der Merkmale in dem Halbleiter-Wafer direkt zu messen, wie z. B. eine kritische Abmessung (Critical Dimension, CD), die Breiten und Längen der Metalle, Polys, der aktiven Gebiete (ODs) und Durchkontaktierungen in dem Halbleiter-Wafer. Zum Beispiel kann das SEM ein Bild gemäß dem Referenzbild, das dem goldenen Wafer entspricht, erfassen. Als Nächstes kann das SEM die Abmessungen der Merkmale in dem Halbleiter-Wafer messen, indem Positionsmarken in dem erfassten Bild festgelegt werden. Zum Beispiel wird ein Messmerkmal auf der Grundlage der Erkennung des Referenzbildes gesucht, und die Feldpositionsmarken werden automatisch und regelmäßig in einem Messfeld angeordnet, um eine automatische Messung durchzuführen. Außerdem werden die Positionen der Feldpositionsmarken gemäß dem erfassten Bild bestimmt.
  • 3 zeigt ein Schema, das ein Messfeld 300 und mehrere Messpositionsmarken veranschaulicht, die automatisch und regelmäßig durch ein SEM, das eine Messfunktion unterstützt, angeordnet werden. In 3 werden zwei Schichten in dem Messfeld 300 betrachtet, wobei eine erste Schicht 310 auf einer zweiten Schicht 320 angeordnet ist. Die Messpositionsmarken umfassen mehrere Paare von Positionsmarken, und jedes Paar Positionsmarken ist aus einer Linkspositionsmarke 330L und einer Rechtspositionsmarke 330R gebildet. Aufgrund von Interferenz, die durch den Kontrast in dem Messfeld 300 induziert wird, werden die Messpositionsmarken 330L und 330R ungenau positioniert, z. B. die mit 340 gekennzeichneten Messpositionsmarken.
  • 4 zeigt ein vereinfachtes Ablaufdiagramm eines Verfahrens 400 zum Analysieren eines Rohbildes von einem Halbleiter-Wafer gemäß einer GDS-Information (z. B. S130 von 1) gemäß einigen Ausführungsformen der Offenbarung. Es ist zu beachten, dass zusätzliche Prozesse vor, während und/oder nach dem Verfahren 400 von 4 bereitgestellt werden können und dass einige Prozesse hier ledig kurz beschrieben werden können. Außerdem kann das Verfahren 400 von 4 bei einem oder mehreren Prozessen/bei einer oder mehreren Fertigungsstufen für den Halbleiter-Wafer durchgeführt werden.
  • Wie vorstehend erwähnt, wird das Rohbild erfasst, wenn eine bildbasierte Ausrichtung gemäß der GDS-Information des Halbleiter-Wafers durchgeführt wird. Nachdem das Rohbild gewonnen wurde, wird ein Messfeld in dem Rohbild gemäß der GDS-Information festgelegt (S140 von 4). In einigen Ausführungsformen gilt es, verschiedene Merkmale in der Struktur oder im Layout für den Halbleiter-Wafer zu verifizieren, und das Rohbild kann mehr als ein Merkmal umfassen. Gemäß den vorgegebenen Koordinaten der Merkmale wird das Messfeld in dem Rohbild festgelegt, um die Merkmale zu messen. Ein Abschnitt der zweiten Struktur des Rohbildes kann über das Messfeld betrachtet werden. In einigen Ausführungsformen wird das Rohbild herangezoomt, um das Messfeld festzulegen.
  • Wenn das Messfeld festgelegt wurde, werden mehrere Indikatoren in der zweiten Struktur des Rohbildes innerhalb des Messfeldes gemäß der GDS-Information angeordnet/positioniert (S420 von 4). Insbesondere werden die Anzahl von Indikatoren und die Positionen der Indikatoren gemäß der GDS-Information bestimmt. In einigen Ausführungsformen sind die Indikatoren die Feldpositionsmarken. Außerdem ist die Anzahl von Feldpositionsmarken kleiner als die Anzahl von Feldpositionsmarken, die automatisch und regelmäßig durch das SEM, das die Messfunktion unterstützt, positioniert werden. In dem Messfeld werden weniger Indikatoren positioniert, wodurch die Interferenz der Messung reduziert wird. Insbesondere wird kein zusätzlicher Indikator in dem Messfeld positioniert.
  • In einigen Ausführungsformen werden die Indikatoren in mehrere Indikator-Paare eingeteilt, und jedes Indikator-Paar wird zum Messen eines Merkmals in dem Messfeld eingerichtet. Zum Beispiel ist das Merkmal, das in dem Rohbild gemessen werden soll, eine kritische Abmessung (CD) des Halbleiter-Wafers, eine Breite oder eine Länge eines Merkmals der zweiten Struktur (z. B. die Breite/Länge einer leitfähigen Leitung) oder ein Abstand zwischen den zwei Merkmalen der zweiten Struktur (z. B. der Abstand zwischen zwei leitfähigen Leitungen oder eine aktive Fläche).
  • Wenn die Indikatoren in dem Messfeld gemäß der GDS-Information angeordnet wurden, wird ein Abstand zwischen den zwei Indikatoren in dem Messfeld gemessen (S430 von 4), so dass eine Abmessung eines Abschnitts der zweiten Struktur in dem Rohbild gewonnen wird. In einigen Ausführungsformen ist der Abstand zwischen den zwei Indikatoren die CD des Halbleiter-Wafers, eine Breite oder eine Länge eines Merkmals der zweiten Struktur in dem Rohbild, oder ein Abstand zwischen den zwei Merkmalen der zweiten Struktur in dem Rohbild. Da die Interferenz, die durch die große Anzahl von Indikatoren induziert wird, verringert ist, kann der Abstand zwischen den zwei Indikatoren genau gemessen werden. Daher wird ein Messfehler verringert.
  • Wenn die Abstände zwischen den Indikatoren in dem Messfeld vollständig gemessen wurden, wird ein Diagnoseergebnis gemäß den gemessenen Abständen bereitgestellt (S440 von 4). In einigen Ausführungsformen zeigt das Diagnoseergebnis des Rohbildes an, ob die gemessenen Werte in dem Messfeld normal sind. Wenn das Diagnoseergebnis normal ausfällt, sind die Merkmale in dem gegenwärtigen Prozess/der gegenwärtigen Fertigungsstufe des Halbleiter-Wafers normal, und der nächste Prozess/die nächste Fertigungsstufe kann durchgeführt werden. Wenn hingegen das Diagnoseergebnis anormal ausfällt, wird der gegenwärtige Prozess/die gegenwärtige Fertigungsstufe zur Überprüfung des Halbleiter-Wafers aufgeschoben.
  • 5A zeigt eine schematische Ansicht eines Messfeldes 500 in einem Beispiel. Das Messfeld 500 wird aus einem Rohbild, das von einem Halbleiter-Wafer erfasst wurde, gewonnen. 5B zeigt eine schematische Ansicht einer GDS-Information des Halbleiter-Wafers, und die GDS-Information wird verwendet, um das Rohbild, das das Messfeld 500 von 5A umfasst, von dem Halbleiter-Wafer zu erfassen. In einigen Ausführungsformen wird das Rohbild durch einen Bilderfassungsmechanismus (z. B. SEM) gemäß der GDS-Information des Halbleiter-Wafers erfasst.
  • Eine einschichtige Struktur ist in dem Messfeld 500 von 5A dargestellt. In einigen Ausführungsformen ist die einschichtige Struktur ein Abschnitt der zweiten Struktur in dem Rohbild. Die einschichtige Struktur umfasst mehrere leitfähige Leitungen 510. Die leitfähigen Leitungen 510 können zum Beispiel Polysiliziumleitungen oder Metallleitungen sein.
  • Die GDS-Information der einschichtigen Struktur von 5A ist in 5B dargestellt. In einigen Ausführungsformen umfasst die GDS-Information mehrere leitfähige Leitungen 530 und mehrere Schnittlinien 540. Für Layouts von integrierten Schaltungen werden die leitfähigen Leitungen 530 mit einer durch die Schnittlinien 540 gebildeten Schnittstruktur, wie z. B. einer CPO-Struktur (Cut Poly) abgeschnitten.
  • Die leitfähigen Leitungen 530 in der GDS-Information repräsentieren elektrisch leitfähige Leitungen, die in einer physischen integrierten Schaltung über einem Substrat des Halbleiter-Wafers ausgebildet werden sollen. Die leitfähigen Leitungen 530 können Polysilizium oder ein anderes elektrisch leitfähiges Material, wie z. B. ein Metall in einer Metallschicht, umfassen. Die Schnittlinien 540 repräsentieren Schnittabschnitte oder einen Strukturierungsbereich, wo die leitfähigen Leitungen 530 für elektrische Verbindungen/Unterbrechungen gemäß dem Entwurf der integrierten Schaltung in der gegenwärtigen Fertigungsstufe entfernt werden.
  • In 5A werden die leitfähigen Leitungen 510 in zwei Gruppen eingeteilt: kurze Leitungen und lange Leitungen. Die kurzen Leitungen sind parallel zu den langen Leitungen, und die langen Leitungen sind parallel zueinander. Gemäß der GDS-Information von 5B werden die kurzen Leitungen 510 in derselben horizontalen Linie ausgebildet, indem die Schnittlinie 540 in der Mitte der entsprechenden leitfähigen Leitung 530 angeordnet wird. Außerdem wird die lange Leitung 510 ausgebildet, indem jeweils zwei Schnittlinien 540 auf beiden Seiten der entsprechenden leitfähigen Leitung 530 angeordnet werden.
  • Wenn eine Abmessung der in der Mitte durch die Schnittlinie 540 geschnittenen leitfähigen Leitung 530 gemessen werden soll, wird ein erstes Zeichen (z. B. 550L-1 bis 550L-6) einer linken Seite der leitfähigen Leitung 530 zugeordnet, und ein zweites Zeichen (z. B. 550R-1 bis 550R-6) wird einer rechten Seite der leitfähigen Leitung 530 zugeordnet. Gemäß den ersten und zweiten Zeichen der GDS-Information können die Indikatoren präzise in dem Messfeld angeordnet werden, so dass die tatsächliche Abmessung in dem Halbleiter-Wafer gewonnen wird.
  • In dem Messfeld 500 von 5A sind Hälften der kurzen Leitungen auf der linken Seite des Messfeldes 500 angeordnet, und mehrere Indikatoren 520L_1 bis 520L-6 sind auf der linken Seite der Hälften der kurzen Leitungen gemäß den ersten Zeichen 550L-1 bis 550L-6 von 5B angeordnet. Außerdem sind die anderen Hälften der kurzen Leitungen auf der rechten Seite des Messfeldes 500 angeordnet, und mehrere Indikatoren 520R_1 bis 520R-6 sind auf der rechten Seite der Hälften der kurzen Leitungen gemäß den zweiten Zeichen 550R-1 bis 550R-6 in der GDS-Information von 5B angeordnet.
  • Zum Beispiel ist in dem Messfeld 500 von 5A der Indikator 520L_1 gemäß dem ersten Zeichen 550L_1 von 5B angeordnet, und der Indikator 520R_1 ist gemäß dem zweiten Zeichen 550R_1 von 5B angeordnet. Der Indikator 520L_5 ist gemäß dem ersten Zeichen 550L_5 von 5B angeordnet, und der Indikator 520R_5 ist gemäß dem zweiten Zeichen 550R_5 von 5B angeordnet.
  • In einigen Ausführungsformen sind die Indikatoren 520L_1 bis 520L-6 und 520R_1 bis 520R-6 Feldpositionsmarken in dem Messfeld 500 von 5A. Nach dem Anordnen der Indikatoren 520L_1 bis 520L-5 und der Indikatoren 520R_1 bis 520R-6 werden die Abstände zwischen den Indikatoren 520L_1 bis 520L-6 und den Indikatoren 520R_1 bis 520R-6 gemessen.
  • Durch Verwenden der GDS-Information zum Zuordnen der Indikatoren in dem Messfeld kann die Anzahl von Indikatoren und die Positionen der Indikatoren im Voraus reguliert werden. Daher kann die durch die große Anzahl von Indikatoren verursachte Interferenz verringert werden. Es wird kein zusätzlicher Indikator in dem Messfeld positioniert. Durch Verwenden der GDS-Information zum Unterscheiden der Merkmale, Konturen und Strukturen in dem Rohbild kann außerdem auch die durch den Kontrast in dem Rohbild hervorgerufene Interferenz verringert werden.
  • 6A zeigt eine schematische Ansicht eines Messfeldes 600 in einem anderen Beispiel. Das Messfeld 600 wird aus einem Rohbild, das von einem Halbleiter-Wafer erfasst wurde, gewonnen. 6B zeigt eine schematische Ansicht einer GDS-Information des Halbleiter-Wafers, und die GDS-Information wird verwendet, um das Rohbild, das das Messfeld 600 von 6A umfasst, von dem Halbleiter-Wafer zu erfassen. In einigen Ausführungsformen wird das Rohbild durch einen Bilderfassungsmechanismus (z. B. SEM) gemäß der GDS-Information des Halbleiter-Wafers erfasst.
  • Eine mehrschichtige Struktur ist in dem Messfeld 600 von 6A dargestellt. In einigen Ausführungsformen ist die mehrschichtige Struktur ein Abschnitt der zweiten Struktur in dem Rohbild. Die mehrschichtige Struktur umfasst eine erste Schicht, die mehrere leitfähige Leitungen 610 aufweist, und eine zweite Schicht, die mehrere leitfähige Leitungen 620 aufweist. Die erste Schicht ist auf der zweiten Schicht angeordnet und eine Kreuzlagenstruktur ist ausgebildet. Die leitfähigen Leitungen 610 und 620 können zum Beispiel Polysiliziumleitungen und/oder Metallleitungen sein.
  • Die GDS-Information der ersten Schicht von 6A ist in 6B dargestellt. In einigen Ausführungsformen umfasst die GDS-Information mehrere leitfähige Leitungen 650 und mehrere Schnittlinien 660. Für Layouts integrierter Schaltungen werden die leitfähigen Leitungen 650 mit einer durch die Schnittlinien 660 gebildeten Schnittstruktur abgeschnitten.
  • Die leitfähigen Leitungen 650 in der GDS-Information repräsentieren elektrisch leitfähige Leitungen, die in einer physischen integrierten Schaltung über einem Substrat des Halbleiter-Wafers ausgebildet werden sollen. Die leitfähigen Leitungen 650 können Polysilizium oder ein anderes elektrisch leitfähiges Material, wie z. B. ein Metall in einer Metallschicht, umfassen. Die Schnittlinien 660 repräsentieren Schnittabschnitte oder einen Strukturierungsbereich, wo die leitfähigen Leitungen 650 für elektrische Verbindungen/Unterbrechungen gemäß dem Entwurf der integrierten Schaltung in der gegenwärtigen Fertigungsstufe entfernt werden.
  • In 6A werden die leitfähigen Leitungen 610 in zwei Gruppen eingeteilt: Außenleitungen und Innenleitungen. Die Innenleitungen sind zueinander parallel, und die Innenleitungen sind durch die Außenleitungen umgeben. Gemäß der GDS-Information von 6B werden die Außenleitungen ausgebildet, indem die Schnittlinie 660 in der Mitte der entsprechenden leitfähigen Leitung 650 angeordnet wird. Außerdem werden die Innenleitungen ausgebildet, indem jeweils zwei Schnittlinien 650 auf beiden Seiten der entsprechenden leitfähigen Leitungen 650 angeordnet werden.
  • Gemäß der GDS-Information von 6B wird ein erstes Zeichen (z. B. 670L-1 bis 670L-7) auf der linken Seite der leitfähigen Leitungen 650 zugeordnet, und ein zweites Zeichen (z. B. 670R-1 bis 670R-7) wird auf der rechten Seite der leitfähigen Leitungen 650 zugeordnet. Gemäß den ersten und zweiten Zeichen der GDS-Information können die Indikatoren präzise in dem Messfeld angeordnet werden, so dass die tatsächlichen Abmessungen in dem Halbleiter-Wafer gewonnen werden.
  • In dem Messfeld 600 von 6A bildet ein Abschnitt der leitfähigen Leitungen 610 eine erste Struktur (mit 610A gekennzeichnet). Die erste Struktur aus leitfähigen Leitungen 610 ist auf der linken Seite des Messfeldes 600 angeordnet, und mehrere Indikatoren 630L_1 bis 630L-7 sind am Rand der ersten Struktur gemäß den ersten Zeichen 670L-1 bis 670L-7 von 6B angeordnet.
  • In dem Messfeld 600 von 6A bildet ein Abschnitt von leitfähigen Leitungen 610 eine zweite Struktur (als 610B gekennzeichnet), und die zweite Struktur liegt der ersten Struktur gegenüber. Diese zweite Struktur aus leitfähigen Leitungen 610 ist auf der rechten Seite des Messfeldes 600 angeordnet, und mehrere Indikatoren 630R_1 bis 630R-7 sind am Rand der zweiten Struktur gemäß den zweiten Zeichen 670R-1 bis 670R-7 in der GDS-Information von 6B angeordnet.
  • Zum Beispiel ist in dem Messfeld 600 von 6A der Indikator 630L_1 gemäß dem ersten Zeichen 670L_1 von 6B angeordnet, und der Indikator 630R_1 ist gemäß dem zweiten Zeichen 670R_1 von 6B angeordnet. Der Indikator 630L_4 ist gemäß dem ersten Zeichen 670L_4 von 6B angeordnet, und der Indikator 630R_4 ist gemäß dem zweiten Zeichen 670R_4 von 6B angeordnet.
  • In einigen Ausführungsformen sind die Indikatoren 630L_1 bis 630L-7 und die Indikatoren 630R_1 bis 630R-7 Feldpositionsmarken in dem Messfeld 600 von 6A. Nach dem Anordnen der Indikatoren 630L_1 bis 630L-7 und der Indikatoren 630R_1 bis 630R-7 werden die Abstände zwischen den Indikatoren 630L_1 bis 630L-7 und den Indikatoren 630R_1 bis 630R-7 gemessen.
  • 7 zeigt ein vereinfachtes Diagramm eines Systems 700 zum Diagnostizieren eines Halbleiter-Wafers gemäß einigen Ausführungsformen der Offenbarung. Das System 700 umfasst eine Verarbeitungsvorrichtung (z. B. eine Schaltung) 710, eine Bestimmungsvorrichtung (z. B. eine Schaltung) 720 und ein Elektronenmikroskop 730.
  • Mehrere ICs werden in den Halbleiter-Wafer 740 mithilfe verschiedener Prozesse/Fertigungsstufen in einer Waferfertigungsanlage implementiert. Nachdem jeder Prozess/jede Fertigungsstufe durchgeführt wurde, wird der Halbleiter-Wafer 740 mithilfe des Systems 700 verifiziert und diagnostiziert.
  • Der zu diagnostizierende Halbleiter-Wafer 740 wird in das Elektronenmikroskop 730 eingelegt. In einigen Ausführungsformen kann das Elektronenmikroskop 730 ein Bilderfassungsmechanismus sein, und der Bilderfassungsmechanismus ist in der Lage, ein Rohbild von dem Halbleiter-Wafer 740 zu erfassen.
  • In einigen Ausführungsformen umfasst das System 700 ferner eine Schnittstellenvorrichtung 750 und eine Datenbank 760.
  • Die Verarbeitungsvorrichtung 710 kann eine Grafikdatenbanksystem-Datei GDS der IC gewinnen, die in den Halbleiter-Wafer 740 implementiert werden soll. In einigen Ausführungsformen wird die Datei GDS aus der Datenbank 760 erhalten. In einigen Ausführungsformen wird die Datei GDS von einem Remote-Server erhalten.
  • Außerdem kann die Verarbeitungsvorrichtung 710 ferner eine Benutzereingabe Din von der Schnittstellenvorrichtung 750 erhalten. In einigen Ausführungsformen umfasst die Benutzereingabe Din eine Information bezüglich Koordinaten und Strukturen in dem Layout der IC.
  • In dem System 700 kann die Verarbeitungsvorrichtung 710 eine GDS-Information in der Datei GDS erhalten. Als Antwort auf die Information der Benutzereingabe Din kann die Verarbeitungsvorrichtung 710 die GDS-Information stutzen, um ein Zielbild IMGt bereitzustellen, wodurch eine größere Flexibilität bereitgestellt wird, die auf einer Verbesserung der Handhabung von kundenspezifischen Anforderungen basiert. In einigen Ausführungsformen umfasst das Zielbild IMGt eine erste Kontur, die eine erste Struktur aufweist, die einem konkreten Layout der IC entspricht, und das konkrete Layout umfasst eine mehrschichtige Struktur. In einigen Ausführungsformen kann die Verarbeitungsvorrichtung 710 die gestutzte GDS-Information GDSc bereitstellen, die dem Zielbild IMGt entspricht. In einigen Ausführungsformen umfasst die gestutzte GDS-Information GDSc die Information (z. B. die ersten und die zweiten Zeichen) bezüglich der Indikatoren, die in einem Messfeld zugeordnet werden sollen.
  • In einigen Ausführungsformen umfasst die GDS-Datei eine Layout-Information über jede Schicht der IC des Halbleiter-Wafers 740. Die Verarbeitungsvorrichtung 710 kann das Zielbild IMGt für die entsprechende Schicht des Halbleiter-Wafers 740 bereitstellen.
  • Die Zielbilder IMGt umfassen nur wenig Layout-Informationen, weswegen es schwierig ist, Informationen aus den Zielbildern IMGt wirkungsvoll und im ausreichenden Maße zu sammeln. Daher können Informationen bezüglich des Schaltungsentwurfs und des Schaltungslayouts der IC geheim gehalten werden.
  • In einigen Ausführungsformen kann die Verarbeitungsvorrichtung 710 die Zielbilder IMGt an das Elektronenmikroskop 730 über die Bestimmungsvorrichtung 720 bereitstellen. In einigen Ausführungsformen kann die Verarbeitungsvorrichtung 710 die Zielbilder IMGt direkt an das Elektronenmikroskop 730 liefern, ohne dass sie über die Bestimmungsvorrichtung 720 durchgehen.
  • Gemäß der ersten Kontur der Zielbilder IMGt kann das Elektronenmikroskop 730 eine bildbasierte Ausrichtung durchführen, um ein Rohbild IMGr von dem eingelegten Halbleiter-Wafer 740 zu erfassen. Wie vorstehend erwähnt, umfasst das Rohbild IMGr eine zweite Kontur in dem Halbleiter-Wafer 740 und die zweite Kontur stimmt mit der ersten Kontur der Zielbilder IMGt überein.
  • In einigen Ausführungsformen werden die Konturen des Halbleiter-Wafers mit der ersten Kontur der Zielbilder IMGt verglichen. Falls eine zweite Struktur der zweiten Kontur mit der ersten Struktur der ersten Kontur identisch ist, wird das Rohbild IMGr, das die zweite Kontur aufweist, von dem Halbleiter-Wafer 740 erfasst.
  • Nach dem Erfassen des Rohbildes IMGr gibt das Elektronenmikroskop 730 das Rohbild IMGr an die Bestimmungsvorrichtung 720 aus. Im Vergleich zu einer SEM-unterstützenden On-Line-Messfunktion ist die Bestimmungsvorrichtung 720 in der Lage, eine Off-Line-Messung des Halbleiter-Wafers 740 bereitzustellen.
  • Nach dem Gewinnen des Rohbildes IMGr kann die Bestimmungsvorrichtung 720 ein Messfeld in dem Rohbild IMGr festlegen. Die Bestimmungsvorrichtung 720 kann die Indikatoren in dem Messfeld gemäß der gestutzten GDS-Information GDSc anordnen, wie vorstehend erwähnt.
  • Nachdem die Indikatoren positioniert wurden, kann die Bestimmungsvorrichtung 720 die Abstände zwischen den Indikatoren messen, und die Abmessungen eines Abschnitts der zweiten Struktur werden gewonnen. In einigen Ausführungsformen ist die Abmessung des Abschnitts der zweiten Struktur eine kritische Abmessung des Halbleiter-Wafers, eine Breite oder eine Länge eines ersten Merkmals der zweiten Struktur (z. B. die Breite/Länge einer leitfähigen Leitung) oder ein Abstand zwischen dem ersten Merkmal und einem zweiten Merkmal der zweiten Struktur (z. B. der Abstand zwischen zwei leitfähigen Leitungen oder eine aktive Fläche).
  • Gemäß den gemessenen Abmessungen kann die Bestimmungsvorrichtung 720 ein Diagnoseergebnis Ergebnis_Ausgabe bereitstellen. In einigen Ausführungsformen zeigt das Diagnoseergebnis Ergebnis_Ausgabe an, ob die Abmessung des Abschnitts der zweiten Struktur normal ist.
  • Wenn das Diagnoseergebnis Ergebnis_Ausgabe normal ausfällt, sind die Merkmale des Halbleiter-Wafers 740 in dem gegenwärtigen Prozess/der gegenwärtigen Fertigungsstufe für den Halbleiter-Wafer normal. Als Antwort auf das Diagnoseergebnis Ergebnis_Ausgabe kann das Elektronenmikroskop 730 den Halbleiter-Wafer 740 entladen, um nachfolgende Prozesse/Fertigungsstufen durchzuführen. Wenn hingegen das Diagnoseergebnis Ergebnis_Ausgabe anormal ausfällt, d. h. ein Maßfehler vorliegt, wird der gegenwärtige Prozess/die gegenwärtige Fertigungsstufe für eine Überprüfung des Halbleiter-Wafers 740 aufgeschoben.
  • Ausführungsformen zum Diagnostizieren eines Halbleiter-Wafers sind bereitgestellt. Ein Zielbild wird gemäß einer GDS-Information des Halbleiter-Wafers gewonnen. Eine bildbasierte Ausrichtung wird gemäß dem Zielbild durchgeführt, und ein Rohbild wird erfasst. Das Rohbild umfasst eine zweite Kontur, die einer ersten Kontur des Zielbildes entspricht. Das Rohbild wird in einer Off-Line-Weise gemessen. Ein Messfeld wird in dem Rohbild gemäß der GDS-Information festgelegt. Mehrere Indikatoren werden in den Merkmalen innerhalb des Messfeldes angeordnet. Ein Diagnoseergebnis wird gemäß den Abmessungen der Merkmale für den Halbleiter-Wafer bereitgestellt. Die Abmessung des Merkmals kann eine kritische Abmessung des Halbleiter-Wafers, eine Breite oder eine Länge des Merkmales (z. B. die Breite/Länge einer leitfähigen Leitung) oder ein Abstand von dem Merkmal zu dem anderen Merkmal (z. B. der Abstand zwischen zwei leitfähigen Leitungen oder eine aktive Fläche) sein.
  • Durch Verwenden der GDS-Information zum Durchführen einer Ausrichtung und Messung für den Halbleiterchip wird ein Hochqualitätsbild mit einem guten Kontrast als ein Referenzbild verwendet, um das Rohbild von dem Halbleiterchip zu erfassen. Daher ist eine Fehlerrate für die Ausrichtung verringert, und eine Rüstzeit des Bilderfassungsmechanismus kann verringert werden. Außerdem ist die Messung präzise, da die Indikatoren in dem Messfeld gemäß der GDS-Information zugeordnet werden. Daher ist der Prozessfähigkeitsindex (CpK) stabil, und Herstellungskosten (z. B. Arbeitskräfte und Rüstzeit) sind verringert.
  • In einigen Ausführungsformen ist ein Verfahren zum Diagnostizieren eines Halbleiter-Wafers bereitgestellt. Ein Zielbild wird gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts in dem Halbleiter-Wafer gewonnen, wobei das Zielbild eine erste Kontur umfasst, die eine dem konkreten Layout entsprechende erste Struktur aufweist. Eine bildbasierte Ausrichtung wird durchgeführt, um ein Rohbild von dem Halbleiter-Wafer gemäß der ersten Kontur zu erfassen. Der Halbleiter-Wafer wird analysiert, indem das Rohbild gemessen wird, so dass ein Diagnoseergebnis bereitgestellt wird.
  • In einigen Ausführungsformen ist ein Verfahren zum Diagnostizieren eines Halbleiter-Wafers bereitgestellt. Eine bildbasierte Ausrichtung wird durchgeführt, um ein Rohbild von dem Halbleiter-Wafer gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts in dem Halbleiter-Wafer zu erfassen. Ein Messfeld wird in dem Rohbild festgelegt. Mindestens ein Paar Indikatoren wird in dem Messfeld des Rohbildes angeordnet. Ein Abstand zwischen den Indikatoren wird gemessen. Der Halbleiter-Wafer wird gemäß dem gemessenen Abstand analysiert, so dass ein Diagnoseergebnis bereitgestellt wird.
  • In einigen Ausführungsformen ist ein System zum Diagnostizieren eines Halbleiter-Wafers bereitgestellt. Das System umfasst eine Verarbeitungsvorrichtung, ein Elektronenmikroskop und eine Bestimmungsvorrichtung. Die Verarbeitungsvorrichtung stellt ein Zielbild gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts in dem Halbleiter-Wafer bereit. Das Elektronenmikroskop empfängt das Zielbild und führt eine bildbasierte Ausrichtung durch, um ein Rohbild bereitzustellen. Das Rohbild wird von dem Halbleiter-Wafer gemäß dem Zielbild erfasst. Die Bestimmungsvorrichtung empfängt das Rohbild von dem Elektronenmikroskop. Die Bestimmungsvorrichtung legt ein Messfeld in dem Rohbild gemäß der Eingangsinformation fest. Die Bestimmungsvorrichtung stellt ein Diagnoseergebnis gemäß dem Messfeld bereit.
  • Verschiedene Funktionskomponenten oder -blöcke wurden hier beschrieben. Wie ein Fachmann erkennen wird, werden die Funktionsblöcke vorzugsweise mithilfe von Schaltungen implementiert (entweder dedizierten Schaltungen oder Universalschaltungen, die von einem oder mehreren Prozessoren und codierten Befehlen gesteuert werden), die typischerweise Transistoren umfassen, die derart ausgelegt sind, dass sie den Betrieb der Schaltung gemäß den hier beschriebenen Funktionen und Operationen steuern. Wie es sich ferner versteht, wird die konkrete Struktur von Verbindungen der Transistoren typischerweise durch einen Compiler, wie z. B. einen RTL-Compiler (Register Transfer Language) bestimmt. RTL-Compiler arbeiten auf der Basis von einem Assemblersprachencode sehr ähnlichen Skripten, um das Skript zu einer Form zu kompilieren, die für das Layout oder die Fertigung der endgültigen Schaltung verwendet wird. In der Tat ist die RTL wegen ihrer Rolle und Verwendung in der Erleichterung des Entwurfsprozesses von elektronischen und digitalen Systemen allgemein bekannt.
  • Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage für Entwerfen und Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann soll ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Computerbasiertes Verfahren zum Diagnostizieren eines Halbleiter-Wafers, umfassend: Gewinnen eines elektrischen Signals, das ein Zielbild gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts in dem Halbleiter-Wafer repräsentiert, wobei das Zielbild eine erste Kontur umfasst, die eine dem konkreten Layout entsprechende erste Struktur aufweist, Durchführen einer bildbasierten Ausrichtung unter Verwendung einer Prozessorschaltung, um ein Rohbild von dem Halbleiter-Wafer gemäß der ersten Kontur zu erfassen, und Analysieren des Halbleiter-Wafers unter Verwendung einer Prozessorschaltung, indem das Rohbild gemessen wird, so dass ein Diagnoseergebnis bereitgestellt wird.
  2. Verfahren nach Anspruch 1, wobei das konkrete Layout eine mehrschichtige Struktur umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Rohbild eine zweite Kontur umfasst, die mit der ersten Kontur übereinstimmt, und das Rohbild durch ein Elektronenmikroskop erfasst wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Durchführens einer bildbasierten Ausrichtung zum Erfassen des Rohbildes des Halbleiter-Wafers gemäß der ersten Kontur ferner umfasst: Vergleichen einer zweiten Kontur des Halbleiter-Wafers mit der ersten Kontur, und Erfassen des Rohbildes, das die zweite Kontur aufweist, von dem Halbleiter-Wafer, wenn eine zweite Struktur der zweiten Kontur mit der ersten Struktur der ersten Kontur identisch ist.
  5. Verfahren nach Anspruch 4, wobei der Schritt des Analysierens des Halbleiter-Wafers durch Messen des Rohbildes ferner umfasst: Festlegen eines Messfeldes in dem Rohbild, und Gewinnen einer Abmessung eines Abschnitts der zweiten Struktur in dem Messfeld, wobei das Diagnoseergebnis anzeigt, ob die Abmessung des Abschnitts der zweiten Struktur normal ist.
  6. Verfahren nach Anspruch 5, wobei die Abmessung des Abschnitts der zweiten Struktur eine kritische Abmessung des Halbleiter-Wafers, eine Breite oder eine Länge eines ersten Merkmals der zweiten Struktur oder ein Abstand zwischen dem ersten Merkmal und einem zweiten Merkmal der zweiten Struktur ist.
  7. Verfahren zum Diagnostizieren eines Halbleiter-Wafers, wobei das Verfahren ein Verwenden einer Verarbeitungsschaltung zum Durchführen von Operationen umfasst, umfassend: Durchführen einer bildbasierten Ausrichtung, um ein Rohbild von dem Halbleiter-Wafer gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts in dem Halbleiter-Wafer zu erfassen, Festlegen eines Messfeldes in dem Rohbild, Anordnen von mindestens einem Paar Indikatoren in dem Messfeld des Rohbildes, Messen eines Abstands zwischen den Indikatoren, und Analysieren des Halbleiter-Wafers gemäß dem gemessenen Abstand, so dass ein Diagnoseergebnis bereitgestellt wird.
  8. Verfahren nach Anspruch 7, wobei das konkrete Layout eine mehrschichtige Struktur umfasst.
  9. Verfahren nach Anspruch 7 oder 8, wobei das Rohbild eine Kontur umfasst, die einer Struktur des konkreten Layouts entspricht, und das Rohbild durch ein Elektronenmikroskop erfasst wird.
  10. Verfahren nach Anspruch 9, wobei der Schritt des Anordnens der Indikatoren in dem Messfeld des Rohbildes ferner umfasst: Anordnen eines ersten Indikators an einer ersten Position der Struktur in dem Messfeld gemäß der GDS-Information, und Anordnen eines zweiten Indikators an einer zweiten Position der Struktur in dem Messfeld gemäß der GDS-Information, wobei die zweite Position der ersten Position in dem Messfeld des Rohbildes gegenüberliegt.
  11. Verfahren nach Anspruch 10, wobei der Schritt des Analysierens des Halbleiter-Wafers gemäß dem gemessenen Abstand ferner umfasst: Gewinnen des gemessenen Abstands zwischen der ersten und der zweiten Position, und Gewinnen einer Abmessung eines Abschnitts der Struktur gemäß dem gemessenen Abstand, wobei das Diagnoseergebnis anzeigt, ob die Abmessung eines Abschnitts der Struktur normal ist.
  12. Verfahren nach Anspruch 11, wobei die Abmessung des Abschnitts der Struktur eine kritische Abmessung des Halbleiter-Wafers, eine Breite oder eine Länge eines ersten Merkmals der Struktur oder ein Abstand zwischen dem ersten Merkmal und einem zweiten Merkmal der Struktur ist.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei die Anzahl von Indikatoren und die Positionen der Indikatoren gemäß der GDS-Information bestimmt werden.
  14. System zum Diagnostizieren eines Halbleiter-Wafers, umfassend: eine Verarbeitungsschaltung, die ein Zielbild gemäß einer Grafikdatenbanksystem-Information (GDS-Information) eines konkreten Layouts in dem Halbleiter-Wafer bereitstellt, ein Elektronenmikroskop, das das Zielbild empfängt und eine bildbasierte Ausrichtung durchführt, um ein Rohbild bereitzustellen, wobei das Rohbild von dem Halbleiter-Wafer gemäß dem Zielbild erfasst wird, und eine Bestimmungsschaltung, die das Rohbild von dem Elektronenmikroskop empfängt, ein Messfeld in dem Rohbild gemäß einer Eingabeinformation festlegt, und ein Diagnoseergebnis gemäß dem Messfeld bereitstellt.
  15. System nach Anspruch 14, wobei das konkrete Layout eine mehrschichtige Struktur umfasst.
  16. System nach Anspruch 14 oder 15, wobei das Zielbild eine erste Kontur umfasst, die eine dem konkreten Layout entsprechende erste Struktur aufweist, und das Rohbild eine zweite Kontur umfasst, die mit der ersten Kontur übereinstimmt.
  17. System nach Anspruch 16, wobei das Elektronenmikroskop die zweite Kontur des Halbleiter-Wafers mit der ersten Kontur vergleicht und das Rohbild, das die zweite Kontur aufweist, von dem Halbleiter-Wafer erfasst, wenn eine zweite Struktur der zweiten Kontur mit der ersten Struktur der ersten Kontur identisch ist.
  18. System nach einem der Ansprüche 14 bis 17, wobei die Bestimmungsschaltung das Messfeld in dem Rohbild festlegt und mindestens ein Paar Indikatoren in dem Messfeld gemäß der GDS-Information anordnet, wobei die Indikatoren an gegenüberliegenden Positionen in dem Messfeld des Rohbildes angeordnet werden, und die Anzahl von Indikatoren und die Positionen der Indikatoren gemäß der GDS-Information bestimmt werden.
  19. System nach einem der Ansprüche 14 bis 18, wobei das Rohbild eine Struktur umfasst, die einer Kontur des konkreten Layouts entspricht, und die Bestimmungsschaltung einen ersten Indikator und einen zweiten Indikator jeweils an einer ersten Position bzw. einer zweiten Position der Struktur in dem Messfeld anordnet, wobei die zweite Position der ersten Position in dem Messfeld des Rohbildes gegenüberliegt, und die Bestimmungsschaltung eine Abmessung eines Abschnitts der Struktur gemäß einem Messabstand zwischen der ersten und der zweiten Position gewinnt, wobei das Diagnoseergebnis anzeigt, ob die Abmessung eines Abschnitts der Struktur normal ist.
  20. System nach Anspruch 19, wobei die Abmessung des Abschnitts der Struktur eine kritische Abmessung des Halbleiter-Wafers, eine Breite oder eine Länge eines ersten Merkmals der Struktur oder ein Abstand zwischen dem ersten Merkmal und einem zweiten Merkmal der Struktur ist.
DE102015118071.5A 2015-09-18 2015-10-23 Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers Active DE102015118071B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/858,049 2015-09-18
US14/858,049 US10304178B2 (en) 2015-09-18 2015-09-18 Method and system for diagnosing a semiconductor wafer

Publications (2)

Publication Number Publication Date
DE102015118071A1 true DE102015118071A1 (de) 2017-03-23
DE102015118071B4 DE102015118071B4 (de) 2022-01-27

Family

ID=58224902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015118071.5A Active DE102015118071B4 (de) 2015-09-18 2015-10-23 Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers

Country Status (5)

Country Link
US (4) US10304178B2 (de)
KR (1) KR101824780B1 (de)
CN (1) CN107038697B (de)
DE (1) DE102015118071B4 (de)
TW (1) TWI639203B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108387591A (zh) * 2017-12-29 2018-08-10 苏州通富超威半导体有限公司 一种半导体器件的失效分析方法及其设备
EP3739887A4 (de) * 2018-01-08 2021-10-06 Samsung Electronics Co., Ltd. Codierungsverfahren und vorrichtung dafür sowie decodierungsverfahren und vorrichtung dafür
CN110889822B (zh) * 2018-08-17 2023-06-06 台湾积体电路制造股份有限公司 晶圆设计影像分析方法、系统与非暂态计算机可读取媒体
US11100272B2 (en) * 2018-08-17 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-to-design image analysis (WDIA) system
CN112955926A (zh) * 2018-10-23 2021-06-11 Asml荷兰有限公司 用于自适应对准的方法和装置
US11600505B2 (en) * 2018-10-31 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for systematic physical failure analysis (PFA) fault localization
KR102420242B1 (ko) * 2019-07-10 2022-07-13 주식회사 엘지에너지솔루션 리튬 이차전지용 전극의 전극 활물질 깨짐율 분석 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10139755A1 (de) * 2000-08-25 2002-03-07 Schlumberger Technologies Inc Verfahren und Einrichtung zur gleichzeitigen Ausrichtungsfehlermessung für mehr als zwei Halbleitungs-Wafer-Schichten
DE102004031877A1 (de) * 2003-07-01 2005-03-24 Infineon Technologies Ag Verfahren zum Untersuchen einer Maske oder eines Retikels zum Erkennen eines Defekts und Masken- oder Retikeluntersuchungssystem

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068954A (en) * 1998-09-01 2000-05-30 Micron Technology, Inc. Semiconductor wafer alignment methods
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
EP1527610A1 (de) * 2002-07-31 2005-05-04 Koninklijke Philips Electronics N.V. Dynamische detektion von blockartefakten
US6882745B2 (en) * 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
JP3787123B2 (ja) * 2003-02-13 2006-06-21 株式会社東芝 検査方法、プロセッサ及び半導体装置の製造方法
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7275227B1 (en) * 2003-08-27 2007-09-25 Anchor Semiconductor Inc. Method of checking optical proximity correction data
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7729529B2 (en) * 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
US7474401B2 (en) * 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7455939B2 (en) * 2006-07-31 2008-11-25 International Business Machines Corporation Method of improving grating test pattern for lithography monitoring and controlling
JP4203089B2 (ja) * 2006-09-11 2008-12-24 株式会社東芝 キャリブレーション方法、検査方法、及び半導体装置の製造方法
US8031329B2 (en) * 2007-04-16 2011-10-04 Macronix International Co., Ltd. Overlay mark, and fabrication and application of the same
US8046726B2 (en) * 2008-09-16 2011-10-25 Lsi Corporation Waiver mechanism for physical verification of system designs
US9097989B2 (en) * 2009-01-27 2015-08-04 International Business Machines Corporation Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
JP5695924B2 (ja) * 2010-02-01 2015-04-08 株式会社ニューフレアテクノロジー 欠陥推定装置および欠陥推定方法並びに検査装置および検査方法
CN102193302A (zh) * 2010-03-03 2011-09-21 中芯国际集成电路制造(上海)有限公司 一种掩膜图形缺陷的检测方法及系统
JP5460662B2 (ja) * 2011-09-07 2014-04-02 株式会社日立ハイテクノロジーズ 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US8607169B2 (en) * 2011-12-28 2013-12-10 Elitetech Technology Co., Ltd. Intelligent defect diagnosis method
CN102832152B (zh) * 2012-08-21 2015-10-28 无锡华润上华科技有限公司 一种在线检测接触孔的方法
US8884223B2 (en) 2012-11-30 2014-11-11 Kla-Tencor Corporation Methods and apparatus for measurement of relative critical dimensions
US9057965B2 (en) * 2012-12-03 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a set of defect candidates for wafer
US20140226893A1 (en) 2013-02-11 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System for Image-Based Defect Alignment
JP6152281B2 (ja) * 2013-02-25 2017-06-21 株式会社ニューフレアテクノロジー パターン検査方法及びパターン検査装置
CN103487441B (zh) * 2013-09-24 2015-09-30 电子科技大学 一种用于硅晶片缺陷检测和面形测量的方法
TW201517192A (zh) * 2013-10-23 2015-05-01 Macronix Int Co Ltd 晶片對資料庫的影像檢測方法
US10515444B2 (en) * 2017-01-30 2019-12-24 Dongfang Jingyuan Electron Limited Care area generation for inspecting integrated circuits
US10318700B2 (en) * 2017-09-05 2019-06-11 International Business Machines Corporation Modifying a manufacturing process of integrated circuits based on large scale quality performance prediction and optimization
US10818001B2 (en) * 2018-09-07 2020-10-27 Kla-Tencor Corporation Using stochastic failure metrics in semiconductor manufacturing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10139755A1 (de) * 2000-08-25 2002-03-07 Schlumberger Technologies Inc Verfahren und Einrichtung zur gleichzeitigen Ausrichtungsfehlermessung für mehr als zwei Halbleitungs-Wafer-Schichten
DE102004031877A1 (de) * 2003-07-01 2005-03-24 Infineon Technologies Ag Verfahren zum Untersuchen einer Maske oder eines Retikels zum Erkennen eines Defekts und Masken- oder Retikeluntersuchungssystem

Also Published As

Publication number Publication date
TWI639203B (zh) 2018-10-21
US10304178B2 (en) 2019-05-28
US11669957B2 (en) 2023-06-06
US20190259140A1 (en) 2019-08-22
US10762621B2 (en) 2020-09-01
DE102015118071B4 (de) 2022-01-27
US20170084016A1 (en) 2017-03-23
US11094057B2 (en) 2021-08-17
US20210342994A1 (en) 2021-11-04
KR20170034287A (ko) 2017-03-28
US20200364844A1 (en) 2020-11-19
CN107038697A (zh) 2017-08-11
CN107038697B (zh) 2020-01-14
TW201712774A (zh) 2017-04-01
KR101824780B1 (ko) 2018-02-01

Similar Documents

Publication Publication Date Title
DE102015118071B4 (de) Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers
CN100336063C (zh) 产品产量预测的系统和方法
WO2011068056A1 (ja) 欠陥検査方法及び欠陥検査装置
DE112004002981T5 (de) Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente
DE112004001259B4 (de) Verfahren und System zum Ausführen einer Messverteilung auf der Grundlage einer Fehlererkennung und computerlesbares Speichermedium
DE112007002414T5 (de) Verfahren und Vorrichtung zum Einrichtung eines universellen Koordinatensystems für Messdaten
DE102016117029A1 (de) System und Verfahren zum Diagnostizieren einer integrierten Schaltung
CN102623368A (zh) 一种晶圆缺陷检测方法
US9589086B2 (en) Method for measuring and analyzing surface structure of chip or wafer
DE4324207C2 (de) Integrierte Halbleiterschaltung sowie Verfahren zum Ausbilden eines Verdrahtungsmusters und Testen einer so hergestellten integrierten Halbleiterschaltung
DE102013102970B4 (de) Verfahren und Vorrichtung zur Überlagerungs-Metrologie
DE102009034838A1 (de) Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen
DE102013213785A1 (de) Verfahren und System zur Bestimmung von Überlappungsprozessfenstern in Halbleitern durch Inspektionstechniken
WO2008058949A2 (de) Sensorelement, vorrichtung und verfahren zur inspektion einer leiterbahnstruktur, herstellungsverfahren für sensorelement
DE102006051489A1 (de) Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement
DE102012108116B4 (de) Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung
WO2019101646A1 (de) Verfahren zur qualifizierung einer maske für die mikrolithographie
DE10036961A1 (de) Verfahren zum Testen von Halbleiterwafern
DE102019121285A1 (de) Systeme und Verfahren zur Lokalisierung systematischer Fehler mittels physical failure analysis (PFA)
DE102013113626B4 (de) Randdominantes ausrichtungsverfahren für ein belichtungs-scanner-system
DE102020114337A1 (de) Verfahren zum inspizieren von halbleiterwafern und system dafür
DE4406674A1 (de) Verfahren zum Prüfen einer zu prüfenden Elektrodenplatte
DE102010008251A1 (de) Ausfallanalyseverfahren, -vorrichtung und -programm für integriete Halbleiterschaltung
DE10213609A1 (de) Elektrisches Bauelement mit einem Kontakt und Verfahren zum Ausbilden eines Kontaktes auf einem Halbleitermaterial
JP4903469B2 (ja) 欠陥検出方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final