JP4203089B2 - キャリブレーション方法、検査方法、及び半導体装置の製造方法 - Google Patents

Description

本発明は、被処理基板上に形成されたパターンの検査に適用されるキャリブレーション方法、及びこの方法を用いた検査方法及び半導体装置の製造方法に関する。

近年、半導体集積回路におけるパターンの微細化が益々要求されている。それに伴い、ウエハ等の被処理基板上に形成するデバイスパターンもより複雑化し、ウエハ上に形成されたパターンを観察するだけではＯＫ（良）／ＮＧ（不良）の判断が困難になってきている。そのため、ウエハ上に形成されたパターンの画像からパターンエッジを抽出して、その抽出されたパターンエッジとターゲットデザインとを比較してウエハのパターンを検査するダイトゥデータベース（Ｄｉｅ ｔｏ Ｄａｔａｂａｓｅ）検査が主流になりつつある。

そのため、画像上でパターンエッジを抽出する際のスレッショルドのキャリブレーションは非常に重要であり、そのキャリブレーションの仕方しだいでは、パターンエッジを正確に抽出することができず、不具合のあるパターンを見落とす可能性がある。

なお、特許文献１には、予め記憶されている参照パターン画像と検出されたウエハパターン画像を比較し、その差をウエハパターンの欠陥として検出するパターン欠陥検査装置が開示されている。
特開平９−３１２３１８号公報

本発明の目的は、パターンエッジを正確に抽出することが可能なキャリブレーション方法、検査方法、及び半導体装置の製造方法を提供することにある。

本実施の一形態のキャリブレーション方法は、被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際に、コントラストに対するスレッショルドのキャリブレーションを行うキャリブレーション方法であり、前記パターンの形成をシミュレーションして、前記パターンにおいてショートまたはオープンが予測される部分を検出し、前記ショートまたはオープンが予測される部分を含む前記パターンの画像のコントラストを算出し、前記コントラストから前記ショートまたはオープンが予測される部分でのパターンエッジの抽出を回避するスレッショルドを決定する。

本発明によれば、パターンエッジを正確に抽出することが可能なキャリブレーション方法、検査方法、及び半導体装置の製造方法を提供できる。

以下、実施の形態を図面を参照して説明する。

本実施の形態のキャリブレーション方法は、図示しないコンピュータが内蔵するキャリブレーションプログラムを実行することにより行われる。図示しない撮像装置が、検査対象である半導体ウエハ（被処理基板）上のメタル層（あるいはその他の層）に形成されたパターンを撮像しており、前記コンピュータは、得られたパターン画像のコントラストを算出し、コントラストに対するスレッショルドのキャリブレーションを行い、パターンエッジを抽出する。

なお、前記コンピュータは、事前に前記パターンの形成をシミュレーションすることにより、前記パターンにおいてショートやオープンの不具合が予測される部分（プロセスマージンがない危険パターン（Ｈｏｔ Ｓｐｏｔ））を検出している。

（第１の実施の形態）
図１の（ａ）（ｂ）（ｃ）（ｄ）は、一般的なキャリブレーション方法を説明するための図であり、それぞれパターン画像（上図中の白部がパターン）とそのコントラストの波形を示している。図１の（ａ）（ｂ）（ｃ）（ｄ）は、それぞれウエハ上の大パターン、小パターン、本体パターン１、本体パターン２の場合を示している。

図１の（ａ）（ｂ）（ｃ）（ｄ）では、パターンエッジの抽出手法の一例を示す。図１の（ａ）（ｂ）に示すように、ウエハ上に形成されたある大パターンあるいは小パターンの画像のコントラストを算出して、そのコントラストから矢印ａに示すようにパターンエッジが正確に抽出できるよう、スレッショルド（閾値）Ｓを決定する。そのスレッショルドＳを、図１の（ｃ）（ｄ）に示すように各本体パターン１，２にも適用し、それぞれパターンエッジを抽出する。

図２の（ａ）（ｂ）（ｃ）（ｄ）は、上述したキャリブレーション方法の問題点を説明するための図である。図１の（ａ）〜（ｄ）に示した手法は、容易にキャリブレーションを行えるという利点はあるが、図２の（ｃ）に示すような微小なショートが生じている部分２１（ショート危険パターン）によりコントラストが少しだけ高くなっている場合や、図２の（ｄ）に示すような微小なオープンが生じている部分２２（オープン危険パターン）によりコントラストが少しだけ低くなっている場合には、これらの部分をパターンエッジであると誤認識して抽出する可能性がある。この場合、ショートやオープンをしていないと誤って判断されてしまう。

図３の（ａ）（ｂ）（ｃ）（ｄ）は、第１の実施の形態のキャリブレーション方法を説明するための図である。上述した問題に対して、図３の（ｃ）に示す微小なショート部分２１によりコントラストが少しだけ高くなっている箇所の最小コントラスト値３１と、図３の（ｄ）に示す微小なオープン部分２２によりコントラストが少しだけ低くなっている箇所の最大コントラスト値３２との間のコントラスト値の範囲３０で、スレッショルドＳを決定する。

このようなスレッショルドのキャリブレーションを行うことで、微小なショート部分２１と微小なオープン部分２２でパターンエッジが誤って抽出されることを防ぐ。これにより、パターンに微小なショートやオープンが生じている場合でもパターンエッジを誤認識することがなくなり、抽出されたパターンエッジを参照してパターンのダイトゥデータベース検査を行う際に、パターンにおいてショートやオープンなどの不具合が生じている部分を見落とすことがなくなる。

（第２の実施の形態）
図４の（ａ）（ｂ）（ｃ）（ｄ）は、第２の実施の形態に係る図であり、キャリブレーション方法の例を示す図である。第１の実施の形態では、微小なショート部分と微小なオープン部分の両方でパターンエッジが抽出されない単一のスレッショルドを決定したが、このようなスレッショルドが存在しない場合もある。

図４の（ｃ）（ｄ）では、微小なショート部分２１によりコントラストが少しだけ高くなっている箇所の最小コントラスト３１よりも、微小なオープン部分２２によりコントラストが少しだけ低くなっている箇所の最大コントラスト３２の方が高いため、微小なショート部分と微小なオープン部分の両方でパターンエッジが抽出されることのない単一のスレッショルドＳは存在しない。

このような場合、微小なショートが生じているパターンのパターンエッジを抽出する際のスレッショルドと微小なオープンが生じているパターンのパターンエッジを抽出する際のスレッショルドとを個別に設けて、各パターンのパターンエッジの抽出処理を行うことで対応可能である。

図５の（ａ）（ｂ）（ｃ）及び図６の（ａ）（ｂ）（ｃ）は、第２の実施の形態のキャリブレーション方法を説明するための図である。図５の（ｃ）に示すように、微小なショート２１が生じているパターンの検査を行う場合、微小なショート２１によりコントラストが少しだけ高くなっている箇所の最小コントラスト値３１以下の範囲でスレッショルドＳを決定する。

このようなスレッショルドのキャリブレーションを行うことで、ショート箇所のパターンエッジが誤って抽出されることを防ぐ。これにより、パターンに微小なショートが生じている場合でもパターンエッジを誤認識して抽出することがなくなり、ショート箇所の特定が可能になる。

また、図６の（ｃ）に示すように、微小なオープン２２が生じているパターンの検査を行う場合、微小なオープン２２によりコントラストが少しだけ低くなっている箇所の最大コントラスト値３２以上の範囲でスレッショルドＳを決定する。

このようなスレッショルドのキャリブレーションを行うことで、オープン箇所のパターンエッジが誤って抽出されることを防ぐ。これにより、パターンに微小なオープンが生じている場合でもパターンエッジを誤認識して抽出することがなくなり、パターンエッジを正確に抽出することができ、オープン箇所の特定が可能になる。

以上のように本実施の形態によれば、ウエハのパターン画像からパターンエッジを抽出する際に、微小なオープン箇所や微小なショート箇所をエッジとして誤認識して抽出することがなくなり、正しく抽出されたパターンエッジを用いてウエハのパターンのダイトゥデータベース検査を行うことにより、正確なパターンの欠陥検査を行うことが可能になる。また、このようにパターンが検査されたウエハを使用して良好な半導体装置が製造される。

なお、微小なショートや微小なオープンが生じていることが予測されるパターンには、
最小デザインルールで規定されるライン／スペース・パターン、孤立ラインパターン、孤立スペース等が挙げられる。

なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
以下の本発明の実施の形態が構成される。
（１） 被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際にスレッショルドのキャリブレーションを行う方法であり、
前記パターンにおいて不具合が予測される部分を含む画像のコントラストを算出し、
前記コントラストから前記不具合が予測される部分でパターンエッジを抽出しないようスレッショルドのキャリブレーションを行うことを特徴とするキャリブレーション方法。
（２） 前記不具合が予測される部分は、ショートが生じている部分及びオープンが生じている部分の少なくとも一方であることを特徴とする上記（１）に記載のキャリブレーション方法。
（３） 前記不具合が予測される部分は、前記パターンの形成をシミュレーションすることにより検出することを特徴とする上記（１）または（２）に記載のキャリブレーション方法。
（４） 上記（１）乃至（３）のいずれかに記載のキャリブレーション方法を用いて抽出されたパターンエッジを基に、前記被処理基板上に形成されたパターンを検査することを特徴とする検査方法。
（５） 上記（４）に記載の検査方法により検査された前記被処理基板を使用して半導体装置を製造することを特徴とする半導体装置の製造方法。

一般的なキャリブレーション方法を説明するための図。 一般的なキャリブレーション方法の問題点を説明するための図。 第１の実施の形態のキャリブレーション方法を説明するための図。 第２の実施の形態に係る図であり、キャリブレーション方法の例を示す図。 第２の実施の形態のキャリブレーション方法を説明するための図。 第２の実施の形態のキャリブレーション方法を説明するための図。

符号の説明

Ｓ…スレッショルド ２１…微小なショート ２２…微小なオープン

Claims (5)

1. 被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際に、コントラストに対するスレッショルドのキャリブレーションを行うキャリブレーション方法であり、
   前記パターンの形成をシミュレーションして、前記パターンにおいてショートまたはオープンが予測される部分を検出し、
   前記ショートまたはオープンが予測される部分を含む前記パターンの画像のコントラストを算出し、
   前記コントラストから前記ショートまたはオープンが予測される部分でのパターンエッジの抽出を回避するスレッショルドを決定することを特徴とするキャリブレーション方法。
2. 前記スレッショルドは、前記ショートが生じていることによりコントラストが高くなっている箇所の最小コントラスト値と、前記オープンが生じていることによりコントラストが低くなっている箇所の最大コントラスト値との間のコントラスト値の範囲で決定することを特徴とする請求項１に記載のキャリブレーション方法。
3. 前記スレッショルドは、前記ショートが生じていることによりコントラストが高くなっている箇所の最小コントラスト値以下のコントラスト値の範囲、または前記オープンが生じていることによりコントラストが低くなっている箇所の最大コントラスト値以上のコントラスト値の範囲で決定することを特徴とする請求項１に記載のキャリブレーション方法。
4. 被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際に、コントラストに対するスレッショルドのキャリブレーションを行う検査方法であり、
   前記パターンの形成をシミュレーションして、前記パターンにおいてショートまたはオープンが予測される部分を検出し、
   前記ショートまたはオープンが予測される部分を含む前記パターンの画像のコントラストを算出し、
   前記コントラストから前記ショートまたはオープンが予測される部分でのパターンエッジの抽出を回避するスレッショルドを決定し、
   抽出されたパターンエッジを基に、前記被処理基板上に形成されたパターンを検査することを特徴とする検査方法。
5. 被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際に、コントラストに対するスレッショルドのキャリブレーションを行い検査された前記被処理基板を使用して半導体装置を製造する半導体装置の製造方法であり、
   前記パターンの形成をシミュレーションして、前記パターンにおいてショートまたはオープンが予測される部分を検出し、
   前記ショートまたはオープンが予測される部分を含む前記パターンの画像のコントラストを算出し、
   前記コントラストから前記ショートまたはオープンが予測される部分でのパターンエッジの抽出を回避するスレッショルドを決定し、
   抽出されたパターンエッジを基に、前記被処理基板上に形成されたパターンを検査し、
   検査された前記被処理基板を使用して半導体装置を製造することを特徴とする半導体装置の製造方法。

Images