JP2008066666A - キャリブレーション方法、検査方法、及び半導体装置の製造方法 - Google Patents

キャリブレーション方法、検査方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008066666A
JP2008066666A JP2006245909A JP2006245909A JP2008066666A JP 2008066666 A JP2008066666 A JP 2008066666A JP 2006245909 A JP2006245909 A JP 2006245909A JP 2006245909 A JP2006245909 A JP 2006245909A JP 2008066666 A JP2008066666 A JP 2008066666A
Authority
JP
Japan
Prior art keywords
pattern
contrast
calibration
threshold
extracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006245909A
Other languages
English (en)
Other versions
JP4203089B2 (ja
Inventor
Satoshi Usui
聡 臼井
Koji Hashimoto
耕治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006245909A priority Critical patent/JP4203089B2/ja
Priority to US11/898,323 priority patent/US7978902B2/en
Publication of JP2008066666A publication Critical patent/JP2008066666A/ja
Application granted granted Critical
Publication of JP4203089B2 publication Critical patent/JP4203089B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/40Extraction of image or video features
    • G06V10/44Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V2201/00Indexing scheme relating to image or video recognition or understanding
    • G06V2201/06Recognition of objects for industrial automation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)

Abstract

【課題】パターンエッジを正確に抽出することが可能なキャリブレーション方法、検査方法、及び半導体装置の製造方法を提供すること。
【解決手段】本発明の一形態のキャリブレーション方法は、被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際にスレッショルド(S)のキャリブレーションを行う方法であり、前記パターンにおいて不具合が予測される部分(21,22)を含む画像のコントラストを算出し、前記コントラストから前記不具合が予測される部分でパターンエッジを抽出しないようスレッショルドのキャリブレーションを行う。
【選択図】 図3

Description

本発明は、被処理基板上に形成されたパターンの検査に適用されるキャリブレーション方法、及びこの方法を用いた検査方法及び半導体装置の製造方法に関する。
近年、半導体集積回路におけるパターンの微細化が益々要求されている。それに伴い、ウエハ等の被処理基板上に形成するデバイスパターンもより複雑化し、ウエハ上に形成されたパターンを観察するだけではOK(良)/NG(不良)の判断が困難になってきている。そのため、ウエハ上に形成されたパターンの画像からパターンエッジを抽出して、その抽出されたパターンエッジとターゲットデザインとを比較してウエハのパターンを検査するダイトゥデータベース(Die to Database)検査が主流になりつつある。
そのため、画像上でパターンエッジを抽出する際のスレッショルドのキャリブレーションは非常に重要であり、そのキャリブレーションの仕方しだいでは、パターンエッジを正確に抽出することができず、不具合のあるパターンを見落とす可能性がある。
なお、特許文献1には、予め記憶されている参照パターン画像と検出されたウエハパターン画像を比較し、その差をウエハパターンの欠陥として検出するパターン欠陥検査装置が開示されている。
特開平9−312318号公報
本発明の目的は、パターンエッジを正確に抽出することが可能なキャリブレーション方法、検査方法、及び半導体装置の製造方法を提供することにある。
本発明の一形態のキャリブレーション方法は、被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際にスレッショルドのキャリブレーションを行う方法であり、前記パターンにおいて不具合が予測される部分を含む画像のコントラストを算出し、前記コントラストから前記不具合が予測される部分でパターンエッジを抽出しないようスレッショルドのキャリブレーションを行う。
本発明によれば、パターンエッジを正確に抽出することが可能なキャリブレーション方法、検査方法、及び半導体装置の製造方法を提供できる。
以下、実施の形態を図面を参照して説明する。
本実施の形態のキャリブレーション方法は、図示しないコンピュータが内蔵するキャリブレーションプログラムを実行することにより行われる。図示しない撮像装置が、検査対象である半導体ウエハ(被処理基板)上のメタル層(あるいはその他の層)に形成されたパターンを撮像しており、前記コンピュータは、得られたパターン画像のコントラストを算出し、コントラストに対するスレッショルドのキャリブレーションを行い、パターンエッジを抽出する。
なお、前記コンピュータは、事前に前記パターンの形成をシミュレーションすることにより、前記パターンにおいてショートやオープンの不具合が予測される部分(プロセスマージンがない危険パターン(Hot Spot))を検出している。
(第1の実施の形態)
図1の(a)(b)(c)(d)は、一般的なキャリブレーション方法を説明するための図であり、それぞれパターン画像(上図中の白部がパターン)とそのコントラストの波形を示している。図1の(a)(b)(c)(d)は、それぞれウエハ上の大パターン、小パターン、本体パターン1、本体パターン2の場合を示している。
図1の(a)(b)(c)(d)では、パターンエッジの抽出手法の一例を示す。図1の(a)(b)に示すように、ウエハ上に形成されたある大パターンあるいは小パターンの画像のコントラストを算出して、そのコントラストから矢印aに示すようにパターンエッジが正確に抽出できるよう、スレッショルド(閾値)Sを決定する。そのスレッショルドSを、図1の(c)(d)に示すように各本体パターン1,2にも適用し、それぞれパターンエッジを抽出する。
図2の(a)(b)(c)(d)は、上述したキャリブレーション方法の問題点を説明するための図である。図1の(a)〜(d)に示した手法は、容易にキャリブレーションを行えるという利点はあるが、図2の(c)に示すような微小なショートが生じている部分21(ショート危険パターン)によりコントラストが少しだけ高くなっている場合や、図2の(d)に示すような微小なオープンが生じている部分22(オープン危険パターン)によりコントラストが少しだけ低くなっている場合には、これらの部分をパターンエッジであると誤認識して抽出する可能性がある。この場合、ショートやオープンをしていないと誤って判断されてしまう。
図3の(a)(b)(c)(d)は、第1の実施の形態のキャリブレーション方法を説明するための図である。上述した問題に対して、図3の(c)に示す微小なショート部分21によりコントラストが少しだけ高くなっている箇所の最小コントラスト値31と、図3の(d)に示す微小なオープン部分22によりコントラストが少しだけ低くなっている箇所の最大コントラスト値32との間のコントラスト値の範囲30で、スレッショルドSを決定する。
このようなスレッショルドのキャリブレーションを行うことで、微小なショート部分21と微小なオープン部分22でパターンエッジが誤って抽出されることを防ぐ。これにより、パターンに微小なショートやオープンが生じている場合でもパターンエッジを誤認識することがなくなり、抽出されたパターンエッジを参照してパターンのダイトゥデータベース検査を行う際に、パターンにおいてショートやオープンなどの不具合が生じている部分を見落とすことがなくなる。
(第2の実施の形態)
図4の(a)(b)(c)(d)は、第2の実施の形態に係る図であり、キャリブレーション方法の例を示す図である。第1の実施の形態では、微小なショート部分と微小なオープン部分の両方でパターンエッジが抽出されない単一のスレッショルドを決定したが、このようなスレッショルドが存在しない場合もある。
図4の(c)(d)では、微小なショート部分21によりコントラストが少しだけ高くなっている箇所の最小コントラスト31よりも、微小なオープン部分22によりコントラストが少しだけ低くなっている箇所の最大コントラスト32の方が高いため、微小なショート部分と微小なオープン部分の両方でパターンエッジが抽出されることのない単一のスレッショルドSは存在しない。
このような場合、微小なショートが生じているパターンのパターンエッジを抽出する際のスレッショルドと微小なオープンが生じているパターンのパターンエッジを抽出する際のスレッショルドとを個別に設けて、各パターンのパターンエッジの抽出処理を行うことで対応可能である。
図5の(a)(b)(c)及び図6の(a)(b)(c)は、第2の実施の形態のキャリブレーション方法を説明するための図である。図5の(c)に示すように、微小なショート21が生じているパターンの検査を行う場合、微小なショート21によりコントラストが少しだけ高くなっている箇所の最小コントラスト値31以下の範囲でスレッショルドSを決定する。
このようなスレッショルドのキャリブレーションを行うことで、ショート箇所のパターンエッジが誤って抽出されることを防ぐ。これにより、パターンに微小なショートが生じている場合でもパターンエッジを誤認識して抽出することがなくなり、ショート箇所の特定が可能になる。
また、図6の(c)に示すように、微小なオープン22が生じているパターンの検査を行う場合、微小なオープン22によりコントラストが少しだけ低くなっている箇所の最大コントラスト値32以上の範囲でスレッショルドSを決定する。
このようなスレッショルドのキャリブレーションを行うことで、オープン箇所のパターンエッジが誤って抽出されることを防ぐ。これにより、パターンに微小なオープンが生じている場合でもパターンエッジを誤認識して抽出することがなくなり、パターンエッジを正確に抽出することができ、オープン箇所の特定が可能になる。
以上のように本実施の形態によれば、ウエハのパターン画像からパターンエッジを抽出する際に、微小なオープン箇所や微小なショート箇所をエッジとして誤認識して抽出することがなくなり、正しく抽出されたパターンエッジを用いてウエハのパターンのダイトゥデータベース検査を行うことにより、正確なパターンの欠陥検査を行うことが可能になる。また、このようにパターンが検査されたウエハを使用して良好な半導体装置が製造される。
なお、微小なショートや微小なオープンが生じていることが予測されるパターンには、
最小デザインルールで規定されるライン/スペース・パターン、孤立ラインパターン、孤立スペース等が挙げられる。
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
一般的なキャリブレーション方法を説明するための図。 一般的なキャリブレーション方法の問題点を説明するための図。 第1の実施の形態のキャリブレーション方法を説明するための図。 第2の実施の形態に係る図であり、キャリブレーション方法の例を示す図。 第2の実施の形態のキャリブレーション方法を説明するための図。 第2の実施の形態のキャリブレーション方法を説明するための図。
符号の説明
S…スレッショルド 21…微小なショート 22…微小なオープン

Claims (5)

  1. 被処理基板上に形成されたパターンの画像からパターンエッジを抽出する際にスレッショルドのキャリブレーションを行う方法であり、
    前記パターンにおいて不具合が予測される部分を含む画像のコントラストを算出し、
    前記コントラストから前記不具合が予測される部分でパターンエッジを抽出しないようスレッショルドのキャリブレーションを行うことを特徴とするキャリブレーション方法。
  2. 前記不具合が予測される部分は、ショートが生じている部分及びオープンが生じている部分の少なくとも一方であることを特徴とする請求項1に記載のキャリブレーション方法。
  3. 前記不具合が予測される部分は、前記パターンの形成をシミュレーションすることにより検出することを特徴とする請求項1または2に記載のキャリブレーション方法。
  4. 請求項1乃至3のいずれかに記載のキャリブレーション方法を用いて抽出されたパターンエッジを基に、前記被処理基板上に形成されたパターンを検査することを特徴とする検査方法。
  5. 請求項4に記載の検査方法により検査された前記被処理基板を使用して半導体装置を製造することを特徴とする半導体装置の製造方法。
JP2006245909A 2006-09-11 2006-09-11 キャリブレーション方法、検査方法、及び半導体装置の製造方法 Expired - Fee Related JP4203089B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006245909A JP4203089B2 (ja) 2006-09-11 2006-09-11 キャリブレーション方法、検査方法、及び半導体装置の製造方法
US11/898,323 US7978902B2 (en) 2006-09-11 2007-09-11 Calibration method, inspection method, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006245909A JP4203089B2 (ja) 2006-09-11 2006-09-11 キャリブレーション方法、検査方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008066666A true JP2008066666A (ja) 2008-03-21
JP4203089B2 JP4203089B2 (ja) 2008-12-24

Family

ID=39169745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006245909A Expired - Fee Related JP4203089B2 (ja) 2006-09-11 2006-09-11 キャリブレーション方法、検査方法、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7978902B2 (ja)
JP (1) JP4203089B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065943B2 (ja) * 2008-02-29 2012-11-07 株式会社日立ハイテクノロジーズ 製造プロセスモニタリングシステム
US9768082B2 (en) * 2009-02-13 2017-09-19 Hermes Microvision Inc. Method and machine for examining wafers
JP2012068162A (ja) * 2010-09-24 2012-04-05 Renesas Electronics Corp 半導体装置のコントラスト画像処理方法、処理装置、及び、処理プログラム
JP6187584B2 (ja) * 2012-05-14 2017-08-30 オムロン株式会社 マシンビジョンシステムのための最小コントラストを保証するための方法および装置
US9747518B2 (en) 2014-05-06 2017-08-29 Kla-Tencor Corporation Automatic calibration sample selection for die-to-database photomask inspection
US20170061046A1 (en) * 2015-09-01 2017-03-02 Kabushiki Kaisha Toshiba Simulation device of semiconductor device and simulation method of semiconductor device
US10304178B2 (en) * 2015-09-18 2019-05-28 Taiwan Semiconductor Manfacturing Company, Ltd. Method and system for diagnosing a semiconductor wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312318A (ja) 1996-05-21 1997-12-02 Hitachi Ltd パタ−ン欠陥検査装置
US6661912B1 (en) * 1998-08-03 2003-12-09 Hitachi Electronics Engineering Co., Ltd. Inspecting method and apparatus for repeated micro-miniature patterns
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US6487511B1 (en) * 1999-01-21 2002-11-26 Advanced Micro Devices, Inc. Method and apparatus for measuring cumulative defects
US6868175B1 (en) * 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
US7241993B2 (en) * 2000-06-27 2007-07-10 Ebara Corporation Inspection system by charged particle beam and method of manufacturing devices using the system
US7280945B1 (en) * 2001-10-17 2007-10-09 Kla-Tencor Technologies Corporation Apparatus and methods for detection of systematic defects
US7221788B2 (en) * 2003-07-01 2007-05-22 Infineon Technologies Ag Method of inspecting a mask or reticle for detecting a defect, and mask or reticle inspection system

Also Published As

Publication number Publication date
US20080063255A1 (en) 2008-03-13
JP4203089B2 (ja) 2008-12-24
US7978902B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
USRE44221E1 (en) Method for verifying mask pattern of semiconductor device
JP4203089B2 (ja) キャリブレーション方法、検査方法、及び半導体装置の製造方法
JP4068541B2 (ja) 集積回路パターン検証装置と検証方法
KR20120068128A (ko) 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치
JP5234639B2 (ja) スルーホールの検査装置
JP5063551B2 (ja) パターンマッチング方法、及び画像処理装置
JP5364528B2 (ja) パターンマッチング方法、パターンマッチングプログラム、電子計算機、電子デバイス検査装置
JP5660861B2 (ja) 基板上の異物検査方法および異物検査装置
JP2010129599A (ja) パターン形状の評価方法及びこれを利用したパターン形状の評価装置
JP2008242112A (ja) マスクパターン評価装置及びフォトマスクの製造方法
WO2014103617A1 (ja) 位置合せ装置、欠陥検査装置、位置合せ方法、及び制御プログラム
JP2005259830A (ja) 半導体デバイスのパターン形状評価方法及びその装置
JP4629086B2 (ja) 画像欠陥検査方法および画像欠陥検査装置
US20060053400A1 (en) Method for correcting layout errors
JP2007298856A (ja) 半導体マスク修正装置及び半導体マスク修正方法
JP2008020251A (ja) 欠陥検査方法、欠陥検査装置、及びパターン抽出方法
US8863043B1 (en) Inspection data generator, inspection data generating method and pattern inspecting method
US20080107329A1 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
JP2010102055A (ja) パターン評価方法、露光用マスク、露光方法、露光用マスクの製造方法および半導体装置の製造方法
JP4554699B2 (ja) フォトマスク検査方法
JP6513982B2 (ja) 欠陥検査装置並びに欠陥検査装置の管理方法及び管理装置
JP4537144B2 (ja) マスクの欠陥分類方法および分類装置
JP2008292342A (ja) エッジ欠陥検出方法、そのプログラム、および検出装置
JP2009130026A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees