DE112004002638T5 - Seitenwandabstandshalter mit geringer Verspannung in integrierter Schaltungstechnologie - Google Patents
Seitenwandabstandshalter mit geringer Verspannung in integrierter Schaltungstechnologie Download PDFInfo
- Publication number
- DE112004002638T5 DE112004002638T5 DE112004002638T DE112004002638T DE112004002638T5 DE 112004002638 T5 DE112004002638 T5 DE 112004002638T5 DE 112004002638 T DE112004002638 T DE 112004002638T DE 112004002638 T DE112004002638 T DE 112004002638T DE 112004002638 T5 DE112004002638 T5 DE 112004002638T5
- Authority
- DE
- Germany
- Prior art keywords
- forming
- silicide
- gate
- semiconductor substrate
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 28
- 238000005516 engineering process Methods 0.000 title description 3
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 45
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 229910052710 silicon Inorganic materials 0.000 description 35
- 239000010703 silicon Substances 0.000 description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004965 Silica aerogel Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000004530 micro-emulsion Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000008208 nanofoam Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- -1 tantalum (Ta) Chemical class 0.000 description 1
- FVCJARXRCUNQQS-UHFFFAOYSA-N trimethylsilyl dihydrogen phosphate Chemical compound C[Si](C)(C)OP(O)(O)=O FVCJARXRCUNQQS-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren
[900] zur Herstellung einer integrierten Schaltung mit:
Bereitstellen eines Halbleitersubstrats [102];
Bilden eines Gatedielektrikums [104] auf dem Halbleitersubstrat [102];
Bilden eines Gates [106] auf dem Gatedielektrikum [104];
Bilden von Source/Drain-Übergängen [304] [306] in dem Halbleitersubstrat [102];
Bilden eines Seitenwandabstandshalters [402] um das Gate [106] herum unter Anwendung eines plasmaunterstützten chemischen Dampfabscheideprozesses bei geringer Leistung;
Bilden eines Silizids [604] [606] [608] auf den Source/Drain-Übergängen [304] [306] und auf dem Gate [106];
Abscheiden eines Zwischenschichtdielektrikums [702] über dem Halbleitersubstrat [102]; und
Bilden von Kontakten [802] [804] [806] in dem Zwischenschichtdielektrikum zu dem Silizid [604] [606] [608].
Bereitstellen eines Halbleitersubstrats [102];
Bilden eines Gatedielektrikums [104] auf dem Halbleitersubstrat [102];
Bilden eines Gates [106] auf dem Gatedielektrikum [104];
Bilden von Source/Drain-Übergängen [304] [306] in dem Halbleitersubstrat [102];
Bilden eines Seitenwandabstandshalters [402] um das Gate [106] herum unter Anwendung eines plasmaunterstützten chemischen Dampfabscheideprozesses bei geringer Leistung;
Bilden eines Silizids [604] [606] [608] auf den Source/Drain-Übergängen [304] [306] und auf dem Gate [106];
Abscheiden eines Zwischenschichtdielektrikums [702] über dem Halbleitersubstrat [102]; und
Bilden von Kontakten [802] [804] [806] in dem Zwischenschichtdielektrikum zu dem Silizid [604] [606] [608].
Description
- Hintergrund
- Technisches Gebiet
- Die vorliegende Erfindung betrifft im Allgemeinen die Halbleitertechnologie und betrifft insbesondere ein Silizidierungsvorgang in Halbleiterbauelementen.
- Hintergrund der Erfindung
- Elektronische Produkte werden in nahezu jedem Lebensbereich eingesetzt, wobei der Kern dieser elektronischen Produkte die integrierte Schaltung ist. Integrierte Schaltungen werden in nahezu allen Bereichen von Flugzeugen bis Fernsehgeräten und Armbanduhren eingesetzt.
- Integrierte Schaltungen werden in und auf Siliziumscheiben durch äußert komplexe Systeme hergestellt, die das Koordinieren von Hunderten oder Tausenden präzise gesteuerten Prozessen erfordern, um eine fertige Halbleiterscheibe herzustellen. Jede fertiggestellte Halbleiterscheibe besitzt einige zehn oder tausende von integrierten Schaltungen, wobei jede Hunderte oder mehrere tausend Dollar wert sein kann.
- Integrierte Schaltungen können aus bis zu Hunderten von Millionen einzelner Komponenten aufgebaut sein. Eine häufige Komponente ist der Halbleitertransistor. Die bekannteste und wichtigste Halbleitertechnologie beruht gegenwärtig auf Silizium und ein bevorzugtes siliziumbasiertes Halbleiterbauelement ist ein komplementärer Metalloxid-Halbleiter- (CMOS) Transistor.
- Die grundlegenden Elemente eines CMOS-Transistors beinhalten ein Siliziumsubstrat mit flachen Grabenisolationsgebieten, die Transistorbereiche voneinander trennen. Die Transistorbereiche enthalten Polysiliziumgates auf Siliziumoxidgatebereichen oder Gateoxiden, die über dem Siliziumsubstrat angeordnet sind. Das Siliziumsubstrat auf beiden Seiten des Polysiliziumgates ist leicht dotiert, so dass es leitfähig ist. Die leicht dotierten Gebiete des Siliziumsubstrats werden als „flache Source/Drain-Übergänge" Siliziumsubstrats werden als „flache Source/Drain-Übergänge" bezeichnet, die von einem Kanalgebiet unter dem Polysiliziumgate getrennt sind. Eine gekrümmt verlaufende Siliziumoxidschicht oder ein Siliziumabstandshalter, der als ein „Seitenwandabstandshalter" bezeichnet wird, an den Seiten des Polysiliziumgates ermöglicht eine weitere Dotierung, um stärker dotierte Gebiete der flachen Source/Drain-Übergänge herzustellen, die als „tiefe Source/Drain-Übergänge" bezeichnet werden. Die flachen und die tiefen Source/Drain-Übergänge werden gemeinsam als „S/D-Übergänge" bezeichnet.
- Der Seitenwandabstandshalter kann auch als ein Abstandshalter mit zwei Schichten mit einer ersten isolierenden Schicht, etwa einer Oxidschicht, die von einer zweiten isolierenden Schicht, etwa einer Nitridschicht, bedeckt ist, gebildet werden. Die beiden isolierenden Schichten werden dann bearbeitet, um einen Zweischichtabstandshalter zu bilden.
- Um den Transistor fertigzustellen, wird eine dielektrische Siliziumoxidschicht abgeschieden, um das Polysiliziumgate, den gekrümmten Abstandshalter und das Siliziumsubstrat abzudecken. Zur Schaffung elektrischer Verbindungen für den Transistor werden Öffnungen in die dielektrische Siliziumoxidschicht zu dem Polysiliziumgate und den Source/Drain-Übergängen geätzt. Die Öffnungen werden mit Metall gefüllt, um elektrische Kontakte herzustellen. Um die integrierten Schaltungen fertigzustellen, werden die Kontakte mit weiteren Verdrahtungsebenen in zusätzlichen Schichten aus dielektrischem Material zur Verbindung nach außerhalb des dielektrischen Materials verbunden.
- Während des Betriebs steuert ein Eingangssignal am Gatekontakt für das Polysiliziumgate den elektrischen Stromfluss von einem Source/Drain-Kontakt zu dem entsprechenden Source/Drain-Übergang durch den Kanal zu dem anderen Source/Drain-Übergang und schließlich zu dem anderen Source/Drain-Kontakt.
- Transistoren werde hergestellt, indem eine Gateoxidschicht auf das Siliziumsubstrat einer Halbleiterscheibe thermisch aufgewachsen wird und eine Polysiliziumschicht über der Gateoxidschicht gebildet wird. Die Oxidschicht und die Polysiliziumschicht werden strukturiert und geätzt, um die Gateoxide und die Polysiliziumgates zu bilden. Die Gateoxide und die Polysiliziumgates werden wiederum als Masken verwendet, um die flachen Source/Drain-Gebiete mittels Ionenimplantation von Bor- oder Phosphorverunreinigungsatomen in die Oberfläche des Siliziumsubstrats zu bilden. An die Ionenimplantation schließt sich eine Hochtemperaturausheizung über 700 Grad C an, um die implantierten Verunreinigungsatome zu aktivieren, um damit die flachen Source/Drain-Übergänge zu bilden.
- Es wird eine Siliziumnitridschicht abgeschieden und geätzt, um Seitenwandabstandshalter um die Seitenflächen der Gateoxide und der Polysiliziumgates herum zu bilden. Die Seitenwandabstandshalter, die Gateoxide und die Polysiliziumgates werden als Masken für die konventionellen Source/Drain-Gebiete während einer Ionenimplantation von Bor oder Phosphorverunreinigungsatomen in die Oberfläche des Siliziumsubstrats und durch die flachen Source/Drain-Übergänge verwendet. An die Ionenimplantation schließt sich ein Hochtemperaturausheizschritt über 700 Grad C an, um die implantierten Verunreinigungsatome zur Bildung der S/D-Übergänge zu aktivieren.
- Nach der Herstellung der Transistoren wird eine dielektrische Siliziumoxidschicht über den Transistoren abgeschieden und es werden Kontaktöffnungen bis zu den Source/Drain-Übergängen und zu den Polysiliziumgates geätzt. Die Kontaktöffnungen werden dann mit einem leitenden Metall gefüllt und durch die Herstellung leitender Verdrahtungen in anderen Zwischenschichtdielektrikums- (ILD) Schichten miteinander verbunden.
- Wenn Transistoren reduzierte Abmessungen aufweisen, zeigt es sich, dass der elektrische Widerstand zwischen den Metallkontakten und dem Siliziumsubstrat oder dem Polysilizium bis zu einem Bereich ansteigt, in welchem das Leistungsverhalten der Transistoren negativ beeinflusst wird. Um den elektrischen Widerstand zu verringern, wird ein Übergangsmaterial zwischen den Metallkontakten und dem Siliziumsubstrat oder dem Polysilizium hergestellt. Als die besten Übergangsmaterialien erweisen sich Kobaltsilizid (CoSi2) und die Titansilizid (TiSi2), obwohl auch andere Materialien verwendet werden können.
- Die Silizide werden hergestellt, indem eine dünne Schicht aus Kobalt oder Titan auf dem Siliziumsubstrat über den Source/Drain-Übergängen und über den Polysiliziumgates aufgebracht wird. Die Halbleiterscheibe wird dann einem oder mehreren Ausheizschritten bei Temperaturen über 800 Grad C unterzogen, und dies bewirkt, dass Kobalt oder Titan selektiv mit dem Silizium und dem Polysilizium reagieren, um das Metallsilizid zu bilden. Der Prozess wird im Allgemeinen als „Silizidierung" bezeichnet. Da das Oxid in dem flachen Graben und in den Seitenabstandshaltern nicht reagiert, um ein Silizid zu bilden, sind die Silizide über den Source/Drain-Übergängen und dem Polysiliziumgates ausgerichtet, so dass der Prozess auch als „selbstjustierende Silizidierung" oder „Salizidierung" bezeichnet wird.
- Jedoch sind in bestehenden Silizidierungs- und Salizidierungsprozessen nicht alle Probleme gelöst, die sich auf die Verbindung von Metallkontakten und Silizium beziehen.
- Lösungen für diese Probleme werden angestrebt, aber bisherige Entwicklungen zeigen keinerlei Lösungen in dieser Hinsicht auf, so dass entsprechende Lösungen für derartige Probleme vom Fachmann seit langer Zeit gesucht werden.
- Überblick über die Erfindung
- Die vorliegende Erfindung stellt ein Verfahren zur Herstellung einer integrierten Schaltung bereit. Ein Gatedielektrikum wird auf einem Halbleitersubstrat gebildet, und ein Gate wird auf dem Gatedielektrikum gebildet. Source/Drain-Übergänge werden in dem Halbleitersubstrat gebildet. Ein Seitenwandabstandshalter wird um das Gate herum gebildet, wobei ein chemischer Dampfabscheideprozess mit Plasmaunterstützung bei geringer Leistung (PECVD) angewendet wird. Es wird ein Silizid auf dem Source/Drain-Übergängen und auf dem Gate gebildet, und ein Zwischenschichtdielektrikum wird über dem Halbleitersubstrat abgeschieden. Es werden dann Kontakte in dem Zwischenschichtdielektrikum zu dem Silizid gebildet. Das Verfahren reduziert deutlich den elektrischen Widerstand zwischen den Kontakten und dem Silizium oder dem Polysilizium, wodurch das Leistungsverhalten der integrierten Schaltung deutlich verbessert wird. Der PECVD-Prozess wird vorzugsweise innerhalb eines geringen Vorspannungsleistungsbereichs von ungefähr 100 Watt bis ungefähr 200 Watt ausgeführt.
- Gewisse Ausführungsformen der Erfindung weisen andere Vorteile zusätzlich oder anstelle der zuvor genannten Vorteile auf. Diese Vorteile werden für den Fachmann beim Studium der folgenden detaillierten Beschreibung deutlich, wenn dazu auf die begleitenden Zeichnungen Bezug genommen wird.
- Kurze Beschreibung der Zeichnungen
-
1 ist eine Ansicht eines Transistors in einer Zwischenphase der Herstellung gemäß der vorliegenden Erfindung; -
2 ist die Struktur aus1 mit einer Beschichtung, die darauf abgeschieden ist; -
3 ist die Struktur aus2 während einer Ionenimplantation, um flache Source/Drain-Übergänge zu bilden; -
4 ist die Struktur aus3 , nach der Herstellung eines Seitenwandabstandshalters; -
5 ist die Struktur aus4 während einer Ionenimplantation, um tiefe Source/Drain-Übergänge zu bilden; -
6 ist die Struktur aus5 während der Herstellung eines Silizids; -
7 ist die Struktur aus6 nach dem Abscheiden einer dielektrischen Schicht über dem Silizid, dem Seitenwandabstandshalter und einer flachen Grabenisolation; -
8 ist die Struktur aus7 nach der Herstellung von Metallkontakten; und -
9 ist ein vereinfachtes Flussdiagramm des Verfahrens zur Herstellung des Silizids gemäß der vorliegenden Erfindung. - Detaillierte Beschreibung der Erfindung
- In der folgenden Beschreibung werden zahlreiche spezielle Details angegeben, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Der Fachmann erkennt jedoch, dass die Erfindung ohne diese speziellen Details praktiziert werden kann. Um die vorliegende Erfindung nicht zu verdunkeln, werden einige gut bekannte Konfigurationen und Prozessschritte nicht detailliert hierin offenbart. Des weiteren sind die die Ausführungsformen der Vorrichtung darstellenden Zeichnungen halbdiagrammhaft und sind nicht maßstabsgetreu und insbesondere sind einige der Abmessungen nur der besseren Darstellung wegen so gewählt und können in den Zeichnungen übertrieben dargestellt sein. Die gleichen Bezugszeichen bezeichnen durchwegs in den Figuren die gleichen Elemente.
- Der Begriff „horizontal", wie er hierin verwendet ist, definiert eine Ebene parallel zu einem Substrat oder einer Scheibe. Der Begriff „vertikal" bezeichnet eine Richtung senkrecht zu der als horizontal definierten Richtung. Begriffe wie „auf", „über", „unter", „Unterseite", „Oberseite", „Seite" (wie in „Seitenwand"), „Höhe", „Tiefe", „über" und „unter" sind jeweils im Hinblick auf die horizontale Ebene definiert.
- In
1 ist ein Transistor100 in einer Zwischenphase der Herstellung gemäß der vorliegenden Erfindung gezeigt. - Um diese Zwischenphase herzustellen, wurden eine Gatedielektrikumsschicht, etwa Siliziumoxid, und eine leitende Gateschicht, etwa Polysilizium, auf einem Halbleitersubstrat
102 , das aus geeignetem Material, etwa Silizium aufgebaut ist, abgeschieden. Die Schichten werden strukturiert und geätzt, um ein Gatedielektrikum104 und ein Gate106 herzustellen. Das Halbleitersubstrat102 wird weiter strukturiert, geätzt und mit einem Siliziumoxidmaterial gefüllt, um eine flache Grabenisolation (STI)108 zu bilden. - In
2 ist die Struktur aus1 gezeigt, die eine Beschichtung202 darauf ausgebildet aufweist. Die Beschichtung202 , die im Wesentlichen Siliziumoxid ist, bedeckt das Halbleitersubstrat102 , das Gatedielektrikum104 , das Gate106 und die STI108 . Die Beschichtung202 kann ein Ätzstoppmaterial oder ein Implantationsschutzmaterial sein. - In
3 ist die Struktur aus2 während einer Ionenimplantation302 gezeigt, um flache Source/Drain-Übergänge304 und306 zu bilden. - Das Gate
106 und das Gatedielektrikum104 dienen als Masken für die Herstellung der flachen Source/Drain-Übergänge304 und306 durch die Ionenimplantation302 von Bor-(B) oder Phosphor (P) Verunreinigungsatomen in die Oberfläche des Halbleitersubstrats102 . An die Ionenimplantation302 schließt sich eine Hochtemperaturausheizung über 700 Grad C an, um die implantierten Verunreinigungsatome zu aktivieren, um damit die flachen Source/Drain-Übergänge304 und306 zu bilden. - In
4 ist die in3 dargestellte Struktur nach der Herstellung eines gekrümmten Seitenwandabstandshalters402 gezeigt. Der Seitenwandabstandshalter kann aus einem iso lierenden Material aufgebaut sein, das ausgewählt wird aus einer Gruppe mit einem Oxid, einem Nitrid und Kombinationen davon. - Die Beschichtung
202 , die vor Implantationsschäden schützt, wurde entfernt und eine Seitenwandabstandshalterschicht eines isolierenden Materials, etwa Nitrid oder Oxid, wurde abgeschieden und geätzt, um die gekrümmte Form des Seitenwandabstandshalters402 zu bilden. Die Seitenwandabstandshalterschicht, die zur Herstellung des Seitenwandabstandshalters402 gebildet wird, wird typischerweise unter Anwendung eines plasmaunterstützten chemischen Dampfabscheide- (PECVD) Prozess abgeschieden. - In PECVD-Prozessen werden Radiofrequenzleistungen unterschiedlicher Art eingesetzt, um Ionen des Materials, das auf der Zielfläche abzuscheiden ist, etwa das Halbleitersubstrat
102 , in ihrer Richtung zu steuern. Es wurde entdeckt, dass das Ausführen von PECVD-Prozessen bei geringer Vorspannungsleistung die Verspannung zwischen dem Material, das zur Herstellung des Seitenwandabstandshalters402 verwendet wird, und dem Halbleitersubstrat102 verringert oder eliminiert. Gemäß der vorliegenden Ausführungsform wird der PECVD-Prozess bei geringer Vorspannungsleistung ausgeführt. Es wurde entdeckt, dass ein PECVD-Prozess vorzugsweise in einem geringen Vorspannungsleistungsbereich von ungefähr 100 Watt bis ungefähr 200 W die Verspannung zwischen dem Seitenwandabstandshalter402 und dem Halbleitersubstrat102 reduziert. Daher wird das Leistungsvermögen des Transistors100 verbessert. - In
5 ist die in4 gezeigte Struktur während einer Ionenimplantation502 gezeigt, um tiefe Source/Drain-Übergänge504 und506 zu bilden. - Der Seitenwandabstandshalter
402 , das Gate106 und die STI108 dienen als Maske für die Herstellung der tiefen Source/Drain-Übergänge504 und506 mittels der Ionenimplantation 502 mit Bor- oder Phosphorverunreinigungsatomen in die Oberfläche des Halbleitersubstrats102 und in und durch die flachen Source/Drain-Übergänge304 und306 . An die Ionenimplantation502 schließt sich wiederum eine Hochtemperaturausheizung über 700 Grad C an, um die implantierten Verunreinigungsatome zur Herstellung der Source/Drain-Übergänge504 und506 zu aktivieren. - In
6 ist ein Abscheideprozess602 gezeigt, der bei der Herstellung von Silizidschichten604 ,606 und608 gemäß der vorliegenden Erfindung eingesetzt wird. Die Silizidschichten604 und608 werden mit der Oberfläche des Halbleitersubstrats102 über den tiefen Source/Drain-Übergängen504 und506 gebildet, und das Silizid606 wird auf dem Gate106 ausgebildet. - Im Allgemeinen gibt es drei Wege, in der ein Silizid gebildet werden kann. In einer Technik wird in dem Abscheideprozess
602 ein reines Metall auf freiliegenden Siliziumbereichen (sowohl einkristalline als auch polykristalline Siliziumbereiche) aufgebracht. Danach wird das Metall mit dem Silizium zur Reaktion gebracht, um eine als eine erste Phase eines metallreichen Silizids bekannte Verbindung zu bilden. Das nicht reagierte Metall wird dann entfernt, und die bestehende erste Phase wird dann wiederum mit dem darunter liegenden Silizium zur Reaktion gebracht, um eine zweite Phase eines siliziumreichen Silizids zu bilden. In einer zweiten Technik beinhaltet der Abscheideprozess602 das gleichzeitige Aufdampfen von Metall und Silizium auf das freiliegende Silizium. Metall und Silizium werden beispielsweise durch einen Elektronenstrahl verdampft. Der Dampf schlägt sich dann auf der Scheibe und dem Silizium nieder. In einer dritten Technik beinhaltet der Abscheideprozess602 ein gleichzeitiges Aufsputtern von Metall und Silizium auf die Siliziumoberfläche. Das gemeinsame Aufsputtern beinhaltet das physikalische Herausschlagen von Metall- und Siliziummaterial aus einem zusammengesetzten Block oder aus separaten Blöcken und dann das Lenken des Verbundmaterials auf die Scheibe. - Konventionelle Salizidierungsprozesse sind problematisch bei modernen Halbleiterbauelementen, die flache Source/Drain-Übergänge aufweisen mit beispielsweiser einer Tiefe der Übergänge in der Größenordnung von 1000 Angstrom. Insbesondere wird während derartiger Salizidierungsprozesse ein gewisser Anteil der bestehenden Source/Drain-Gebiete aufgebracht.
- Wenn Kobalt als das hochschmelzende Metall verwendet wird, verbraucht es das zweifache seiner Dicke an Silizium in dem Prozess, wenn es in ein Metallsilizid umgewandelt wird, beispielsweise verbraucht eine Kobaltschicht mit 100 Angstrom ungefähr 103 Angstrom an Silizium. Ein derartiger Verbrauch wirkt so, dass die Dotierstoffpräsenz in den Source/Drain-Übergängen verringert wird und dass damit das elektrische Verhalten der Sour ce/Drain-Übergänge nachteilig beeinflusst und schließlich das Leistungsverhalten der integrierten Schaltung beeinträchtigt wird.
- Wenn das hochschmelzende Metall Titan ist, bildet sich Titansilizid zwischen Metallkontakten, da der Seitenwandabstandshalter bei kleineren Abmessungen der integrierten Schaltungen ebenso kleiner wird, wodurch ein kapazitiv angekoppelter oder ein vollständig leitender Weg zwischen dem Polysiliziumgate und den Source/Drain-Übergängen hervorgerufen wird und in ähnlicher Weise das Leistungsverhalten der integrierten Schaltung beeinträchtigt.
- Obwohl die vorliegende Erfindung mit diversen hochschmelzenden Metallsiliziden eingesetzt werden kann, zeigt es sich, das Nickelsilizid viele wünschenswerte Eigenschaften besitzt. Jedoch hat es sich beim Umgang mit Nickelsilizid erwiesen, dass dieses nur unter Schwierigkeiten ein robustes Nickelsilizid bildet. Es wurde angenommen, dass dicke Silizide von ungefähr 100 Angstrom mit rauhen Oberflächen das Siliziumsubstrat am besten schützen und eine gute Haftung ergeben.
- Jedoch kann ein äußerst gleichförmiges Nickel ein sehr robustes Nickelsilizid bilden. Definitionsgemäß bedeutet ein äußerst gleichförmiges Silizid eine Schicht aus Silizid, in der keine Schwankungen in der Dicke größer als ungefähr 3% der Gesamtdicke auftreten.
- Ein Beispiel zur Herstellung eines äußerst gleichförmigen Nickelsilizids
604 ,606 und608 besteht darin, dass Nickel auf den freiliegenden Siliziumbereichen durch einen Randabscheideprozess mit sehr geringer Leistung aufgebracht wird, wobei eine sehr geringe Leistung einen Leistungspegel unter 500 Watt an Gleichstrom und vorzugsweise zwischen ungefähr 400 und 200 Watt Gleichstrom bedeutet. - Ferner wird eine äußerst geringe Rate der Metallabscheidung bevorzugt, die als unter 7,0 Angstrom pro Sekunde und vorzugsweise zwischen ungefähr 6,8 und 6,0 Angstrom pro Sekunde definiert ist.
- Ferner ist es vorteilhaft, dass das Silizid mit diesen Leistungspegeln und Abscheideraten mit einer äußerst geringen Dicke von nicht mehr als 50 Angstrom abgeschieden wird, um ein äußerst gleichförmiges äußerst dünnes Silizid bereitzustellen. Das abgeschiedene Sili zidmetall wird dann in Silizid mittels eines Ausheizprozesses, etwa einem Hochtemperaturausheizprozess bei ungefähr 700 Grad C umgewandelt.
- Das Silizid
604 ,606 und608 wird vorzugsweise aus einem Metall hergestellt, das ausgewählt ist aus der Gruppe: Kobalt, Titan, Nickel, arsendotiertes Nickel, eine Legierung davon, eine Verbindung davon oder eine Kombination davon. - In
7 ist die Struktur aus6 gezeigt nach dem Abscheiden einer dielektrischen Schicht702 über den Silizidschichten604 ,606 und608 , dem Seitenwandabstandshalter402 und der STI108 . - In diversen Ausführungsformen ist die dielektrische Schicht
702 aus dielektrischem Materialien aufgebaut, etwa Siliziumoxid (SiOx), Tetraethylorthosilikat (TEOS), Borphosphorsilikat-(BPSG) Glas, etc. mit einer mittleren Dielektrizitätskonstanten von 4,2 bis 3,9, oder ist aus Materialien mit geringer dielektrischer Konstante aufgebaut, etwa fluoriniertem Tetraethylorthosilikat (TEOS), Wasserstoffsilsquioxan (HSQ), Bis-Benzozyklobuten (BCB), Tetramethylorthosilikat (TMOS), Oktamethylzyklotetrasiloxan (OMCTS), Hexamethyldisiloxan (HMDS), Trimethylsilinborx (SOB), Diakeloxyditerliarybutosiloxan (DADBS), Trimethylsililphosphat (SOP) etc., mit dielektrischen Konstanten unter 3,9 bis 2,5. Zu dielektrischen Materialien mit äußerst geringer dielektrischer Konstante mit einer dielektrischen Konstante von unter 2,5, die verfügbar sind, gehören die kommerziell verfügbare Materialien Teflon-AF, Teflon-Mikroemulsion, Polyimidnanoschäume, Silikaaerogele, Silikaxerogele und mesoporöses Silika. Stoppschichten und Deckschichten (falls verwendet) sind aus Materialien, etwa Siliziumnitrid (SixNx) oder Siliziumoxynitrid (SiON) aufgebaut. - In
8 ist die in7 gezeigte Struktur nach der Ausbildung von Metallkontakten802 ,804 und806 gezeigt. - Die Metallkontakte
802 ,804 und806 sind entsprechend elektrisch mit den Silizidschichten604 ,606 und608 und jeweils mit dem tiefen Source/Drain-Übergang504 , dem Gate106 und dem tiefen Source/Drain-Übergang506 verbunden. - In diversen Ausführungsformen sind die Metallkontakte
802 ,804 und806 aus Metallen, etwa Tantal (Ta), Titan (Ti), Wolfram (W), Legierungen davon und Verbindungen davon hergestellt. In anderen Ausführungsformen sind die Metallkontakte802 ,804 und806 aus Metallen, etwa Kupfer (Cu), Gold (Au), Silber (Ag), Legierungen davon und Verbindungen davon hergestellt, wobei eines oder mehrere der obigen Elemente mit Diffusionsbarrieren vorgesehen ist. - In
9 ist ein vereinfachtes Flussidiagramms eines Verfahrens900 gemäß der vorliegenden Erfindung gezeigt. Das Verfahren900 umfasst: Bereitstellen eines Halbleitersubstrats im Schritt902 ; Bilden eines Gatedielektrikums auf dem Halbleitersubstrat in einem Schritt904 ; Bilden eines Gates auf dem Gatedielektrikum in einem Schritt906 ; Bilden von Source/Drain-Übergängen in dem Halbleitersubstrat in einem Schritt908 ; Bilden eines Seitenwandabstandshalters um das Gate herum unter Anwendung eines plasmaunterstützten chemischen Dampfabscheideprozesses bei geringer Leistung im Schritt910 ; Bilden eines Silizids auf den Source/Drain-Übergängen und auf dem Gate im Schritt912 ; Abscheiden eines Zwischenschichtdielektrikums über dem Halbleitesubstrat im Schritt912 ; und Bilden von Kontakten in dem Zwischenschichtdielektrikum zu dem Silizid im Schritt914 . - Obwohl die Erfindung in Verbindung mit einem speziellen besten Modus beschrieben ist, ist es selbstverständlich, dass viele Alternativen, Modifizierungen und Variationen für den Fachmann im Lichte der vorhergehenden Beschreibung offenkundig werden. Daher ist es beabsichtigt, alle derartigen Alternativen, Modifizierungen und Variationen mit einzuschließen, die innerhalb des Grundgedankens und Schutzbereichs der angefügten Patentansprüche liegen. Der gesamte Gegenstand, der hierin dargestellt oder in den begleitenden Zeichnungen gezeigt ist, ist als anschaulich und nicht einschränkend zu erachten.
- Zusammenfassung
- Es wird ein Verfahren (
900 ) zur Herstellung einer integrierten Schaltung mit einem Halbleitersubstrat (102 ) bereitgestellt). Ein Gatedielektrikum (104 ) wird auf dem Halbleitersubstrat (102 ) gebildet, und ein Gate (106 ) wird auf dem Gatedielektrikum (104 ) hergestellt. Es werden Source/Drain-Übergänge (304 ) (306 ) in dem Halbleitersubstrat (102 ) hergestellt. Ein Seitenwandabstandshalter (402 ) wird um das Gate (106 ) unter Anwendung eines plasmaunterstützten chemischen Dampfabscheideprozesses bei geringer Leistung gebildet. Es wird ein Silizid (604 ) (606 ) (608 ) auf dem Source/Drain-Übergängen (304 ) (306 ) und auf dem Gate (106 ) gebildet, und ein Zwischenschichtdielektrikum (702 ) wird über dem Halbleitersubstrat (102 ) abgeschieden. Kontakte (802 ) (804 ) (806 ) werden dann in dem Zwischenschichtdielektrikum (702 ) zu dem Silizid (604 ) (606 ) (608 ) gebildet.
Claims (10)
- Verfahren [
900 ] zur Herstellung einer integrierten Schaltung mit: Bereitstellen eines Halbleitersubstrats [102 ]; Bilden eines Gatedielektrikums [104 ] auf dem Halbleitersubstrat [102 ]; Bilden eines Gates [106 ] auf dem Gatedielektrikum [104 ]; Bilden von Source/Drain-Übergängen [304 ] [306 ] in dem Halbleitersubstrat [102 ]; Bilden eines Seitenwandabstandshalters [402 ] um das Gate [106 ] herum unter Anwendung eines plasmaunterstützten chemischen Dampfabscheideprozesses bei geringer Leistung; Bilden eines Silizids [604 ] [606 ] [608 ] auf den Source/Drain-Übergängen [304 ] [306 ] und auf dem Gate [106 ]; Abscheiden eines Zwischenschichtdielektrikums [702 ] über dem Halbleitersubstrat [102 ]; und Bilden von Kontakten [802 ] [804 ] [806 ] in dem Zwischenschichtdielektrikum zu dem Silizid [604 ] [606 ] [608 ]. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden des Seitenwandabstandshalters [402 ] unter Anwendung eines plasmaunterstützten chemischen Dampfabscheideprozesses bei geringer Vorspannungsleistung im Bereich von ungefähr 100 Watt bis ungefähr 200 Watt erfolgt. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden des Silizids [604 ] [606 ] [608 ] unter Anwendung einer sehr geringen Abscheiderate für eine Silizidmetall erfolgt. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden des Silizids [604 ] [606 ] [608 ] unter Anwendung einer sehr geringen Dicke eines Silizidmetalls erfolgt. - Verfahren [
900 ] nach Anspruch 1, wobei: Abscheiden des Zwischenschichtdielektrikums [702 ] Abscheiden eines dielektrischen Materials mit einer mittleren und/oder einer niedrigen und/oder einer äußerst niedrigen dielektrischen Konstante umfasst. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden der Kontakte [802 ] [804 ] [806 ] zu dem Silizid [604 ] [606 ] [608 ] unter Anwendung von Tantal und/oder Titan und/oder Wolfram und/oder Kupfer und/oder Gold und/oder Silber und/oder einer Legierung davon und/oder einer Verbindung davon und/oder einer Kombination davon erfolgt. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden des Silizids [604 ] [606 ] [608 ] Bilden von Nickelsilizid umfasst. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden des Silizids [604 ] [606 ] [608 ] Bilden eines mit Arsen dotierten Nickelsilizids umfasst. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden des Silizids [604 ] [606 ] [608 ] unter Anwendung einer Abscheidetechnik bei geringer Vorspannungsleistung erfolgt. - Verfahren [
900 ] nach Anspruch 1, wobei: Bilden des Silizids [604 ] [606 ] [608 ] Bilden eines Silizids aus Kobalt und/oder Titan und/oder Nickel und/oder einer Legierung davon und/oder einer Verbindung davon und/oder einer Kombination davon umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/756,023 | 2004-01-12 | ||
US10/756,023 US7005357B2 (en) | 2004-01-12 | 2004-01-12 | Low stress sidewall spacer in integrated circuit technology |
PCT/US2004/043109 WO2005071729A1 (en) | 2004-01-12 | 2004-12-21 | Low stress sidewall spacer in integrated circuit technology |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112004002638T5 true DE112004002638T5 (de) | 2007-02-01 |
DE112004002638B4 DE112004002638B4 (de) | 2009-11-26 |
Family
ID=34739734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112004002638T Expired - Fee Related DE112004002638B4 (de) | 2004-01-12 | 2004-12-21 | Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandshaltern mit geringer Verspannung |
Country Status (8)
Country | Link |
---|---|
US (1) | US7005357B2 (de) |
JP (1) | JP5265872B2 (de) |
KR (1) | KR20060123481A (de) |
CN (1) | CN1902743A (de) |
DE (1) | DE112004002638B4 (de) |
GB (1) | GB2425405B (de) |
TW (1) | TWI355733B (de) |
WO (1) | WO2005071729A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7132352B1 (en) * | 2004-08-06 | 2006-11-07 | Advanced Micro Devices, Inc. | Method of eliminating source/drain junction spiking, and device produced thereby |
EP1949416A2 (de) * | 2005-09-23 | 2008-07-30 | Nxp B.V. | Verfahren zur herstellung einer struktur für ein halbleiterbauelement |
US7465635B2 (en) * | 2006-09-21 | 2008-12-16 | Texas Instruments Incorporated | Method for manufacturing a gate sidewall spacer using an energy beam treatment |
US7741181B2 (en) * | 2007-11-06 | 2010-06-22 | International Business Machines Corporation | Methods of forming mixed gate CMOS with single poly deposition |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766406A (ja) * | 1993-08-25 | 1995-03-10 | Oki Electric Ind Co Ltd | サリサイド型mosfet及びその製造方法 |
JPH07254574A (ja) * | 1994-03-16 | 1995-10-03 | Sony Corp | 電極形成方法 |
JP2809113B2 (ja) * | 1994-09-29 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH08186085A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
US5814545A (en) | 1995-10-02 | 1998-09-29 | Motorola, Inc. | Semiconductor device having a phosphorus doped PECVD film and a method of manufacture |
JP3572561B2 (ja) * | 1996-10-11 | 2004-10-06 | 富士通株式会社 | 半導体装置の製造方法 |
US5858846A (en) | 1997-08-04 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Salicide integration method |
JP2000133802A (ja) * | 1998-10-28 | 2000-05-12 | Nec Corp | 半導体装置とその製造方法 |
KR100313510B1 (ko) | 1999-04-02 | 2001-11-07 | 김영환 | 반도체 소자의 제조방법 |
US6368988B1 (en) * | 1999-07-16 | 2002-04-09 | Micron Technology, Inc. | Combined gate cap or digit line and spacer deposition using HDP |
US6040223A (en) * | 1999-08-13 | 2000-03-21 | Taiwan Semiconductor Manufacturing Company | Method for making improved polysilicon FET gate electrodes having composite sidewall spacers using a trapezoidal-shaped insulating layer for more reliable integrated circuits |
KR100407684B1 (ko) * | 2000-06-28 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US6483154B1 (en) * | 2000-10-05 | 2002-11-19 | Advanced Micro Devices, Inc. | Nitrogen oxide plasma treatment for reduced nickel silicide bridging |
US6495460B1 (en) | 2001-07-11 | 2002-12-17 | Advanced Micro Devices, Inc. | Dual layer silicide formation using a titanium barrier to reduce surface roughness at silicide/junction interface |
US6664172B2 (en) | 2002-01-22 | 2003-12-16 | United Microelectronics Corp. | Method of forming a MOS transistor with improved threshold voltage stability |
US7005376B2 (en) * | 2003-07-07 | 2006-02-28 | Advanced Micro Devices, Inc. | Ultra-uniform silicides in integrated circuit technology |
-
2004
- 2004-01-12 US US10/756,023 patent/US7005357B2/en not_active Expired - Lifetime
- 2004-12-21 GB GB0615073A patent/GB2425405B/en not_active Expired - Fee Related
- 2004-12-21 WO PCT/US2004/043109 patent/WO2005071729A1/en active Application Filing
- 2004-12-21 CN CNA200480040305XA patent/CN1902743A/zh active Pending
- 2004-12-21 DE DE112004002638T patent/DE112004002638B4/de not_active Expired - Fee Related
- 2004-12-21 KR KR1020067013975A patent/KR20060123481A/ko not_active Application Discontinuation
- 2004-12-21 JP JP2006549314A patent/JP5265872B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-07 TW TW094100442A patent/TWI355733B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2425405B (en) | 2008-08-20 |
WO2005071729A1 (en) | 2005-08-04 |
DE112004002638B4 (de) | 2009-11-26 |
JP5265872B2 (ja) | 2013-08-14 |
TW200527649A (en) | 2005-08-16 |
CN1902743A (zh) | 2007-01-24 |
GB0615073D0 (en) | 2006-09-06 |
GB2425405A (en) | 2006-10-25 |
KR20060123481A (ko) | 2006-12-01 |
JP2007518274A (ja) | 2007-07-05 |
US7005357B2 (en) | 2006-02-28 |
US20050153496A1 (en) | 2005-07-14 |
TWI355733B (en) | 2012-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006040764B4 (de) | Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben | |
DE3872803T2 (de) | Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung. | |
DE112007001436B4 (de) | CMOS-Schaltungen mit geringem Kontaktwiderstand | |
DE102005052000B3 (de) | Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram | |
DE10056871B4 (de) | Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben | |
DE102017119616A1 (de) | Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren | |
DE112006003206B4 (de) | Verfahren zum Ausbilden einer Halbleiteranordnung | |
DE102007020268B3 (de) | Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht | |
DE19960503A1 (de) | Metall-Verbindungs-Kontakt-Struktur mit einem kleinen Kontaktwiderstand und einem geringen Übergangsverlust sowie Verfahren zur Herstellung derselben | |
DE102010064288B4 (de) | Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten | |
WO2006094495A1 (de) | Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen | |
DE102014119648B4 (de) | METALL-GATE-STAPEL MIT TaAlCN-SCHICHT | |
DE3885255T2 (de) | Verfahren zum Herstellen eines Galliumarsenid-Feldeffekt-Transistors. | |
DE112020003222B4 (de) | Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten | |
DE102015224679A1 (de) | Halbleiterstruktur mit einem Aluminiumteil einer Gateelektrode und Verfahren zu ihrer Herstellung | |
DE10345374B4 (de) | Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung | |
DE102007015504B4 (de) | SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung | |
DE10208904B4 (de) | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement | |
DE102009046260A1 (de) | Halbleiterbauelement mit Austauschgateelektrodenstrukturen mit einer verbesserten Diffusionsbarriere | |
DE10056868A1 (de) | Halbleiterbauteil mit verringerter Leitungskapazität und verringertem Übersprechrauschen | |
DE102007057688B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke | |
DE112004001251B4 (de) | Verfahren zur Herstellung einer integrierten Schaltung und integrierte Schaltung mit äusserst gleichförmigen Siliziden | |
DE112004002638B4 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandshaltern mit geringer Verspannung | |
DE10361635B4 (de) | Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement | |
DE102010028458A1 (de) | Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 112004002638 Country of ref document: DE Date of ref document: 20070201 Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INNOVATIVE FOUNDRY TECHNOLOGIES B.V., NL Free format text: FORMER OWNER: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US |
|
R082 | Change of representative |
Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |