DE1039646B - Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps

Info

Publication number
DE1039646B
DE1039646B DES35943A DES0035943A DE1039646B DE 1039646 B DE1039646 B DE 1039646B DE S35943 A DES35943 A DE S35943A DE S0035943 A DES0035943 A DE S0035943A DE 1039646 B DE1039646 B DE 1039646B
Authority
DE
Germany
Prior art keywords
zone
zones
conductivity
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES35943A
Other languages
English (en)
Inventor
Dr Franz Kerkhoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES35943A priority Critical patent/DE1039646B/de
Publication of DE1039646B publication Critical patent/DE1039646B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren Übergängen zwischen Zonen unterschiedlichen Leitungstyps Es ist bekannt, Halbleiter, insbesondere Halbleitereinkristalle beispielsweise aus Silizium, Germanium oder Verbindungen von Elementen der III. und V. oder IV. und VI. Gruppe des Periodischen Systems nach dem Kristallziehverfahren aus der Schmelze herzustellen. Urn hierbei Zonen verschiedenen Leitfähigkeitstyps innerhalb eines solchen Halbleiterkristalls, beispielsweise Einkristalls, zu erzielen, ist es weiterhin bekannt; der Schmelze während des Ziehvorganges Donatoren bzw. Akzeptoren zuzusetzen und hierdurch p-n- bzw. n-p-Übergänge im Halbleiter herzustellen. Es ist jedoch sehr schwierig, nach diesem Verfahren mehrere solche Übergänge hintereinander herzustellen, d. h. diese Dotierung bzw. Umdotierung der Schmelze zu wiederholen.
  • Die Erfindung beschäftigt sich mit der Aufgabe, eine Halbleiteranordnung mit beliebig vielen übergangen zwischen Zonen unterschiedlichen Leitfähigkeitstyps auf einfache Weise herzustellen.
  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren Übergängen zwischen Zonen unterschiedlichen Leitungstyps nach Art von p-n-p- öder n-p-n-Übergängen. Erfindungsgemäß wird zunächst ein Halbleiterkörper mit zwei flächenhaft aneinandergrenzenden Zonen unterschiedlichen Leitungstyps hergestellt und dann wird wenigstens eine Zone dieses Halbleiterkörpers durch einen oder mehrere Schnitte, die mittels eines mit Ätzflüssigkeit benetzten und/oder mit einem Schleifmittel bedeckten faden- oder drahtförmigen Werkzeuges erzeugt sind und die durch die Zone des einen Leitungstyps ganz hindurchgeführt sind, in mehrere Teilzonen aufgetrennt, welche nur über die "Zone des anderen Leitungstyps zusammenhängen.
  • In der Zeichnung sind einige Ausführungsformen von Halbleiteranordnungen, welche sich auf Grund des Verfahrens nach der Erfindung ergeben, beispielsweise dargestellt.
  • In Fig. 1 ist eine an sich bekannte Anordnung dargestellt; welche aus einem Germanium-Einkristall besteht, der zwei p-Zonen und eine n--Zone aufweist. Diese Halbleiteranordnung ist in bekannter Weise nach dem Kristallziehverfahren hergestellt. Hierbei sind jedoch im allgemeinen die beiden p-Zonen nicht in demselben Maße dotiert, d. h., die Konzentration der Akzeptoren ist in den beiden Gebieten im allgemeinen verschieden.
  • In Fig. 2 ist eine Halbleiteranordnung nach der Erfindung beispielsweise dargestellt. Die Anordnung besteht aus einem Halbleiterkörper mit einer p-leitenden Zone und einer n-leitenden Zone. Diese Anordnung ist zunächst nach einem an sich bekannten Verfahren einheitlich mit einem einzigen p-n-Übergang hergestellt, zweckmäßig nach dem Kristallziehv erfahren; unter Umständen kann dies aber auch nach einem Diffusionsverfahren geschehen,- indem auf eine n-Schicht oberflächlich eine p-Schicht oder ein Akzeptor aufgebracht wird, um teilweise in die vorher vorhandene n-Schicht hineinzudiffundieren. Die p-n-Schicht kann aber auch nach irgendeinem anderen bekannten oder vorgeschlagenen oder anderweitigen Verfahren hergestellt sein, bei dem beispielsweise die eine Schicht auf der anderen durch Gasetltladung, Glimmentladung; durch Elektronenbombardement oder Ioneneinlage oder auf andere Art erzeugt ist. Es können auch beispielsweise mindestens die eine Schicht oder auch alle beide Schichten aus der Gasphase auf einem gemeinschaftlichen Träger, vorzugsweise gleichzeitig die Basiselektrode bildenden, metallischen Träger, niedergeschlagen sein.
  • In weiterer Ausbildung der Erfindung wird mittels eines mit Ätzflüssigkeit benetzten und/oder mit einem Schleifmittel bedeckten faden- oder drahtförmigen Werkzeug in der p-Schicht ein Schnitt 1 erzeugt. Durch den Schnitt 1 ist die p-Zone in zwei getrennte Zonen aufgeteilt, die jede auf der n-Zone ruhen und nur durch diese miteinander elektrisch in Verbindung stehen. 2 bedeutet die Basiselektrode, auf" der die n-Schicht angeordnet ist, während 3 und 4 die Emitter- und Kollektorelektrode bedeuten, welche auf den beiden p-Schichten angeordnet sind.
  • Die durch das Verfahren gemäß der Erfindung gewonnene Anordnung gemäß dem Beispiel der Fig. 2 hat erstens den Vorteil, daß die beiden Teile der p-Zone bzw. daß die so entstandenen beiden p-Zonen genau gleiche Dotierung aufweisen. Das Verfahren hat noch den weiteren Vorteil, daß sich die Spaltbreite 1, die den Emitter-Kollektor-Abstand, also die Basisdicke bestimmt, sehr genau von vornherein festlegen läßt und in der Serie genau reproduzieren läßt. Durch die Verwendung eines mit Ätzflüssigkeit benetzten und/oder mit einem Schleifmittel bedeckten faden- oder drahtförmigen Werkzeuges können Schnitte von 1/1o mm Breite oder weniger mit größter Genauigkeit und Reproduzierbarkeit hergestellt werden.
  • Gemäß einer weiteren Ausbildung des Erfindungsgedankens wird der Schnitt nicht völlständig durch die p-Zone hindurch bis zur n-Schicht durchgeführt, sondern nur teilweise, so daß der Schnitt ein gewisses, vorher bestimmtes genaues Profil erhält. Die sich hierbei ergebende Anordnung ist in Fig.3 (vergrößert) beispielsweise dargestellt. Fig. 3 zeigt einen wieder nach dem Kristallziehverfahren hergestellten Silizium- oder Germaniumkristall mit einer n-Schicht und zunächst einer zusammenhängenden p-Schicht, welche schraffiert dargestellt ist. Die beiden mit p1 und p2 bezeichneten, positiv leitenden Zonen sind durch Einsägen oder Einschneiden der Schnittfuge 5 entstanden. B bedeutet die Basiselektrode, während E und C die Emitter- und die Kollektorelektrode bedeuten, die auf die Zonen p, und p, aufgesetzt sind. Dadurch, daß der Schnittdraht nicht bis in die Zone n hineingeführt, sondern nur eben bis an diese herangeführt und der Schnitt nicht sehr tief in die n-Zone eingedrungen ist, entsteht ein aus der Zeichnung ersichtliches Profil des Spaltes 5, d. h. es entsteht eine n-Zone 5', welche die beiden pi und p2-Zonen miteinander verbindet, deren Größe erheblich kleiner als die Gesamtschnittbreite des Schnittes 5 ist. Die Übergangszone 5' der n-Schicht beträgt nur vielleicht 20 oder 10% der Schnittbreite des ganzen Spaltes 5. Es ist auf diese Weise möglich, mit größter Genauigkeit und Reproduzierbarkeit n-Zonen herzustellen, welche nur einige Hundertstel mm dick sind. Gegebenenfalls kann der mechanische Schnitt zunächst überhaupt nur bis eben an die Zone st herangeführt werden, so daß noch eine geringe, dünne Verbindung der beiden p-Zonen miteinander bestehenbleibt, während der Rest etwa durch eine chemische Ätzung oder ein Elektronenbombardement aufgetrennt wird. Gegebenenfalls kann auch ein Gravierungsstrich durch die verbliebene dünne p-Schicht gezogen werden, welche die beiden p-Zonen endgültig auftrennt. Man gelangt hier zu n-Zonen-Dicken von der Größe etwa der Striche eines Rowlandschen Strichgitters, d. h. von Bruchteilen von Tausendsteln mm.
  • Unter Umständen kann von vornherein mindestens die eine, etwa die p-Schicht, nur in ganz dünner, Bruchteile von 1 mm oder von 1/10a0 mm betragender Schichtdicke auf der anderen Leitfähigkeitszone, beispielsweise der n-Zone, niedergeschlagen sein. Ein Ausführungsbeispiel dieser Art ist in Fig. 4 in Draufsicht dargestellt. Auf die n-Schicht ist eine kreisförmige Diffusionsschicht p aufgetragen, Welche gegebenenfalls nur einige wenige Molekülschichten beträgt. Durch eine dünne Gravierungslinie 6 ist diese Diffusionsschicht in zwei getrennte Schichten aufgespalten, welche wiederum nur durch die n-Zone miteinander in Zusammenhang stehen.
  • Fig.5 zeigt umgekehrt eine Anordnung, bei der verhältnismäßig dicke Schichten p und za angewandt werden und bei der die p-Schicht durch einen sehr tiefen Schnitt, der ganz bis in die n-Schicht hineinragt, aufgespalten ist. Hierdurch erhält man zwei ganz scharfe Übergänge von der pi Zone zu n und andererseits von der n-Zone zur Zone p2. Es ist noch zu erwähnen, daß die p- und die n-Zonen auch miteinander vertauscht sein können oder daß die Ausführungsbeispiele in der Weise abgewandelt sein können, daß etwa ein p-Übergang zu einer Intrinsiczone und von dieser zu einer anderen p-Zone hergestellt wird oder daß ein Übergang n-Intrinsic-n hergestellt wird.
  • Schließlich kann auch eine Intrinsiczone in zwei gleiche Teile aufgetrennt werden, welche sich auf einer n- oder einer p-Schicht befinden.
  • In Fig. 6 ist ein weiteres Ausführungsbeispiel dargestellt, bei dem beide Zonen, die ursprünglich einheitlich hergestellt waren, durch Schnitte auseinandergetrennt sind. Man erhält auf diese Weise einen n-p-n-p-Übergang. Bei dieser Anordnung sind eine Basiselektrode B, eine Emitter elektrode E und eine Kollektorelektrode C gezeichnet. Schließlich ist noch eine zusätzliche Steuerelektrode S in die Zeichnung eingetragen. Durch dieses Ausführungsbeispiel ist insbesondere eine bereits vorgeschlagene Anordnung zu verwirklichen, bei der ein Halbleiter mit p-n-p-n-Übergang in der Weise gesteuert wird, daß eine thyratronähnliche, instabile Sperrwirkung der Halbleiteranordnung entsteht.
  • Es ist auf diese Weise möglich, beliebig viele Unterteilungen der einen und/oder der anderen Zone vorzunehmen und dabei entweder genau symmetrische Verhältnisse in den einzelnen Übergängen zu erzielen oder gerade bestimmte erwünschte Übergänge--und Kombinationen von sehr scharfen und sehr diffusen Übergängen von einer Leitfähigkeitszone zu einer anderen, gegebenenfalls zu einer Zone entgegengesetzten Leitfähigkeitstyps, zu erzielen.
  • Die Anordnung gemäß Fig.3 läßt sich beispielsweise auch in der Weise abwandeln, daß innerhalb des Schnittes 5 noch eine weitere Steuerelektrode angeordnet ist, so daß eine Art Vierpol entsteht, welcher in der Weise geschaltet werden kann, daß eine den normalen Elektronenröhren ähnliche Halbleiteranordnung entsteht, wie sie zum Teil bereits vorgeschlagen worden ist.

Claims (7)

  1. PATENTANSPRÜCHE: 1. Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren Übergängen zwischen Zonen unterschiedlichen Leitungstyps nach Art von p-n-p- oder n-p-n-Übergängen, dadurch gekennzeichnet, daß zunächst ein Halbleiterkörper mit zwei flächenhaft aneinandergrenzenden Zonen unterschiedlichen Leitungstyps hergestellt wird und daß dann wenigstens eine Zone dieses Halbleiterkörpers durch einen oder mehrere Schnitte, die mittels eines mit Ätzflüssigkeit benetzten und/ oder mit einem Schleifmittel bedeckten faden-oder drahtförmigen Werkzeuges erzeugt sind und die durch die Zone des einen Leitungstyps ganz hindurchgeführt sind, in mehrere Teilzonen aufgetrennt wird, welche nur über die Zone des anderen Leitungstyps zusammenhängen.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Übergang zwischen zwei Zonen unterschiedlichen Leitfähigkeitstyps nach dem Kristallziehverfahren hergestellt wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die eine Zone des Halbleiters zunächst nach einem Verfahren, beispielsweise durch Ziehen aus der Schmelze, hergestellt wird und die zweite Zone unterschiedlichen Leitfähigkeitstyps nach einem anderen Verfahren, beispielsweise durch Diffusion von der Oberfläche her, hergestellt wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der die eine Leitfähigkeitszone auftrennende Schnitt in die Zone des anderen Leitungstyps weit hineinragt.
  5. 5. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß der die eine Leitfähiglceitszone auftrennende Schnitt durch diese nur so weit hindurchgeführt wird, daß die beiden durch den Schnitt getrennten Zonen des einen Leitungstyps nur durch einen sehr schmalen Bereich der Zone des anderen Leitungstyps verbunden sind.
  6. 6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß dem Schnittprofil eine bestimmte, vorzugsweise zum Übergangsbereich hin konvexe Krümmung gegeben wird und dadurch ein bestimmter Übergangsgradient von der Zone des einen Leitungstyps zur Zone des anderen Leitungstyps hervorgerufen wird.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Schnitt symmetrisch zur gesamten Halbleiteranordnung angeordnet wird. B. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die eine Zone sehr dünn ausgebildet wird, gegebenenfalls nur einige Molekülschichten dick ist. 9. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die eine nicht geteilte Zone auf einer Basiselektrode angeordnete wird und daß an den beiden aufgeteilten Teilzonen des anderen Leitungstyps eine Emitter- und eine Kollektorelektrode angeordnet wird. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in dem Schnitt eine vierte Elektrode als Steuerelektrode angeordnet wird, mit der eine Potentialwallsteuerung erfolgt. 11. Verfahren nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß in beiden L eitfähigkeitsbereichen Schnitte derart angeordnet werden, daß je ein p-n-p-n-Übergang oder mehrere Übergänge entstehen. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß an den beiden äußeren Leitfähigkeitszonen Emitter- und Kollektorelektroden angelegt werden, während einer der beiden mittleren Zonen eine Steuerelektrode zugeführt wird. 13. Schaltungsanordnung zum Betrieb der Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Steuerelektrode oder weitere Steuerelektroden dazu dienen, mittels einer Spannung oder eines Spannungsimpulses den durch den betreffenden Leitfähigkeitsbereich infolge der in ihm erzeugten Raumladung hervorgerufenen Potentialwallberg entweder abzubauen oder wieder aufzubauen und dadurch eine Aufhebung der Sperrwirkung der Halbleiteranordnung zu bewirken oder aber diese Sperrwirkung wiederherzustellen. In Betracht gezogene Druckschriften: Deutsche Patentschriften Nr. 823 468, 823 470; deutsche Patentanmeldung L 10055 VIII c/21 g (bekanntgemacht am 18. Dezember 1952) ; USA.-Patentschrift Nr. 2 560 594; französische Patentschrift Nr. 1034 265.
DES35943A 1953-10-19 1953-10-19 Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps Pending DE1039646B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES35943A DE1039646B (de) 1953-10-19 1953-10-19 Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES35943A DE1039646B (de) 1953-10-19 1953-10-19 Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps

Publications (1)

Publication Number Publication Date
DE1039646B true DE1039646B (de) 1958-09-25

Family

ID=7482051

Family Applications (1)

Application Number Title Priority Date Filing Date
DES35943A Pending DE1039646B (de) 1953-10-19 1953-10-19 Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps

Country Status (1)

Country Link
DE (1) DE1039646B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1152185B (de) * 1958-12-11 1963-08-01 Western Electric Co Halbleiterbauelement mit veraenderlichem Widerstand
DE1199407B (de) * 1959-01-20 1965-08-26 Siemens Ag Verfahren zum Abtragen eines Halbleiterkoerpers mit pn-UEbergang eines Halbleiterbauelements durch AEtzen
DE3105050A1 (de) * 1981-02-12 1982-08-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Bauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2560594A (en) * 1948-09-24 1951-07-17 Bell Telephone Labor Inc Semiconductor translator and method of making it
DE823470C (de) * 1950-09-12 1951-12-03 Siemens Ag Verfahren zum AEtzen eines Halbleiters
DE823468C (de) * 1941-03-27 1951-12-03 Western Electric Co Elektrische UEbertragungsvorrichtung mit einem aus Silizium bestehenden Kontakt-Gleichrichterelement
FR1034265A (fr) * 1950-03-21 1953-07-21 Int Standard Electric Corp Dispositifs amplificateurs utilisant des matériaux semi-conducteurs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE823468C (de) * 1941-03-27 1951-12-03 Western Electric Co Elektrische UEbertragungsvorrichtung mit einem aus Silizium bestehenden Kontakt-Gleichrichterelement
US2560594A (en) * 1948-09-24 1951-07-17 Bell Telephone Labor Inc Semiconductor translator and method of making it
FR1034265A (fr) * 1950-03-21 1953-07-21 Int Standard Electric Corp Dispositifs amplificateurs utilisant des matériaux semi-conducteurs
DE823470C (de) * 1950-09-12 1951-12-03 Siemens Ag Verfahren zum AEtzen eines Halbleiters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1152185B (de) * 1958-12-11 1963-08-01 Western Electric Co Halbleiterbauelement mit veraenderlichem Widerstand
DE1199407B (de) * 1959-01-20 1965-08-26 Siemens Ag Verfahren zum Abtragen eines Halbleiterkoerpers mit pn-UEbergang eines Halbleiterbauelements durch AEtzen
DE3105050A1 (de) * 1981-02-12 1982-08-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Bauelement

Similar Documents

Publication Publication Date Title
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE1076275B (de) Halbleiteranordnung mit mindestens einem flaechenhaften pn-UEbergang
DE1614852C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE3038571C2 (de) Zenerdiode
DE1086347B (de) Halbleiteranordnung mit einem Halbleiterkristall
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1163459B (de) Doppel-Halbleiterdiode mit teilweise negativer Stromspannungskennlinie und Verfahren zum Herstellen
DE1039646B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1564940B1 (de) Verfahren zur Herstellung einer Halb leiteranordnung sowie danach hergestellte Anordnung, insbesondere Transistor
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2019450B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1207010B (de) Flaechentransistor mit einem Halbleiterkoerper mit vier Zonen abwechselnd entgegengesetzten Leitungstyps, Verfahren zum Herstellen und Schaltung solcher Flaechentransistoren
DE1288197B (de)
DE1268746B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE1295237B (de) Druckempfindliche Halbleiteranordnung und Verfahren zu ihrer Herstellung