DE823470C - Verfahren zum AEtzen eines Halbleiters - Google Patents

Verfahren zum AEtzen eines Halbleiters

Info

Publication number
DE823470C
DE823470C DE1950S0019097 DES0019097A DE823470C DE 823470 C DE823470 C DE 823470C DE 1950S0019097 DE1950S0019097 DE 1950S0019097 DE S0019097 A DES0019097 A DE S0019097A DE 823470 C DE823470 C DE 823470C
Authority
DE
Germany
Prior art keywords
semiconductor
etched
etching
coating
wedge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1950S0019097
Other languages
English (en)
Inventor
Dr Heinz Henker
Georg Rosenberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1950S0019097 priority Critical patent/DE823470C/de
Application granted granted Critical
Publication of DE823470C publication Critical patent/DE823470C/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)

Description

(WiGBl. S. 175)
AUSGEGEBEN AM 3. DEZEMBER 1951
JT /pop/ VIII c / 21 g
Die Herstellung von Halbleiterplättchen zum Einhau in Dioden oder Kristallverstärker (Transistoren) erfolgt bisher im allgemeinen durch mechanisches Zerkleinern dünner Scheiben, insbesondere dünner Germanium- oder Siliciumscheiben, die aus Rohlingen durch Zersägen hergestellt werden. Hierbei treten durch das mechanische Zerkleinern der Scheiben oder durch unregelmäßigen Bruch und den sich daraus ergebenden Abfall nicht unerhebliche Verluste des wertvollen Halbleitermaterials auf.
Die Erfindung vermeidet diese Verluste und schlägt ein Verfahren zum Ätzen eines Halbleiters, insbesondere einer Germanium- oder Siliciumscheibe vor, bei dem die Oberfläche des Halbleiters zunächst mit einem dünnen Überzug eines gegen das Ätzmittel beständigen Werkstoffes, wie Wachs, Paraffin. Lack ο. dgl., versehen wird, der die zu ätzenden Stellen der Halbleiteroberflächen frei läßt, wobei dann diese frei gelassenen Stellen dem Ätzmittel, ζ. B. Salpeter-Fluß-Säure ο. dgl. ausgesetzt werden. Um also z. B. aus einer Halbleiterscheibe in erfindungsgemäßer Weise die für Transistoren oder Dioden benötigten Halbleiterplättchen herzustellen,wird die Scheibe 1 (s. Fig. 1) zunächst mit einem dünnen Überzug 2, z. B. aus Wachs oder Lack versehen. Ritzt man in diesen Überzug 2 ein Strichgitter 3 ein, wie dies in Fig. 1 dargestellt ist, und ätzt anschließend z. B. mit Salpetersäure oder elektrolytisch, so tritt an den dem Ätzmittel zugänglichen Halbleiterstellen eine je nach Ätzdauer mehr oder weniger tiefe Rillenbildung auf. Die Scheibe 1 läßt sich dann mühelos in die durch die Strichzeichnung gegebenen Halbleiterplättchen durch Brechen zerkleinern.
Bringt man außerdem bei der in der geschilderten
Weise zu ätzenden Oberfläche in der Mitte oder an einer anderen Stelle der Oberfläche der gewünschten und nachher durch Brechen zu erhaltenden Plättchen in dem Überzug punktförmige Durchstriche 4 an, so erhält man in dem gleichen Arbeitsgang Plättchen, die an der oder den vorher bestimmten Stellen halbkugelförmig, geätzte Vertiefungen aufweisen, die die aufzusetzende Kontaktspitze der Diode bzw. des Transistors gegen Gleiten schützen und gegebenenfalls zur Aufnahme eines Festigungsmittels für die Spitze geeignet sind. Eine Bearbeitung der gesamten Oberfläche der Halbleiterscheibe bzw. des Plättchens durch Polieren oder Ätzen entfällt hierbei.
Es liegt im Rahmen der vorliegenden Erfindung, den in Fig. 1 gezeigten Ätzvorgang gleichzeitig auf beiden Seiten der Halbleiterscheibe 1 vorzunehmen. Dieses beidseitig« Ätzen empfiehlt sich vor allem bei der Herstellung von Kristallverstärkern,
ao bei denen mehr als eine Kontaktspitze auf das Halbleiterplättchen aufgesetzt werden. Bei koaxialen Transistoren setzt man z. B. die beiden Kontaktspitzen auf entgegengesetzten Seiten eines HaIbleiterplättchens so auf, daß sie nur noch durch eine sehr dünne Halbleiterwandung getrennt sind. Um dies mit dem erfindungsgemäßen Verfahren durchzuführen, werden die Halbleiterplättchen auf ihren beiden Flächen an einander möglichst genau gegenüberliegenden Punkten 4 so lange geätzt, bis die zwischen den beiden Ätzstellen befindliche Halbleiterschicht die für die aufzusetzenden Transistorenspitzenkontakte notwendige geringe Dicke erhalten haben. In Fig. 2 ist ein in dieser Weise hergestelltes Halbleiterplättchen nach Entfernung der aufgebrachten Abdeckschicht gezeigt. Am Rande dieses Plättchens erkennt man die beidseitig längs der Striche 3 eingeätzten Rillenwandungen (unschraffiert* dargestellt) und die danach durch Bruch entstandenen Kanten 5, die in der Fig. 2 schraffiert gezeichnet sind. In die gleichzeitig eingeätzte halbkugelförmige Vertiefung 6 wird dann die eine Kontaktspitze 7 des Transistors eingesetzt. Die der Vertiefung 6 gegenüberliegende Ver- j tiefung 8 dient in gleicher Weise zur Aufnahme der j zweiten Spitzenelektrode 9 des Transistors.
Auch zur Herstellung sogenannter Keikransistoren eignet sich das erfindungsgemäße Verfahren. Bei solchen keilförmigen Kristallverstärkern besteht die Aufgabe, eine einwandfreie keilförmige Kante herzustellen, gegen die dann möglichst nahe am Kantenrand von beiden Seiten je eine Kontaktspitze aufgesetzt wird. Einen in dieser Weise hergestellten Kristallverstärker zeigt Fig. 3. In das keilförmig angeschliffene Halbleiterplättchen 10 ist beidseitig z. B. je eine schräg zur Kante verlaufender Streifen 11 in der erfindungsgemäßen Weise geätzt worden. Die hierbei entstehende vordere Kante 12 der Streifen 11 ist für Keiltransistorzwecke sehr gut geeignet, da sie scharf und spitz zuläuft. Die Kontaktspitzen 13, 14 werden in je eine der beiden auf je einer Seite des keilför- ; migen Plättchens eingeätzten Streifen 11 in der gezeichneten Weise nahe an der Kante 12 aufgesetzt und dort gegebenenfalls fixiert. Sie bilden in der bei Kristallverstärkern üblichen Weise das zusammenarbeitende Elektrodenpaar, von denen die eine Elektrode als Steuer- und die andere als Abnahmeelektrode zur Abnahme des verstärkten Stromes dient.
Selbstverständlich ist die Erfindung nicht auf die gezeigten Ausführungsbeispiele beschränkt. An Stelle von einer oder zwei Kontaktspitzen können natürlich auch drei oder mehr verwendet werden. Die Halbleiterplättchen sind dann in der jeweils notwendigen oder gewünschten Weise zu ätzen. Auch das Ätzverfahren selbst ist nicht auf die mechanische Aufbringung des Strichgitters bzw. der Durchstriche beschränkt. Insbesondere kann das Strichgitter z. B. auf photochemischem Wege aufgebracht werden, indem auf die Halbleiterscheibe 1 ein lichtempfindlicher Überzug aufgebracht wird, auf dem die zu ätzenden bzw. nicht zu ätzenden Stellen belichtet werden, worauf dann die die zu ätzenden Stellen abdeckenden Teile des Überzugs chemisch oder elektrochemisch entfernt werden können. Auch die Ätzung selbst ist nicht auf die rein chemische Ätzung beschränkt, sondern kann auch elektrochemisch, z. B. elektrolytisch, vorgenommen werden. Der Überzug braucht nicht nach der Ätzung wieder entfernt zu werden, wie dies in Fig. 2 und 3 dargestellt ist, sondern kann auch z. B. als Schutzschicht auf dem Plättchen bleiben.

Claims (6)

Patentansprüche:
1. Verfahren zum Ätzen eines Halbleiters, insbesondere einer Germanium- oder Siliciumscheibe für Dioden- oder Kristallverstärkerzwecke, dadurch gekennzeichnet, daß die Oberfläche des Halbleiters zunächst mit einem dünnen Überzug eines gegen das Atzmittel Inständigen Werkstoffs, wie Wachs, Paraffin, Lack o. dgl., versehen wird, der die zu ätzenden Stellen der Halbleiteroberfläche frei läßt und dann diese frei gelassenen Stellen chemisch oder elektrochemisch geätzt werden, wobei als Ätzmittel z. B. Salpeter-, Flußsäure o. dgl. verwendet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung eines Halbleiterplättchens aus einer Halbleiterscheibe in den die Halbleiteroberfläche zunächst ganz bedeckenden Überzug ein Strichgitter eingeritzt wird und die Halbleiterscheibe dann längs der durch Ätzung entstandenen Rillen in die gewünschte Plättchengröße geteilt, z. B. gebrochen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Überzug einen kleinen Durchstich erhält, durch den die zum Aufsetzen der Elektrode dienende Stelle der Oberfläche de? Halbleiters zur Ätzung freigelegt wird.
4. Verfahren nach Anspruch i,- 2 oder 3, dadurch gekennzeichnet, daß ein Halbleiterplättchen auf seinen beiden Flächen an einander
möglichst genau gegenüberliegenden Punkten so lange geätzt wird, bis die zwischen beiden Ätzstellen befindliche Halbleiterschicht die für die aufzusetzenden Transistorspitzen notwendige geringe Dicke erhalten hat (Fig. 2).
5. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß ein keilförmiger Halbleiter auf l>eiden Seiten und an dicht beieinanderliegenden Stellen seiner Keilkante geätzt wird, bis der Keil an dieser Stelle die für einen Keiltransistor geeignete Form erhalten hat (Fig. 3).
6. Abänderung der Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch die Verwendung eines lichtempfindlichen Überzugs, auf dem die zu ätzenden bzw. nicht zu ätzenden Stellen belichtet werden, wonach die die zu ätzenden Stellen abdeckenden Teile des Überzugs chemisch oder elektrochemisch entfernt werden.
Hierzu 1 Blatt Zeichnungen
© 2456 11.
DE1950S0019097 1950-09-12 1950-09-12 Verfahren zum AEtzen eines Halbleiters Expired DE823470C (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1950S0019097 DE823470C (de) 1950-09-12 1950-09-12 Verfahren zum AEtzen eines Halbleiters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1950S0019097 DE823470C (de) 1950-09-12 1950-09-12 Verfahren zum AEtzen eines Halbleiters

Publications (1)

Publication Number Publication Date
DE823470C true DE823470C (de) 1951-12-03

Family

ID=7475785

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1950S0019097 Expired DE823470C (de) 1950-09-12 1950-09-12 Verfahren zum AEtzen eines Halbleiters

Country Status (1)

Country Link
DE (1) DE823470C (de)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1011538B (de) * 1953-08-31 1957-07-04 Licentia Gmbh Vorrichtung mit einem Halbleiterkoerper mit mindestens einer sperrschichtfreien grossflaechigen Elektrode und mit mehreren, moeglichst kleinflaechigen Gleichrichterelementen
DE966879C (de) * 1953-02-21 1957-09-12 Standard Elektrik Ag Verfahren zur Reinigung und/oder Abtragung von Halbleitermaterial, insbesondere von Germanium- und Siliziumsubstanz
DE1039646B (de) * 1953-10-19 1958-09-25 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps
DE1041164B (de) * 1955-07-11 1958-10-16 Licentia Gmbh Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit einem Halbleiterkristall
DE1074759B (de) * 1954-11-02 1960-02-04 Pye Limited, Cambridge (Grossbritannien) Verfahren zur Herstellung eines Flächentransistors und nach diesem Verfahren hergestellter Flächentransistor
DE1098614B (de) * 1958-04-02 1961-02-02 Hughes Aircraft Co Verfahren zur Anbringung von Kontaktelektroden bei Halbleiteranordnungen
DE1112586B (de) * 1959-09-22 1961-08-10 Siemens Ag Verfahren zum Herstellen der Elektroden einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung
DE1122635B (de) * 1959-10-03 1962-01-25 Telefunken Patent Verfahren zur galvanoplastischen Herstellung von Kontaktierungen auf Halbleiterkoerpern
DE1142420B (de) * 1958-06-10 1963-01-17 Associated Electrical Ind Wool Verfahren zum Herstellen von plaettchenfoermigen Halbleiterkoerpern von Halbleiterbauelementen aus einem Halbleitereinkristall
DE1142529B (de) * 1955-09-06 1963-01-17 Siemens Elektrogeraete Gmbh Verfahren zum Herstellen von Schneidsieben fuer Trockenrasiergeraete
DE1154575B (de) * 1956-02-28 1963-09-19 Philips Nv Verfahren zum Herstellen von Halbleiterbauelementen mit klein dimensionierten Kontaktelektroden
DE1160547B (de) * 1956-06-16 1964-01-02 Siemens Ag Verfahren zum elektrolytischen AEtzen eines Halbleiterbauelementes mit einem im wesentlichen einkristallinen Halbleiterkoerper und einem an die Oberflaeche tretenden pn-UEbergang
DE1184019B (de) * 1959-06-09 1964-12-23 Siemens Ag Vorrichtung zum elektrolytischen AEtzen eines Halbleiterbauelements mit einem im wesentlichen einkristallinen Halbleiterkoerper
DE977180C (de) * 1955-03-05 1965-06-24 Siemens Ag Verfahren zum elektrolytischen oertlich begrenzten Abtragen wie Bohren und Zerteilen halbleitenden kristallinen Materials
DE1212387B (de) * 1961-02-16 1966-03-10 Siemens Ag Verfahren zum Herstellen eines Halbleiter-stromtores und Vorrichtung zum Durchfuehren dieses Verfahrens
EP0045446A1 (de) * 1980-08-06 1982-02-10 Siemens Aktiengesellschaft Verfahren zum Zerteilen eines Halbleiterkristalls in Scheiben

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE966879C (de) * 1953-02-21 1957-09-12 Standard Elektrik Ag Verfahren zur Reinigung und/oder Abtragung von Halbleitermaterial, insbesondere von Germanium- und Siliziumsubstanz
DE1011538B (de) * 1953-08-31 1957-07-04 Licentia Gmbh Vorrichtung mit einem Halbleiterkoerper mit mindestens einer sperrschichtfreien grossflaechigen Elektrode und mit mehreren, moeglichst kleinflaechigen Gleichrichterelementen
DE1039646B (de) * 1953-10-19 1958-09-25 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen zwischen Zonen unterschiedlichen Leitungstyps
DE1074759B (de) * 1954-11-02 1960-02-04 Pye Limited, Cambridge (Grossbritannien) Verfahren zur Herstellung eines Flächentransistors und nach diesem Verfahren hergestellter Flächentransistor
DE977180C (de) * 1955-03-05 1965-06-24 Siemens Ag Verfahren zum elektrolytischen oertlich begrenzten Abtragen wie Bohren und Zerteilen halbleitenden kristallinen Materials
DE1041164B (de) * 1955-07-11 1958-10-16 Licentia Gmbh Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit einem Halbleiterkristall
DE1142529B (de) * 1955-09-06 1963-01-17 Siemens Elektrogeraete Gmbh Verfahren zum Herstellen von Schneidsieben fuer Trockenrasiergeraete
DE1154575B (de) * 1956-02-28 1963-09-19 Philips Nv Verfahren zum Herstellen von Halbleiterbauelementen mit klein dimensionierten Kontaktelektroden
DE1160547B (de) * 1956-06-16 1964-01-02 Siemens Ag Verfahren zum elektrolytischen AEtzen eines Halbleiterbauelementes mit einem im wesentlichen einkristallinen Halbleiterkoerper und einem an die Oberflaeche tretenden pn-UEbergang
DE1098614B (de) * 1958-04-02 1961-02-02 Hughes Aircraft Co Verfahren zur Anbringung von Kontaktelektroden bei Halbleiteranordnungen
DE1142420B (de) * 1958-06-10 1963-01-17 Associated Electrical Ind Wool Verfahren zum Herstellen von plaettchenfoermigen Halbleiterkoerpern von Halbleiterbauelementen aus einem Halbleitereinkristall
DE1184019B (de) * 1959-06-09 1964-12-23 Siemens Ag Vorrichtung zum elektrolytischen AEtzen eines Halbleiterbauelements mit einem im wesentlichen einkristallinen Halbleiterkoerper
DE1112586B (de) * 1959-09-22 1961-08-10 Siemens Ag Verfahren zum Herstellen der Elektroden einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung
DE1122635B (de) * 1959-10-03 1962-01-25 Telefunken Patent Verfahren zur galvanoplastischen Herstellung von Kontaktierungen auf Halbleiterkoerpern
DE1212387B (de) * 1961-02-16 1966-03-10 Siemens Ag Verfahren zum Herstellen eines Halbleiter-stromtores und Vorrichtung zum Durchfuehren dieses Verfahrens
EP0045446A1 (de) * 1980-08-06 1982-02-10 Siemens Aktiengesellschaft Verfahren zum Zerteilen eines Halbleiterkristalls in Scheiben

Similar Documents

Publication Publication Date Title
DE823470C (de) Verfahren zum AEtzen eines Halbleiters
DE891113C (de) Verfahren zur Herstellung elektrisch unsymmetrisch leitender Systeme
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE102005030322A1 (de) Waferunterteilungsverfahren
DE1142420B (de) Verfahren zum Herstellen von plaettchenfoermigen Halbleiterkoerpern von Halbleiterbauelementen aus einem Halbleitereinkristall
DE2747414A1 (de) Verfahren zum aetzen eines halbleitersubstrats
DE102014112690A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE2007099A1 (de) Verfahren zum Zerteilen einer Halbleiterscheibe
DE1452590B2 (de) Verfahren zum herstellen von trockenrasierapparat-scherfolien
DE102015104595A1 (de) Vorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements mit einer T-Form im Metall-Gate-Leitungsende
DES0019097MA (de) Verfahren zum Ätzen eines Halbleiters
DE2718267C2 (de) Verfahren zum Herstellen von Leiterrahmen
DE1635713U (de) Halbleiter fuer dioden oder kristallverstaerker.
DE916191C (de) Verfahren und Vorrichtung zur Herstellung von Anschlussleisten mit in Isoliermasse eingebetteten Kontaktstreifen
DE488330C (de) Rasierklinge und Verfahren zu ihrer Herstellung
DE413234C (de) Verfahren und Vorrichtung zur Herstellung von Blechen mit winklig zueinander stehenden Aufbiegungen
DE691906C (de) Verfahren zur Herstellung von Halbzeug (z. B. Blechen, Baendern, Draehten) aus Verbundmetall mit streifenfoermigen Auflagen aus Edelmetall
DE853398C (de) Rasierklingen und Verfahren zu ihrer Herstellung
DE1761302A1 (de) Stanzmesser
DE2333459A1 (de) Dreieckige wendeschneidplatte
DE1931335C3 (de) Verfahren zum Abtrennen eines Körpers von einem scheibenförmigen Kristall und Vorrichtung zur Durchführung dieses Verfahrens
DE572824C (de) Schallstift fuer Sprechmaschinen
DE829697C (de) Drahtschere
DE398580C (de) Verfahren zur Herstellung von Doppelmessern
DE721669C (de) Vorbehandlung von aus einem Stahlband ausgestanzten Kleinteilen, die zusammen mit dem sie noch umgebenden Stahlbandrest gehaertet und angelassen werden