DE10359707A1 - Waferstützplatte - Google Patents

Waferstützplatte Download PDF

Info

Publication number
DE10359707A1
DE10359707A1 DE10359707A DE10359707A DE10359707A1 DE 10359707 A1 DE10359707 A1 DE 10359707A1 DE 10359707 A DE10359707 A DE 10359707A DE 10359707 A DE10359707 A DE 10359707A DE 10359707 A1 DE10359707 A1 DE 10359707A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
support plate
wafer
crystal orientation
wafer support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10359707A
Other languages
English (en)
Inventor
Kazuhisa Arai
Masatoshi Nanjo
Masahiko Kitamura
Shinichi Namioka
Koichi Yajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE10359707A1 publication Critical patent/DE10359707A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Eine Waferstützplatte verfügt über eine Stützfläche, auf der ein Halbleiterwafer abgestützt ist, und eine Kristallorientierungsmarkierung, die die Kristallorientierung des Halbleiterwafers anzeigt. Auch ein durch Schleifen dickenreduzierter Halbleiterwafer kann auf der Stützfläche stabil gehalten werden, und die Kristallorientierung läßt sich auch dann erkennen, wenn der Außenumfang des Halbleiterwafers ausgesplittert ist.

Description

  • Die Erfindung betrifft eine Waferstützplatte, die einen dickenreduzierten Halbleiterwafer abstützt und mit der die Kristallorientierung des Halbleiterwafers erkannt werden kann.
  • Ein Halbleiterwafer wird über viele Verfahren bearbeitet. Mitunter ist ein als "Kerbe" bezeichneter weggeschnittener Abschnitt im Außenumfang des Halbleiterwafers gebildet, damit die Kristallorientierung dieses Halbleiterwafers im Verlauf der Bearbeitung erkennbar ist, was die JP-A-7-014912 (4) zeigt.
  • Ist aber der Außenumfang des Halbleiterwafers durch Schleifen ausgesplittert, besteht das Problem, daß die Kerbe von der Aussplitterung nicht unterscheidbar und die Kristallorientierung somit nicht erkennbar wird. Daher wurde auch vorgeschlagen, außer der Kerbe eine Markierung zum Erkennen der Kristallorientierung im Halbleiterwafer zu bilden, was die JP-A-2001-267193 zeigt.
  • In den letzten Jahren mußten aber Halbleiterwafer auf geringe Dicken unter 100 μm oder sogar unter 50 μm zwecks Verkleinerung verschiedener elektronischer Geräte und Senkung ihres Gewichts geschliffen werden. Wird der Halbleiterwafer so dünn geschliffen, kommt es zum Aussplittern im Außenumfang des Halbleiterwafers, das von einer in diesem Halbleiterwafer gebildeten Kerbe nicht unterscheidbar ist, was zu dem Problem führt, daß die Behandlung des geschliffenen Halbleiterwafers kompliziert wird. Ein weiteres Problem ist, daß die Steifigkeit des Halbleiterwafers drastisch sinkt, weshalb seine Handhabung schwierig wird.
  • Besonders bei einer als "Vorvereinzelung" bezeichneten Technik, bei der Vereinzelungsnuten, deren Tiefe der Dicke der Halbleiterchips entspricht, in der Vorderfläche des Halbleiterwafers vorab gebildet werden und bei der die Rückflä che des Halbleiterwafers geschliffen wird, bis die Vereinzelungsnuten von der Seite der Rückfläche erscheinen, um so den Halbleiterwafer in die einzelnen Halbleiterchips aufzuteilen, geht die Steifigkeit durch die Aufteilung des Halbleiterwafers in die einzelnen Stücke verloren, und die Handhabung dieses Halbleiterwafers wird sehr schwierig. Außerdem erscheinen unzählige Aussplitterungen im Außenumfang des geteilten Halbleiterwafers, die Kristallorientierung des Halbleiterwafers ist kaum erkennbar, und die anschließende Behandlung wird komplizierter.
  • Eine Aufgabe der Erfindung besteht darin, die Handhabung eines dickenreduzierten Halbleiterwafers zu erleichtern und die Kristallorientierung des Halbleiterwafers jederzeit erkennbar zu machen. Diese Aufgabe wird mit den Merkmalen der Patentansprüche gelöst.
  • Gemäß der erfindungsgemäßen Waferstützplatte kann auch ein dickenreduzierter Halbleiterwafer stabil abgestützt werden, und da die Kristallorientierungsmarkierung gebildet ist, kann auch ein Halbleiterwafer stabil gehandhabt werden, dessen Steifigkeit drastisch gesenkt ist, und die Kristallorientierung kann stets erkannt werden, auch wenn der Außenumfang eines Halbleiterwafers durch Schleifen ausgesplittert ist.
  • Besonders beim Vorvereinzeln ist die Waferstützplatte sehr nützlich, da auch dann, wenn unzählige Aussplitterungen im Außenumfang eines in einzelne Halbleiterchips aufgeteilten Halbleiterwafers aufgetreten sind, der Halbleiterwafer, dessen Steifigkeit verloren gegangen ist, abgestützt gehalten werden kann, während die Kristallorientierung des Halbleiterwafers stets erkannt werden kann.
  • Im folgenden werden Ausführungsformen der Erfindung anhand der Zeichnungen beschrieben.
  • 1 ist eine Perspektivansicht einer ersten Ausführungsform einer erfindungsgemäßen Waferstützplatte;
  • 2 ist eine Perspektivansicht einer zweiten Ausführungsform einer erfindungsgemäßen Waferstützplatte;
  • 3 ist eine Perspektivansicht einer dritten Ausführungsform einer erfindungsgemäßen Waferstützplatte;
  • 4 ist eine Perspektivansicht eines Beispiels für einen Halbleiterwafer;
  • 5 ist eine Perspektivansicht eines Zustands, in dem der Halbleiterwafer auf der Waferstützplatte abgestützt ist; und
  • 6 ist eine Perspektivansicht eines Beispiels für eine Schleifvorrichtung.
  • Eine Waferstützplatte 10 gemäß 1 veranschaulicht eine erste Ausführungsform der Erfindung. Die Vorderfläche eines kreisförmig ausgebildeten Substrats ist eine Stützfläche 11 zum Abstützen eines Halbleiterwafers, und eine Kristallorientierungsmarkierung 12 ist an dem Außenumfangsteil ausgebildet. Die Waferstützplatte 10 ist aus einem Material mit hoher Steifigkeit hergestellt, z. B. Glas, Metall, Keramik oder Kunstharz, und sie kann auch einen sehr dünnen Halbleiterwafer stabil abstützen, dessen Dicke z. B. höchstens 100 μm beträgt. Obwohl nicht gezeigt, kann im übrigen eine Kristallorientierungsmarkierung auch auf der Rückfläche einer Stützfläche ausgebildet sein. In diesem Fall kann eine Waferstützplatte gleicher Größe wie der Halbleiterwafer hergestellt sein.
  • Eine Waferstützplatte 20 gemäß 2 veranschaulicht eine zweite Ausführungsform der Erfindung. Die Vorderfläche eines kreisförmig ausgebildeten Substrats ist eine Stützfläche 21 zum Abstützen eines Halbleiterwafers, und eine Kristallorientierungsmarkierung 22 ist an der Außenumfangsseitenfläche ausgebildet. Die Waferstützplatte 20 ist auch aus einem Material mit hoher Steifigkeit hergestellt, z. B. Glas, Metall, Keramik oder Kunstharz, und sie kann auch einen sehr dünnen Halbleiterwafer stabil abstützen, dessen Dicke z. B. höchstens 100 μm beträgt. Auch in diesem Fall kann die Waferstützplatte 20 in gleicher Größe wie der Halbleiterwafer hergestellt sein.
  • Eine Waferstützplatte 30 gemäß 3 veranschaulicht eine dritte Ausführungsform der Erfindung. Die Vorderfläche eines kreisförmig ausgebildeten Substrats ist eine Stützfläche 31 zum Abstützen eines Halbleiterwafers, dessen Außenumfangsteil gekerbt ist, um eine Kristallorientierungsmarkie rung 32 zu bilden. Die Waferstützplatte 30 ist auch aus einem Material mit hoher Steifigkeit hergestellt, z. B. Glas, Metall, Keramik oder Kunstharz, und sie kann auch einen sehr dünnen Halbleiterwafer stabil abstützen, dessen Dicke z. B. höchstens 100 μm beträgt.
  • Im übrigen sollte in 1, 2 und 3 die Waferstützplatte vorzugsweise in 0,5 mm bis 1,5 mm Dicke hergestellt sein, wenn sie aus Glas oder Keramik gebildet ist; sie sollte vorzugsweise in 0,3 mm bis 1,0 mm Dicke hergestellt sein, wenn sie aus Metall gebildet ist (z. B. rostfreier Stahl); und sie sollte vorzugsweise in 0,1 mm bis 0,5 mm Dicke hergestellt sein, wenn sie aus Kunstharz gebildet ist (z. B. PET).
  • In der folgenden Beschreibung wird exemplarisch ein Fall betrachtet, in dem die Rückfläche des Halbleiterwafers unter Verwendung der Waferstützplatte 10 gemäß 1 geschliffen wird. Wie 4 zeigt, ist die Vorderfläche des Halbleiterwafers W mit mehreren Schaltungen gebildet, die durch Gräben S getrennt sind, und der Halbleiterwafer W wird entlang den Gräben S in einzelne Halbleiterchips C aufgeteilt. Eine Kerbe N ist im Außenumfang des Halbleiterwafers W gebildet.
  • Der Halbleiterwafer W gemäß 4 wird umgedreht, und die Vorderfläche des Halbleiterwafers W wird auf der Stützfläche 11 der Waferstützplatte 10 durch Kleben o. ä. gemäß 5 befestigt. Hierbei wird die Position der im Halbleiterwafer W gebildeten Kerbe N zur Kristallorientierungsmarkierung 12 ausgerichtet, die auf der Waferstützplatte 10 gebildet ist.
  • An dem so mit der Waferstützplatte 10 vereinigten Halbleiterwafer W wird die Rückfläche durch eine exemplarisch in 6 gezeigte Schleifvorrichtung 40 auf eine Solldicke geschliffen.
  • Die Schleifvorrichtung 40 gemäß 6 verfügt über Kassetten 41, 42, in denen Halbleiterwafer W untergebracht sind, eine Zufuhreinrichtung 43 zum Transportieren des Halbleiterwafers W aus der Kassette 41 oder zum Transportieren des Halbleiterwafers W in die Kassette 42, einen Zentriertisch 44 zum Positionieren der Mitte des Halbleiterwafers W, eine erste Fördereinrichtung 45 und eine zweite Fördereinrichtung 46 zum Befördern des Halbleiterwafers W, drei Aufspanntische 47, 48, 49 zum jeweiligen Halten der Halbleiterwafer W durch Ansaugen, einen Drehtisch 50, der die Aufspanntische 47, 48, 49 drehbar abstützt, eine erste Schleifeinrichtung 51 und eine zweite Schleifeinrichtung 52 zum jeweiligen Schleifen der Halbleiterwafer W und eine Reinigungseinrichtung 53 zum Reinigen des geschliffenen Halbleiterwafers W.
  • Vor dem Schleifen werden die Halbleiterwafer W in einem Zustand, in dem sie jeweils auf Waferstützplatten 10 abgestützt sind, in mehreren Stufen gestapelt und in der Kassette 41 untergebracht. Durch die Zufuhreinrichtung 43 werden sie nacheinander ergriffen, um auf dem Zentriertisch 44 plaziert zu werden.
  • Außerdem wird die Mitte des Halbleiterwafers W im Zentriertisch 44 positioniert. Danach wird der Halbleiterwafer W durch die erste Fördereinrichtung 45 angesaugt und durch deren Schwenkbewegung auf den Aufspanntisch 47 befördert, wodurch der auf der Waferstützplatte 10 abgestützte Halbleiterwafer W auf dem Aufspanntisch 47 plaziert wird. Hierbei befindet sich der Halbleiterwafer W in einem Zustand, in dem seine Rückfläche nach oben weist.
  • Anschließend wird der Drehtisch 50 um einen erforderlichen Winkel gedreht (120 Grad, wenn drei Aufspanntische wie im dargestellten Beispiel vorhanden sind), wodurch der Halbleiterwafer W unter der ersten Schleifeinrichtung 51 angeordnet wird. Im übrigen wird hierbei der Aufspanntisch 48 automatisch an einer Position angeordnet, an der sich der Aufspanntisch 47 vor Drehung des Drehtischs 50 befand. In diesem Zustand wird der anschließend zu schleifende Halbleiterwafer W aus der Kassette 41 transportiert und auf dem Zentriertisch 44 plaziert, und nach seiner Mittenpositionierung wird der Halbleiterwafer W durch die erste Fördereinrichtung 45 zum Aufspanntisch 48 befördert und darauf plaziert. Die Schleifeinrichtung 51 ist entlang einem aufrechten Wandabschnitt 54 nach oben und unten beweglich. Insbesondere liegt ein Paar Schienen 55 nebeneinander in senkrechter Richtung auf der Innenseitenfläche des Wandabschnitts 54, und ein Stützteil 57 wird durch eine Antriebsquelle 56 angetrieben, um sich entlang den Schienen 55 nach oben oder unten zu bewegen. Mit der Auf- oder Abwärtsbewegung des Stützteils 57 wird die an diesem Stützteil 57 befestigte erste Schleifeinrichtung 51 nach oben oder unten bewegt.
  • In der ersten Schleifeinrichtung 51 ist eine Schleifscheibe 60 über eine Halterung 59 am distalen Ende einer Spindel 58 drehbar gestützt angeordnet, und ein Schleifstein 61 zum Grobschleifen ist am Unterteil der Schleifscheibe 60 befestigt.
  • Ist der auf der Waferstützplatte 10 abgestützte Halbleiterwafer W unter der ersten Schleifeinrichtung 51 angeordnet, bewegt sich die erste Schleifeinrichtung 51 nach unten, während der Halbleiterwafer W durch die Drehung des Aufspanntischs 47 in Drehung gehalten wird und außerdem der Schleifstein 61 durch die Drehung der Spindel 58 in Drehung gehalten wird. Somit kommt der drehende Schleifstein 61 mit der Rückfläche des Halbleiterwafers W in Berührung, und die Rückfläche des Halbleiterwafers W wird grobgeschliffen. Bei sogenannter "Vorvereinzelung" wird hierbei das Schleifen unmittelbar vor dem Erscheinen von Vereinzelungsnuten auf der Rückfläche beendet.
  • Der grobgeschliffene Halbleiterwafer W, der mit der Waferstützplatte vereinigt ist, wird unter der zweiten Schleifeinrichtung 52 so angeordnet, daß der Drehtisch weiter um den erforderlichen Winkel gedreht wird.
  • Die zweite Schleifeinrichtung 52 ist entlang dem aufrechten Wandabschnitt 54 nach oben und unten beweglich. Insbesondere liegt ein Paar Schienen 62 nebeneinander in senkrechter Richtung auf der Innenseitenfläche des Wandabschnitts 54, und ein Stützteil 64 wird durch eine Antriebsquelle 63 angetrieben, um sich entlang den Schienen 62 nach oben oder unten zu bewegen. Mit der Auf- oder Abwärtsbewegung des Stützteils 64 wird die an diesem Stützteil 64 befestigte zweite Schleifeinrichtung 52 nach oben oder unten bewegt.
  • In der zweiten Schleifeinrichtung 52 ist eine Schleifscheibe 67 über eine Halterung 66 am distalen Ende einer Spindel 65 drehbar gestützt angeordnet, und ein Schleifstein 68 zum Feinschleifen ist am Unterteil der Schleifscheibe 67 befestigt.
  • Ist der auf der Waferstützplatte 10 abgestützte und dem Grobschleifen unterzogene Halbleiterwafer W unter der zweiten Schleifeinrichtung 52 angeordnet, bewegt sich die zweite Schleifeinrichtung 52 nach unten, während der Halbleiterwafer W durch die Drehung des Aufspanntischs 47 in Drehung gehalten wird und außerdem der Schleifstein 68 durch die Drehung der Spindel 65 in Drehung gehalten wird. Somit kommt der drehende Schleifstein 68 mit der Rückfläche des Halbleiterwafers W in Berührung, und die Rückfläche des Halbleiterwafers W wird geschliffen und geglättet. Bei sogenannter "Vorvereinzelung" erscheinen hierbei die vereinzelungsnuten, um den Halbleiterwafer W in die einzelnen Halbleiterchips zu vereinzeln.
  • Der auf dem Aufspanntisch 47 gehaltene und dem Fertigschleifen unterzogene Halbleiterwafer W wird durch die Drehung des Drehtischs 50 in die, erste Position zurückgeführt. Außerdem wird der Halbleiterwafer W durch die zweite Fördereinrichtung 46 in die Reinigungseinrichtung 53 befördert und darin gereinigt. Danach wird der Halbleiterwafer W durch die Zufuhreinrichtung 43 in einem Zustand, in dem er auf der Waferstützplatte 10 abgestützt gehalten wird, in der Kassette 42 untergebracht.
  • Da jeder Halbleiterwafer W durch die Drehung des Aufspanntischs beim Grobschleifen und Feinschleifen gedreht wird, werden die einzelnen Halbleiterwafer in der Kassette 42 in einem Zustand untergebracht, in dem ihre Kristallorientierungen nicht ausgerichtet sind. Allerdings ist hierbei jede Waferstützplatte 10 mit der Kristallorientierungsmarkierung 12 ausgebildet, die mit der Kerbe N des Halbleiterwafers ausgerichtet wurde. Auch wenn der Außenumfang des Halbleiterwafers W ausgesplittert ist, was die Kerbe N dieses Halbleiterwafers nicht erkennbar macht, kann daher die Kristallorientierung des Halbleiterwafers W in Herstellungsschritten nach der Schleifbehandlung durch Erfassen der auf der Waferstützplatte 10 gebildeten Kristallorientierungsmarkierung 12 stets erkannt werden.
  • Da zudem der Halbleiterwafer auf der Waferstützplatte abgestützt gehalten wird, erleichtert sich die Beförderung eines Halbleiterwafers, der dickenreduziert wurde, was seine Steifigkeit drastisch senkt, oder die Handhabung eines Halbleiterwafers, der seine Steifigkeit wegen der Aufteilung in die einzelnen Halbleiterchips durch das sogenannte "Vorvereinzeln" verloren hat.
  • Wie bisher beschrieben wurde, kann eine erfindungsgemäße Waferstützplatte auch einen dickenreduzierten Halbleiterwafer stabil abstützen und ist mit einer Kristallorientierungsmarkierung gebildet. Daher kann auch ein Halbleiterwafer, dessen Steifigkeit drastisch gesenkt ist, leicht gehandhabt werden, und die Kristallorientierung eines Halbleiterwafers kann auch dann stets erkannt werden, wenn sein Außenumfang durch Schleifen ausgesplittert ist.
  • Besonders beim Vorvereinzeln ist die Waferstützplatte sehr nützlich, da auch dann, wenn unzählige Aussplitterungen im Außenumfang eines in einzelne Halbleiterchips aufgeteilten Halbleiterwafers aufgetreten sind, der Halbleiterwafer, dessen Steifigkeit verloren gegangen ist, abgestützt gehalten werden kann, während die Kristallorientierung des Halbleiterwafers stets erkannt werden kann.

Claims (6)

  1. Waferstützplatte (10; 20; 30) mit: einer Stützfläche (11; 21; 31), auf der ein Halbleiterwafer (W) abstützbar ist; und einer Kristallorientierungsmarkierung (12; 22; 32), die eine Kristallorientierung des abgestützten Halbleiterwafers anzeigt.
  2. Waferstützplatte (10) nach Anspruch 1, wobei die Kristallorientierungsmarkierung (12) an einem Außenumfangsteil der Stützfläche (11) ausgebildet ist.
  3. Waferstützplatte nach Anspruch 1, wobei die Kristallorientierungsmarkierung (22) an einer Außenumfangsseitenfläche der Stützfläche (21) ausgebildet ist.
  4. Waferstützplatte nach Anspruch 1, 2 oder 3, wobei die Kristallorientierungsmarkierung (32) durch Wegschneiden eines Außenumfangsteils der Stützfläche (31) gebildet ist.
  5. Waferstützplatte nach einem der Ansprüche 1 bis 4, wobei die Waferstützplatte (10; 20; 30) aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Glas, Metall, Keramik und Kunstharz besteht.
  6. Verfahren zum Abstützen und Ausrichten eines Halbleiterwafers (W) mittels der Waferstützplatte (10; 20; 30) nach einem der Ansprüche 1 bis 5, wobei der Halbleiterwafer (W) auf der Stützfläche (11; 21; 31) der Waferstützplatte (10; 20; 30) befestigt und eine Kerbe (N), die die Kristallorientierung des Halbleiterwafers (w) anzeigt, mit der Kristallorientierungsmarkierung (12; 22; 32) der Waferstützplatte (10; 20; 30) ausgerichtet wird.
DE10359707A 2002-12-26 2003-12-18 Waferstützplatte Ceased DE10359707A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002377077A JP2004207606A (ja) 2002-12-26 2002-12-26 ウェーハサポートプレート
JP2002-377077 2002-12-26

Publications (1)

Publication Number Publication Date
DE10359707A1 true DE10359707A1 (de) 2004-07-08

Family

ID=32501129

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10359707A Ceased DE10359707A1 (de) 2002-12-26 2003-12-18 Waferstützplatte

Country Status (4)

Country Link
US (1) US6927416B2 (de)
JP (1) JP2004207606A (de)
DE (1) DE10359707A1 (de)
SG (1) SG127707A1 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
WO2007086064A2 (en) * 2006-01-27 2007-08-02 Camtek Ltd Diced wafer adaptor and a method for transferring a diced wafer
JP2008041985A (ja) * 2006-08-08 2008-02-21 Tokyo Ohka Kogyo Co Ltd サポートプレート
JP4796120B2 (ja) * 2008-12-11 2011-10-19 三菱重工業株式会社 常温接合装置
JP5508111B2 (ja) 2010-04-20 2014-05-28 株式会社ディスコ 半導体装置の製造方法
JP5936312B2 (ja) 2011-03-31 2016-06-22 株式会社ディスコ 半導体ウエーハの加工方法
US8461019B2 (en) 2011-07-19 2013-06-11 Disco Corporation Method of processing device wafer
JP5831870B2 (ja) * 2011-08-24 2015-12-09 株式会社ディスコ チャックテーブル及び該チャックテーブルを備えた加工装置
US8580655B2 (en) 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
JP6021362B2 (ja) * 2012-03-09 2016-11-09 株式会社ディスコ 板状物の研削方法
CN104137249B (zh) * 2012-04-25 2017-11-14 应用材料公司 晶片边缘的测量和控制
JP6013824B2 (ja) * 2012-07-27 2016-10-25 株式会社荏原製作所 ワーク搬送装置
JP6137796B2 (ja) * 2012-09-18 2017-05-31 株式会社ディスコ 加工装置
JP2014063919A (ja) 2012-09-21 2014-04-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6061590B2 (ja) 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
JP6045426B2 (ja) * 2013-04-05 2016-12-14 株式会社ディスコ ウェーハの転写方法および表面保護部材
JP6214192B2 (ja) 2013-04-11 2017-10-18 株式会社ディスコ 加工方法
JP6086828B2 (ja) * 2013-06-26 2017-03-01 株式会社ディスコ 円形ウエーハの加工方法
JP6116421B2 (ja) * 2013-07-17 2017-04-19 株式会社ディスコ 円形ウェーハの加工方法
JP6144162B2 (ja) * 2013-09-09 2017-06-07 株式会社ディスコ ウェーハの加工方法
JP6230381B2 (ja) 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
WO2015102065A1 (ja) * 2014-01-06 2015-07-09 日本碍子株式会社 ハンドル基板および半導体用複合ウエハー
JP6385133B2 (ja) 2014-05-16 2018-09-05 株式会社ディスコ ウェーハの加工方法及び中間部材
JP6344971B2 (ja) 2014-05-16 2018-06-20 株式会社ディスコ サポートプレート、サポートプレートの形成方法及びウェーハの加工方法
USD793972S1 (en) * 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 31-pocket configuration
USD793971S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 14-pocket configuration
USD778247S1 (en) 2015-04-16 2017-02-07 Veeco Instruments Inc. Wafer carrier with a multi-pocket configuration
JP1563718S (de) * 2015-12-28 2016-11-21
JP1563719S (de) * 2015-12-28 2016-11-21
KR102468793B1 (ko) * 2016-01-08 2022-11-18 삼성전자주식회사 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
JP6650113B2 (ja) * 2016-04-28 2020-02-19 日本電気硝子株式会社 円形状ガラス板及びその製造方法
USD966276S1 (en) 2019-07-29 2022-10-11 Samsung Display Co., Ltd. Display module for wearable device
USD958094S1 (en) 2019-07-29 2022-07-19 Samsung Display Co., Ltd. Display panel
USD940131S1 (en) * 2019-07-29 2022-01-04 Samsung Display Co., Ltd. Display panel
JP1651258S (de) * 2019-07-29 2020-01-27
USD921421S1 (en) * 2019-10-11 2021-06-08 Caraway Home, Inc. Cookware lid
USD999766S1 (en) * 2020-08-07 2023-09-26 Samsung Display Co., Ltd. Display module
KR20220058042A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 반도체 웨이퍼 및 그 제조 방법
USD1001782S1 (en) * 2021-07-29 2023-10-17 Logitech Europe S.A. Audio controller
USD1026297S1 (en) * 2022-07-15 2024-05-07 Dandan Tan Set of lenses

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714912A (ja) 1993-06-24 1995-01-17 Kokusai Electric Co Ltd ウェーハノッチ合わせ装置
JP4615664B2 (ja) 2000-03-17 2011-01-19 株式会社東芝 半導体ウェーハ
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置

Also Published As

Publication number Publication date
US6927416B2 (en) 2005-08-09
US20040124413A1 (en) 2004-07-01
JP2004207606A (ja) 2004-07-22
SG127707A1 (en) 2006-12-29

Similar Documents

Publication Publication Date Title
DE10359707A1 (de) Waferstützplatte
DE102007038343B4 (de) Verfahren zur Bearbeitung von Wafern
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE10235482B3 (de) Vorrichtung zum Fixieren dünner und flexibler Substrate
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102006032458B4 (de) Waferbearbeitungsverfahren
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE19906805A1 (de) Vorrichtung und Verfahren zum Transportieren von zu bearbeitenden Substraten
DE102008022745A1 (de) Waferunterteilungsverfahren
DE10390695T5 (de) Schutzelement und Schleifverfahren für Halbleiterwafer
DE102010008975B4 (de) Werkstückbearbeitungsverfahren und -vorrichtung
DE102008017061A1 (de) Wafer-Bearbeitungsverfahren
DE10028062A1 (de) Verfahren zum Durchschneiden einer Schutzfolie bei Halbleiterwafern
DE102017201151A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102021204071B4 (de) Waferbearbeitungsverfahren
DE102019211426A1 (de) Ausbildungsvorrichtung für ein Schutzelement
DE102019212581A1 (de) Polierscheibe
DE2901968C2 (de)
DE10124739A1 (de) Halbleiterwaferanordnung und Bearbeitungsvorrichtung mit Ansaugtischen zum Halten derselben
DE102019219223B4 (de) Schneidvorrichtung
DE60210910T2 (de) Verfahren zur Bearbeitung einer Halbleiterscheibe, in dem ein laminiertes Substrat als Stütze für diese Scheibe verwendet wird
DE102020207765A1 (de) Verfahren zum Bearbeiten eines Werkstücks
DE102020211449B4 (de) Bearbeitungsvorrichtung zum Bearbeiten eines Werkstücks

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120417