DE10357788A1

DE10357788A1 - Wandlergerät mit einer Leistungsfaktor verbessernden Schaltung

Info

Publication number: DE10357788A1
Application number: DE10357788A
Authority: DE
Inventors: Kazuaki Okamoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-03-10
Filing date: 2003-12-10
Publication date: 2004-09-23
Anticipated expiration: 2023-12-11
Also published as: US20040178784A1; TW200418254A; CN1531181A; DE10357788B4; US6917185B2; JP2004274899A; TWI228862B; KR20040080910A; JP3983695B2; CN100423435C

Abstract

Es wird ein Wandlergerät mit einer Leistungsfaktorverbesserungsschaltung bereitgestellt, die die Effekte des einer Wechselspannungsversorgung überlagerten Rauschens beseitigt, höhere Oberwellen verringert und den Leistungsfaktor verbessert. Eine Leistungsfaktorverbesserungsschaltung (103) enthält im Allgemeinen einen Spannungsfehlerverstärker (8), einen Stromfehlerverstärker (10), einen Komparator (11), einen Dreieckwellenoszillator (12), einen Ausgangspuffer (13) und eine Gleichspannungsversorgung (PS). Eine Leistungsfaktorverbesserungseinheit (102) hat einen Optokoppler (14) zum Demodulieren eines Ausgangs einer Wechselspannungsversorgung (1) und einen Mikrocomputer (15), wobei der Ausgang (Vp) des Optokopplers (14) an die MCU des Mikrocomputers (15) geliefert wird. Ein D/A-Wandler (17) im Mikrocomputer (15) legt den Konverterausgang (DAO) an die Leistungsfaktorverbesserungsschaltung (103) und die Leistungsfaktorverbesserungsschaltung (103) legt eine Referenzspannung (VREF) an den D/A-Wandler (17).

Description

Die vorliegende Erfindung betrifft ein Wandlergerät zum Wandeln einer Wechselspannung in eine Gleichspannung und insbesondere ein Wandlergerät mit einer Leistungsfaktor verbessernden Schaltung zur Verbesserung des Leistungsfaktors.

Herkömmliche AC-/DC-Wandler (Wechsel-/Gleichspannungswandler) zum Wandeln von Wechselspannung in Gleichspannung verwenden Sinusstrom-Verringerungsschaltungen, um den Leistungsfaktor zu erhöhen und einen stärkeren Sinusstrom zu verringern, wie die in der japanischen Offenlegungsschrift Nr. 9-252578 (1997, Spalten 5 – 9, 1–10) beschriebenen.

Bei der in der obigen Offenlegungsschrift beschriebenen Sinusstrom-Verringerungsschaltung wird eine Ausgangsspannung von einer Gleichrichterschaltung durch einen Widerstand geteilt und an die Sinusstrom-Verringerungsschaltung als durch einen Widerstand geteilt und an die Sinusstrom-Verringerungsschaltung als gleichgerichtete Eingangsspannung gelegt. Deshalb beeinträchtigt ein die Wechselspannungsversorgung überlagerndes Rauschen die Funktion der Sinusstrom-Verringerungsschaltung und somit die Verbesserung des Leistungsfaktors und die Verringerung des Sinusstroms.

Es ist eine Aufgabe der Erfindung, ein Wandlergerät mit einer Schaltung zur Verbesserung des Leistungsfaktors bereitzustellen, die die Einflüsse von einer Wechselspannungsversorgung überlagertem Rauschen beseitigt, die höheren Oberwellen verringert und den Leistungsfaktor verbessert.

Gemäß der vorliegenden Erfindung hat ein Wandlergerät eine A/D-Wandlereinheit zum Wandeln einer Wechselspannung in eine Gleichspannung und eine Leistungsfaktor-Verbesserungseinheit zum Verbessern des Leistungsfaktors der A/D-Wandlereinheit. Die Leistungsfaktor-Verbesserungseinheit enthält einen Optokoppler, ein Computersystem, einen D/A-Wandler und einen Stromregelungsabschnitt. Der Optokoppler wandelt eine an den A/D-Wandler gelegte Wellenform der Wechselspannungsversorgung in ein digitales Signal und gibt das digitale Signal aus. Auf Basis des digitalen Signals erzeugt das Computersystem vollweggleichgerichtete Wellenformdaten, die mit der Wellenform der Wechselspannungsversorgung synchronisiert sind. Der D/A-Wandler erhält als Referenzspannung ein Spannungsfehlersignal auf Basis eines Spannungsfehlers zwischen einer vorgegebenen Sollspannung und einer Ausgangsspannung der A/D-Wandlereinheit und multipliziert die Referenzspannung mit den vollweggleichgerichteten Wellenformdaten, um eine Zielstromwertwellenform ähnlich der Wellenform einer Eingangsspannung in die A/D-Wandlereinheit auszugeben. Der Stromregelungsabschnitt vergleicht die Zielstromwertwellenform und die Wellenform eines in der A/D-Wandlereinheit fließenden Stroms und regelt den in der A/D-Wandlereinheit fließenden Strom so ein, dass der Stromfehler zwischen den beiden verringert wird.

Gemäß diesem Wandlergerät gibt der D/A-Wandler eine Zielstromwertwellenform ähnlich der Wellenform einer Eingangsspannung in die A/D-Wandlereinheit aus und der Stromregelungsabschnitt vergleicht die Zielstromwertwellenform und die Wellenform eines im A/D-Wandler fließenden Stroms und regelt den in der A/D-Wandlereinheit fließenden Strom so ein, dass der Stromfehler zwischen den beiden verringert wird. Damit wird ein verstärkter Effekt zur Verbesserung des Leistungsfaktors erzielt. Außerdem wandelt der Optokoppler die Wellenform der Wechselspannungsversorgung des A/D-Wandlers in ein digitales Signal und das Computersystem erzeugt vollweggleichgerichtete Wellenformdaten, die auf Basis des digitalen Signals mit der Wellenform der Wechselspannungsversorgung synchronisiert sind, und der D/A-Wandler erzeugt eine Zielstromwertwellenform auf Basis der vollweggleichgerichteten Wellenformdaten und eines Spannungsfehlersignals. Der Zielstromwert enthält deshalb kein der Wechselspannungsversorgung überlagertes Rauschen. Damit wird ein Oberwellen verringernder Effekt und ein verstärkter Effekt zur Verbesserung des Leistungsfaktors erzielt.

Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachstehenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen noch deutlicher werden.
1 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer ersten bevorzugten Ausführungsform der Erfindung zeigt;
2 ist ein Diagramm zur Verdeutlichung der Funktionsweise des Wandlergeräts gemäß der ersten bevorzugten Ausführungsform der Erfindung;
3 ist ein Diagramm zur Verdeutlichung der Funktionsweise des D/A-Wandlers;
4 ist ein Diagramm zur Verdeutlichung der Multiplizierfunktion des D/A-Wandlers;
5 ist ein Diagramm zur Darstellung der Konfiguration des D/A-Wandlers;
6 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer ersten Modifikation der ersten bevorzugten Ausführungsform der Erfindung zeigt;
7 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer zweiten Modifikation der ersten bevorzugten Ausführungsform der Erfindung zeigt;
8 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer zweiten bevorzugten Ausführungsform der Erfindung zeigt;
9 ist ein Diagramm, das eine Konfiguration der Oszillatorschaltung im Wandlergerät der zweiten bevorzugten Ausführungsform der Erfindung zeigt;
10 ist ein Diagramm zur Verdeutlichung der Funktionsweise der Oszillatorschaltung im Wandlergerät der zweiten bevorzugten Ausführungsform der Erfindung zeigt;
11 ist ein Diagramm, das eine andere Konfiguration der Oszillatorschaltung im Wandlergerät der zweiten bevorzugten Ausführungsform der Erfindung zeigt;
12 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer ersten Modifikation der zweiten bevorzugten Ausführungsform der Erfindung zeigt;
13 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer zweiten Modifikation der zweiten bevorzugten Ausführungsform der Erfindung zeigt;
14 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer dritten bevorzugten Ausführungsform der Erfindung zeigt;
15 ist ein Diagramm, das die Konfiguration der Oszillatorschaltung im Wandlergerät der dritten bevorzugten Ausführungsform der Erfindung zeigt;
16 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer ersten Modifikation der dritten bevorzugten Ausführungsform der Erfindung zeigt;
17 ist ein Diagramm zur Verdeutlichung der Funktionsweise des Wandlergeräts der ersten Modifikation der dritten bevorzugten Ausführungsform der Erfindung;
18 ist ein Diagramm, das die Konfiguration eines Wandlergeräts gemäß einer zweiten Modifikation der dritten bevorzugten Ausführungsform der Erfindung zeigt; und
19 ist ein Diagramm zur Verdeutlichung der Funktionsweise des Wandlergeräts der zweiten Modifikation der dritten bevorzugten Ausführungsform der Erfindung.
Beschreibung der bevorzugten Ausführungsformen
A. Erste bevorzugte Ausführungsform
A-1. Konfiguration des Geräts
1 zeigt die Konfiguration eines Wandlergeräts 100 gemäß einer ersten bevorzugten Ausführungsform der Erfindung. Wie aus 1 ersichtlich enthält das Wandlergerät 100 eine A/D-Wandlereinheit 101 zum Wandeln einer von einer Wechselspannungsversorgung 1 gelieferten Wechselspannung in eine Gleichspannung und zum Anlegen derselben an eine Last 7 und eine Leistungsfaktorverbesserungseinheit 102 mit einer Leistungsfaktorverbesserungsschaltung 103.
In der A/D-Wandlereinheit 101 wird die Wechselspannung von der Wechselspannungsversorgung 1 zunächst an eine Vollweggleichrichterdiodenbrücke 2 gelegt. Die Vollweggleichrichterdiodenbrücke 2 enthält Dioden D1, D2, D3 und D4, deren Katodenausgang mit einer ersten Ausgangsleitung PW und deren Anodenausgang mit einer zweiten Ausgangsleitung GD verbunden ist.
Auf der ersten Ausgangsleitung PW sind eine Verstärkerspule 3 und eine Kommutierungsdiode 4 in dieser Reihenfolge von der Seite der Vollweggleichrichterdiodenbrücke 2 zwischengeschaltet, wo die Katode der Kommutierungsdiode 4 mit der Last 7 verbunden ist. Ein Widerstand R4 ist in der zweiten Ausgangsleitung GD zwischengeschaltet und mit der Last 7 verbunden. Die zweite Ausgangsleitung liegt zwischen dem Widerstand R4 und der Vollweggleichrichterdiodenbrücke 2 an Masse.
Ein Schaltgerät 5 z.B. ein IGBT (Insulated Gate Bipolar Transistor-Isolierschicht-Feldeffekttransistor – IG-FET) ist zwischen der Anode der Kommutierungsdiode 4 und dem Ende des Widerstands R4 geschaltet, das näher an der Last 7 liegt, und in Reihe geschaltete Widerstände R1 und R2 sind zwischen der Katode der Kommutierungsdiode 4 und Masse geschaltet. Ferner ist ein Glättungskondensator 6 zwischen der Katode der Kommutierungsdiode 4 und der zweiten Ausgangsleitung GD geschaltet, die näher an der Last 7 als an den Widerständen R1 und R2 liegt.
Die Leistungsfaktorverbesserungsschaltung 103 enthält im Allgemeinen einen Spannungsfehlerverstärker 8 (einen Spannungsfehlersignalgeneratorabschnitt), einen Stromfehlerverstärker 10, einen Komparator 11, einen Dreieckwellenoszillator 12, einen Ausgangspuffer 13 und eine Gleichspannungsversorgung PS.
Ein Verstärkungsfaktoreinstellabschnitt G1 und ein Verstärkungsfaktoreinstellabschnitt G2 sind elektrisch zwischen der A/D-Wandlereinheit 101 und der Leistungsfaktorverbesserungsschaltung 103 geschaltet; der Verstärkungsfaktoreinstellabschnitt G1 stellt den Verstärkungsfaktor des Stromfehlerverstärkers 10 und der Verstärkungsfaktoreinstellabschnitt G2 stellt den Verstärkungsfaktor des Spannungsfehlerverstärkers 8 ein.
Die Leistungsfaktorverbesserungseinheit 102 enthält einen Optokoppler 14 zum Demodulieren des Ausgangs der Wechselspannungsversorgung 1 sowie einen Mikrocomputer 15 (ein Computersystem), in dem ein Ausgang Vp vom Optokoppler 14 an die MCU (Memory Control Unit – Speichersteuerungseinheit) des Mikrocomputers 15 gelegt wird. Ein Wandlerausgang DAO von einem D/A-Wandler 17 im Mikrocomputer 15 wird an die Leistungsfaktorverbesserungsschaltung 103 gelegt, während eine Referenzspannung VREF von der Leistungsfaktorverbesserungsschaltung 103 an den D/A-Wandler 17 geliefert wird. Eine Referenztaktsignalquelle 16 ist mit dem Mikrocomputer 15 verbunden.
In der Leistungsfaktorverbesserungsschaltung 103 ist der Ausgang des Stromfehlerverstärkers 10 mit dem Plus-Eingang des Komparators 11 und der Ausgang des Dreieckwellenoszillators 12 mit dem Minus-Eingang des Komparators 11 verbunden. Der Ausgang des Komparators 11 ist an den Steueranschluss des Schaltgeräts 5 gelegt. Der Plus-Eingang des Stromfehlerverstärkers 10 empfängt den Wandlerausgang DAO vom D/A-Wandler 17 im Mikrocomputer 15.
Der Verstärkungsfaktoreinstellabschnitt G1 enthält: einen Widerstand R6, dessen erstes Ende mit dem lastseitigen Ende des Widerstands R4 der A/D-Wandlereinheit 101 und dessen zweites Ende mit dem Minus-Eingang des Stromfehlerverstärkers 10 verbunden ist; einen Widerstand R7 und einen Kondensator C1, die in Reihe geschaltet zwischen dem zweiten Ende des Widerstands R6 und dem Ausgang des Stromfehlerverstärkers 10 geschaltet sind; und einen Kondensator C2, der zwischen dem zweiten Ende des Widerstands R6 und dem Ausgang des Stromfehlerverstärkers 10 geschaltet ist.
Der Plus-Eingang des Spannungsfehlerverstärkers 8 erhält eine positive Spannung von der Gleichspannungsversorgung PS, während der Ausgang des Spannungsfehlerverstärkers 8 als die Referenzspannnung VREF and den D/A-Wandler 17 im Mikrocomputer 15 gelegt wird.
Der Verstärkungsfaktoreinstellabschnitt G2 hat einen Widerstand R8, dessen erstes Ende mit einem Verbindungsknoten zwischen den Widerständen R1 und R2 in der A/D-Wandlereinheit 101 und dessen zweites Ende mit dem Minus-Eingang des Spannungsfehlerverstärkers 8 verbunden ist, sowie einen Widerstand R9, der zwischen dem zweiten Ende des Widerstands R8 und dem Ausgang des Spannungsfehlerverstärkers 8 geschaltet ist.
A-2. Funktionsweise
Nunmehr wird die Funktionsweise des Wandlergeräts 100 unter Bezugnahme auf 2 bis 5 zusammen mit 1 beschrieben.
Die A/D-Wandlereinheit 101 ist ein AC/DC-Wandler des Verstärkungstyps, der die Spannung durch Erregen einer magnetischen Feldenergie an der Verstärkerspule 3 durch einen Ein-/Aus-Operation des Schaltgeräts 5 verstärkt.
Das bedeutet, dass dann, wenn das Schaltgerät 5 einschaltet, ein Strom von der Verstärkerspule 3 zum Schaltgerät 5 fließt und sich elektromagnetische Energie an der Verstärkerspule 3 ansammelt. Zu diesem Zeitpunkt ist die Kommutierungsdiode 4 nicht durchlässig und ein Strom wird vom Glättungskondensator 6 an die Last 7 gelegt.
Schaltet dagegen das Schaltgerät 5 aus, verschwindet der zur Verstärkerspule 3 fließende Strom plötzlich, was eine gegenelektromotorische Kraft an beiden Enden der Verstärkerspule 3 erzeugt. Die anodenseitige Spannung der Kommutierungsdiode 4 wird dann höher als die katodenseitige Spannung oder die Spannung am Glättungskondensator 6, so dass die Kommutierungsdiode 4 durchlässig wird, den Glättungskondensator 6 lädt und Strom an die Last 7 liefert.
Die A/D-Wandlereinheit 101 ist also in der Lage, eine höhere Spannung als die Eingangsspannung zu erzeugen, indem der zur Verstärkerspule 3 fließende Strom ein- bzw. ausgeschaltet wird. Da die Ausgangsspannung Vo weiter ansteigt, wenn das Schaltgerät 5 nur ein-/ausgeschaltet wird, wird eine Rückkopplung unter Verwendung des Spannungsfehlerverstärkers 8 angewendet, so dass ein gegebener Spannungswert aufrechterhalten wird.
Der Spannungsfehlerverstärker 8 ist ein invertierender Verstärker, der als Eingangsspannung die durch die Widerstände R4 und R5 geteilte Spannung erhält; er verstärkt einen Fehler zwischen einer Sollspannung und der tatsächlichen Ausgangsspannung Vo invers. Das heißt, wird die Last 7 schwächer und steigt die Ausgangsspannung Vo über die Sollspannung, senkt der Spannungsfehlerverstärker 8 seinen Ausgang; wird die Last 7 stärker und fällt die Ausgangsspannung Vo unter die Sollspannung ab, erhöht der Spannungsfehlerverstärker 8 seinen Ausgang.
A-2-1. Effekt zur Verbesserung des Leistungsfaktors
Bevor die Funktionsweise des Stromfehlerverstärkers 10 beschrieben wird, sei der Mechanismus zur Verbesserung des Leistungsfaktors unter Bezugnahme auf 2 erläutert.
Bei einer elektrischen Schaltung, deren Eingang eine Wechselspannung ist, und für die eine Phasendifferenz zwischen Strom und Spannung als θ angenommen wird, ist die in diese elektrische Schaltung eingegebene Leistung P gegeben als: P = V·I cosθ, wobei die Proportionskonstante cosθ als Leistungsfaktor bezeichnet wird. Ist die für die elektrische Schaltung erforderliche Leistung konstant und ist die Versorgungsspannung V konstant, dann kann der Spitzenwert des Stroms I mit größer werdendem Leistungsfaktor (cosθ) (geht gegen 1) kleiner werden.
Bei elektrischen Schaltungen des Kondensatoreingangstyps wie AC/DC-Wandlern weist der in der Schaltung fließende Strom eine ausgeprägte Wellenform auf, in der der Spitzenwert das 5- bis 10-Fache des Effektivwerts erreicht. Wie aus 2 ersichtlich enthält die Versorgungsspannung Vac der Wechselspannungsversorgung 1, bei der es sich um eine handelsübliche Spannungsversorgung handelt, zahlreiche Oberwellenkomponenten. Solche Oberwellenkomponenten sind auch in der vollweggleichgerichteten Eingangsspannung Vi enthalten, wodurch Rauschen verursacht wird.
Die Verbesserung des Leistungsfaktors in einer elektrischen Schaltung des Kondensatoreingangstyps macht es erforderlich, den in der Schaltung fließenden Strom und die Eingangsspannung in Phase zu legen und den Spitzenwert zu senken.
Damit im Wandlergerät 100 der in der D/A-Wandlereinheit 101 fließende Strom und die Eingangsspannung Vi in Phase liegen, wird die Stromwellenform so geregelt, dass sie eine Sinuswelle ähnlich der Wellenform der Eingangsspannung bildet. Der Stromfehlerverstärker 10 wird zu diesem Zweck verwendet.
Der Stromfehlerverstärker 10 bildet einen Fehler zwischen einem Zielstromwert (ein Stromwert, der eine Zielstromwertwellenform ähnlich der Wellenform der Eingangsspannung liefert) und dem tatsächlich in der Schaltung fließenden Strom und steuert das Schaltgerät 5 auf Basis des Stromfehlers.
Bei typischen AC/DC-Wandlern wird der Stromfehler in den Tälern der vollweggleichgerichteten Wellenform am größten und an ihren Spitzen am kleinsten.
2 zeigt die Wellenform der Eingangsspannung Vi oder der vollweggleichgerichteten Spannung und die Wellenform der Ausgangspannung Vs des Stromfehlerverstärkers 10. Es ist zu beachten, dass in 2 die Ausgangswellenform des Dreieckwellenoszillators 12 der Ausgangswellenform des Stromfehlerverstärkers 10 überlagert ist.
In 2 entspricht die Ausgangswellenform (Vs) des Stromfehlerverstärkers 10 einer Inversion der vollweggleichgerichteten Wellenform, wo der Stromfehler in den Tälern der vollweggleichgerichteten Wellenform am größten und an ihren Spitzen am kleinsten wird.
Während also der Stromfehler größer ist, ist die Dauer des Ein-Zustands des Schaltgeräts 5 länger eingestellt, um den in der Schaltung fließenden Strom zu erhöhen, und während der Stromfehler kleiner ist, ist die Dauer des Ein-Zustands des Schaltgeräts 5 kürzer eingestellt, um den in der Schaltung fließenden Strom zu verringern.
Im Einzelnen werden der Ausgang des Stromfehlerverstärkers 10 und der Ausgang des Dreieckwellenoszillators 12 in den Komparator 11 eingegeben, wo die Pegel der beiden verglichen werden. Das Schaltgerät 5 wird dann PWM- (Pulse Width Modulation)-gesteuert, wobei bei verschiedenen Pegeln, d.h. bei kleinerem Stromfehler, die Breite des Ausgangsimpulses des Komparators 11 kleiner eingestellt wird, während bei keiner Differenz der Pegel, d.h. bei größerem Stromfehler, die Breite das Ausgangsimpulses des Komparators 11 größer eingestellt wird. Der Stromfehlerverstärker 10, der Komparator 11, der Dreieckwellenoszillator 12 und der Ausgangspuffer 13 können zusammen als Stromregelungsabschnitt bezeichnet werden, da sie das Schaltgerät 5 steuern, um den in der A/D-Wandlereinheit 101 fließenden Strom zu regeln.
Die oben beschriebene Funktionsweise bewirkt, dass der in der A/D-Wandlereinheit 101 fließende Strom eine Sinuswelle ähnlich der Wellenform der Eingangsspannung (Vi) bildet. Sie liegen damit in Phase und der Leistungsfaktor wird verbessert.
A-2-2. Effekt der Oberwellenverringerung
Außerdem wird der tatsächlich in der A/D-Wandlereinheit 101 fließende Strom als eine am Widerstand R4 erzeugte Spannung demoduliert und an den Fehlerverstärker 10 geliefert, der ihn mit einem Zielstromwert oder der Ausgangsspannung DAO vom D/A-Wandler 17 vergleicht, um einen Stromfehler zu erhalten. Dies erbringt den Effekt der Oberwellenverringerung sowie einen verstärkten Effekt der Leistungsfaktorverbesserung.
Das heißt, dass wie in 2 gezeigt die von der Wechselspannungsversorgung 1 ausgegebene Versorgungsspannung Vac eine große Anzahl Oberwellenkomponenten enthält. Ist die Versorgungsspannung Vac einfach vollweggleichgerichtet, sind die Oberwellenkomponenten in der Wellenform der vollweggleichgerichteten Eingangspannung Vi enthalten. Da jedoch die Versorgungsspannung Vac an den Optokoppler 14 gelegt wird und der Optokoppler 14 das digitale Signal Vp bereitstellt, das mit dem Zyklus der Wechselspannungsversorgung 1 synchronisiert ist, werden die dem Eingangswechselspannungssignal überlagerten Oberwellenkomponenten, d.h. Rauschen, unterdrückt.
Der Optokoppler 14 ist ein Gerät, das aus einer Kombination bestehend aus einer Leuchtdiode und einem Licht empfangenden Element wie einem Fototransistor gebildet wird, wobei die Leuchtdiode ein elektrisches Signal in ein Lichtsignal wandelt, das das Licht empfangende Element empfängt und wieder in ein elektrisches Signal wandelt. Es sei angenommen, dass ein Wechselspannungssignal an eine Leuchtdiode gelegt wird. Bei einem positiven Signal des Wechselspannungssignals oder einem Spitzenabschnitt der Sinuswelle wird die Leuchtdiode durchlässig und emittiert Licht, so dass der Fototransistor ein elektrisches Signal auf einem hohen Pegel ausgibt. Bei einem negativen Signal des Wechselspannungssignals oder in einem Talabschnitt der Sinuswelle ist die Leuchtdiode nicht durchlässig und emittiert kein Licht, so dass der Fototransistor ein elektrisches Signal auf einem niedrigen Pegel ausgibt.
Die dem Eingangswechselspannungssignal überlagerten Oberwellenkomponenten, d.h. Rauschen, werden somit unterdrückt und erscheinen nicht in dem vom Optokoppler 14 ausgegebenen digitalen Signal Vp.
Der Mikrocomputer 15 erzeugt n-Bit breite vollweggleichgerichtete Wellenformdaten, die mit dem digitalen Signal Vp vom Optokoppler 14 synchronisiert sind, und gibt sie an den internen D/A-Wandler 17 aus.
Diese Operation wird nunmehr unter Bezugnahme auf 3 beschrieben. Der Einfachheit wegen wird hier angenommen, dass vollweggleichgerichtete 8 Bit-Daten erzeugt werden. Wie in 3 dargestellt wird der niedrigste Pegel der vollweggleichgerichteten Wellenform gleich "0" gesetzt und der Spitzenpegel gleich 255, und dann bildet eine Sammlung digitaler Daten, die momentane Amplitudenwerte mit Zahlen von 0 bis 255 repräsentieren, eine 8 Bit-Vollweggleichrichtungswellenform.
Solche digitalen Daten werden sequentiell in den D/A-Wandler 17 eingegeben und dann gibt der D/A-Wandler 17 sequentiell analoge Werte entsprechend dem digitalen Signal aus, wodurch eine analoge vollweggleichgerichtete Wellenform bereitgestellt wird.
Die Periode der vollweggleichgerichteten Wellenform kann durch Einstellen der Zeitintervalle, in denen die digitalen Daten in den D/A-Wandler 17 eingegeben werden, gesteuert werden. So setzt sich beispielsweise eine Periode der in 3 dargestellten vollweggleichgerichteten Wellenformdaten aus 46 Teilen digitaler Daten zusammen. Hat dann die Wechselspannungsversorgung 1 eine Frequenz von 60 Hz, entspricht eine Periode 16,6 ms, und die digitalen Daten werden in den D/A-Wandler 17 in Intervallen von 16,6/46 = 0,361 ms eingegeben, um einen vollweggleichgerichteten Wellenformausgang von 60 Hz zu erhalten.
Wenn der D/A-Wandler 17 digitale Daten in analoge Werte wandelt, verwendet er als Referenzspannung VREF das vom Spannungsfehlerverstärker 8 ausgegebene Spannungsfehlersignal Ve, um eine Zielstromwertwellenform bereitzustellen.
Das heißt, D/A-Wandler, die allgemein die Funktion der Wandlung digitaler zu analogen Daten haben, stellen analoge Daten bereit, indem sie eine Referenzspannung (analoger Wert) mit digitalen Daten multiplizieren.
Diese Operation wird nunmehr unter Bezugnahme auf 4 und 5 beschrieben. Der Einfachheit halber wird beispielhaft ein D/A-Wandler 90 zum Wandeln von digitalen 2 Bit-Daten in analoge Werte beschrieben. Wie aus 4 ersichtlich liefert der D/A-Wandler 90 einen Ausgang, indem er die Referenzspannung VREF durch vier Widerstände R91, R92, R93 und R94 teilt, die nacheinander mit abnehmender Spannung in Reihe geschaltet sind. Das heißt, der Verbindungsknoten zwischen den Widerständen R91 und R92 kann mit dem Ausgangsanschluss des D/A-Wandlers 90 über einen Schalter Y3 verbunden werden, der Verbindungsknoten zwischen den Widerständen R92 und R93 kann mit dem Ausgangsanschluss des D/A-Wandlers 90 über einen Schalter Y2 verbunden werden, der Verbindungsknoten zwischen den Widerständen R93 und R94 kann mit dem Ausgangsanschluss des D/A-Wandlers 90 über einen Schalter Y1 verbunden werden und der Verbindungsknoten zwischen dem Widerstand R94 und Masse kann mit dem Ausgangsanschluss des D/A-Wandlers 90 über einen Schalter Y0 verbunden werden. Wird einer der Schalter Y0 bis Y3 eingeschaltet wird der durch den Widerstand geteilte Wert der Referenzspannung VREF, der diesem Schalter entspricht, als Wandlerausgang DAO ausgegeben. Die Schalter Y0 bis Y3 sind entsprechend der Kombination der digitalen Daten b0 und b1 ein-/ausgesteuert. Die digitalen Daten b0 und bi werden an einen Decodieren DC geliefert und in ein Signal zum Steuern der Schalter Y0 bis Y3 gewandelt.
5 ist eine Tabelle analoger Werte des Wandlerausgangs DAO für Kombinationen der digitalen Daten b0 und b1. Wie aus 5 ersichtlich schaltet der Schalter YO ein und der Wandlerausgang DAO ist 0 V, wenn b0 und b1 beide 0 (0 in Dezimalschreibweise) sind. Ist b0 1 und b1 0 (1 in Dezimalschreibweise), schaltet der Schalter Y1 ein und der Wandlerausgang DAO ist (1/4) VREF. Ist b0 0 und b1 1 (2 in Dezimalschreibweise), schaltet der Schalter Y2 ein und der Wandlerausgang DAO ist (2/4) VREF. Sind b0 1 und b1 beide 1 (3 in Dezimalschreibweise), schaltet der Schalter Y3 ein und der Wandlerausgang DAO ist (3/4) VREF.
Da der D/A-Wandler 17 zum Erhalt einer Zielstromwertwellenform verwendet wird, ändert sich die Amplitude der Zielstromwertwellenform entsprechend der Änderung der Last 7. Der D/A-Wandler 17 verwendet deshalb als Referenzspannung VREF das vom Spannungsfehlerverstärker 8 ausgegebene Spannungsfehlersignal Ve, um eine genaue Zielstromwertwellenform zu erhalten.
Wie in 2 dargestellt nimmt das vom Spannungsfehlerverstärker 8 ausgegebene Spannungsfehlersignal Ve mit sich ändernder Last 7 über der Zeit ab und der Spitzenwert der Zielstromwertwellenform, die durch Verwenden des Spannungsfehlersignals Ve als Referenzspannung VREF erhalten wird, d.h. die Wellenform der Wandlerausgangsspannung Vm nimmt ebenfalls über der Zeit ab.
Aus 2 ist ersichtlich, dass der Wechselspannungsversorgung überlagertes Rauschen, das in der Wellenform der Eingangsspannung Vi erscheint, in der Wellenform der Wandlerausgangsspannung Vm (Zielstromwertwellenform) fehlt. Somit wird ein Effekt der Oberwellenverringerung erzielt.
A-3. Effekte
Wie bisher beschrieben worden ist, demoduliert die Leistungsfaktorverbesserungseinheit 102 im Wandlergerät 100 den in der A/D-Wandlereinheit 101 fließenden Strom als eine am Widerstand R4 erzeugte Spannung und legt sie an den Stromfehlerverstärker 10, der sie mit einem Zielstromwert oder der Ausgangsspannung DAO des D/A-Wandlers 17 vergleicht, um einen Stromfehler zu erhalten. Damit wird ein verstärkter Effekt der Leistungsfaktorverbesserung und der Oberwellenverringerung erzielt.
Außerdem wird die Versorgungsspannung Vac von der Wechselspannungsversorgung 1 an den Optokoppler 14 gelegt und der D/A-Wandler 17 erzeugt eine Zielstromwellenform auf Basis des digitalen Signals Vp, in der die Oberwellenkomponenten unterdrückt worden sind. Der Zielstromwert enthält deshalb kein der Wechselspannungsversorgung überlagertes Rauschen, wodurch ein verstärkter Effekt der Oberwellenverringerung und der Leistungsfaktorverbesserung erzielt wird.
Da außerdem der Mikrocomputer 15 und der D/A-Wandler 17 außerhalb der Leistungsfaktorverbesserungsschaltung 103 angeordnet sind, kann die Leistungsfaktorverbesserungsschaltung 103 eine kleine Baugröße haben.
Ferner verringert die Anordnung des D/A-Wandlers 17 im Mikrocomputer 15 die Kosten.
A-4. Erste Modifikation
In der Leistungsfaktorverbesserungseinheit 102 des oben beschriebenen Wandlergeräts 100 ändert der D/A-Wandler 17, der im Mikrocomputer 15 angeordnet ist, die Referenzspannung VREF durch Teilung mittels Widerständen dynamisch und multipliziert sie mit digitalen Daten, um eine Zielstromwertwellenform (analoger Wert) zu erhalten. Wie jedoch bereits erwähnt, kann das als Referenzspannung VREF verwendete Spannungsfehlersignal Ve oder der Ausgang vom Spannungsfehlerverstärker 8 über der Zeit abnehmen, wenn sich die Last 7 ändert. Deshalb muss der D/A-Wandler 17 die Fähigkeit bereitstellen können, eine normale analoge Wandlung vorzunehmen, selbst wenn die Referenzspannung VREF gesenkt wird.
Im Allgemeinen können jedoch die meisten in Mikrocomputern angeordneten D/A-Wandler nur mit Referenzspannungen VREF bis herunter auf ca. 1,4 V arbeiten.
Dies hat den folgenden Grund. D/A-Wandler verwenden eine so genannte R-2R-Leiter-Systemschaltung, um die Referenzspannung VREF dynamisch zu ändern. In D/A-Wandlern, die im Innern von Mikrocomputern vorgesehen sind, sind jedoch Schalter in eine Gruppe aus nur P-Kanal-MOS-Transistoren und eine Gruppe aus nur N-Kanal-Transistoren unterteilt, um ein höheres Maß der Integration zu erzielen, und die P-Kanal-MOS-Transistoren mit höherem Schwellenwert können normalerweise nicht einschalten, wenn die Referenzspannung VREF einen Wert um 1,4 V annimmt.
Demzufolge kann wie in 6 gezeigt in einer Leistungsfaktorverbesserungseinheit 102A des Wandlergeräts 100A ein D/A-Wandler 18 außerhalb des Mikrocomputers 15A vorgesehen werden, der den Ausgang des Optokopplers 14 empfängt, wobei der Mikrocomputer 15A n-Bit-vollweggleichgerichtete Wellendaten synchron mit dem digitalen Signal Vp vom Optokoppler 14 erzeugt und sie an den externen D/A-Wandler 18 liefert.
Der D/A-Wandler 18, der durch das Ausmaß der Integration nicht erheblich eingeschränkt ist, kann so aufgebaut werden, dass er sogar mit einer Referenzspannung VREF von 0 V arbeiten kann. Auf diese Weise kann der zulässige Bereich der Abnahme der Referenzspannung VREF erweitert werden. Außerdem gestattet dies die Verwendung eines Mikrocomputers ohne D/A-Wandler, was insofern vorteilhaft ist, als verschiedene Typen Mikrocomputer verwendet werden können.
A-5. Zweite Modifikation
Bei der oben beschriebenen ersten Modifikation der ersten bevorzugten Ausführungsform wird das Wandlergerät 100A dargestellt, bei dem der D/A-Wandler 18 außerhalb des Mikrocomputers 15A zur Erzeugung einer Zielstromwertwellenform verwendet wird. Bei einer anderen Konfiguration, bei der ein D/A-Wandler außerhalb des Mikrocomputers 15A vorgesehen ist, kann in einer in 7 dargestellten Leistungsfaktorverbesserungseinheit 102B des Wandlergeräts 100B ein D/A-Wandler 19 in der Leistungsfaktorverbesserungsschaltung 103B vorgesehen werden.
Die Leistungsfaktorverbesserungsschaltung 103B ist in Form eines IC-Chips hergestellt. Durch die Anordnung des D/A-Wandlers 19 auf diesem wird deshalb die Chip-Fläche größer. Da jedoch kein externer D/A-Wandler erforderlich ist, kann die Gesamtzahl von Teilen im System insgesamt verringert werden.
B. Zweite bevorzugte Ausführungsform
8 zeigt die Konfiguration eines Wandlergeräts 200 gemäß einer zweiten bevorzugten Ausführungsform der Erfindung.
Die erste bevorzugte Ausführungsform sowie ihre erste und zweite Modifikation erfordern externe Mikrocomputer, um eine Zielstromwertwellenform zu erzeugen. Wie jedoch in 8 dargestellt, hat die Leistungsfaktorverbesserungseinheit 102C des Wandlergeräts 200 eine Leistungsfaktorverbesserungsschaltung 103C, die einen internen D/A-Wandler 19 und ein internes Computersystem entsprechend dem Mikrocomputer enthält. Gleiche Komponenten wie die des Wandlergeräts 100 von 1 tragen identische Bezugszeichen und werden hierin nicht beschrieben.
B-1. Konfiguration des Geräts
Die Leistungsfaktorverbesserungsschaltung 103C umfasst: eine Adressgeneratorschaltung 21, die das digitale Signal Vp vom Optokoppler 14 empfängt, um die Zeitintervalle einzustellen, in denen die digitalen Daten in den D/A-Wandler 19 eingegeben werden, um den Zyklus der vollweggleichgerichteten Wellenform einzustellen; einen ROM (Read Only Memory – Festwertspeicher) 20, der mit der Adressgeneratorschaltung 21 und dem D/A-Wandler 19 verbunden ist, und zuvor eingeschriebene Ursprungsdaten über die vollweggleichgerichtete Wellenform entsprechend einer Periode der Wechselspannungsversorgung 1 enthält; und eine Oszillatorschaltung 22, die ein Referenztaktsignal an die Adressgeneratorschaltung 21 liefert. Der ROM 20 und die Adressgeneratorschaltung 21 entsprechen dem oben erwähnten Computersystem.
B-2. Funktionsweise
Bei der wie oben beschrieben aufgebauten Leistungsfaktorverbesserungsschaltung 103C übergibt die Adressgeneratorschaltung 21 Adresse 0 an den ROM 20 synchron mit einem ansteigenden Signal des digitalen Signals Vp vom Optokoppler 14. Dann zählt sie die Taktsignale von der Oszillatorschaltung 22 und gibt Adresse 1 aus, wenn eine bestimmte Zeit nach Senden der Adresse 0 abgelaufen ist (z.B. nach 0,361 ms, wenn die Wechselspannungsversorgung eine Frequenz von 60 Hz hat). Ist m = 6 Bits, ist es möglich, Adressen von 0 bis 63 vorzugeben.
Der ROM 20, der beispielsweise Ursprungsdaten über eine sinusförmige n-Bit-vollweggleichgerichtete Wellenform speichert, gibt digitale Daten entsprechend den von der Adressgeneratorschaltung 21 gelieferten Adressen aus, wodurch der D/A-Wandler 19 vollweggleichgerichtete Wellenformdaten, die mit dem Zyklus der Wechselspannungsversorgung 1 synchronisiert sind, erhält. Der D/A-Wandler 19 multipliziert dann die vom ROM 20 übergebenen vollweggleichgerichteten Wellenformdaten mit der Referenzspannung VREF oder dem Spannungsfehlersignal Ve vom Spannungsfehlerverstärker 8, um eine Zielstromwertwellenform bereitzustellen. Die Funktionsweise des D/A-Wandlers 19 ist identisch mit der des in 1 dargestellten D/A-Wandlers 17.
B-3. Erstes Beispiel der Konfiguration der Oszillatorschaltung
Nunmehr wird ein bestimmtes Beispiel der Konfiguration der Oszillatorschaltung 22 unter Bezugnahme auf 9 beschrieben. Wie in 9 dargestellt hat die Adressgeneratorschaltung 21 einen Adresszähler 211 und eine Frequenzteilerschaltung 212, in der das Referenztaktsignal von der Oszillatorschaltung 22 an die Frequenzteilerschaltung 212 gelegt wird.
Die Oszillatorschaltung 22 weist in Reihe geschaltete Inverter IV1 und IV2, einen variablen Kondensator VC1, der mit den Invertern IV1 und IV2 parallel geschaltet ist, und einen variablen Widerstand VR1 auf, der mit dem Inverter IV2 parallel geschaltet ist.
Nunmehr wird die Funktionsweise der Oszillatorschaltung 22 unter Bezugnahme auf 10 beschrieben: Der Verbindungsknoten zwischen dem Eingang des Inverters IV2 und dem variablen Kondensator VC1 und dem variablen Wiederstand VR1 sei der Knoten P1, der Verbindungsknoten zwischen dem Ausgang des Inverters IV2 und dem variablen Widerstand VR1 sei der Knoten P2 und der Verbindungsknoten zwischen dem Ausgang des Inverters IV1 und dem variablen Kondensator VC1 sei der Knoten P3.
10 zeigt die Wellenformen der Knoten P1, P2 und P3. Ist der Spannungspegel am Knoten P3 low (niedrig) (L), dann liegt der Spannungspegel am Knoten P2 auf High (hoch) (H), und der variable Kondensator VC1 wird über den variablen Widerstand VR1 geladen. Erreicht der Spannungspegel am Knoten P1 den Schwellenwert (Vth) der Inverter IV1 und IV2, geht der Spannungspegel am Knoten P3 auf den Pegel H, und der variable Kondensator VC1 wird über den variablen Widerstand VR1 entladen, wodurch der Spannungspegel am Knoten P2 ansteigt. Als Ergebnis gibt der Knoten P3 eine Rechteckwelle mit einer vom Schwellenwert (Vth) der Inverter IV1 und IV2 sowie der Zeitkonstante des variablen Kondenstors VC1 und des variablen Widerstand VR1 bestimmten Oszillationsfrequenz aus: d.h. er gibt das Referenztaktsignal aus.
Das in der Oszillatorschaltung 22 erzeugte Referenztaktsignal wird auf eine Frequenz eingestellt, die höher ist als die in der Adressgeneratorschaltung 21 erforderliche Frequenz. Die Adressgeneratorschaltung 21 benötigt eine Frequenz im Kilohertzbereich (kHz). Sie wird deshalb in der Frequenzteilerschaltung 212 auf eine passende Frequenz geteilt.
Im Allgemeinen schwanken die Widerstands- und Kapazitätswerte innerhalb eines IC um ±30%. Wird also eine Oszillatorschaltung in einem IC bereitgestellt, variiert die Frequenz des Ausgangstaktsignals auf die gleiche Weise. Die Oszillatorschaltung 22 verwendet deshalb den variablen Widerstand VR1 und den variablen Kondensator VC1 zum Trimmen, so dass die Widerstands- und Kapazitätswerte vorgegebenen Werten entsprechen. Dies unterdrückt die Schwankung der Taktsignalfrequenz und stellt eine genaue Zielstromwertfrequenz sicher.
B-4. Zweites Beispiel der Konfiguration der Oszillatorschaltung
Wie oben angegeben, ändern sich die Widerstands- und Kapazitätswerte, wenn Widerstands- und Kondensatorelemente in einem IC angeordnet sind. Deshalb können die Widerstands- und Kondensatorelemente der Oszillatorschaltung außerhalb der Leistungsfaktorverbesserungsschaltung angeordnet werden.
Wie aus 11 ersichtlich enthält in der Leistungsfaktorverbesserungseinheit 102D des Wandlergeräts 200A eine Oszillatorschaltung 26 innerhalb der Leistungsfaktorverbesserungsschaltung 103D die Inverter IV1 und IV2, aber ein die Oszillationsfrequenz bestimmender Widerstand R11 und ein Kondensator C11 sind außerhalb der Leistungsfaktorverbesserungsschaltung 103D vorgesehen.
Damit beseitigen der externe Widerstand R11 und der Kondensator C11 Schwankungen der Widerstands- und Kapazitätswerte und stellen eine hohe Frequenzgenauigkeit ohne Trimmen sicher, so dass eine genaue Zielstromwertwellenform erzeugt werden kann.
Außerdem können der Widerstand R11 und der Kondensator C11 in einfacher Weise ausgetauscht werden, so dass sich die Oszillationsfrequenz leicht ändern lässt.
B-5. Effekte
Wie oben beschrieben sind in den Wandlergeräten 200 und 200A der D/A-Wandler 19 und ein dem Mikrocomputer entsprechendes Computersystem in den Leistungsfaktorverbesserungsschaltungen 103C und 103D enthalten. Damit entfällt die Notwendigkeit einer Verbindung mit eine externen Mikrocomputer, und die Gesamtzahl der Teile im System insgesamt wird verringert.
Da außerdem die Oszillatorschaltung 22 zum Erzeugen des Referenztaktes in der Leistungsfaktorverbesserungsschaltung 103C enthalten ist, ist es nicht erforderlich, eine externe Referenztaktsignalquelle hoher Präzision wie einen Kristall- oder Keramik-Oszillator bereitzustellen.
B-6. Erste Modifikation
Die Leistungsfaktorverbesserungsschaltung 103C in 8 zeigt eine Konfiguration mit einer Oszillatorschaltung 22 zum Bereitstellen eines Referenztaktsignals für die periodische Signalsynchronisierung. Wie jedoch in 12 dargestellt ist, kann eine Leistungsfaktorverbesserungsschaltung 103E in einer Leistungsfaktorverbesserungseinheit 102E des Wandlergeräts 200B eine spannungsgesteuerte Oszillatorschaltung 23 als Oszillationsquelle mit einer PLL-(Phase Locked Loop – Phasenregelkreis)-Schaltung 24 zur Phasenverriegelung ihres Ausgangs haben, um die Frequenzgenauigkeit sicherzustellen.
Die PLL-Schaltung 24 ist eine Schaltung, die einen Fehler zwischen einer Zielfrequenz und einer Ausgangsfrequenz demoduliert und ihn als Spannung ausgibt, die zur spannungsgesteuerten Oszillatorschaltung 23 zurückgeführt wird, um die Frequenzgenauigkeit sicherzustellen.
Ist beispielsweise die Ausgangsfrequenz der spannungsgesteuerten Oszillatorschaltung 23 höher als die Zielfrequenz, wird ein zum Verringern der Ausgangsfrequenz geeignetes Spannungssignal an die spannungsgesteuerte Oszillatorschaltung 23 gelegt. Ist dagegen die Ausgangsfrequenz der spannungsgesteuerten Oszillatorschaltung 23 niedriger als die Zielfrequenz, wird ein zum Erhöhen der Ausgangsfrequenz geeignetes Spannungssignal an die spannungsgesteuerte Oszillatorschaltung 23 gelegt.
Durch die Phasenverriegelung des Ausgangs der spannungsgesteuerten Oszillatorschaltung 23 mit der PLL-Schaltung 24 wird also eine höhere Frequenzgenauigkeit ohne Notwendigkeit des Trimmens sichergestellt, so dass die Erzeugung einer genauen Zielstromwertwellenform möglich ist.
B-7. Zweite Modifikation
Die Leistungsfaktorverbesserungsschaltung 103C in 8 zeigt eine Konfiguration mit einer Oszillatorschaltung 22 zum Bereitstellen eines Referenztaktsignals für die periodische Signalsynchronisierung. Wie jedoch in 13 dargestellt ist, kann eine Leistungsfaktorverbesserungsschaltung 103F in einer Leistungsfaktorverbesserungseinheit 102E des Wandlergeräts 2000 ein Referenztaktsignal von einer externen Referenztaktsignalquelle 16 erhalten.
Das heißt, dass in der Leistungsfaktorverbesserungsschaltung 103F die Frequenzteilerschaltung 212 ein Referenztaktsignal von der externen Referenztaktsignalquelle 16 erhält.
Während die Frequenz des Taktsignals von der externen Referenztaktsignalquelle 16 in der Größenordnung von Megahertz (MHz) liegt, erfordert die Adressgeneratorschaltung 21 eine Frequenz im Kilohertz-(kHz)-Bereich. Deshalb wird die Frequenz von der Frequenzteilerschaltung 212 geteilt und in eine passende Frequenz gewandelt.
Der Adresszähler 211 empfängt das digitale Signal Vp vom Optokoppler 14 an seinem Reset-Anschluss (flankengesteuerter Typ) und gibt unter Verwendung des von der Frequenzteilerschaltung 212 auf eine niedrigere Frequenz gewandelten Taktsignals Adressen im ROM 20 an, der Ursprungsdaten der sinusförmigen vollweggleichgerichteten Wellenform speichert.
Auf diese Weise wird durch die Bereitstellung eines äußerst präzisen externen Taktsignals anstelle der Verwendung einer internen Oszillatorschaltung die Schaltungskonfiguration vereinfacht und die äußerst genaue Einstellung der Frequenz der Zielstromwertwellenform ermöglicht.
C. Dritte bevorzugte Ausführungsform
Das unter Bezugnahme auf 12 beschriebene Wandlergerät 200B hat eine Konfiguration, bei der der Ausgang der spannungsgesteuerten Oszillatorschaltung 23 durch eine PLL-Schaltung 24 verriegelt ist. Diese die Rückkopplungsregelung anwendende Konfiguration benötigt jedoch eine gewisse Zeit, bis sich die Frequenz stabilisiert hat (Einrastzeit) sowie eine komplizierte Auslegung, um die Stabilität der Oszillation zu verbessern.
Deshalb zeigt eine dritte bevorzugte Ausführungsform der Erfindung in 14 die Konfiguration eines Wandlergeräts 300, das in der Lage ist, eine hohe Frequenzgenauigkeit des Zielstromwerts ohne Rückkopplungssteuerung sicherzustellen. Die gleichen Komponenten wie die des Wandlergeräts 200 von 9 tragen identische Bezugszeichen und werden nicht erneut beschrieben.
C-1. Konfiguration des Geräts
Wie in 14 dargestellt enthält eine Leistungsfaktorverbesserungsschaltung 103G in der Leistungsfaktorverbesserungseinheit 102G des Wandlergeräts 300 eine interne Oszillatorschaltung 33 zur Ausgabe eines Referenztaktsignals und eine Adressgeneratorschaltung 31 mit einem Adresszähler 311, einem Zeittaktzähler 312, einem Periodenregister 313, einer Dividierschaltung 314, einem Periodenzähler 315 und einer Frequenzteilerschaltung 316.
Das von der internen Oszillatorschaltung 33 erzeugte Referenztaktsignal wird an die Frequenzteilerschaltung 316 gelegt, in der die Frequenz geteilt wird. Danach wird es an den Zeittaktzähler 312, das Periodenregister 313 und den Periodenzähler 315 geliefert.
Der Ausgang des Periodenzählers 315 wird an die Dividierschaltung 314 gelegt, der Ausgang der Dividierschaltung 314 wird an das Periodenregister 313 gelegt, der Ausgang des Periodenregisters 313 wird an den Zeittaktzähler 312 gelegt, der Ausgang des Zeittaktzählers 312 wird an den Adresszähler 311 gelegt und der Ausgang des Adresszählers 311 wird an den ROM 20 geliefert.
Außerdem wird das vom Optokoppler 14 ausgegebene digitale Signal Vp an den Adresszähler 311, den Zeittaktzähler 312, das Periodenregister 313 und den Periodenzähler 315 geliefert.
15 zeigt die Konfiguration der internen Oszillatorschaltung 33. Die interne Oszillatorschaltung 33 hat in Reihe geschaltete Inverter IV11 und IV12, einen parallel zu den Invertern geschalteten Kondensator C21 und einen parallel zum Inverter IV12 geschalteten Widerstand R21.
C-2. Funktionsweise
Nachstehend wird die Funktionsweise der Leistungsfaktorverbesserungsschaltung 103G, vor allem die Funktionsweise der Adressgeneratorschaltung 31 beschrieben.
Der Periodenzähler 315 misst eine Periode der Wechselspannungsversorgung 1, d.h. die Zeit von einer ansteigenden Flanke des digitalen Signals Vp vom Optokoppler 14 bis zur nächsten ansteigenden Flanke, unter Verwendung des Referenztaktsignals von der internen Oszillatorschaltung 33.
Wird nun eine Periode der Wechselspannungsversorgung 1 mit T[s] und die Frequenz des Referenztaktsignals von der internen Oszillatorschaltung 33 (interne Oszillationsfrequenz) mit f[Hz] angenommen, dann beträgt der Zählwert K1 der Periode der Spannungsversorgung K1 = T × f.
Der Zählwert K1 wird der Dividierschaltung 314 übergeben und diese dividiert ihn durch die Anzahl der Daten nd der im ROM 20 gespeicherten Ursprungsdaten der vollweggleichgerichteten Wellenform, um einen Quotienten K1' (K1' = K1/nd) bereitzustellen. Der Quotient K1' entspricht einer Inkrementierungsperiode der dem ROM 20 bereitzustellenden Adresse.
Danach zählt der Zeittaktzähler 312 den Quotienten K1' unter Verwendung des Referenztaktsignals von der internen Oszillatorschaltung 33; die Zählperiode T' ist dann gegeben als T' = (K1'/f) = {(T × F/nd)/f} = T/nd.
Auf diese Weise dividiert die Adressgeneratorschaltung 31 unabhängig von der internen Oszillationsfrequenz f die Periode der Wechselspannungsversorgung 1 in Inkrementierungsperioden der dem ROM 20 bereitzustellenden Adressen.
Der Zeittaktzähler 312 setzt den Anfangswert auf K1', zählt ihn mit der internen Oszillationsfrequenz f herunter, gibt einen Impuls an den Adresszähler 311 aus, wenn der Zählwert 0 erreicht und lädt den im Periodenregister 313 gespeicherten Quotienten K1' erneut.
C-3. Effekte
Beim oben beschriebenen Wandlergerät 300 kann die in der Leistungsfaktorverbesserungsschaltung 103G enthaltende Adressgeneratorschaltung 31 die Periode der Wechselspannungsversorgung 1 korrekt in Inkrementierungsperioden der dem ROM 20 bereitzustellenden Adressen unabhängig von der internen Oszillationsfrequenz f der internen Oszillatorschaltung 33 dividieren. Es ist deshalb möglich, einen Zielstromwert mit äußerst genauer Frequenz ohne Verwendung der Rückkopplungssteuerung bereitzustellen, wodurch die Systemstabilität verbessert wird.
Selbst wenn die Frequenz der Wechselspannungsversorgung 1 geändert worden ist, wird außerdem der Inkrementierungszyklus des Adresszählers 311 automatisch geändert. Es ist deshalb möglich, Wechselspannungsversorgungen mit verschiedenen Zyklen zu verwenden, ohne dass eine Schaltungsmodifikation erforderlich wird.
Durch die Verwendung der Dividierschaltung 314 wird es ferner möglich, jeden beliebigen Wert der Datenanzahl nd zu verarbeiten.
C-4. Erste Modifikation
In der Adressgeneratorschaltung 31 des Wandlergeräts 300 gemäß 14 misst der Periodenzähler 315 eine Periode (T) der Wechselspannungsversorgung und die Dividierschaltung 314 dividiert sie durch die Anzahl Daten nd der im ROM 20 gespeicherten Ursprungsdaten der vollweggleichgerichteten Wellenform, um den Quotienten K1' (K1' = K1/nd) bereitzustellen. Andererseits beschafft sich wie in 16 dargestellt eine Adressgeneratorschaltung 314 in der Leistungsfaktorverbesserungsschaltung 103H als Leistungsfaktorverbesserungseinheit 102H des Wandlergeräts 300A den Quotienten K1' unter Verwendung einer Divisionstabelle im ROM 317, in die Ergebnisse gegebener Divisionen im Voraus geschrieben worden sind.
Das bedeutet, dass entsprechend den Adressen ADd im ROM 317 Daten über die Ergebnisse der ADd/nd-Division zuvor als Ausgangsdaten in die Divisionstabelle des ROM 317 geschrieben worden sind.
Danach wird auf die Divisionstabelle des ROM 317 zugegriffen, wobei der Zählwert K1 der Periode der Spannungsversorgung als Adresse ADd dient, und der Wert von K1/nd oder der Quotient K1' wird ausgegeben. Die Dividierfunktion wird somit als ein Ergebnis verwirklicht.
Diese Operation wird weiter unter Bezugnahme auf 17 beschrieben. 17 zeigt ein Beispiel einer in den ROM 317 geschriebenen Divisionstabelle, wobei die Ausgangsdaten entsprechend den Adressen im ROM 317 dargestellt sind.
In der Tabelle werden die durch Dividieren der Adressen erhaltenen Quotienten als Ausgangsdaten beschrieben, wobei angenommen wird, dass die Datenanzahl nd der vollweggleichgerichteten Wellenformdaten z.B. 2 ist.
Für Adresse 7 beispielsweise gilt 7 : 2 = 3, Rest 1; das Ausgangsdatum ist 3. Zählt also der Periodenzähler 315 den Periodenzählwert K1 der Spannungsversorgung, wird Adresse 7 in der Divisionstabelle des ROM 317 angegeben und diese gibt 3 als Quotienten K1' aus.
Die Adressgeneratorschaltung 31A in der Leistungsfaktorverbesserungsschaltung 103H verwirklicht also die Division mittels einer ROM-Tabelle. Damit entfällt die Notwendigkeit einer Schaltung mit einer Dividierfunktion, wodurch die Konfiguration vereinfacht wird. Außerdem kann die Anzahl der Daten der erzeugten vollweggleichgerichteten Wellen beliebig bestimmt werden, was die Auslegungsfreiheit erhöht.
C-5. Zweite Modifikation
Bezüglich einer Konfiguration zur Verwirklichung der Dividierfunktion ohne Verwendung einer Schaltung mit Dividierfunktion kann wie in 18 dargestellt eine Leistungsfaktorverbesserungsschaltung 103I in der Leistungsfaktorverbesserungseinheit 102I des Wandlergeräts 300B einen Periodenzähler mit einer Bit-Verschiebe-Funktion in der Adressgeneratorschaltung 31B enthalten.
Das bedeutet, dass in der Adressgeneratorschaltung 31B ein Periodenzähler 318 zur Messung einer Periode der Wechselspannungsversorgung 1, d.h. der Zeit von einer ansteigenden Flanke des digitalen Signals Vp vom Optokoppler 14 bis zur nächsten ansteigenden Flanke, eine Bit-Verschiebe-Funktion hat. Der Quotient K1' kann durch die Bit-Verschiebung erhalten werden.
Diese Operation wird nunmehr weiter unter Bezugnahme auf 19 beschrieben. 19 ist ein Diagramm, das die Bit-Verschiebe-Funktion des Periodenzählers 318 schematisch darstellt. 19 zeigt Ergebnisse, die erhalten werden, wenn die 112 in dezimaler Schreibweise repräsentierten Daten jeweils bitweise zum LSB (Least Significant Bit – niedrigstwertiges Bit) verschoben (nach rechts verschoben) werden.
Wie aus 19 ersichtlich ist das Resultat 56, wenn die dezimal als 112 repräsentierten Daten um ein Bit nach rechts verschoben werden; werden sie weiter nach rechts verschoben, ist das Resultat 28. Ein Verschiebung nach rechts der Daten um X Bits resultiert also in einem Wert dividiert durch 2^x. Ist die Datenanzahl nd der vollweggleichgerichteten Wellenformdaten 2, kann deshalb der Quotient K1' durch eine Ein-Bit-Verschiebung nach rechts des vom Periodenzähler 318 gemessenen Zählwerts der Spannungsversorgung erhalten werden.
Der so erhaltene Quotient K1' wird dem Periodenregister 313 übergeben.
Der Quotient K1' kann also aus dem Zählwert K1 der Spannungsversorgungsperiode erhalten werden, indem die Bit-Verschiebe-Funktion des Periodenzählers 318 angewendet wird. Dies macht die Notwendigkeit einer Schaltung mit Divisionsfunktion überflüssig und vereinfacht die Konfiguration. Da außerdem der durch die Bit-Verschiebung erhaltene Quotient K1' höhenwertige Bits im Periodenzähler 318 verwendet, werden nur die Daten höhenwertiger Bits an das Periodenregister 313 übergeben. Deshalb kann ein Periodenregister 313 mit geringerer Speicherkapazität verwendet werden, um die Baugröße der Schaltung zu verringern.
Obwohl die Erfindung detailliert beschrieben worden ist, ist die obige Beschreibung mit allen ihren Aspekten beispielhaft und nicht einschränkend. Es versteht sich, dass zahlreiche andere Modifikationen und Variationen möglich sind, ohne vom Gültigkeitsbereich der Erfindung abzuweichen.

Claims

Wandlergerät mit einer A/D-Wandlereinheit zum Wandeln von Wechselspannung in Gleichspannung und einer Leistungsfaktorverbesserungseinheit zum Verbessern des Leistungsfaktors der A/D-Wandlereinheit, wobei die Leistungsfaktorverbesserungseinheit aufweist: einen Optokoppler (14) zum Wandeln einer an die A/D-Wandlereinheit gelieferten Wellenform der Wechselspannungsversorgung (1) in ein digitales Signal (Vp) und Ausgeben des digitalen Signals; ein Computersystem (15; 20, 21) zum Erzeugen von vollweggleichgerichteten Wellenformdaten, die mit der Wellenform der Wechselspannungsversorgung (1) auf Basis des digitalen Signals synchronisiert sind; einen D/A-Wandler (17, 18, 19), der als Referenzspannung (VREF) ein Spannungsfehlersignal (Ve) auf Basis eines Spannungsfehlers zwischen einer vorgegebenen Sollspannung und einer Ausgangsspannung (Vo) der A/D-Wandlereinheit zur Multiplikation der Referenzspannung mit den vollweggleichgerichteten Wellendaten empfängt, um eine Zielstromwertwellenform ähnlich der Wellenform einer Eingangsspannung in die A/D-Wandlereinheit auszugeben; und einen Stromregelungsabschnitt zum Vergleichen der Zielstromwertwellenform und einer Wellenform eines in der A/D-Wandlereinheit fließenden Stroms und zum Regeln des in der A/D-Wandlereinheit fließenden Stroms, um einen Stromfehler zwischen beiden zu verringern.
Wandlergerät nach Anspruch 1, bei dem ein Spannungsfehlersignalgeneratorabschnitt (8) zum Erzeugen des Spannungsfehlersignals und der Stromregelungsabschnitt innerhalb eines IC-Chip als eine Leistungsfaktorverbesserungsschaltung (103) vorgesehen sind; und der D/A-Wandler (17, 18) sowie das Computersystem außerhalb des IC-Chip vorgesehen sind.
Wandlergerät nach Anspruch 2, bei dem der D/A-Wandler (17) innerhalb des Computersystems vorgesehen ist.
Wandlergerät nach Anspruch 2, bei dem der D/A-Wandler (18) außerhalb des Computersystems vorgesehen ist.
Wandlergerät nach Anspruch 1, bei dem der D/A-Wandler (19), ein Spannungsfehlersignalgeneratorabschnitt (8) zum Erzeugen des Spannungsfehlersignals und der Stromregelungsabschnitt innerhalb eines IC-Chip als eine Leistungsfaktorverbesserungsschaltung (103B) und das Computersystem außerhalb des IC-Chip vorgesehen sind.
Wandlergerät nach Anspruch 1, bei dem der D/A-Wandler (19), das Computersystem (20, 21), ein Spannungsfehlersignalgeneratorabschnitt (8) zum Erzeugen des Spannungsfehlersignals und der Stromregelungsabschnitt innerhalb eines IC-Chip als eine Leistungsfaktorverbesserungsschaltung (103C, 103D, 103E) vorgesehen sind.
Wandlergerät nach Anspruch 6, bei dem das Computersystem aufweist: ein Speichergerät (20), in dem Ursprungsdaten über eine vollweggleichgerichtete Wellenform für eine Periode der Wellenform der Wechselspannungsversorgung (1) als digitale Daten gespeichert sind; und eine Adressgeneratorschaltung (21, 31, 31A, 31B), die das vom Optokoppler (14) ausgegebene digitale Signal (Vp) empfängt, um ein Adresssignal mit einer gegebenen Taktung auszugeben und dadurch Zeitintervalle einzustellen, in denen die im Speichergerät gespeicherten digitalen Daten in den D/A-Wandler eingegeben werden; und bei dem die Adressgeneratorschaltung die Zeitintervalle einstellt, um die Synchronisierung mit einem Zyklus der Wellenform der Wechselspannungsversorgung festzulegen; und das Speichergerät die Ursprungsdaten der vollweggleichgerichteten Wellenform entsprechend dem von der Adressgeneratorschaltung bereitgestellten Adresssignal ausgibt, um dem D/A-Wandler die mit der Wellenform der Wechselspannungsversorgung synchronisierten vollweggleichgerichteten Wellenformdaten zu übergeben.
Wandlergerät nach Anspruch 7, bei dem die Leistungsfaktorverbesserungsschaltung im IC-Chip eine Oszillatorschaltung (22, 22A, 23, 33) zur Bereitstellung eines Referenztaktsignals an die Adressgeneratorschaltung enthält.
Wandlergerät nach Anspruch 8, bei dem die Oszillatorschaltung (22) einen variablen Widerstand (VR1) und einen variablen Kondensator (VC1) als Widerstands- und Kapazitätskomponenten hat, die ihre Oszillationsfrequenz bestimmen.
Wandlergerät nach Anspruch 8, bei dem die Oszillatorschaltung (22A) außerhalb des IC-Chip ein Widerstandselement (R11) und ein Kondensatorelement (C11) hat, die ihre Oszillationsfrequenz bestimmen.
Wandlergerät nach Anspruch 8, bei dem die Oszillatorschaltung (23) eine spannungsgesteuerte Oszillatorschaltung ist, und die Leistungsfaktorverbesserungsschaltung (103E) ferner innerhalb des IC-Chip eine PLL-Schaltung (24) zum Verriegeln eines Ausgangs der spannungsgesteuerten Oszillatorschaltung und zum Übergeben des Ausgangs an die Adressgeneratorschaltung enthält.
Wandlergerät nach Anspruch 7, bei dem die Leistungsfaktorverbesserungsschaltung (103F) von außerhalb des IC-Chip ein Referenztaktsignal erhält, das an die Adressgeneratorschaltung zu legen ist.
Wandlergerät nach Anspruch 8 oder 12, bei dem die Adressgeneratorschaltung aufweist: eine Frequenzteilerschaltung (212) zum Teilen der Frequenz des Referenztaktsignals; und einen Adresszähler (211) zum Zählen des von der Frequenzteilerschaltung auf eine niedrigere Frequenz gewandelten Referenztaktsignals, um den Ausgabezeitpunkt des Adresssignals zu bestimmen.
Wandlergerät nach Anspruch 7, bei dem die Adressgeneratorschaltung (31) aufweist: eine Frequenzteilerschaltung (316) zum Teilen der Frequenz des Referenztaktsignals; einen Periodenzähler (315, 318), der das vom Optokoppler ausgegebene digitale Signal empfängt, zum Zählen eines Zählwerts (K1) für eine Periode der Wechselspannungsversorgung auf Basis des von der Frequenzteilerschaltung auf eine niedrigere Frequenz gewandelten Referenztaktsignals; Divisionsmittel (314, 317) zum Dividieren des Zählwerts durch die Anzahl der Daten (nd) der Ursprungsdaten der vollweggleichgerichteten Wellenform, um einen Quotienten (K1') zu erhalten, der einer Inkrementierungsperiode einer Adresse im Speichergerät entspricht; ein Register (313) zum Speichern des Quotienten; einen Zeittaktzähler (312) zum Zählen des Quotienten auf Basis des von der Frequenzteilerschaltung auf eine niedrigere Frequenz gewandelten Referenztaktsignals; und einen Adresszähler (311) zum Bestimmen des Zeitpunkts der Ausgabe des Adresssignals auf Basis des Quotienten.
Wandlergerät nach Anspruch 14, bei dem die Divisionsmittel (314) eine Dividierschaltung sind.
Wandlergerät nach Anspruch 14, bei dem die Divisionsmittel (317) ein Speichergerät zum Speichern der Divisionsergebnisse sind, in das Ergebnisse einer vorgegebenen Division zuvor eingeschrieben worden sind.
Wandlergerät nach Anspruch 14, bei dem die Divisionsmittel (318) den Periodenzähler enthalten und den Quotienten durch Bit-Verschiebung eines vom Periodenzähler gezählten Ergebnisses erhalten.