-
Hintergrund der Erfindung
-
Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft ein Verfahren zum Füllen eines
Kontaktdurchgangs einer Bitleitung, und insbesondere ein Verfahren
zum Bilden einer leitenden Schicht in dem Kontaktdurchgang einer Bitleitung.
-
So
wie die Integration von integrierten Schaltungen zunimmt, wird die
Größe des Halbleiterbauteils
reduziert. Ein Dynamic Random Access Speicher (DRAM) zum Beispiel
hat eine Entwurfsregel für 64MB
DRAM von 0,3 μm
oder weniger, wobei die Entwurfsregel für 128MB DRAM und 256MB DRAM so
klein wie 0,2 μm
oder weniger ist.
-
In
einer Kontaktstruktur einer Bitleitung, wenn zum Beispiel die Leitungsbreite
auf annähernd 0,11 μm reduziert
wird, wird die Breite einer Drain-Zone, durch den Kontakt einer
Bitleitung freigelegt, ebenso auf annähernd 0,038 μm oder weniger
reduziert. Wenn in dem Kontaktdurchgang einer Bitleitung eine leitende
Schicht als Bitleitungskontakt (CB) gebildet wird, treten häufig entweder
CB-Öffnung
oder Wortleitungs-Bitleitungs-Kurzschluss auf, was zum Versagen
des Bauteils führt,
wodurch die Ausbeute und Kosten des Vorgangs negativ beeinflusst
werden.
-
1A bis 1F sind Querschnitte, die diese Probleme
in dem herkömmlichen
Verfahren des Füllens
eines Kontaktdurchgangs einer Bitleitung darstellen.
-
In 1A ist zuerst ein Substrat 100,
so wie monokristallines Silizium, das eine Transistorstruktur aufweist,
bereitgestellt. Das Substrat 100 hat eine Gate-Elektrode 120,
die über
eine aktive Oberfläche des
Substrats 100 hervorragt. Eine Drain-Zone 112 und
Source-Zone 114 sind auf der aktiven Oberfläche jeweils
auf zwei Seiten der Gate-Elektrode 120 angeordnet. Die
Gate-Elektrode 120 ist eine Wortleitung, die wie benötigt eine
Mehrfachniveaustruktur aufweist. Zum Beispiel kann die Gate-Elektrode 120 in 1A eine dielektrische Schicht 121,
eine polykristalline Siliziumschicht 122 und eine Metall-Silizid-Schicht 123 als
leitende Schicht, und eine Hartmaskierungsschicht 124 aufweisen,
aufeinander folgend von der aktiven Oberfläche des Substrats 100. Die
Gate-Elektrode 120 hat weiter einen Abstandshalter 125 auf
der Seitenwand, was zu einer Breite der freigelegten Drain-Zone 112 zwischen
zwei benachbarten Gate-Elektroden 120 so
groß wie
annähernd
0,038 μm
oder weniger führt,
wenn die Entwurfsregel auf annähernd
0,11 μm
reduziert wird.
-
In 1B sind aufeinander folgend
eine dielektrische Schicht 130 und eine gemusterte Widerstandsschicht 191 auf
dem Substrat 100 gebildet. Die gemusterte Widerstandsschicht 191 hat
eine Öffnung 191a,
die einen Teil der dielektrischen Schicht 130 freilegt,
eine vorbestimmte Lage eines nachfolgenden Kontaktdurchgangs einer
Bitleitung. Das Dielektrikum ist normalerweise etwa 0,3 μm bis etwa
1,0 μm dick.
-
Die
nachfolgenden Schritte enthalten das Entfernen der freigelegten
dielektrischen Schicht 130, um den Kontaktdurchgang der
Bitleitung zu bilden, der die Drain-Zone 112 freilegt,
und das Füllen einer
Metallschicht in den Kontaktdurchgang der Bitleitung als ein Bitleitungskontakt. 1C und 1D zeigen CB-Öffnung und 1E und 1F zeigen
Wortleitungs-Bitleitungs-Kurzschluss,
die in den vorstehend genannten Schritten auftreten.
-
In 1C wird die durch die Öffnung 191a freigelegte
dielektrische Schicht 130 durch anisotropes Ätzen entfernt,
unter Verwendung einer gemusterten Widerstandsschicht 191 als
eine Ätzmaske, um
einen Durchgang 131 zu bilden, als einen Kontaktdurchgang
einer Bitleitung, wodurch die Drain-Zone 112 freigelegt
wird. Dann wird die gemusterte Widerstandsschicht 191 entfernt.
Wie vorstehend bemerkt, ist die Breite der freigelegten Drain-Zone 112 annähernd 0,038 μm oder weniger, was
dazu führt,
dass der Durchgang 131 extrem tief ist im Vergleich mit der
Dicke der dielektrischen Schicht 130, etwa 0,3 μm bis etwas
1,0 μm wie
offenbart. Die Ätzreaktion
verlangsamt sich, wenn die dielektrische Schicht 130 am
Boden des Durchgangs 131 geätzt wird, was dazu führt, dass
die verbleibende dielektrische Schicht 130 am Boden von
Durchgang 131 nicht vollständig geätzt wird, deshalb kann sie
die Drain-Zone 112 nicht freilegen.
-
In 1D sind aufeinander folgend
eine Barriereschicht 140 und eine leitende Schicht 150 im Durchgang 131 als
ein Bitleitungskontakt gebildet. Der Bitleitungskontakt kann sich
nicht elektrisch mit der Drain-Zone 112 verbinden, was
ein Ergebnis der verbleibenden dielektrischen Schicht 130 zwischen der
Barriereschicht 140 und der Drain-Zone 112 ist. Daher
tritt CB-Öffnung auf.
-
In 1E, nach dem in 1B gezeigten Schritt, wird
die durch die Öffnung 191a freigelegte dielektrische
Schicht 130 durch anisotropes Ätzen entfernt, unter Verwendung
einer gemusterten Widerstandsschicht 191 als eine Ätzmaske,
um einen Durchgang 131' zu
bilden, als ein Kontaktdurchgang einer Bitleitung, wodurch die Drain-Zone 112 freigelegt
wird. Dann wird die gemusterte Widerstandsschicht 191 entfernt.
Um das Dielektrikum 130 am Boden des Durchgangs 131' vollständig zu
entfernen, wird an dem Dielektrikum 130 Überätzen ausgeführt. Wie
in 1A oder 1B gezeigt, schützen die Hartmaskierungsschicht 124 und
der Abstandshalter 125 die Gate-Elektrode 120 davor,
elektrisch mit dem nachfolgend gebildeten Bitleitungskontakt oder
der Bitleitung verbunden zu werden. Weiter wird die dielektrische
Schicht 130 mit hoher Ätzselektivität geätzt, von
beispielsweise 10, in Bezug auf die Hartmaskierungsschicht 124 und
den Abstandshalter 125, um zu verhindern, die leitenden
Schichten, die polykristalline Siliziumschicht 122 und
die Metallsilizidschicht 123 freizulegen, während dem Ätzen der dielektrischen
Schicht 130, wenn die dielektrische Schicht 130 Siliziumoxid
ist, und sowohl die Hartmaskierungsschicht 124 und der
Abstandshalter 125 Siliziumnitrid sind. Wenn Überätzen ausgeführt wird,
um ein Ätzen
des Dielektrikums 130 am Boden des Durchgangs 131' zu erzwingen,
kann ein Teil der harten Maskierungsschicht 124 und des
Abstandshalters 125 entfernt werden, dadurch wird die Metallsilizidschicht 123 freigelegt,
und noch ernster könnte
die polykristalline Siliziumschicht 122 freigelegt werden.
-
In 1F sind aufeinander folgend
eine Barriereschicht 140 und eine leitende Schicht 150 im Durchgang 131' als ein Bitleitungskontakt
gebildet. Die freigelegte Metallsilizidschicht 123 wird
elektrisch mit dem Bitleitungskontakt verbunden. Daher tritt Wortleitungs-Bitleitungs-Kurzschluss auf.
-
Die
Druckschrift
US 5,519,239
A offenbart eine Struktur und ein Verfahren, welche die
Speicherzellengröße durch
selbstbildende Kontakte und selbstausrichtende Source-Leitungen
in der Anordnung verringern. Dadurch soll sichergestellt werden, dass
die Isolierung für
jede Speicherzelle ungeachtet einer eventuellen Fehlausrichtung
von Kontakten gegeben ist.
-
Zusammenfassung
der Erfindung
-
Daher
es die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Füllen eines
Kontaktdurchgangs einer Bitleitung bereitzustellen, wobei CB-Öffnung und
Wortleitungs-Bitleitungs-Kurzschluss
in dem Vorgang verhindert werden, um die Ausbeute des Vorgangs zu
verbessern und die Kosten des Vorgangs zu verringern.
-
Um
die beschriebene Aufgabe zu erreichen, stellt die vorliegende Erfindung
ein Verfahren zum Füllen
eines Kontaktdurchgangs einer Bitleitung bereit. Zuerst wird ein
Substrat, das einen Transistor aufweist, der eine Gate-Elektrode,
eine Drain-Zone und eine Source-Zone aufweist, auf dem Substrat
bereitgestellt. Dann wird eine erste Barriereschicht gebildet, die
die Seitenwand der Gate-Elektrode überlagert. Als nächstes wird
eine erste leitende Schicht gebildet, die die erste Barriereschicht überlagert.
Als nächstes
werden die erste Barriereschicht und die erste leitende Schicht
oberhalb der Source-Zone entfernt. Als nächstes wird eine isolierende
Barriereschicht gebildet, die das Substrat überlagert. Als nächstes wird
eine erste dielektrische Schicht gebildet, die die isolierende Barriereschicht
oberhalb der Source-Zone überlagert.
Als nächstes
wird eine zweite dielektrische Schicht gebildet, die das Substrat überlagert.
Als nächstes
wird ein Durchgang durch die zweite dielektrische Schicht und die
isolierende Barriereschicht gebildet, wodurch die erste leitende
Schicht freigelegt wird. Weiter wird eine zweite Barriereschicht
gebildet, die die Oberfläche
des Durchgangs überlagert.
Zuletzt wird der Durchgang mit einer zweiten leitenden Schicht gefüllt.
-
Kurze Beschreibung
der Zeichnung
-
Die
vorliegende Erfindung kann vollständiger verstanden werden, indem
die nachfolgende detaillierte Beschreibung in Zusammenhang mit den
Beispielen und den Bezügen
auf die begleitende Zeichnung gelesen wird, worin:
-
1A bis 1F Querschnitte
sind, die CB-Öffnung
und Wortleitungs-Bitleitungs-Kurzschluss darstellen, die in einem
herkömmlichen
Verfahren zum Füllen
eines Durchgangskontakts einer Bitleitung auftreten.
-
2A bis 2J sind
Querschnitte, die ein Verfahren zum Füllen eines Durchgangskontakts
einer Bitleitung der vorliegenden Erfindung darstellen.
-
Detaillierte
Beschreibung der Erfindung
-
Die
folgende Ausführungsform
ist gedacht, um die Erfindung vollständiger darzustellen, ohne den
Schutzumfang der Ansprüche
zu beschränken, da
zahlreiche Modifikationen und Veränderungen den Fachleuten ersichtlich
sein werden.
-
2A bis 2J sind
Querschnitte, die ein Verfahren zum Füllen eines Durchgangskontakts
einer Bitleitung der vorliegenden Erfindung darstellen.
-
In 2A wird
zuerst ein Substrat 200, so wie monokristallines Silizium,
das eine Transistor-Struktur
aufweist, bereitgestellt. Das Substrat 200 hat eine Gate-Elektrode 220,
die von einer aktiven Oberfläche
des Substrats 200 vorragt. Eine Drain-Zone 212 und
eine Source-Zone 214 sind auf der aktiven Oberfläche jeweils
auf zwei Seiten der Gate-Elektrode 220 angeordnet. Die
Gate-Elektrode 220 ist eine Wortleitung, die wie benötigt eine
Mehrfachniveau-Struktur aufweist. Zum Beispiel kann die Gate-Elektrode 220 in 2A eine
dielektrische Schicht 221 des Gatters so wie eine Oxidschicht, eine
polykristalline Siliziumschicht 222 aufweisen und eine
Metallsilizidschicht 223, so wie Wolframsilizid, als leitende
Schicht, und eine Hartmaskierungsschicht 224 so wie Siliziumnitrid,
aufeinander folgend von der aktiven Oberfläche des Substrats 200.
Die Gate-Elektrode 220 weist weiterhin einen Abstandshalter 225 so
wie Siliziumnitrid auf der Seitenwand auf, was zu einer Breite der
freigelegten Drain-Zone 212 zwischen zwei benachbarten
Gate-Elektroden 220 so groß wie annähernd 0,038 μm oder weniger führt, wenn
die Entwurfsregel auf annähernd
0,11 μm reduziert
wird. Es wird bemerkt, dass diese Struktur der Gate-Elektrode 220 ein
Beispiel ist, und nicht dazu gedacht ist, den Schutzumfang der vorliegenden
Erfindung zu beschränken.
Die Fachleute werden die Möglichkeit
der Verwendung von jeder offenbarten Gate-Elektrodenstruktur erkennen,
die vorliegende Erfindung zu bearbeiten.
-
In 2B wird
eine Barriereschicht 240 gebildet, die das Substrat 200 überlagert.
Insbesondere wird die Barriereschicht 240 auf der Oberfläche des Abstandshalters 225,
der Drain-Zone 212 und der Source-Zone 214 gebildet.
Die Barriereschicht 240 hat bevorzugterweise eine TiN/Ti-Schicht. Weiterhin kann
die Bildung der Barriereschicht 240 aufgeteilt werden in
eine Vielzahl von Unterschritten, so wie dem Bilden einer Titan-Schicht
(nicht gezeigt), die das Substrat 200 überlagert, unter Verwendung
physikalischer Bedampfung (PVD) so wie Sputtern, und Ausglühen des
Substrats 200 unter Stickstoffatmosphäre, wodurch die Bildung der
Barriereschicht 240 vollendet wird. Die Barriereschicht 240 verhindert Zwischendiffusion
zwischen entweder der Drain-Zone 212 oder der Source-Zone 214 und
einer leitenden Schicht, die nachfolgend darauf gebildet wird, was
die elektrische Leistung eines Endprodukts negativ beeinflussen
kann. Die Barriereschicht 240 kann weiterhin eine Kleberschicht
sein, die dabei hilft, die nachfolgend gebildete leitende Schicht
auf dem Abstandshalter 225, der Drain-Zone 212 und
der Source-Zone 214 zu befestigen.
-
In 2C wird
unter Verwendung chemischer Bedampfung (CVD) oder PVD eine leitende Schicht 250 gebildet,
die die Barriereschicht 240 überlagert. Es wird bevorzugt,
eine Wolfram-Schicht als
die leitende Schicht 250 zu bilden, unter Verwendung von
CVD. Ätzen
oder chemisch-mechanisches Polieren (CMP) wird dann ausgeführt, bevorzugt
unter Verwendung einer harten Maskierungsschicht 224 als
Stoppschicht, um die zusätzliche
Barriereschicht 240 und die leitende Schicht 250 zu
entfernen, wodurch die Barriereschicht 240 und die leitende
Schicht 250 zwischen zwei benachbarten Gate-Elektroden 220 belassen
werden. Verglichen mit dem Stand der Technik bildet die vorliegende
Erfindung eine Barriereschicht 240 und eine leitende Schicht 250,
bevor ein Dielektrikum auf dem Substrat 200 gebildet wird,
was CB-Öffnung,
die daraus folgt, dass die dielektrische Schicht am Boden eines
nachfolgend gebildeten Durchgangs zurückbleibt, oder Wortleitungs-Bitleitungs-Kurzschluss,
der aus Überätzen der
zurückgebliebenen
dielektrischen Schicht folgt, verhindert, wodurch die Ausbeute des
Vorgangs verbessert wird, und die Kosten verringert werden.
-
In 2D wird
eine gemusterte Widerstandsschicht 292 gebildet, die das
Substrat 200 überlagert,
was die leitende Schicht 250 oberhalb der Source-Zone 214 oder
andere Stellen freilegt, die keinen Kontakt bilden.
-
In 2E werden
die freigelegte leitende Schicht 250 und die Barriereschicht
zwischen unter der freigelegten leitenden Schicht 250 durch
anisotropes Ätzen
entfernt, unter Verwendung der gemusterten Widerstandsschicht 292 als
eine Maske, um die Barriereschicht 240 und die leitende
Schicht 250 oberhalb der Drain-Zone 212 vorbestimmt
zu lassen, um einen Bitleitungskontakt zu bilden. Die leitende Schicht 250 und
die Barriereschicht 240 werden bevorzugt geätzt unter
Verwendung reaktiven Ionenätzens
(RIE), unter Verwendung eines Gasgemischs so wie NF3,
Cl2, O2 und anderen
Gasen, mit hoher Ätzselektivität in Bezug
auf den Abstandshalter 225, unter Verwendung des Abstandshalters 225 als
eine Stoppschicht.
-
In 2F wird
eine isolierende Barriereschicht 260 so wie Siliziumnitrid
gebildet, die das Substrat 200 konform überlagert, insbesondere auf der
Gate-Elektrode 220, dem Abstandshalter 225, der
Source-Zone 214, der leitenden Schicht 250 und der
Barriereschicht 240. Wenn eine dielektrische Schicht so
wie eine Oxidschicht nachfolgend gebildet wird, die das Substrat 200 überlagert,
verhindert die isolierende Barriereschicht 260 Zwischendiffusion zwischen
der dielektrischen Schicht und der leitenden Schicht 250,
was die elektrische Leistung des Substrats 200 negativ
beeinflussen kann.
-
In 2G wird
eine dielektrische Schicht 230 gebildet, die die isolierende
Barriereschicht 260 überlagert,
unter Verwendung solcher Verfahren wie CVD. Die nicht gewollte dielektrische
Schicht 230 wird dann entfernt, indem das Substrat 200 unter
Verwendung von CMP oder Ätzen
plan gemacht wird, unter Verwendung der isolierenden Barriereschicht 260 als
eine Stoppschicht, wodurch die dielektrische Schicht 230 oberhalb
der Source-Zone 214 und des Substrats 200 nicht
vorbestimmt gelassen wird, um einen Kontakt zu bilden.
-
In 2H werden
eine dielektrische Schicht 235 und eine gemusterte Widerstandsschicht 293 zudecken
gebildet, die das Substrat 200 überlagern, insbesondere auf
der isolierenden Schicht 260 dem Dielektrikum 230.
Die gemusterte Widerstandsschicht 293 weist eine Öffnung 293a auf,
die einen Teil der dielektrischen Schicht 235 freilegt,
wo ein Kontaktdurchgang einer Bitleitung nachfolgend gebildet wird.
Die dielektrische Schicht 235 ist bevorzugt eine Oxidschicht
gebildet durch CVD, unter Verwendung eines Precursors, der Tetra-Ethoxy-Silane (TEOS)
umfasst.
-
In 2I wird
ein Durchgang 235a gebildet, indem die dielektrische Schicht 235 und
ein Teil der isolierenden Barriereschicht 260 auf der leitenden Schicht 250 anisotrop
geätzt
werden, unter Verwendung einer gemusterten Widerstandsschicht 293 als eine Ätzmaske.
Der Durchgang 235a legt die leitenden Schicht 250 frei
und ist ein Kontaktdurchgang einer Bitleitung. Die gemusterte Widerstandsschicht 293 wird
dann entfernt.
-
In 2J wird
eine Barriereschicht 245 gebildet, die das Substrat 200 überlagert,
insbesondere auf der Oberfläche
des Durchgangs 235a. Die Barriereschicht 245 weist
bevorzugt eine TiN/Ti-Schicht auf.
Weiterhin kann die Bildung der Barriereschicht 245 aufgeteilt
werden in eine Vielzahl von Unterschritten so wie dem Bilden einer
Titan-Schicht (nicht gezeigt), die das Substrat 200 überlagert,
unter Verwendung physikalischer Bedampfung (PVD) so wie Sputtern,
und Ausglühen
des Substrats 200 unter Stickstoffatmosphäre, wodurch
die Bildung der Barriereschicht 245 vollendet wird. Die
Barriereschicht 245 verhindert zwischen der dielektrischen
Schicht 235 und der leitenden Schicht 255, die
nachfolgend in dem Durchgang 235a gebildet werden, Zwischendiffusion,
die die elektrische Leistung eines Endprodukts negativ beeinflussen
kann. Die Barriereschicht 245 kann weiterhin eine Kleberschicht
sein, die dabei hilft, die nachfolgend gebildete leitende Schicht 255 auf
der leitenden Schicht 235, der Drain-Zone 212 und der Source-Zone 214 zu
befestigen. Als nächstes
wird die leitende Schicht 255 gebildet, die die Barriereschicht 245 überlagert,
unter Verwendung von CVD oder PVD. Die nicht gewollte Barriereschicht 245 und
die leitende Schicht 255 werden dann durch CMP oder Ätzen entfernt,
bevorzugt unter Verwendung der dielektrischen Schicht 235 als
eine Stoppschicht, wodurch die Barriereschicht 245 und
die leitende Schicht 255 in dem Durchgang 235a belassen werden.
-
Daher
beweisen die gezeigten Ergebnisse die Wirksamkeit des erfindungsgemäßen Verfahrens beim
Bilden einer leitenden Schicht als Bitleitungskontakt oberhalb einer
Drain-Zone, bevor eine dielektrische Schicht gebildet wird, die
das Substrat überlagert,
wobei sowohl CB-Öffnung
als auch Wortleitungs-Bitleitungs-Kurzschluss wie im Stand der Technik
verhindert werden, wodurch die Ausbeute des Vorgangs verbessert
wird und die Kosten verringert werden, wodurch die Aufgaben der
vorliegenden Erfindung erreicht werden.
-
Obwohl
die vorliegende Erfindung besonders mit Bezug auf die bevorzugten
spezifischen Ausführungsformen
und Beispiele gezeigt und beschrieben worden ist, wird vorausgesehen,
dass Veränderungen
und Modifikationen davon ohne Zweifel den Fachleuten ersichtlich
werden. Es ist daher beabsichtigt, dass die folgenden Ansprüche so interpretiert
werden, dass alle solche Veränderungen
und Modifikationen in das wahre Wesen und den Schutzumfang der vorliegenden
Erfindung fallen.