TWI223393B - Method of filling bit line contact via - Google Patents

Method of filling bit line contact via Download PDF

Info

Publication number
TWI223393B
TWI223393B TW092108627A TW92108627A TWI223393B TW I223393 B TWI223393 B TW I223393B TW 092108627 A TW092108627 A TW 092108627A TW 92108627 A TW92108627 A TW 92108627A TW I223393 B TWI223393 B TW I223393B
Authority
TW
Taiwan
Prior art keywords
layer
bit line
barrier
line contact
filling
Prior art date
Application number
TW092108627A
Other languages
English (en)
Other versions
TW200421540A (en
Inventor
Tse-Yao Huang
Yi-Nan Chen
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW092108627A priority Critical patent/TWI223393B/zh
Priority to US10/640,096 priority patent/US6908840B2/en
Priority to DE10338017A priority patent/DE10338017B4/de
Publication of TW200421540A publication Critical patent/TW200421540A/zh
Application granted granted Critical
Publication of TWI223393B publication Critical patent/TWI223393B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1223393 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於一種位元線接觸窗的填充方法，特別 係有關一種在位凡線接觸窗形成導電層的方法。 【先前技術】 近年來，隨著積體電路集積度的增加，半導體製程設 計亦朝向縮小半導體凡件尺寸以提高密度之方向發展，以 目前廣泛使用之動悲隨機存取記憶體為例，64M DRAM製程 已從0·35//πι轉換至〇.3//m以下，而128Μ ΜαΜ或2 5 6M D R A Μ則更朝向0 . 2 // m以下發展。
然而’隨著線見不斷地縮減，製程困難度也不斷地提 咼。以位兀線接觸窗的填充製程為例，當線寬縮減至約〇 · 11 // m時’上述位兀線接觸窗所暴露的汲極區的寬度就只 有0 · 0 3 8 # m以下。因此，在上述位元線接觸窗中形成一導 電層例如鎢金屬層時作為位元線接觸（bH Hne C〇n^aft，CB)/守就容易發生位元線接觸開路（CL· open)或 是字兀線-位兀線短路（w〇rd Une —sh〇rt)的缺 陷發生。只要上述位开綠姑奴 70綠接觸開路或是字元線-位元線短 路的缺陷-一發生’即合導占二由丨丄 ,、,^ 丨θ ¥致所製造的半導體元件失效，對
半導體裟程的良率、成本等有不良影響。 請參考第1A〜1F圖，為―系列之^面圖，係顯示-習 知的位元線接觸窗的谙吞古、+ f — 〕真充方法如何導致上述的位元線接觸 開路或是字兀線-位元線短路的缺陷。 請參考第1 A圖，首夯，担加 &供一基底1 0 0，例如為單晶
1223393 五、發明說明（2) 矽之基底·，其中基底10〇具有雷曰 ^ ^ ^ , Q ^ 日日 、啕冤日日體之結構，在基底100的 ϊ ΐ ί 父錯排列的汲極區1 12與源極區1 14 ，在〉及極區1 1 2與源極區1 1 4之η 1亡 π τ _ 认問⑴on , 4之間具有一凸出基底100表面 極1 ί—位元線，㈣種種需求而通常 ，、有夕層、、、口構，例如在弟1 Α圖的pq 士 、 ％智1 z i例如為氧化層、一作兔 導電1的複晶石夕層122、-作為導電層的金屬碎化物層m ^ „ „19Π ^吏罩幕層124例如為氮化矽層，而 在閘極12G之側壁有-例如“化 由^間隙壁125存在於閑極12〇之側壁上，因^當土=體 兀，的设计準則（design rule)如上所述將線寬縮減至約 0二二日:：相鄰的閑極12〇的間隙壁125之間所曝露的汲 極區112的覓度就只有0.038 //m以下。 第_，依序於基底1〇〇上形成一介電層13〇例 口為虱化物層及一圖案化阻劑層丨9 i，圖案化阻劑層1 9 ^具 有、開=1 9 1 a，開口 1 9 1 a係露出部分介電層1 3 0之表面， 即為後績形成位元線接觸窗之位置。 /接下來的步驟係去除開口191a所暴露的介電層丨3〇以 形成一作為位元線接觸窗的介層窗並暴露出汲極區n2 ; 以及在上述介層窗内填入一金屬層例如一鎢金屬層，以作 為位兀線接觸。第1C〜1D圖的步驟係顯示在上述的步驟中 上述的位元線接觸開路的缺陷，而第1E〜1F圖的 Ϊ在上述的步驟中如何造成上述的字元線-位^ 線短路的缺陷。. 1223393
請參考第1 C圖，以圖案化阻劑層i 9 1為蝕刻罩幕對介 電層130進行非等向性蝕刻，以形成介層窗131，暴露汲極 區1 1 2，即為位元線接觸窗。然後，將圖案化阻劑層1 9 2去 除。然而如上所述，線寬為約〇 · 11 " m時，介層窗丨3 i所暴 露的沒極區112的寬度就只有〇· 〇38以爪以下，相對於介電* 層1 3 0的厚度，一般為約〇 · 3 v m〜1 · 〇 // m，介層窗1 3 1係具 有相當大的深度。因此在介層窗丨3 !底部的介電層丨3 〇中， 愈接近没極區1 1 2的介電層1 3 0就愈難被蝕刻，當上述的非 等向性蝕刻反應終止時，在介層窗丨3 i的底部就往往會留 下一些未受到餘刻或未完全蝕刻的介電層丨3〇，而未^露 出汲極區1 1 2。 ' 請參考第1 D圖，因為在介層窗丨3 i底部上殘留有部份 的介電層1 3 0而使汲極區丨丨2無法暴露出來，即使在介層窗 13 1内开y成阻卩早層1 4 0後，並填入一作為位元線接觸的導 電層1 5 0例如為鎢金屬層時，在介電層丨3 〇並非導體的情況 下，無法使導電層1 5 〇與汲極區丨丨2無法產生電性連結，就 造成了上述的位元線接觸開路的缺陷。 請參考第1E圖，接續第1B圖所繪示的步驟，以圖案化 阻劑層1 9 為蝕刻罩幕對介電層丨3 〇進行非等向性蝕刻，以 形成介層窗131’ ，暴露汲極區112，即為位元線接觸窗。 然後，將圖案化阻劑層丨9 2去除。然而，為了避免如第】c 圖所繪示的步驟，在介層窗131’的底部殘留介電層13〇而 造成上述的位元線接觸開路的缺陷，就以過蝕刻（〇v㊀厂 etching)的方式強行將介層窗131，底部的介電層丨別蝕
1223393
除，以暴露出；；及極區112。在第u與⑺圖巾，為了避免 為位元線的閘極120與後續所形成的位元線或位元
之間發生短路/閑極12 0中的導電層之複晶石夕層i 2 2與金屬 矽化物層123係以硬罩幕層124與間隙壁125所保護，並 介電層13G材質的選擇上以及㈣介電層13()的方式，係以 介電層130對硬罩幕層124與間隙壁125具有高蝕刻選擇比 的方式進行蝕刻，避免間極12〇中的導電層之複晶矽層122 與金屬矽化物層123暴露出來而與後續所形成的位元現貨 位元線接觸之間發生短路。以介電質層丨3〇為氧化矽而硬 罩幕層124與間隙壁125為氮化矽為例，介電層13〇對硬罩 幕層124與間隙壁125的蝕刻選擇比為約1〇，一旦採取過蝕 刻的方式強行將介層窗131’底部的介電層13〇蝕除，除了 介層窗131’的寬度會擴大外，部份的硬罩幕層124與間隙 壁125也會遭到蝕除而使金屬矽化物層123暴露出來，甚至 複晶矽層1 2 2亦有可能也曝露出來。
請參考第1F圖，在閘極12〇的導電層之金屬矽化物層 1 2 3暴露出來的情況下，經由在介層窗丨31，内形成一阻障 層1 4 0後，並填入一作為位元線接觸的導電層丨5 〇例如為鎢 金屬層的步驟之後，作為位元線接觸的導電層丨5 〇便與閘 極1 2 0的導電層之金屬矽化物層丨2 3發生電性連結，即造成 上述的字元線-位元線短路的缺陷。 【發明内容】 有鑑於此，本發明的主要目的係提供一種位元線接觸 窗的填充方法，在填充位元線接觸窗時，避免上述位元線
1223393 五、發明說明（5) 接觸開路或是字元線-位元線短路的缺p $ & & , 半導體萝铲从白女 吟们缺知之發生’以改善 率，並降低上述半導體製程的成本。 接觸窗的之本發明係提供-種位元線 底法’包括下列步驟“提供-基底，上述基 二間極：：；：；上述電晶體係形成於上述基底上，包含 述、·及L「 與一源極區；於上述閘極的侧壁、上 於上：— 區：表：與上述源極區的表面形成一第一阻障層； 上方：：；”早層上形成一第一導電|;去除上述源極區 Τ成二卩且障絕緣層；於上述源極區上方的 ^ 开上：成一第一靖；於上述基底上形成-第二：電: 露上述第二介電層與上述阻障絕緣層，暴 =上述弟一¥電層；於上述介層窗表面形成一第二阻障 層，以及於上述介層窗内填入一第二導電層。 ^:讓本發明之上述和其他目的、特冑、和優點能更 月頦易t重，下文特舉一較佳實施例，並配合所附圖示， 詳細說明如下： 【實施方式】 請苓考第2 A〜2 J圖，為一系列之剖面圖，係顯示本發 明較佳實施例中位元線接觸窗的填充方法的步驟。 請參考第2 A圖，首先，提供一基底2 〇 〇，例如為單晶 石夕之基底；其中基底2 0 0具有電晶體之結構，在基底2〇〇的 主動面上具有以一間隔父錯排列的没極區2 1 2與源極區2 1 4 ;在沒極區212與源極區214之間具有一凸出基底2〇〇表面
五、發明說明（6) 具有多2層2(^吉播間極2 2 0係ί 一位元、線，依據種種需求而通常 表面曰=冓、，例如在第2Α圖的閘極22〇中，由基底2〇〇的 導電:沾:序為一閘極介電層2 2 1例如為氧化層、一作為 例如‘:…層2 2 2、一作為導電層的金屬石夕化物層— 在閘：二 、與一硬罩幕層22 4例如為氮化石夕層，而 非 >及極 阻 由於^ 之侧壁有一例如為氮化矽所形成的間隙壁2 2 5。 元杜a ^隙壁225存在於閘極22 0之側壁上，因此當半導體 將綠t =计準則（deSlgn rule)如上所習知技術所敘述'， 卩見細減至約〇· n 時，相鄰的閘極22〇的間隙壁以巧 ，所曝露的沒極區212的寬度就只有〇.〇38_以下。其 上述閘極2 2 0之結構僅是習知之閘極結構中之一例 關本發明之特徵，非為限制本發明範圍之依據。 請參考第2B圖，在基底20〇上特別係間隙壁225 二1 2的表面、與源極區2丨4的表面形成一阻障層24〇，饵 平= 240較好為包含一TiN/Ti層。阻障層24〇的形成方法例 口為：（1)以物理氣相沉積法例如為濺鍍法在基底2〇〇上形 成—鈦金屬層（未繪示於圖面）；以及（2)將基底2〇〇置於一 =氣的氣氛下退火，即可完成阻障層24〇的形成。形成阻 障層240的目的係可防止後續在汲極區212的表面與源極區 U4的表面所形成的導電層與汲極區212和源極區214發生 交互擴散而對上述導電層的電性表現有不良影響；亦X可以 作為黏著層，使後績在汲極區2 1 2的表面與源極區2丨4的表 面所形成的導電層能穩定地黏著於間隙壁2 2 5、汲極區 2 1 2、與源極區2 1 4之上。
1223393 五、發明說明（7) --- 請參考第2C圖，以例如化學氣相沉積法（chemical vapor deposition，CVP)或物理氣相沉積法於阻障層24〇 上形成一導電層2 5 0，較好為使用化學氣相沉積法於阻障 層240上形成材質為鎢金屬的導電層25〇 ;再以回蝕法 (etchmg back)或化學機械研磨（chemical社吡⑽““ P〇l1Shing ;CMP)較好為以硬罩幕層224為終止層，去除 餘的阻障層240與導電層2 5 0，而在閘極2 2 0之間留下阻障 層240與導電層2 5 0。與習知技術相比較，本發明之較佳每 施例中，係於在基底2 0 0形成一介電層之前，先行於汲極" 區212上形成阻障層240與導電層2 5 0，可以避免習知技術 =於介，窗底部殘留氧化層而造成位元線接觸開路的缺 陷、或是以過蝕刻的方式蝕除介層窗底部殘留的氧化、 使閘極中的導電層暴露而造成字元線—位元線短路的缺 陷，而提升半導體製程良率並降低半導體製程成本。、 請參考第2D圖，於基底2〇〇上形成一圖案化阻劑厣 ，暴露出源極區2 1 4上的導電層2 5 0與其他不擬形成接曰 的基底200上的導電層250。 蜀區 請參考第2E圖，以圖案化阻劑層2 9 2為蝕刻罩幕 暴露的導電層2 5 0以及其下的阻障層2 4 〇進行非等向性、所 刻，而在預定要形成位元線接觸的汲極區2丨2上留°蝕 層240與導電層2 5 0。其中上述的非等向性蝕刻中，車/且障 一導電層2 5 0 /阻障層240對間隙壁2 25有高選擇比的=好為 以間隙壁2 2 5為姓刻終止層，對圖案化阻劑層2 g 2所 2 導電層2 5 0與阻障層240行非等向性蝕刻；例3如 :露的 J不」用包含
0548-9203twf(nl) ； 91161 ； dwwang.ptd 第12頁 1223393
3 c i2 〇2以及其他氣體的混和氣體作為飾^^一 間隙壁m為靖f止層，使用反應離子餘刻以 :劑層292所暴露的導電層25。與阻障層24〇行非等：：： 請參考第2F圖，以例如化學氣相沉 基底m上更精確地說在間卿、間隙壁、== 、導電層25。、與㈣層240上沉積一阻障絕緣4=4 :氮化石夕層。阻障絕緣層2 6 0係用來防止後續於曰』= 成·^化層時’上述氧化層與導電層25()或基底咖發生交 ^廣政現象，@對導電層25()或基底2⑽的電性造成^良影
，參考第2G圖’以例如化學氣相沉積法，在阻障絕緣 層2 6 0，儿積一介電層23〇，再以閘極22〇與導電層25〇上的阻 障絕緣層2 6 0為終止層以化學機械研磨或回蝕刻法對基底 200作平坦化，並去除不必要的介電層23〇，而在源極1區一 2 1 4上與其他不擬形成接觸區的基底2 〇 〇上留下介 2 3 0。 曰 明參考弟2H圖’毯覆性地在基底2〇〇上更精確地說在 阻J1早緣層260與介電層230上依序形成一介電層235與圖 案化光阻層2 9 3。圖案化光阻層293具有一開口 2 9 3a，開口 293a露出部分介電層235之表面，且開口293a之位置即為 後續形成位元線接觸窗之位置。介電層2 3 5較好為以四乙 烧基氧矽曱烷（tetra ethoxy Silane ;TEOS)為前驅物，並 使用化學氣相沉積法所形成的二氧化矽層。
0548-9203twf(nl) ； 91161 ； dwwang.ptd
1223393 五、發明說明（9) 請參考第2 I圖’以圖案化阻劑層293為蝕刻罩幕對介 電層2 3 5以及導電層2 5 0上的阻障絕緣層26〇進行非等向^ 蝕刻，以形成介層窗235a。其中介層窗235a係導電層 2 5 0 \為位元線接觸窗。然後，將圖案化阻劑層293 :除。 請參考第2J圖，基底2 0 0上特別係介層窗235a的表面 =成一阻障層245，阻障層245較好為包含一 7]^/71層。阻 障層245的形成方法例如為：（丨）以物理氣相沉積法例如 濺鍍法在基底2 0 0上形成一鈦金屬層（未繪示於圖面）；以’ 及（2)將基底200置於一氮氣的氣氛下退火，即可完成阻 層240的形成。形成阻障層24〇的目的係可防止後續填充在 介層窗2 3 5a的導電層255與介電層2 35發生交互擴散而掛導 電層255的電性表現有不良影響；亦可以作為黏著層，使 後縯填充在介層窗235a的導電層255能穩定地黏著於介電 層2 3 5之上。接下來以例如化學氣相沉積法或物理氣相= 積法於阻障層245上形成一導電層2 5 5 ’較好為使用化 相沉積法於阻障層245上形成材質為鎢金屬的導電層? 再以回蝕法或化學機械研磨較好為以介電層23 5為二止声 ’去除多餘的阻障層245與導電層2 55，而 、曰 留下阻障層245與導電層255。 ® a η 與習知技術比較，本發明的優點係提供一種位 觸窗的填充方 >去’係於在基底上形成一介電層之前，先 於汲極區上形成一作為位元線接觸的金屬層，可以 知技術中於介層窗底部殘留氣化厣而、土 - 白 .,,^ ^ R 1 ^ 3虱化層而造成位兀線接觸開路 的缺、或疋以過蝕刻的方式蝕除介層窗底部殘留的氧化
1223393 五、發明說明（ίο) 層而使閘極中的導電層暴露而造成字元線-位元線短路的 缺陷，而提升半導體製程良率並降低半導體製程成本，係 達成上述本發明之主要目的。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 »
0548-9203twf(nl) ； 91161 dwwang.ptd 第15頁 1223393 圖式簡單說明 第1 A〜1 F圖為一系列之剖面圖，係顯示一習知的位元 線接觸窗的填充方法如何導致上述的位元線接觸開路或是 字元線-位元線短路的缺陷。 第2 A〜2 J圖為一系列之剖面圖，係顯示本發明較佳實 施例中位元線接觸窗的填充方法的步驟。 符號說明 100、 112、 114、 120、 121、 122、 123、 124、 125、 130、 131、 140、 150、 19卜 2 9 2、 191a 2 0 0〜基底； 2 1 2〜〉及極區， 2 1 4〜源極區， 2 2 0〜閘極； 2 2 1〜閘極介電層； 2 2 2〜複晶矽層； 2 2 3〜金屬矽化物層： 2 24〜硬罩幕層； 2 2 5〜間隙壁； 2 3 0、2 3 5〜介電層； 131’ 、2 3 5a〜介層窗 240、245〜阻障層； Φ 2 5 0、255〜導電層； 圖形化阻劑層； 2 9 3〜圖形化阻劑層 、293a〜開口； 2 6 0〜阻障絕緣層
0548-9203twf(nl) 91161 ； dwwang.ptd 第16頁

Claims (1)

1223393 六、申請專利範圍 1. 一種位元線接觸窗的填充方法，包括下列步驟： 提供一基底’該基底具有一電晶體’該電晶體係形成 於該基底上，包含一閘極、一汲極區、與一源極區； 於該閘極的侧壁、該汲極區的表面與該源極區的表面 形成一第一阻障層； 於該第一阻障層上形成一第一導電層； 去除該源極區上方的該第一阻障層與該第一導電層； 順應性地於該基底上形成一阻障絕緣層； 於該源極區上方的該阻障絕緣層上形成一第一介電 暴 層 緣 絕 ;障 層阻 電該 介與 V 一 層 第電 一介 成二 形第 上該 底透 基穿 該窗 於層 地介 性一 覆成 毯形 A 及 以 層 障 阻二 第- 成 形 面 ;表 層窗 電層 導介 一該 第於 該 露 充 填 的 窗 觸 接 線 元 ο 位 層 一ti*€>之 If二戶 項 第h 一 第 入圍 填範 内利 窗專 層請 介申 該如 於2 充 填 的 窗 觸 接 線 ο 元 層 • 1 位 /T之 1N述 TV所 \項 包1 層第 障圍 阻範 一利 第專 該請 中申 其如 9 · 3 法 方 鎢 金 的 方 為η上 層第區 電圍極 導範源 一利該 第專除 該請去 中 中 其如其 4 法 法 方 方 所 項 充 填 的 窗 觸 接 線 元 位 之 述 導- 第 該 與 層 障 阻- 第 該 士V ， 日 層層 電止 5 停 刻 0 為 面 表 極。 閘層 該電 以導 並 一 ，第 刻該 姓與 子層第 離障圍 應阻範 反一利 用第專 使該請 係刻申 ，钱如 充 填 的 窗 觸 接 線 元 位 之 述 所 項
0548-9203twf(nl) ； 91161 ； dwwang.ptd 第17頁 1223393 六、申請專利範圍 方法，其中使用反應離子蝕刻，蝕刻該第一阻障層與該第 一導電層時，所使用的氣體包含：NF3、Cl2、與02。 6. 如申請專利範圍第1項所述之位元線接觸窗的填充 方法，其中該阻障絕緣層為S i N。 7. 如申請專利範圍第1項所述之位元線接觸窗的填充 方法，其中該第一介電層為硼磷矽玻璃（13〇]：〇-phosphos i 1 i cate glass ;BPSG) o 8 .如申請專利範圍第1項所述之位元線接觸窗的填充 方法，其中該第二介電層為一氧化物層。 9.如申請專利範圍第1項所述之位元線接觸窗的填充 方法，其中該第二阻障層包含T i N / T i層。 1 0.如申請專利範圍第1項所述之位元線接觸窗的填充 方法’其中該第二導電層為鶴金屬層。 11. 一種位元線接觸窗的填充方法，包括下列步驟： 提供一基底，該基底具有一電晶體’該電晶體係形成 於該基底上，包含一閘極、一汲極區、與一源極區，其中 該閘極的表面包覆有一硬罩幕層； 於該閘極的側壁、該汲極區的表面與該源極區的表面 形成一第一阻障層； 於該第一阻障層上形成一第一導電層； 以該硬罩幕層為蝕刻終止層，使用反應離子蝕刻法， 蝕刻該源極區上方的該第一阻障層與該第一導電層； 順應性地於該第一導電層、該第一阻障層、該閘極、 與該源極區上形成一阻障絕緣層；
0548-9203twf(nl) ； 91161 ； dwwang.ptd 第18頁 1223393 六、申請專利範圍 於該源極區上方的該阻障絕緣層上形成一第一介電 層； 毯覆性地於該阻障絕緣層、與該第一介電層上形成一 第二介電層； 形成一介層窗穿透該第二介電層與該阻障絕緣層，暴 露該第一導電層； 於該介層窗表面形成一第二阻障層；以及 於該介層窗内填入一第二導電層。 1 2.如申請專利範圍第11項所述之位元線接觸窗的填 充方法，其中該第一阻障層包含TiN/Ti層。 1 3.如申請專利範圍第11項所述之位元線接觸窗的填 充方法，其中該第一導電層為鎢金屬層。 1 4.如申請專利範圍第11項所述之位元線接觸窗的填 充方法，其中該硬罩幕層為S i N。 1 5.如申請專利範圍第1 1項所述之位元線接觸窗的填 充方法，其中蝕刻該第一阻障層與該第一導電層時，所使 用的氣體包含：NF3、Cl2、與02。 1 6.如申請專利範圍第1 1項所述之位元線接觸窗的填 充方法，其中該阻障絕緣層為S i N。 1 7.如申請專利範圍第11項所述之位元線接觸窗的填 充方法，其中該第一介電層為硼麟矽玻璃（13〇]：0-phosphosilicate glass ； BPSG) o 1 8.如申請專利範圍第11項所述之位元線接觸窗的填 充方法，其中該第二介電層為一氧化物層。
0548-9203twf(nl) ； 91161 ； dwwang.ptd 第19頁 1223393
0548-9203twf(nl) ； 91161 ； dwwang.ptd 第20頁
TW092108627A 2003-04-15 2003-04-15 Method of filling bit line contact via TWI223393B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW092108627A TWI223393B (en) 2003-04-15 2003-04-15 Method of filling bit line contact via
US10/640,096 US6908840B2 (en) 2003-04-15 2003-08-13 Method of filling bit line contact via
DE10338017A DE10338017B4 (de) 2003-04-15 2003-08-19 Verfahren zum Füllen eines Kontaktdurchgangs einer Bitleitung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092108627A TWI223393B (en) 2003-04-15 2003-04-15 Method of filling bit line contact via

Publications (2)

Publication Number Publication Date
TW200421540A TW200421540A (en) 2004-10-16
TWI223393B true TWI223393B (en) 2004-11-01

Family

ID=33157851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108627A TWI223393B (en) 2003-04-15 2003-04-15 Method of filling bit line contact via

Country Status (3)

Country Link
US (1) US6908840B2 (zh)
DE (1) DE10338017B4 (zh)
TW (1) TWI223393B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409880B (zh) * 2008-08-27 2013-09-21 Macronix Int Co Ltd 一種用來製造半導體裝置的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
KR100877107B1 (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
US8486834B2 (en) * 2011-05-24 2013-07-16 Nanya Technology Corporation Method for manufacturing memory device
CN106158621B (zh) * 2015-04-16 2019-09-03 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
TWI658593B (zh) * 2015-08-10 2019-05-01 聯華電子股份有限公司 半導體裝置及其製作方法
CN105655343A (zh) * 2016-03-03 2016-06-08 上海格易电子有限公司 一种闪存存储器及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783471A (en) * 1992-10-30 1998-07-21 Catalyst Semiconductor, Inc. Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
KR100456554B1 (ko) * 2002-01-04 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6852619B2 (en) * 2002-05-31 2005-02-08 Sharp Kabushiki Kaisha Dual damascene semiconductor devices
US6723597B2 (en) * 2002-07-09 2004-04-20 Micron Technology, Inc. Method of using high-k dielectric materials to reduce soft errors in SRAM memory cells, and a device comprising same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409880B (zh) * 2008-08-27 2013-09-21 Macronix Int Co Ltd 一種用來製造半導體裝置的方法

Also Published As

Publication number Publication date
DE10338017A1 (de) 2004-11-11
US6908840B2 (en) 2005-06-21
US20040209427A1 (en) 2004-10-21
DE10338017B4 (de) 2006-09-14
TW200421540A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
US8580666B2 (en) Methods of forming conductive contacts
TW548788B (en) Self-aligned contact with improved isolation and method forming
TW200540950A (en) Method for forming self-aligned contact of semiconductor device
US20230238449A1 (en) Semiconductor structure and forming method therefor
TW483111B (en) Method for forming contact of memory device
TWI223393B (en) Method of filling bit line contact via
KR100684905B1 (ko) 다마신 공정의 방법
TW200425298A (en) Fabrication method for a damascene bitline contact
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
TWI235424B (en) Method for forming a contact opening
US6660650B1 (en) Selective aluminum plug formation and etchback process
TWI225671B (en) Method of forming bit line contact via
TW490801B (en) Method for forming isolation gap between bit line and capacitor
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
KR100859474B1 (ko) 반도체 소자의 제조 방법
KR20030053550A (ko) 반도체 소자의 캐패시터 제조방법
TW483112B (en) Method to reduce junction leakage current of borderless contact silicon nitride
CN114156228A (zh) 半导体结构及其形成方法
TW523877B (en) Method for increase the contact between conducting wire and landing pad
TWI225692B (en) The method for pre-retaining CB opening
TW409414B (en) DRAM with stacked capacitor structure
KR100545203B1 (ko) 반도체 소자의 캐패시터 및 그의 형성 방법
TWI223876B (en) Method of fabricating a self-aligned contact opening and structure of interconnects and fabricating method thereof

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent