-
Die
vorliegende Erfindung betrifft eine Speicheranordnung mit einer
Steuervorrichtung und mit wenigstens einer Speichereinrichtung nach
dem Oberbegriff des Patentanspruchs 1.
-
Digitalrechner
wie Personal Computer, Laptops, Server, Workstations enthalten außer einem oder
mehreren Zentralrechnern (üblicherweise
als „Prozessor" bezeichnet) stets
noch weitere elektrische Funktionseinheiten, die mit dem Prozessor
als periphere Einheiten zusammenarbeiten. Wenigstens eine der peripheren
Einheiten ist stets auch eine Speicheranordnung mit einer Steuervorrichtung
und mit wenigstens einer Speichereinrichtung. Eine solche Speicheranordnung
dient dazu, den Prozessor mit Daten aus der Speichereinrichtung
zu versorgen (sog. Lesebetrieb, da Daten aus Speicherzellen der Speichereinrichtung
ausgelesen werden) oder vom Prozessor erhaltene Daten in Speicherzellen
der Speichereinrichtung einzuspeichern (sog. Schreibbetrieb, da
Daten in Speicherzellen der Speichereinrichtung eingeschrieben werden).
-
Die
Steuervorrichtung ist, zur Entlastung des Prozessors, zwischen dem
Prozessor und den Speichereinrichtungen angeordnet. Ihr Zweck ist
es, seitens des Prozessors empfangene Anforderungen für die Speichereinrichtungen
(z. B. Schreib- oder
Lesebetrieb, Adressierungs- und Speicherdaten) in entsprechende
Signale für
die Speichereinrichtungen umzusetzen sowie entsprechend mit den
Speichereinrichtungen und dem Prozessor zu kommunizieren. Eine solche
Anordnung aus Steuervorrichtung und Speichereinrichtungen ist vorliegend
als „Speicheranordnung" bezeichnet.
-
Moderne
Prozessoren weisen eine hohe Arbeitsgeschwindigkeit auf (die Arbeitsfrequenz
ist mittlerweile > 2.5
GHz); wohingegen Speichereinrichtungen wie z. B. vom RAM-, ROM-
oder Flashtyp stets eine deutlich geringere Arbeitsgeschwindigkeit als
ein moderner Prozessor aufweisen. Ziel ist es deshalb von jeher,
Speicheranordnungen so auszulegen, dass sich mit ihnen eine möglichst
hohe Arbeitsgeschwindigkeit erzielen lässt.
-
In
der Vergangenheit hat sich nun gezeigt, dass in Fällen, in
denen von Schreibbetrieb auf Lesebetrieb umgeschaltet werden soll
oder auch umgekehrt, d. h., in denen von Lesebetrieb auf Schreibbetrieb
umgeschaltet werden soll, unter bestimmten Adressierungsbedingungen
gegebene Wartezeiten in Kauf zu nehmen sind, bis das insbesondere
in den Speichereinrichtungen vorhandene Leitungssystem wieder ordnungsgemäß funktioniert.
Grund dafür sind
u. a. kapazitive Belastungen des Leitungssystems in den Speichereinrichtungen.
Solche Umschaltvorgänge
finden relativ häufig
statt: eine Speicheranordnung wird üblicherweise zu ca. 70 % lesend
betrieben (d. h., es erfolgen Lesezugriffe auf die Speicherzellen
der Speichereinrichtungen) und zu ca. 30 % schreibend (d. h., in
die Speicherzellen der Speichereinrichtungen werden Daten eingeschrieben).
Die beschriebenen Wartezeiten verlangsamen somit die maximal mögliche Betriebsgeschwindigkeit der
gesamten Speicheranordnung.
-
Aufgabe
der vorliegenden Erfindung ist es deshalb, die bekannte Speicheranordnung
so auszugestalten, dass sie schneller als bislang möglich betreibbar
ist.
-
Diese
Aufgabe wird bei der gattungsgemäßen Speicheranordnung
mittels der kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte
Aus- und Weiterbildungen sind in Unteransprüchen gekennzeichnet.
-
Die
Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Die
beiden einzigen Figuren zeigen, jeweils rein schematisch dargestellt,
zwei verschiedene Ausführungsformen
der Erfindung.
-
1 zeigt eine Steuervorrichtung
CTRL und eine Speichereinrichtung MEM. Die Steuervorrichtung CTRL
dient dazu, die Speichereinrichtung MEM so anzusteuern, dass die
Speicherzellen der Speichereinrichtung MEM mit Daten I/O beschrieben (Schreibbetrieb)
werden und dass in die Speicherzellen eingeschriebene Daten I/O
aus den Speicherzellen wieder ausgelesen werden (Lesebetrieb). Die Steuervorrichtung
CTRL kann angenommenermaßen
(nicht dargestellt) Teil eines Digitalrechners sein und insbesondere
einen eigenen Prozessor aufweisen. Der Austausch der Daten I/O zwischen
der Steuervorrichtung CTRL und der Speichereinrichtung MEM erfolgt über beispielsweise
32 Datenleitungen I/O-line. Für
den Betrieb einer Speicheranordnung sind bekanntlich jedoch auch
weitere Signale erforderlich wie Adresssignale A, Steuersignale
C und Takt- bzw. Strobesignale CLK. Die Takt- und/oder Strobesignale
CLK werden üblicherweise,
und so auch bei der erfindungsgemäßen Speicheranordnung nach 1, über weitere Leitungen zwischen der
Steuervorrichtung CTRL und der Speichereinrichtung MEM übertragen,
nämlich über (angenommenermaßen drei)
Taktsignalleitungen CLK-line. Zur Übertragung der Adresssignale
A und der Steuersignale C (z. B. die üblicherweise mit „RAS" bzw. „CAS" bezeichneten Signale,
die die Übernahme
der Adresssignale A in der Speichereinrichtung MEM steuern) ist
nun erfindungsgemäß vorgesehen,
dies ebenfalls über
die Datenleitungen I/O-line vorzunehmen. Dazu wird ein „SBD" (= „Simultaneous
Bidirectional Signaling")
genanntes Datenübertragungs-Prinzip
verwendet, welches in dem Artikel „A 900 Mb/s Bidirectional
Signaling Scheme" von
Randy Mooney, Charles Dike und Shekhar Borkar, veröffentlicht
in "IEEE Journal
of Solid-State Circuits",
Vol. 30, No. 12, December 1995, auf den Seiten 1538 bis 1543 vorgestellt
worden ist: danach ist es möglich, über eine
elektrische Leitung gleichzeitig zwei verschiedene Signale in zwei
verschiedene Richtungen zu übertragen.
Dazu ist es notwendig, an beiden Enden der Leitung sowohl eine Treiberschaltung
wie auch eine Empfängerschaltung
vorzusehen. Dies und mögliche
Ausgestaltungen dazu sind in dem vorgenannten Artikel ausführlich dargestellt.
-
Die
Steuervorrichtung CTRL und die Speichereinrichtung MEM sind üblicherweise
sowieso schon mit Treiber- und Empfängerschaltungen ausgestattet,
um die Datenleitungen I/O-line bezüglich der Datensignale I/O
bidirektional betreiben zu können,
da üblicherweise
sowohl im Lesebetrieb wie auch im Schreibbetrieb diese Daten über ein
und dieselben Datenleitungen I/O-line übertragen werden. Die Treiber-
und Empfängerschaltungen
sind also nur noch an den SBD-Betrieb anzupassen, wie im vorgenannten
Artikel beschrieben, sowie mit denjenigen Schaltungsteilen der Steuervorrichtung
CTRL und der Speichereinrichtung MEM zu verbinden, die für die Behandlung
der Steuersignale C und der Adresssignale A zuständig sind.
-
Damit
lässt sich
dann die der vorliegenden Erfindung zugrunde liegende Idee verwirklichen:
im Schreibbetrieb werden die Datensignale I/O (d. h., die in die
Speicherzellen der Speichereinrichtung MEM einzuschreibenden Daten)
und die Steuersignale C bzw. die Adresssignale A seriell hintereinander
von der Steuervorrichtung CTRL in die Speichereinrichtung MEM über die
Datenleitungen I/O-line übertragen.
Im Lesebetrieb hingegen lassen sich die Datensignale I/O (d. h.,
die aus den Speicherzellen der Speichereinrichtung MEM ausgelesenen
Daten) und die Steuersignale C bzw. die Adresssignale A gleichzeitig
in die beiden verschiedenen Richtungen übertragen (über einen Teil der Datenleitungen I/O-line
werden die Steuersignale C übertragen
und über
einen weiteren Teil der Datenleitungen I/O-line werden die Adresssignale
A übertragen;
dies gilt auch für
den Schreibbetrieb). Je nach Ausgestaltung der Speichereinrichtung
MEM (z. B. als DDR-DRAM oder als DRAM vom Rambus-Typ) lassen sich
auch ausgelesene und einzuschreibende Daten I/O gleichzeitig über die
Datenleitungen I/O-line in beide Richtungen übertragen. In 1 sind lediglich für die Taktsignale CLK (bzw.
Strobesignale, soweit verwendet) übliche, separate Leitungen,
nämlich
Taktsignalleitungen CLK-line,
vorgesehen. In der Zeichnung sind diese Taktsignalleitungen CLK-line
jeweils als dreifach vorhanden dargestellt. Die Taktsignale CLK und
auch die Strobesignale dienen bekanntlich einem Synchronisieren
der Speichereinrichtung MEM mit der Steuervorrichtung CTRL.
-
Die
erfindungsgemäße Speicheranordnung weist
zwei wesentliche Vorteile gegenüber
den bekannten Speicheranordnungen auf:
- – Es lassen
sich Leitungen einsparen, nämlich solche
für die
Steuersignale C und für
die Adresssignale A, sowie zugehörige
Anschlussflächen (pads),
und zwar sowohl bei der Steuervorrichtung CTRL wie auch bei der
Speichereinrichtung MEM. Da die Steuervorrichtung CTRL und die Speichereinrichtung
MEM bekanntlich jeweils als integrierte Schaltung ausgeführt sind,
lässt sich somit
wertvolle Chipfläche
einsparen, was gleichbedeutend mit einer Kostenersparnis ist.
- – Beim
Umschalten von Schreibbetrieb auf Lesebetrieb und umgekehrt sind
keine bei herkömmlichen
Speicheranordnungen häufig
notwendige Warte- oder Leerzyklen mehr erforderlich, so dass die
gesamte Speicheranordnung insgesamt bei einer höheren Arbeitsgeschwindigkeit
betreibbar ist.
-
2 zeigt eine weitere, vorteilhafte
Ausführungsform
der Erfindung. Die Steuervorrichtung CTRL ist hier ebenfalls wieder
für 32 Datenleitungen I/O-line
für Datensignale
I/O ausgelegt. Als Speichereinrichtungen MEM sind vier Speicherbausteine
verwendet, die jedoch, im Unterschied zur zuvor beschriebenen Ausführungsform,
lediglich für
jeweils acht Datenleitungen I/O-line für Datensignale I/O ausgelegt
sind. Heutzutage übliche
Speichereinrichtungen MEM mit hoher Speicherkapazität (z. B.
512 MB SDRAM) weisen in Summe mehr als acht Steuersignale C und
Adresssignale A auf, die zwischen der Steuervorrichtung CTRL und
der jeweiligen Speichereinrichtung MEM zu übertragen sind. Infolgedessen
ist die Anzahl von acht Datenleitungen I/O-line, die zwischen der
Steuervorrichtung CTRL und einer jeweiligen, einzelnen der Speichereinrichtungen MEM
zum (erfindungsgemäß zusätzlichen) Übertragen
der Steuersignale C und der Adresssignale A zu gering. Erfindungsgemäß ist hier
nun vorgesehen, die einzelnen Speichereinrichtungen MEM so mit Treiber-
und Empfängerschaltungen
und mit speicher-internen Verbindungen auszugestalten, dass entsprechend
der vorstehend bereits vorgestellten SBD-Methode Steuersignale C und/oder Adresssignale
A zusätzlich über Steuer-/Adressleitungen CA-line
direkt zwischen einzelnen Speichereinrichtungen MEM übertragbar
sind.
-
Im
konkreten Einzelfall kann dies dann so aussehen, wie in 2 dargestellt: Jede der
Speichereinrichtungen MEM ist über
acht Datenleitungen I/O-line mit der Steuervorrichtung CTRL verbunden zur
zeitgleichen Übertragung
von acht Datensignalen I/O und zur zeitgleichen Übertragung von bis zu acht Steuersignalen
C und/oder Adresssignalen A. Weiterhin sind die Speichereinrichtungen
MEM über
(beispielsweise jeweils drei) Taktleitungen CLK-line mit der Steuervorrichtung
CTRL verbunden zur Übertragung
von Steuersignalen CLK und/oder von Strobesignalen. Es ist nun angenommen,
dass jede der Speichereinrichtungen MEM insgesamt zwölf Steuersignale
C und Adresssignale A benötigt
zu ihrem Funktionieren. Diese Signale C, A müssen von der Steuervorrichtung
CTRL bereitgestellt und an die jeweilige Speichereinrichtung MEM übertragen
werden. Allerdings können über die
acht Datenleitungen I/O-line nur acht dieser Signale C, A an eine
der Speichereinrichtungen MEM übertragen
werden. Die Übertragung
der zwölf
Signale A, C erfolgt nun folgendermaßen, erläutert anhand der beiden obersten der
in 2 dargestellten Speichereinrichtungen MEM
(dabei ist unterstellt, dass die für die eine Spei chereinrichtung
MEM bestimmten Steuersignale C und Adresssignale A identisch sind
mit den für
die andere Speichereinrichtung MEM bestimmten Steuersignale C und
Adresssignale A): die ersten acht der benötigten Adress- und/oder Steuersignale
A, C werden an die eine Speichereinrichtung MEM (in 2 rechts oben dargestellt) über die
ersten acht Datenleitungen I/O-line der Steuervorrichtung CTRL übertragen.
Die letzten acht der benötigten
Adress- und/oder Steuersignale A, C werden an die andere Speichereinrichtung
MEM (in 2 rechts: zweite Einrichtung
MEM, von oben) über
die zweiten acht Datenleitungen I/O-line der Steuervorrichtung CTRL übertragen.
Dadurch ergibt sich folgende Situation: eine erste Gruppe von vier
Adress- und/oder Steuersignalen A, C wurde von der Steuervorrichtung
CTRL aus ausschließlich
an die eine Speichereinrichtung MEM übertragen. Eine letzte Gruppe
von vier Adress- und/oder Steuersignalen A, C wurde von der Steuervorrichtung
CTRL aus ausschließlich
an die andere Speichereinrichtung MEM übertragen. Eine mittlere Gruppe
von vier Adress- und/oder Steuersignalen A, C wurde von der Steuervorrichtung
CTRL aus an jede der beiden Speichereinrichtungen MEM übertragen.
Dies bedeutet, dass die letzte Gruppe von vier Adress- und/oder
Steuersignalen A, C von der Steuervorrichtung CTRL aus nicht an
die eine Speichereinrichtung MEM übertragen wurde und dass die
erste Gruppe von vier Adress- und/oder Steuersignalen A, C nicht
an die andere Speichereinrichtung MEM übertragen wurde.
-
Erfindungsgemäß ist nun
die Speicheranordnung so ausgelegt, dass die letzte Gruppe von vier Adress-
und/oder Steuersignalen A, C von der anderen Speichereinrichtung
MEM aus über
Steuer-/Adressleitungen CA-line an die eine Speichereinrichtung
MEM übertragbar
ist und übertragen
wird und dass die erste Gruppe von vier Adress- und/oder Steuersignalen
A, C von der einen Speichereinrichtung MEM aus über Steuer-/Adressleitungen CA-line an die andere
Speichereinrichtung MEM übertragbar ist
und übertragen
wird. Die Übertragung
erfolgt dabei wiederum mittels des SBD-Prinzips. Somit sind beide
Speichereinrichtungen MEM mit ihrem gesamten Satz an benötigten Steuer-
und Adresssignalen C, A ansteuerbar. Auch bei diesem Ausführungsbeispiel
ergeben sich die vorgenannten Vorteile, auch wenn gegenüber dem
ersten Ausführungsbeispiel zusätzliche
Steuer-/Adressleitungen CA-line samt zugehörigen Anschlussflächen und
Schaltungsteilen bei den einzelnen Speichereinrichtungen MEM in
geringem Umfang benötigt
werden.
-
Die
vorstehenden Ausführungen
bezüglich der
oberen beiden Speichereinrichtungen MEM in 2 gelten natürlich ebenso für die unteren
beiden in 2 dargestellten
Speichereinrichtungen MEM. Darüber
hinaus können
erfindungsgemäß auch mehr als
zwei Speichereinrichtungen MEM miteinander direkt über Steuer-/Adressleitungen
CA-line verbunden sein.