DE10302233A1

DE10302233A1 - Verfahren zum Messen der Genauigkeit eines Taktsignals

Info

Publication number: DE10302233A1
Application number: DE10302233A
Authority: DE
Inventors: Der Valk Robertus Laurenti Van
Original assignee: Zarlink Semoconductor Inc
Current assignee: Microsemi Semiconductor ULC
Priority date: 2002-01-22
Filing date: 2003-01-20
Publication date: 2003-12-04
Also published as: CN1434585A; FR2835122B1; KR20030063243A; FR2835122A1; GB0201334D0

Abstract

Eine Schaltung zum Messen der Genauigkeit zum Messen eines Taktsignals hat eine erste digitale phasenverriegelte Schleife, die ein Eingangssignal empfängt und ein Ausgangssignal zur Verfügung stellt, und eine zweite digitale phasenverriegelte Schleife, die an ihrem Eingang das Ausgangssignal von der ersten phasenverriegelten Schleife empfängt. Einer oder mehrere Meßanschlüsse werden intern mit einer der phasenverriegelten Schleifen verbunden, um ein Meßsignal zur Verfügung zu stellen.

Description

Diese Erfindung betrifft das Gebiet der digitalen Kommunikation und insbesondere ein Verfahren zum Messen der Taktgenauigkeit beispielsweise in einem Netzwerk.

Bei den sich gegenwärtig entwickelnden Technologien in den Bereichen der optischen und elektrischen Telekommunikation wird es kritischer, die Taktgenauigkeit eines Netzwerkes oder Netzwerkdienstes sicherzustellen. Dies gilt insbesondere in dem Fall des Voice Over IP (VoIP), wo die Qualität der Sprache in bezug zu der Verzögerung über das Netzwerk steht. Es gilt auch beispielsweise in dem Fall von Kreuzschaltung, wo Rahmengleichlauffehler auftreten können.

In einem Netzwerk ist es erforderlich, daß die Taktgebung bestimmte minimal anwendbare Standards erfüllt. Beispiele dieser Standards können zum Beispiel in den CCITT-, ETSI- und Bellcore-Standards gefunden werden. Jedoch wird die Echtzeitprüfung des Taktes in dem tatsächlichen Netzwerk selten durchgeführt, da die erforderlichen Geräte sehr teuer sind.

Fig. 1 zeigt eine typische Schaltung zum Messen von Synchronisationsstörungen. Das ankommende Signal (das von irgendeinem Netzwerksegment kommt) wird zunächst von einer phasenverriegelten Schleife (PLL) gefiltert, so daß eine korrekte Frequenzreferenz ohne Synchronisationsstörungen vorliegt. Diese gefilterte Frequenz wird in der Phase mit dem ungefilterten Signal verglichen. Der Phasendetektor bildet die ankommenden Signale in eine Gruppe aus Differenz- und Summenfrequenzen ab, wobei nur f1-f2 das interessierende Signal ist. Indem man einen Tiefpaßfilter (LPF) benutzt, ist es möglich, das Signal zu erfassen und es dann in eine digitales Signal umzuwandeln. Das digitale Signal kann angezeigt werden, um die Messung der Synchronisationsstörungen zur Verfügung zu stellen.

Die maximale Genauigkeit des Meßverfahrens wird durch mehrere Faktoren festgelegt. Der LPF, der implizit in der PLL vorliegt, legt die minimale Frequenz fest, die gemessen werden kann. Unterhalb der Frequenz läßt die PLL kaum irgendein Signal zum Verfolgen. Die Genauigkeit des Analog-Digital-Wandlers (ADC) ist eine Begrenzung für die Genauigkeit. Andere Faktoren, so wie das Rauschen des Phasendetektors und das Rauschen der PLL, können signifikant sein.

Zusammenfassung der Erfindung

Die Erfindung stellt ein System zur Verfügung, das Taktfehler in digitalen Netzwerken genau messen kann.

Gemäß der vorliegenden Erfindung wird eine Schaltung zum Messen der Genauigkeit eines Taktsignals zur Verfügung gestellt, das eine erste digitale phasenverriegelte Schleife, welche ein Eingangssignal empfängt und ein Ausgangssignal zur Verfügung stellt, eine zweite digitale phasenverriegelte Schleife, die an ihrem Eingang das Ausgangssignal aus der ersten phasenverriegelten Schleife empfängt, einen Meßanschluß zum Bereitstellen eines Meßsignals und einen Multiplexer zum wahlweisen Verbinden des Meßanschlusses mit einem Signalextraktionspunkt in der Schaltung auf.

Die doppelte PLL hat ein vorhersagbareres Verhalten in Anwesenheit einer kleinen Größe an Synchronisationsstörungen. Die Quantisierung der Erfassungs-PLL gibt Anlaß zu nichtlinearen Effekten, die sich als ein Verhalten zeigen, das in der Größe beschränkt ist, jedoch ansonsten unvorhersagbar ist (chaotisches Verhalten). Diese unvorhersagbaren Effekte können mit einer begrenzten Variation der Tiefpaßfrequenz der Erfassungs-PLL modelliert werden. Die doppelte PLL-Struktur hat typischerweise die Eigenschaft, daß die ausgegebene Tiefpaßfrequenz der PLL niedrig genug ist, um lästige Frequenzen zu unterdrücken.

Die Ausgangs-PLL wird durch die Nichtlinearitäten der Erfassungs-PLL nicht behindert. Da die Ausgangs-PLL keinen weiteren Wert der Quantisierung einführt, kann sich die Ausgangs- PLL genau und vorhersagbar verhalten.

Der Multiplexer erlaubt es, daß die Signale wahlweise aus unterschiedlichen Punkten in der Schaltung gemäß bestimmten Anforderungen herausgezogen werden können.

Um digitale PLLs für die Messung zu verwenden, muß das quantitative Verhalten des Systems bekannt sein. Der interessierende Aspekt ist Rauschen, nämlich Quantisierungsrauschen und thermisches Rauschen. Diese zusammen setzen die Grenzen für die Genauigkeit der Messung, möglicherweise mit einer Abhängigkeit von dem Frequenzspektrum, das interessiert.

Einige Rauschquellen bleiben, da die PLL synchrone Erfassung benutzt und somit nach dem Gleichgewicht suchen muß. Die PLL erreicht tatsächlich niemals das Gleichgewicht und wird zum Überschwingen neigen. Dieser Effekt ist als der Grenzzyklus bekannt, weil er oszillatorisch ist, jedoch in seiner Natur beschränkt. Der Phasendetektor auf dem Eingang führt sein eigenes Rauschen ein. Obwohl der Phasendetektor so gestaltet werden kann, daß er vollständig symmetrisch ist, ist es nicht möglich, Rauschen vollständig auszuschalten, da ein Teil des Rauschens in dem Phasendetektor differenziell sein wird. Solches Rauschen jedoch ist sehr begrenzt. Weiteres Rauschen in der Eingangs-PLL-Schleife wird rückgekoppelt. Wenn Rückkopplung auftritt, wird das Rauschen gedämpft, so daß das Rauschen keine signifikante Rolle mehr spielt.

Die doppelte phasenverriegelte Schleife wird typischerweise von einem Kristall getrieben. Dieser Kristall wird seine eigene Quelle für das Rauschen einführen. Da der Kristall selbst kein Teil der PLL-Schleife ist, wird sein Rauschen nicht kompensiert werden.

Die neue Schaltung ermöglicht die Messung der Taktgenauigkeit, um ein Werkzeug zur Verfügung zu stellen, Messungen über die Qualität der ankommenden Signale durchzuführen. Zusätzlich ermöglicht das neue Verfahren, daß zusätzliche Messungen gemacht werden können. Beispiele solcher Messungen sind die Messung der Synchronisationsstörungen, die die PLL verlassen, und die Differenz zwischen dem ankommenden und dem abgehenden Signal. Solche Messungen können beispielsweise benutzt werden, um die Synchronisationsstörungen zu bewerten, die in einer bestimmten Bandbreite vorliegen.

Die doppelte digitale PLL, die aus einer Erfassungs-PLL und einer Ausgangs-PLL besteht, ermöglicht die Reduktion des Grenzzyklus auf unschädliche Werte, so daß die beiden anderen Faktoren dominant werden. Die doppelte digitale PLL ermöglicht implizit genauere Messungen.

Der Vorteil des neuen Verfahrens kommt von dem schnellen Übergang von der analogen Domäne in die quantisierte digitale Domäne. Da die Quantisierung eine Rückkopplungsschleife hat, ist es möglich, im wesentlichen den gesamten normalen Rauschmechanismus auszuschalten, so wie das Rauschen in dem gesteuerten Oszillator, welcher typischerweise ein spannungsgesteuerter Oszillator ist. Wenn einmal das Signal digitalisiert ist, werden alle weiteren Operationen digitale Operationen, die mit hoher, praktisch unbegrenzter Genauigkeit ausgeführt werden können.

Die Erfindung stellt auch ein Verfahren zum Messen der Genauigkeit eines Taktsignals zur Verfügung, welche das Eingeben des Taktsignals in eine doppelte digitale phasenverriegelte Schleife und das wahlweise Herausziehen eines Meßsignales von Extraktionspunkten innerhalb der doppelten digitalen phasenverriegelten Schleife aufweist.

Kurzbeschreibung der Zeichnungen

Die Erfindung wird nun in weiteren Einzelheiten beispielhaft mit Bezug auf die beigefügten Zeichnungen beschrieben, wobei:
Fig. 1 ein Blockschaubild eines Detektors für Synchronisationsstörungen des Standes der Technik ist;
Fig. 2 ein Phasenschaubild ist, daß das Verhalten eines Grenzzyklus zeigt;
Fig. 3 ein Blockschaubild einer phasenverriegelten Schleife vom Typ II ist;
Fig. 4 ein Blockschaubild einer phasenverriegelten Schleife mit Anschlüssen zum Herausziehen von Meßsignalen ist;
Fig. 5 eine erste Ausführungsform einer differenziellen Meßanordnung ist;
Fig. 6 eine zweite Ausführungsform einer differenziellen Meßanordnung ist;
Fig. 7 eine dritte Ausführungsform einer differenziellen Meßanordnung ist;
Fig. 8 eine genaueres Schaubild einer differenziellen Meßanordnung ist; und
Fig. 9 noch eine weitere differenzielle Meßanordnung veranschaulicht.

Genaue Beschreibung der bevorzugten Ausführungsformen

Die neue Schaltung gemäß den Grundsätzen der Erfindung weist eine doppelte digitale phasenverriegelte Schleife auf. Bei einer solchen Anordnung ist die Größe des Grenzzyklus der begrenzende Faktor, unter dem es schwierig wird, direkt ein kleines Signal zu überwachen. Die Frequenz und Größe des Grenzzyklus können beeinflußt werden, indem die Tiefpaßfrequenz in der PLL geändert wird, indem die Tiefpaßfrequenz halbiert wird, halbiert sich mehr oder weniger die Frequenz des Grenzzyklus, ebenso wie die Größe des Grenzzyklus.
Die Frequenz des Grenzzyklus liegt normalerweise in der Größenordnung der Tiefpaßfrequenz. Das typischer Verhalten eines Grenzzyklus im schlechtesten Fall ist in Fig. 2 gezeigt. Abhängig von der genauen Implementierung ist ein Grenzzyklus, wie gezeichnet, recht wahrscheinlich. Der maximale Phasenfehler ändert sich linear von -1/2 Quantisierungsfehler zu +1/2 Quantisierungsfehler. Die Einstellung des LPF wird derart sein, daß der beobachtete Phasenfehler von beispielsweise -1/2 des Quantisierungsfehler in einem linearen Absatz nach τ Sekunden repariert werden würde. Dies basiert auf der Beobachtung, daß die Tangente eines Tiefpaßfilters erster Ordnung zur Zeit = 0 den Entwert (0) präzise bei τ Sekunden schneiden wird. Somit braucht der gesamte Zyklus 4τ, was die Frequenz des Grenzzyklus = 1/4τ macht. Dies ist gleich π/2*f_lpf. Bei einer anderen Implementierung kann sich die präzise Zahl verschieben, aber es braucht nicht erwartet zu werden, daß sie sich drastisch ändert.
Die zweite PLL wird typischerweise eine viel geringere Tiefpaß frequenz haben. Somit wird der Grenzzyklus beträchtlich gedämpft; er wird in den Teil des Übergangs fallen, der mit zum Beispiel 20 dB/Dekade abfällt. Dies erlaubt es, daß das Problem des Grenzzyklus gelindert wird. Bei einem bestimmten Beispiel sei angenommen, daß der Quantisierer (Phasendetektor) bei 500 mHz läuft. Die Amplitude des Grenzzyklus wird 2 ns/2 = 1 ns sein. Es sei angenommen, daß der Grenzzyklus zu einer Referenzfrequenz von 8 kHz in bezug steht (was recht niedrig ist) und in der Erfassung-PLL eine Bandbreite von 800 Hz verwendet (gerade einen Faktor 10 niedriger). Es sei schließlich angenommen, daß die zweite PLL eine Tiefpaßfrequenz von 20 Hz benutzt. Die folgende Beobachtung gilt: der Grenzzyklus wird mit π/2*f_lpf = π/2*800 = 1256 Hz laufen und eine dreieckige Wellenform sein. Seine Hauptkomponente wird der Basiston sein, mit einer Dauer von (2/π)²* Amplitude oder ungefähr 0.4 ns. Die anderen Komponenten, die dritte Oberschwingung oder höher, wird noch weiter gedämpft und wird vernachlässigbar sein. Ein 20 Hz breiter LPF wird den Grenzzyklus dämpfen, so daß der verbleibende Grenzzyklus 20/1256*0.4 ns = 6.5 ps sein wird.
Der veranschaulichte Grenzzyklus ist ein Szenario des schlechtesten Falles. In dem gezeigten Beispiel ist der Quantisierungsfehler direkt durch die Empfindlichkeit des digital gesteuerten Oszillators (DCO) zum effektiven Ausgangsverhalten gekoppelt. Dies ist für die effektive Tiefpaßfrequenz relevant.
Es gibt noch verschiedene weitere Faktoren, die betrachtet werden müßten, abhängig von der Anwendung. Die Oversampling-Rate kann geringer sein. Eine Rate 1 ist für die Stabilität wünschenswert. Der Quantisierungsfehler kann verringert werden, indem man den Phasendetektor bei höheren Geschwindigkeiten laufen läßt. Gegenwärtig, bei 0.35 µm CMOS können Geschwindigkeiten oberhalb von 600 MHz unter allen Bedingungen implementiert werden. In gegenwärtigen kleineren Technologien können die Geschwindigkeiten auf 1/5 GHz erhöht in Betracht gezogen werden. Das Verwenden einer höheren Referenzfrequenz macht es möglich, von einer höheren Frequenz an zu beginnen.
In einem bestimmten Beispiel sei angenommen, daß der Phasendetektor weiter bei 500 MHz läuft, so daß die Amplitude des Quantisierungsfehlers auf einem Maximum 1 ns ist. Es sei angenommen, daß die Referenzfrequenz 200 MHz ist, was in effektiver Weise für die Phaseninformation mit 20 MHz (sub)sampled ist. Dann kann eine Frequenz des Grenzzyklus von 10 MHz auftreten. Wenn diese mit einem Filter zweiter Ordnung bei 1 MHz unterdrückt wird, wird die verbleibende Amplitude der Synchronisationsstörungen kleiner sein als 1 ns/102 = 10 ps, was ein sehr akzeptabler Betrag ist.
Die Beispiele zeigen, daß der Ansatz der doppelten PLL in ausreichender Weise den Grenzzyklus verringern/dämpfen kann, um sehr genaue Phaseninformation zu liefern. Alternative Anordnungen, mit steilerem Filterverhalten, sind möglich, so daß die Lösung eine richtige hohe Auflösung zur Verfügung stellen kann.
Es sollte klar sein, daß das Verhältnis der Bandbreite zwischen der ersten PLL und der zweiten PLL die Genauigkeit beeinflußt, die erreicht werden kann. Im allgemeinen nimmt, wenn die Genauigkeit zunimmt, die Bandbreite ab. Die tatsächliche interessierende Bandbreite jedoch hängt von dem gemessenen Signal ab. Wenn zum Beispiel die Referenz nur 8 kHz ist, ist das Sampling bei 20 MHz effektiv nicht möglich. Dann wiederum kann ein Rauschen einer 8 kHz-Quelle eine Bandbreite von 1 MHz nicht belegen, so daß Messung mit einer Bandbreite von 1 MHz keinen Sinn macht. Andererseits erfordert die Messung einer 200 MHz- Quelle eine größere Bandbreite.
Eine normale Frequenzquelle trägt Synchronisationsstörungen mit einer spektralen Verteilung um Gleichstrom, mit Dämpfung für höhere Frequenzen. Als Daumenregel werden Oszillatoren betrachtet, mit weißem Rauschen oberhalb etwa 1 MHz und unterhalb den wirklich relevanten Frequenzen der Synchronisationsstörungen. Diese Frequenzen der Synchronisationsstörungen unterscheiden sich gemäß dem Typ der Umgebung, haben aber typischerweise Verhalten wie 1/f, 1/f² und 1/f³. Die 1 MHz-Grenze ist ein handhabbarer Grenzwert für Frequenzen zwischen 100 MHz und 1000 MHz. Unterhalb von 100 MHz wird die relevante Rausch-Bandbreite, d. h. nichtweiße Rausch-Bandbreite, nach und nach abfallen. Somit wird für ein 8 kHz-Signal die typische Rausch-Bandbreite einige 100 Hz betragen.
Verstärker, Stränge von Verstärkern/Zwischenverstärkern, optische/elektrische Übergänge usw. werden etwas Rauschen zu dem Oszillatorrauschen hinzufügen, werden jedoch die Eigenschaften nicht drastisch ändern. Somit sind die Betrachtungen für Messungen in einer weiten Umgebung anwendbar.
Die Reduktion der Bandbreite zwischen der Erfassungs-PLL und der Ausgangs-PLL ist immer machbar; für die niedrigeren Referenzfrequenzen sind die Synchronisationsstörungen auch spektral kleiner. Für extrem hohe Frequenzen wächst das Spektrum der Synchronisationsstörungen, die interessieren, nicht aus dem proportionalen Bereich heraus.
Durch Analysieren des Blockschaubildes einer PLL ist es möglich, eine Anzahl von Stellen zu betrachten, wo Daten zur Verfügung stehen, die als eine Meßquelle verwendet werden können. Interessierende Daten sind die Phase, die erste Ableitung der Phase, was dasselbe ist wie die Frequenz, und die erste Ableitung der Frequenz. Die letztere wird als die Allan- Varianz bezeichnet. Die Allan-Varianz ist die Variable, die benutzt wird, um unabhängige Frequenzquellen zu vergleichen. Die Allan-Varianz ist für unabhängige Quellen praktischer als Frequenz und Phase, wegen der skalierenden Effekte.
Das Blockschaubild einer PLL vom Typ II ist in Fig. 3 gezeigt. Die Hauptkomponenten sind ein Phasendetektor 10, ein gesteuerter Oszillator 12, ein Rückkopplungsteiler 14 und ein Schleifenfilter 16. Der Phasendetektor 10, der gesteuerte Oszillator 12 und der Rückkopplungsteiler 14 sind Standardkomponenten in irgendeiner PLL. Der Filter 16 hat eine bestimmte Struktur, mit einem proportionalen Teil 18 und einem integrierenden Teil 20. Der integrierende Teil 20 stellt sicher, daß ein Frequenzfehler auf dem Eingang nicht zu einem Phasenfehler führt. Dies ist das Element, das eine PLL vom Typ II von einer PLL vom Typ I unterscheidet. Die beiden Multiplikationsfaktoren I, P sind so gedacht, daß sie festlegen, wie die Übertragungskurve beeinflußt werden kann; der P-Faktor legt die Tiefpaßfrequenz fest und der I-Teil zusammen mit dem P-Teil steuert die Form der Übertragungskurve.
Es ist auch Fig. 3 zu sehen, daß der Phasenfehler am Ausgang des Phasendetektors 10 auftritt, und die Frequenzeinstellung erscheint an dem Eingang des gesteuerten Oszillators. Von diesem Punkt kann die erste Ableitung auch genommen werden, welche die Quelle für die Allan-Varianz ist.
Die Frequenzeinstellung auf dem gesteuerten Oszillator hat zwei Speiseknoten, die sich unterschiedlich verhalten können. Sowohl der P-Ast als auch der I-Ast haben geringen Quantisierungsfehler. In solch einem Fall ist die Verwendung der Frequenzeinstellung auf dem gesteuerten Oszillator sehr korrekt.
Der P-Ast verhält sich in relativ grober Weise, wie es der Fall in einer Erfassungs-PLL sein kann. bei der Frequenzeinstellung des gesteuerten Oszillators erscheint dies als eine Grob- Quantisierung. Jedoch wird der Integrator viel glatter sein, da der Integrator hohe Frequenzen dämpft. Somit kann die Genauigkeit des Integrators viel höher und stabiler sein. Andererseits bedeutet die Grob-Quantisierung des P-Astes nicht, daß er im Mittel beitragen wird. Zum Beispiel kann die Erfassungs-PLL das Signal so eng verfolgen, daß der Beitrag des P-Astes praktisch Null wird. Somit kann es besser sein, den P-Ast nicht zu benutzen und nur die Frequenz von dem I-Ast zu benutzen.
Fig. 4 veranschaulicht die Muster, die herausgezogen werden. Der Phasenfehler, Frequenz und Ableitung der Frequenz erschienen jeweils an den Anschlüssen 30, 32, 34. Der Multiplexer 36 wählt Eingaben zwischen dem Eingang des gesteuerten Oszillators und dem Ausgang des Integrierers 20. Der Multiplexer 36 wird durch ein Benutzersignal Auswahl gesteuert.
Bei der Messung von Synchronisationsstörungen auf einem Netzwerk benutzt ein erstes Modell Rauschen als eine Modulationsquelle auf der Frequenzquelle. Um die Eigenschaften eines solchen Modells zu erfassen, sind statistische Messungen auf den Daten sehr nützlich. Wenn keine statistischen Messungen benutzt werden, kann die Datenmenge recht groß werden. Statt dessen ist es viel einfacher, große Datensätze für Phase, Frequenz und erste Ableitung der Frequenz zu erhalten und Mittelwert und Standardabweichung zu berechnen. Solche Messungen verbrauchen wenig Rechenleistung und kondensieren Daten auf relevante Darstellungen. Mittelwert und Standardabweichung brauchen jeweils eine Berechnung pro Muster, und eine Berechnung hinterher, um die endgültigen Ergebnisse zu bekommen. Somit ist die Ordnung der Berechnungen O(N). Der Speicherverbrauch ist fest und erfordert nur einen einzigen Platz für die Summierung, Summierung der Quadrate und Anzahl der Muster. Somit ist der Speicherverbrauch in der Ordnung O(1).
Eine gute zusätzliche Darstellung, die dicht ist, ist der Medianwert der Messungen. Der Medianwert kann benutzt werden, durch Vergleich mit dem Mittelwert, um einen Eindruck des statistischen Modells des Verstreuens der Synchronisationsstörungen zu bekommen:
Gauss'sch, Poison usw. Wenn die Medianwerte berechnet werden müssen, ist eine Sortierstruktur notwendig. Eine optimale Sortierstruktur, die unter allen Umständen gute Leistung zeigt, erfordert O(NlogN) Operationen und N Speicherorte. Für Implementierungen in Hardware kann ein solcher Speicherverbrauch zu groß sein, wobei in diesem Fall die Alternative ist, nicht den Medianwert, sondern das Minimum und das Maximum zu benutzen. Diese beiden Werte sind wieder in der Ordnung O(N) für die Berechnung und in der Ordnung O(1) für den Speicher.
Ein weiteres Modell für Synchronisationsstörungen kann mehr Struktur in den Synchronisationsstörungen annehmen. Es hängt von der genauen erforderlichen Information ab, die erhalten werden soll, welche Form die Datenreduktion annehmen kann. Zum Beispiel kann eine FFT (Schnelle Fourier Transformierte) benutzt werden, um bestimmte Stücke des Spektrums zu berechnen. bei einer kompletten FFT gibt es keine Datenreduktion, sondern nur eine unterschiedliche Darstellung, die andere Operationen vereinfachen kann. Die Ordnung der Operationen und der Speicherverbrauch der FFT sind hoch, so daß dieses nicht sehr attraktiv sein muß. Auch erfordern hohe Genauigkeiten große FFT-Sätze, was den Gemeinanteil vergrößert.
Anstelle einer kompletten Sortierstruktur ist es möglich, Kategorien der Synchronisationsstörungengröße zu benutzen, die in Software "Bins" genannt werden. Das Sortieren in Bins kann weniger Speicher und Operationen erfordern, als eine komplette Sortierung. Andererseits kann das Vorabdefinieren der Orte der Bins sehr schwierig werden. Ein adaptiver Algorithmus, der Bins herumbewegen kann, ist typischerweise schwierig zu behandeln, wenn es nicht akzeptabel ist, ältere Daten zu verlieren, wenn die Bins geändert werden.
Wenn man Taktgebungsmessungen macht, ist es recht üblich, eine Unterscheidung zwischen dem allgemeinen Modus und differenziellen Effekten zu treffen. Für Messungen der Synchronisationsstörungen kann dies implementiert werden, indem die Differenz zwischen zum Beispiel zwei Phasenfehlern gemessen wird. Das Ergebnis einer solchen Messungen kann benutzt werden, um Information über der Korrelation der zwei Phasenfehler zu erhalten. Dasselbe gilt für Frequenzmessungen, erste Ableitung der Frequenz usw.
Der Differenzoperator kann nach statistischen Operationen auf den Daten nicht angewandt werden. Statistische Ergebnisse können nicht voneinander subtrahiert werden, ohne daß viele zusätzliche Bedingungen eingeführt werden. Es ist tatsächlich viel besser, Subtraktionen vor den statistischen Messungen durchzuführen. Dasselbe gilt für in Bins sortierte Daten, den Medianwert und dergleichen. Dies definiert die Abfolge von Subtraktionen und statistischen Operationen.
Die Punkte, wo die beiden Seiten einer differenziellen Messung vorgenommen werden sollen, können von dem Benutzer gewählt werden. Praktische Anordnungen gemäß den Ausführungsformen der Erfindung sind in den Fig. 5 bis 9 gezeigt.
In Fig. 5 reflektiert das Ausgabe-Signal die Synchronisationsstörungen, die von der PLL gedämpft werden. Da eine PLL typischerweise Tiefpaßverhalten haben wird, wird das Ausgube-Signal Hochpaßverhalten haben, lull Gleichstrom gedämpft.
Bei der Anordnung, die in Fig. 6 gezeigt ist, reflektiert das Ausgabe-Signal wiederum das gedämpfte Signal oberhalb der Tiefpaß frequenz von PLL2. Jedoch ist das Signal nun bereits durch PLL1 bandbegrenzt, so daß das Signal oberhalb der Tiefpaßfrequenz von PLL1 gedämpft werden wird. Somit wird das Ausgabesignal das Eingabesignal Ein innerhalb des Bandes darstellen, das durch die beiden Tiefpaßfrequenzen eingerichtet ist.
Bei der Anordnung, wie sie in Fig. 7 gezeigt ist, wird da Ausgabe-Signal die Differenz der beiden Eingaben reflektieren. Wenn es eine starke Korrelation zwischen den beiden Eingangssignalen gibt, wird das Ausgangssignal Ausgang klein sein. In der Theorie, wenn die Eingaben identisch sind, wird die Ausgabe 0 sein.
Die Variablen von innerhalb der PLL können zu außenliegenden Schaltungen verbunden werden, wie es mit Bezug auf Fig. 4 gezeigt wird, mit einer Auswahl von Punkten, von denen die Frequenz abgezogen wird. Alle Variablen, Phase, Frequenz und erste Ableitung der Frequenz, können benutzt werden, lull die weiteren Operationen in allen Konfigurationen zu speisen. In Fig. 8 wird die PLL als ein Aufbaublock in einer hierarchischen Anordnung benutzt.
Mit Ausnahme der Steuerung innerhalb der PLL, um auszuwählen, woher die tatsächliche Frequenzauslesung kommt, steuern die Multiplexer 40, 42 die Funktionalität. Phase, Frequenz und die Ableitung der Frequenz werden als eine Einheit herausgezogen, jedoch können sie natürlich getrennt behandelt werden. Dies erfordert mehrere Multiplexer und mehrere Subtrahierblöcke 44.
Die Multiplexer 40, 42 erlauben es, daß alle veranschaulichten Konfigurationen implementiert werden; Absolutwerte (durch Sicherstellen, daß der andere Eingang des Subtrahierers eine "0" bekommt), die gedämpfte Phase, die Differenz zweier Einaben, möglicherweise nach der Filterung.
Es kann wünschenswert sein, daß die Erfassungs-PLL nicht als PLL 1A oder PLL 2A benutzt wird. Wenn die Bandbreite der PLL begrenzt ist, kann die Erfassung des Signals beeinflußt werden. Solange alle Komponenten in dem System unter allen Bedingungen linear bleiben, ist die Verwendung einer geringen Bandbreite in der Erfassungs-PLL kein Problem. Jedoch mag dies nicht unter allen Bedingungen realistisch sein. In diesem Fall kann eine Variation, die in Fig. 9 gezeigt ist, verwendet werden. Zwei führende Erfassungs-PLLs 46, 48 sind verantwortlich zum Erstellen eines Bildes des ankommenden physikalischen Signals, und die verbleibende PLLs sind verantwortlich, die korrekten Meßdaten zu liefern. Dies erzeugt eine Trennung zwischen den unterschiedlichen Teilen des Systems. Diese letzte Konfiguration ist leicht flexibler.
Es wird von einem Durchschnittsfachmann erkannt werden, daß viele weitere Varianten möglich sind, ohne daß man sich vom Rahmen der angefügten Ansprüche entfernt.

Claims

1. Schaltung zum Messen der Genauigkeit des Taktsignals, mit:
einer ersten digitalen phasenverriegelten Schleife, die ein Eingangssignal empfängt und ein Ausgangssignal zur Verfügung stellt;
einer zweiten digitalen phasenverriegelten Schleife, die an ihrem Eingang das Ausgangssignal von der ersten phasenverriegelten Schleife empfängt;
einem Meßanschluß zum Zurverfügungstellen eines Meßsignals; und
einem Multiplexer zum wahlweisen Verbinden des Meßanschlusses mit einem Signalextraktionspunkt in der Schaltung.

2. Schaltung nach Anspruch 1, bei der eine der phasenverriegelten Schleifen einen Integrierer und einen gesteuerten Oszillator aufweist und der Multiplexer wahlweise den Meßanschluß mit einem Ausgang des Integrierers und einem Ausgang des gesteuerten Oszillators verbindet, um ein Frequenzsignal zur Verfügung zu stellen.

3. Schaltung nach Anspruch 1 oder 2, bei der ein weiterer Meßanschluß mit einem Ausgang eines Phasendetektors der ersten digitalen phasenverriegelten Schleife verbunden ist, um ein Phasensignal zur Verfügung zu stellen.

4. Schaltung nach einem der Ansprüche 1 bis 3, die weiter einen Differenzierer aufweist, mit einem Eingang, der mit dem Ausgang des Multiplexers verbunden ist, und einem Ausgang, der mit einem dritten Anschluß verbunden ist, um ein Ausgangssignal zur Verfügung zu stellen, das eine Ableitung der Frequenz ist.

5. Schaltung nach einem der Ansprüche 1 bis 4, die weiterhin eine dritte digitale phasenverriegelte Schleife, welche ein Eingangssignal empfängt und ein Ausgangssignal zur Verfügung stellt; eine vierte digitale phasenverriegelte Schleife, die an ihrem Eingang das Ausgangssignal von der dritten phasenverriegelten Schleife empfängt, aufweist, und wenigstens einer der Meßanschlüsse intern mit wenigstens einer, der dritten oder vierten phasenverriegelten Schleife verbunden wird, um ein Meßsignal zur Verfügung zu stellen.

6. Schaltung nach Anspruch 5, bei der die dritte und vierte phasenverriegelte Schleife in einer differenziellen Anordnung mit der ersten und zweiten phasenverriegelten Schleife bereitgestellt werden.

7. Schaltung nach Anspruch 5 oder 6, die weiterhin ein Paar Multiplexer jeweils zum wahlweisen Auswählen der Signale an den Meßanschlüssen, die der ersten und zweiten phasenverriegelten Schleife zugewiesen sind, und der Signale, die den Meßanschlüssen der dritten und vierten phasenverriegelten Schleife zugewiesen sind, und einen Subtrahierer zum Subtrahieren der ausgewählten Signale voneinander aufweist.

8. Schaltung nach Anspruch 7, bei der der Subtrahierer einen Ausgang hat, der mit einer statistischen Einheit zum Verarbeiten der Ausgabe des Subtrahierers verbunden ist.

9. Schaltung nach Anspruch 7, die weiterhin getrennte phasenverriegelte Schleifen für die Erfassung stromaufwärts der jeweiligen ersten und dritten phasenverriegelten Schleife aufweist.

10. Schaltung nach einem der Ansprüche 1 bis 9, bei der die zweite digitale phasenverriegelte Schleife eine wesentlich geringere Paßfrequenz hat als die erste digitale phasenverriegelte Schleife.

11. Verfahren zum Messen der Genauigkeit eines Taktsignals, das aufweist:
Eingeben des Taktsignals in eine doppelte digitale phasenverriegelte Schleife; und
wahlweises Herausziehen eines Meßsignals von den Extraktionspunkten innerhalb der doppelten digitalen phasenverriegelten Schleife.

12. Verfahren nach Anspruch 11, bei dem das Meßsignal aus einer Ausgabe eines Phasendetektors einer der phasenverriegelten Schleifen herausgezogen wird, um ein Phasensignal zur Verfügung zu stellen.

13. Verfahren nach Anspruch 11 oder 12, bei dem ein Frequenzmeßsignal wahlweise aus einer Ausgabe eines Integrierers oder eines gesteuerten Oszillators in der anderen phasenverriegelten Schleife herausgezogen wird.

14. Schaltung nach Anspruch 13, bei der das Frequenzsignal differenziert wird, um eine Ableitung des Frequenzsignals zur Verfügung zu stellen.

15. Verfahren nach einem der Ansprüche 11 bis 14, bei dem ein Paar der doppelten digitalen phasenverriegelten Schleifen in einer differenziellen Anordnung angeordnet sind Lind ein Differenzmeßsignal von der Ausgabe der differenziellen Anordnung abgeleitet wird.

16. Verfahren nach Anspruch 1 S. bei dem ein Meßsignal von jeder der phasenverriegelten Schleifen mit einem Multiplexer ausgewählt wird.

17. Verfahren nach einem der Ansprüche 11 bis 16, bei dem die zweite phasenverriegelte Schleife eine wesentlich niedrigere Paßfrequenz hat als die erste digitale phasenverriegelte Schleife.