KR20030063243A - 클럭 신호의 정확도 측정 방법 - Google Patents

클럭 신호의 정확도 측정 방법 Download PDF

Info

Publication number
KR20030063243A
KR20030063243A KR10-2003-0004343A KR20030004343A KR20030063243A KR 20030063243 A KR20030063243 A KR 20030063243A KR 20030004343 A KR20030004343 A KR 20030004343A KR 20030063243 A KR20030063243 A KR 20030063243A
Authority
KR
South Korea
Prior art keywords
phase locked
locked loop
signal
output
measurement
Prior art date
Application number
KR10-2003-0004343A
Other languages
English (en)
Inventor
로베르투스라우렌티우스반데르발크
Original Assignee
자링크 세미컨덕터, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자링크 세미컨덕터, 인크 filed Critical 자링크 세미컨덕터, 인크
Publication of KR20030063243A publication Critical patent/KR20030063243A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

클럭 신호의 정확도를 측정하기 위한 회로는, 입력 신호를 수신하고 출력 신호를 제공하는 제 1 디지털 위상 고정 루프와 상기 제 1 위상 고정 루프로부터 출력 신호를 입력으로 수신하는 제 2 디지털 위상 고정 루프를 포함한다.
하나 혹은 그 이상의 측정 터미널은 측정 신호를 제공하기 위하여 상기 위상고정 루프중 하나에 내부적으로 연결된다.

Description

클럭 신호의 정확도 측정 방법{Method of Measuring the Accuracy of a Clock Signal}
본 발명은 디지털 통신에 관한 것으로서, 특히 예를 들어 네트워크 분야에서 클로킹(clocking)의 정확도를 측정하는 방법에 관한 것이다.
현재 발전하고 있는 광전기통신 영역의 기술에서는 네트워크 혹은 네트워크 서비스의 클로킹(clocking) 정확도(accuracy)를 보장하는 것이 더욱 더 중요해지고 있다. 이것은 음성의 질이 네트워크의 지연에 관련되는 VOIP(Voice Over IP)의 경우에 특히 그러하다. 그것은 또한 프레임결손(frameslips)이 발생할 수도 있는 크로스커넥팅(crossconnecting)의 경우에도 마찬가지이다.
네트워크에서 클로킹은 일정한 최소의 가능한 표준에 맞도록 요구된다. 이러한 표준들의 예는 예를 들어 CCITT, ETSI 및 Bellcore 표준에서 찾을 수 있다. 그러나, 실제 네트워크에서의 클럭의 실시간 검사는 그것을 하기 위한 장비가 매우 비싸기 때문에 거의 할 수 없다.
도 1은 지터(jitter)를 측정하기 위한 전형적인 회로를 나타낸다. 입력되는 신호(어떤 네트워크 세그먼트(segment)에서 오는 신호)는 위상 고정 루프(PLL)에 의해 우선 필터링됨으로써, 지터없이 정확한 주파수 기준이 존재하게 된다. 필터링된 주파수는 필터링되지 않은 신호와 위상이 비교된다. 위상 검출기는 차주파수와 합주파수의 그룹으로 입력 신호를 맵핑하며(map), 여기에서 F1-F2만이 중요한 신호이다. 저역 통과 필터(LPF)를 이용하여 신호를 잡을 수 있고 그 신호를 디지털 신호로 바꿀 수 있다. 디지털화된 신호는 지터 측정을 제공하기 위해 디스플레이 될 수 있다.
측정방법의 최대 정확도는 몇몇 요소들에 의해 결정된다. 위상 고정 루프내에 암시적으로 존재하는 저역 통과 필터는 측정될 수 있는 최소 주파수를 정한다. 최소 주파수 아래에서 위상 고정 루프는 트랙(track)하기 위한 어떠한 신호도 거의 남겨두지 않는다. 아날로그-디지털 컨버터(ADC)의 정확도는 정확성에 대한 제한이다. 위상 검출기의 잡음 및 위상 고정 루프의 잡음과 같은 다른 요소들도 중요해 질 수 있다.
본 발명은 디지털 네트워크에서 클로킹 에러를 정확하게 측정할 수 있는 시스템을 제공한다.
본 발명에 따라서, 클록 신호의 정확도를 측정하는 회로가 제공되는데, 상기 회로는, 입력 신호를 수신하고 출력 신호를 제공하는 제 1 디지털 위상 고정 루프; 상기 제 1 위상 고정 루프로부터 상기 출력 신호를 입력으로 수신하는 제 2 디지털 위상 고정 루프; 측정 신호를 제공하기 위한 측정 터미널; 및 상기 측정 터미널을 상기 회로의 신호 추출 지점(extraction point)과 선택적으로 연결하기 위한 멀티플렉서를 포함하여 이루어진다.
도 1은 종래 기술의 지터 검출기의 블록도이다.
도 2는 제한 주기의 거동을 보여주는 위상도이다.
도 3은 타입 II 위상 고정 루프의 블록도이다.
도 4는 측정 신호의 추출을 위한 터미널이 있는 위상 고정 루프의 블록도이다.
도 5는 미분 측정 배열의 제 1 실시예이다.
도 6은 미분 측정 배열의 제 2 실시예이다.
도 7은 미분 측정 배열의 제 3 실시예이다.
도 8은 미분 측정 배열의 보다 상세한 블록도이다.
도 9는 또 다른 미분 측정 배열을 도시한다.
이중(double) 위상 고정 루프는 적은 양의 지터가 있을 때 더욱 예측가능한 거동을 나타낸다. 수집(acquisition) 위상 고정 루프의 양자화는 크기가 제한된, 그러나 그렇지 않으면 예측할 수 없는(무질서한) 거동으로서 자신들을 명백하게 하는 비선형 효과를 일으킨다. 이러한 예측 불가능한 효과는 수집 위상 고정 루프의 저역 통과 주파수의 제한된 변화량으로 설계될 수 있다. 이중 위상 고정 루프 구조는 전형적으로 출력 위상 고정 루프 저역 통과 주파수가 문제되는 주파수를 억제시키기에 충분히 낮은 속성을 갖는다.
출력 위상 고정 루프는 수집 위상 고정 루프의 비선형성에 의해 방해 받지 않는다. 출력 위상 고정 루프는 다른 레벨의 양자화를 도입하지 않기 때문에, 정확하고 예측가능하게 거동할 수 있다.
멀티플렉서는 신호들이 특정 요구에 따라 회로의 다른 지점들로부터 선택적으로 추출되는 것을 허용한다.
측정을 위해 디지털 위상 고정 루프를 사용하기 위하여, 시스템의 양적 거동이 알려져야 한다. 중요한 관점은 잡음, 즉 양자화잡음 및 열잡음이다. 이러한 것들은 함께 중요한 주파수 스펙트럼에 의존하여 측정 정확도를 제한한다.
일부 잡음원은 위상 고정 루프가 동기식 검출을 사용함에 따라서 균형을 찾아야 하기 때문에 남아있다. 위상 고정 루프는 결코 실제로 평형에 도달하지 않고 오버슈팅을 지속하려는 경향이 있을 것이다. 이러한 영향은 진동하지만 사실상 제한되기 때문에 제한 주기(cycle)로 알려져 있다. 입력시 위상 검출기는 그 자신의 잡음을 생기게 한다. 비록 위상 검출기가 완전하게 대칭적으로 설계될 수 있을지라도, 위상 검출기에서 잡음의 일부분이 차별적일 것이므로 잡음을 완전히 제거하는 것은 불가능하다. 그러나 이러한 잡음은 매우 제한된다. 입력 위상 고정 루프 루프(PLL loop)에서의 다른 잡음은 피드백(feedback)될 것이다. 피드백이 일어날 때, 잡음은 감쇄될 것이며, 따라서 잡음은 더이상 중요한 역할을 수행하지 못하게 된다
이중 위상 고정 루프는 전형적으로 크리스탈에 의해 구동될 것이다. 이러한 크리스탈은 자신의 잡음원을 도입할 것이다. 크리스탈 자신은 위상 고정 루프 루프의 부분이 아니므로, 그것의 잡음은 보상되지 않을 것이다.
본 발명의 회로는 입력 신호의 질을 측정하는 도구를 제공하기 위하여 클로킹 정확도의 측정을 가능하게 한다. 게다가, 본 발명의 방법은 추가적인 측정을 가능하게 해준다. 이러한 측정의 예들은 위상 고정 루프를 남겨 놓는 지터와, 입력 신호와 출력 신호 차이의 측정이다. 이러한 측정들은 예를 들어 특정 대역에 존재하는 지터를 평가하는데 사용될 수 있다.
수집 위상 고정 루프와 출력 위상 고정 루프로 구성된 이중 디지털 위상 고정 루프는 무해한 레벨(level)로의 제한 주기의 감소를 가능하게 함으로써, 다른 두 요소가 중요하게 된다. 이중 디지털 위상 고정 루프는 암시적으로 더욱 정확한 측정을 허용한다.
본 발명 방법의 장점은 아날로그 영역에서 양자화된 디지털 영역으로의 빠른 전이에 기인한다. 양자화는 피드백 루프를 가지기 때문에, 제어 발진기의 잡음과 같은 모든 일반 잡음 메카니즘을 필수적으로 없앨 수 있으며, 제어 발진기는 전형적으로 전압 제어 발진기이다. 일단 신호가 디지털화되면, 모든 다른 동작들은 디지털 동작이 되며, 이러한 동작은 실질적으로 제한되지 않는 높은 정확도를 가지고 수행될 수 있다.
본 발명은 또한 이중 디지털 위상 고정 루프로 상기 클록 신호를 입력하고; 상기 이중 디지털 위상 고정 루프내에서 추출지점으로부터 측정 신호를 선택적으로 추출함을 특징으로 하는 클럭 신호의 정확도를 측정하는 방법을 제공한다.
본 발명에 따른 신규 회로는 이중 디지털 위상 고정 루프를 포함한다. 그와 같은 배열에서, 제한 주기의 크기는 작은 신호를 직접적으로 모니터링하는 것을 어렵게 만드는 제한된 요소이다. 제한 주기 주파수와 크기는 위상 고정 루프에서 저역 통과 주파수를 변경시킴으로써 영향을 받을 수 있다. 저역 통과 주파수를 2등분함으로써, 제한 주기 주파수는 제한 주기의 크기와 마찬가지로 대략 2등분된다.
일반적으로 제한 주기의 주파수는 저역 통과 주파수의 차수(order)내에 있다. 전형적인 최악의 경우에 있어 제한 주기 거동이 도 2에서 보여진다. 정확한 구현에 따라, 도시된 바와 같은 제한 주기가 가능하다. 최대 위상 에러는 -1/2 내지 +1/2 양자화 에러 사이에서 선형적으로 변화한다. LPF 설정은, 예를 들어, 선형 접근에서 -1/2 양자화 에러의 관찰되는 위상 에러가 τ초 후에 수정되는 정도일 것이다. 이것은 시간=0에서 1차 저역 통과 필터의 탄젠트가 정확하게 τ초에서 마지막 값(0)을 넘을 것이라는 관찰에 근거한다. 따라서 전체 주기는 제한 주기 주파수를 1/4τ와 동일하게 만드는 4τ일 것이다. 이것은 π/2*flpf와 동일하다. 다른 구현예에서 정확한 값은 변화될 것이나, 급격하게 변화될 것으로는 기대되지 않는다.
제 2 위상 고정 루프는 전형적으로 더욱 낮은 저역 통과 주파수를 가질 것이다. 따라서 제한 주기는 상당히 감쇄될 것이며; 그것은 예를 들어 20dB/decade로 하락하는 전이의 부분에서 하락할 것이다. 이것은 제한 주기 문제가 완화되게 한다. 특정예에서, 양자화기(위상 검출기)는 500MHz에서 작동한다고 가정한다. 제한 주기의 진폭은 2ns/2=1ns일 것이다. 제한 주기는 8kHz(매우 낮은)의 기준 주파수와 관련되고, 수집 위상 고정 루프에서 800Hz(단지 계수 10 낮은)의 대역을 사용한다고 가정한다. 마지막으로 제 2 위상 고정 루프가 20Hz의 저역 통과 주파수를 사용한다고 가정한다. 다음과 같은 사항이 관찰된다: 제한 주파수는 π/2*flpf= π/2*800 = 1256Hz 로 동작할 것이고, 삼각파가 될 것이다. 그것의 주요 구성요소는 (2/π)2*진폭의 주기 혹은 약 0.4ns를 가지는 기본 톤(tone)이 될 것이다. 제 3 오버톤(overtone)이나 그 이상의 다른 구성요소들은 더욱 더 감쇄되거나 무시할 수 있게 될 것이다. 20Hz 넓이 LPF는 제한 주기를 감쇄시켜서 남아있는 제한 주기는 20/1256*0.4ns=6.5ps가 될 것이다.
도시된 제한 주기는 최악의 경우의 시나리오이다. 예에서 보여지는 바와 같이, 양자화 에러는 디지털 제어 발진기(DCO) 민감성을 통하여 효과적인 출력 거동과 직접적으로 연관된다. 이것은 효과적인 저역 통과 주파수와 관련이 있다.
응용에 따라 고려될 필요가 있는 여러가지의 다른 요소들이 있다. 오버샘플(oversample) 비율은 더 낮아 질 수 있다. 그것의 비율은 안정성을 위하여바람직하다. 양자화 에러는, 위상 검출기를 보다 높은 속도에서 동작하게 함으로써 감소될 수 있다. 현재 0.35μm CMOS에서, 모든 조건하에 600MHz속도를 넘는 속도가 실시될 수 있다. 현재 보다 낮은 기술 속도는 1-5GHz이상 증가될 수 있음이 관찰될 수 있다. 보다 높은 기준 주파수를 사용하여 보다 높은 주파수로부터 시작하는 것이 가능하게 되었다.
특정 실시예에서, 위상 검출기는 여전히 500MHz에서 동작하며, 따라서 양자화 에러 진폭은 최대 1ns라고 가정한다. 20MHz의 위상 정보를 위해 효과적으로 (서브)샘플링된, 기준 주파수가 200MHz라고 가정한다. 그때 10MHz의 제한 주기 주파수가 발생될 것이다. 만약 그것이 1MHz에서 2차 필터로 억제된다면, 남아있는 지터 진폭은 1ns/102= 10ps 보다 작을 것이며, 그 값은 받아들일 수 있는 양이다.
실시예에서, 이중 위상 고정 루프 접근은 매우 정확한 위상 정보를 생산하기 위해 제한 주기를 충분히 감소/감쇄할 수 있는 것으로 보여진다. 보다 가파른 필터 거동을 가지는 다른 배열들이 가능하며, 따라서 솔루션은 진정한 높은 해상도를 제공할 수 있다.
제 1 위상 고정 루프와 제 2 위상 고정 루프사이에서의 대역의 비율이 도달될 수 있는 정확도에 영향을 미치는 것이 명백하다. 일반적으로, 정확도가 증가함에 따라서, 대역은 감소한다. 그러나, 중요한 실제 대역은 측정되는 신호에 의존한다. 만약에, 예를 들어, 기준이 다만 8KHz라면, 효과적인 20MHz에서의 샘플링은 가능하지 않다. 그때 다시, 8KHz 소스(source)의 잡음은 1MHz 대역을 점유할 수 없으며, 따라서 1MHz 대역으로의 측정은 이치에 맞지 않는다. 반면에, 200MHz 소스의 측정은 더 큰 대역을 요구한다.
일반적인 주파수 소스는 보다 높은 주파수를 위한 감쇄와 함께 DC주위로 분광 분배를 갖는 지터를 운반한다. 경험에 의하면, 발진기는 1MHz이상에서는 백색 잡음을, 그리고 그 이하에서는 진정 관련있는 지터 주파수를 갖는 것으로 간주된다. 이러한 지터 주파수는 환경의 유형에 따라 다르다. 그러나 전형적으로 1/f, 1/f2및 1/f3과 같은 거동을 나타낸다. 1MHz 경계는 100MHz와 1000MHz사이의 주파수를 위한 작동가능한 한계이다. 100MHz이하에서, 관련 잡음 대역(예를 들어, 비-백색-잡음대역)은 점차로 떨어질 것이다. 따라서 8KHz 신호에 대해서, 전형적인 잡음 대역은 100Hz정도가 될 것이다.
증폭기, 일련의 증폭기/리피터(repeater), 광학/전기적 전이 등은 발진기 잡음에 어떤 잡음을 더할 것이다. 그러나, 그 특성을 급격하게 변화시키지는 않을 것이다. 따라서, 넓은 환경에서 측정시 고려가 행해질 수 있다.
수집 위상 고정 루프와 출력 위상 고정 루프사이에서의 대역 감소는 항상 가능하며; 보다 낮은 기준 주파수에 대해 지터는 분광적으로(spectrally) 더 작다. 극도록 높은 주파수에 대해, 중요한 지터 스펙트럼은 균형을 벗어나지 않는다.
위상 고정 루프의 블록도를 분석함으로써, 측정원으로 사용될 수 있는 데이터가 입수가능한 다수의 장소를 관찰하는 것이 가능하다. 중요한 데이터는 위상, 주파수와 같은 위상의 제 1 미분계수와 주파수의 제 1 미분계수이다. 후자는 알란분산(Allan variance)으로 불리운다. 알란 분산은 독립적인 주파수 소스를 비교하는데 사용되는 변수이다. 알란 분산은 스케일링(scaling) 효과 때문에 주파수와 위상보다 독립적인 소스에 대해 보다 실용적이다.
타입 II 위상 고정 루프의 블록도는 도 3에서 보여진다. 중요 구성요소들은 위상 검출기(10), 제어 발진기(12), 피드백 분배기(14), 및 루프 필터(16)이다. 위상 검출기(10), 제어 발진기(12), 피드백 분배기(14)는 어느 위상 고정 루프에서든 표준 구성요소이다. 필터(16)는 비례부(18)와 적분부(20)를 가지는 특정 구조를 가지고 있다. 적분부(20)는 입력시 주파수 에러가 위상 에러를 일으키지 않도록 보장한다. 이것은 타입II 위상 고정 루프와 타입I 위상 고정 루프를 구별하는 요소이다. 두개의 곱셈 계수 I, P는 전송 커브가 어떻게 영향을 받을 수 있는지를 구체적으로 설명하려 하는데, P 계수는 저역 통과 주파수를 설정하고, I 부분은 P부분과 함께 전송 커브의 모양을 제어한다.
위상 에러가 위상 검출기(10)의 출력에서 나타나고, 주파수 설정은 제어 발진기 입력에서 나타난다는 것이 도 3으로부터 보여질 것이다. 이 지점으로부터 또한 제 1 미분계수를 취할 수 있으며, 그것은 알란 분산을 위한 소스이다.
제어 발진기상에서 주파수 설정은 2개의 피드백 노드를 가지는데, 이들은 다르게 동작할 수도 있다. P 가지(branch)와 I 가지는 둘다 양자화 에러를 거의 가지지 않는다. 이러한 경우에, 제어 발진기상에서 주파수 설정의 사용은 매우 정확하다.
P 가지는 수집 위상 고정 루프의 경우에서와 같이 비교적 코스형식(fashion)으로 동작한다. 제어 발진기의 주파수 설정에서, 이것은 코스 양자화로서 나타난다. 그러나, 적분기는 적분기가 높은 주파수를 감쇄하기 때문에 더욱 더 부드러워질 것이다. 따라서 적분기의 정확도는 더 높고 더 안정적일 수 있다. 반면에, P 가지의 코스 양자화는, 그것이 평균적으로 기여할 것이라는 것을 의미하지는 않는다. 예를 들어, 수집 위상 고정 루프는 신호를 매우 가깝게 추적하여 P 가지의 기여는 사실상 0이 될 수도 있다. 따라서, P 가지를 사용하지 않고, I 가지로부터의 주파수만을 사용하는 것이 더 바람직하다.
도 4는 샘플들이 추출되어 있는 것을 보여준다. 위상 에러, 주파수와 주파수의 미분계수는 터미널(30, 32, 34)에서 각각 나타난다. 멀티플렉서(36)는 제어 발진기에 대한 입력과 적분기(20)의 출력사이에서의 입력을 선택한다. 멀티플렉서(36)는 사용자 신호 선택(choice)에 의해 제어된다.
네트워크상에서 지터의 측정에서, 첫 번째 모델은 주파수 소스상에서 조절원으로서 잡음을 사용한다. 그러한 모델의 특성을 획득하기 위해서, 데이터상에서 통계적 측정은 매우 유용하다. 통계적 측정이 사용되지 않는다면, 데이터의 양은 매우 많을 것이다. 대신, 위상, 주파수와 주파수의 제 1 미분계수를 위한 많은 데이터셋(dataset)을 얻어 평균과 표준 편차를 계산하는 것이 보다 간편하다. 그러한 측정들은 컴퓨터를 사용하는 계산을 거의 필요로 하지 않으며 관련 표현으로 데이터를 요약한다. 평균과 표준 편차는 각각 샘플당 한번씩의 계산, 및 최종 결과를 얻기 위해 그 후의 계산을 필요로 한다. 따라서 계산의 차수는 O(N)이다. 메모리 소비는 고정되고 합계, 제곱의 합계와 샘플들의 수를 위하여 단지 단일 장소만을필요로 한다. 따라서 메모리 소비는 O(1)차이다.
치밀한 좋은 여분의 표현은 측정의 중간값이다. 중간값은, 평균값과 비교하여, 지터 폭의 통계학적 모델의 효과(Gaussian, Poison 등)를 얻기 위해 사용될 수 있다. 중간값이 계산될 필요가 있다면, 구분 구조가 필요하다. 모든 상황하에서 잘 작동하는 최적의 구분 구조는 O(NlogN)연산(operation)과 N 메모리 위치를 요구한다. 하드웨어에서의 구현을 위해, 그러한 메모리 소비가 너무 클 수 있는데, 이 경우 대안은 중간값이 아니라 최소값과 최대값을 사용하는 것이다. 이러한 두 개의 값들은 다시 계산에 대해서는 O차(N)이고 메모리에 대해서는 O(1)차이다.
지터에 대한 다른 모델은 지터내에서 더 많은 구조를 나타낼 수도 있다. 그것은 획득되어야 하는 정확한 요구되는 정보, 데이터 감소가 취할 수 있는 형태에 의존한다. 예를 들면, FFT(Fast Fourier Transform)은 스펙트럼의 특정 조각들을 계산하는데 사용될 수 있다. 완전한 FFT에는, 데이터 감소는 없고, 다른 연산들을 단순화할 수 있는 다른 표현만이 존재한다. 연산들의 차수와 FFT의 메모리 소비가 매우 높아서, 그다지 매력적이지 않을 수 있다. 또한, 높은 정확도는 큰 FFT 설정을 요구하고, 이것은 오버헤드(overhead)를 증가시킨다.
완전한 구분 구조 대신에, 소프트웨어에서 빈스(bins)라 불리우는, 지터 크기의 카테고리를 사용하는 것이 가능하다. 빈스에서 구분은 완전한 구분보다 적은 메모리와 동작(operation)을 필요로 할 수 있다. 반면에, 미리 빈스의 위치를 정의하는 것은 어려울 수 있다. 빈스를 주위로 '이동'시킬 수 있는 어댑티브(adaptive) 알고리즘은, 빈스가 변화될 때 이전(older) 데이터를 잃는 것이 허용가능하지 않다면, 관리하기에 전형적으로 어렵다.
클로킹 측정을 하는데 있어서, 일반 모드와 미분(differential) 효과사이에서 구별을 하는 것이 일반적이다. 지터 측정을 위하여, 이것은 예를 들면 두 개의 위상 에러사이에서 차이점을 측정함으로써 실시될 수 있다. 그러한 측정결과는 두 개의 위상 에러의 상관관계에 관한 정보를 획득하기 위하여 사용될 수 있다. 주파수 측정, 주파수의 제 1 미분계수 등에 동일하게 적용된다.
차이 오퍼레이터는 데이터상에서 통계적 연산후에 적용될 수 없다. 통계적 결과는 많은 추가의 상황을 일으키지 않고서 각각에서 감산될 수 없다. 사실상 통계학적 측정전에 더 많은 감산(빼기)을 수행하는 것이 훨씬 더 좋다. 빈(bin) 구분된 데이터, 중간값 등에 동일하게 적용된다. 이것은 감산과 통계적 연산의 순서를 정의한다.
미분 측정의 양면은 사용자에 의해서 선택될 수 있다. 본 발명의 실시예에 따른 실제 배열이 도 5 내지 도 9에서 도시된다.
도 5에서, 출력 신호는 위상 고정 루프에 의해서 감쇄되는 지터를 반영한다. 위상 고정 루프는 전형적으로 저역 통과 거동을 나타낼 것이므로, 출력 신호(out)는 DC 주위로 감쇄되는 고역 통과 거동을 나타낼 것이다.
도 6에 도시된 배열에서, 출력 신호(out)는 위상 고정 루프 2의 저역 통과 주파수 이상의 감쇄된 신호를 다시 반영한다. 그러나, 신호는 현재 이미 위상 고정 루프 1에 의해 제한된 대역이며, 따라서 신호는 위상 고정 루프 1의 저역 통과 주파수 이상에서 감쇄될 것이다. 따라서 출력 신호는 두 개의 저역 통과 주파수에 의한 대역 설정내에서 입력 신호(in)를 나타낼 것이다.
도 7에 도시된 배열에서, 출력 신호(out)는 두 개의 입력의 차이점을 반영할 것이다. 만약에 두 개의 입력 신호사이에 강한 상관관계가 존재한다면, 출력 신호(out)는 작을 것이다. 이론상, 입력들이 동일할 때, 출력은 0이 될 것이다.
위상 고정 루프내로부터의 변수들은, 주파수를 추출하기 위한 지점들의 선택과 함께, 도 4에서 보여지는 바와 같이, 외부 회로에 연결될 수 있다. 모든 변수, 위상, 주파수와 주파수의 제 1 미분계수는 모든 구성에서 다른 동작을 하는데 사용될 수 있다. 도 8에서, 위상 고정 루프는 계층적 배열에서 빌딩 블록으로서 사용된다.
위상 고정 루프내에서의 제어를 제외하고, 실제 주파수 정보읽기(read-out)가 어디에서 오는지를 선택하기 위해서, 멀티플렉서(40,42)는 상관관계를 제어한다. 위상, 주파수와 주파수의 미분계수는 일체(one entity)로서 도시된다. 그러나, 이들은 물론 별도로 처리될 수 있다. 이것은 멀티플 멀티플렉서와 멀티플 감산기 블록(44)을 요구한다.
멀티플렉서(40,42)는 모든 도시된 구성, 아마도 필터링후 절대값(감산기의 다른 입력을 '0'이라고 주장함으로써), 감쇄된 위상, 두 개의 입력의 차이가 실행되는 것을 허용한다.
위상 고정 루프 1A 혹은 위상 고정 루프 2A로서 사용되지 않는 수집 위상 고정 루프를 가지는 것이 바람직할 것이다. 제 1 위상 고정 루프의 대역이 제한된다면, 신호의 수집이 영향을 받을 수도 있다. 시스템에서 모든 구성요소들이 모든 조건하에서 선형으로 남아 있는 한, 수집 위상 고정 루프에서 작은 대역의 사용은 문제가 되지 않는다. 그러나, 이는 모든 조건하에서 실제적이지 않을 수 있다. 이 경우 도 9에서 보여지는 변화가 사용될 수 있다. 두 개의 전단의 수집 위상 고정 루프(46,48)는 입력되는 물리적 신호의 이미지를 만드는데 책임이 있고, 남아있는 위상 고정 루프는 정확한 측정 데이터를 제공하는데 책임이 있다. 이것은 시스템의 다른 부분들 사이에서 분리를 만들어낸다. 이러한 마지막 구성은 약간 보다 융통성이 있다.
이 기술분야에서 통상적인 지식을 가진 자는 첨부된 청구항의 범위를 벗어남 없이 다양한 많은 변화가 가능함을 인식할 것이다.
본 발명에 따른 클럭 신호의 정확도 측정 방법은 디지털 네트워크에서 클로킹 에러를 정확하게 측정할 수 있다.

Claims (17)

  1. 입력 신호를 수신하고 출력 신호를 제공하는 제 1 디지털 위상 고정 루프;
    상기 제 1 위상 고정 루프로부터 상기 출력 신호를 입력으로 수신하는 제 2 디지털 위상 고정 루프;
    측정 신호를 제공하기 위한 측정 터미널; 및
    상기 측정 터미널들을 상기 회로의 신호 추출 지점(extraction point)과 선택적으로 연결하기 위한 멀티플렉서를 포함함을 특징으로 하는, 클럭 신호의 정확도를 측정하기 위한 회로.
  2. 제 1항에 있어서, 상기 위상 고정 루프들중 하나는 적분기와 제어 발진기를 포함하고, 상기 멀티플렉서는 상기 측정 터미널을 상기 적분기의 출력과 상기 제어 발진기의 입력에 선택적으로 연결하여 주파수 신호를 제공하는 회로.
  3. 제 1항 또는 제 2항에 있어서, 추가의 측정 터미널이 상기 제 1 디지털 위상 고정 루프의 위상 검출기의 출력에 연결되어 위상 신호를 제공하는 회로.
  4. 제 1항 내지 제 3항중 어느 한 항에 있어서, 주파수의 미분계수인 출력 신호를 제공하기 위하여 세 번째의 상기 터미널에 연결된 출력과 상기 멀티플렉서의 출력에 연결된 입력을 갖는 미분기를 추가로 포함하는 회로.
  5. 제 1항 내지 제 4항중 어느 한 항에 있어서, 입력 신호를 수신하고 출력 신호를 제공하는 제 3 위상 고정 루프;
    상기 제 3 위상 고정 루프로부터 상기 출력 신호를 입력으로 수신하는 제 4 위상 고정 루프; 및
    측정 신호를 제공하기 위하여 상기 제 3 위상 고정 루프와 제 4 위상 고정 루프 중 적어도 하나에 내부적으로 연결된 적어도 하나의 상기 측정 터미널을 추가로 포함하는 회로.
  6. 제 5항에 있어서, 상기 제 3 위상 고정 루프와 제 4 위상 고정 루프가 상기 제 1 위상 고정 루프와 제 2 위상 고정 루프를 갖는 미분 배열로 제공되는 회로.
  7. 제 5항 또는 제 6항에 있어서, 상기 제 1 위상 고정 루프와 제 2 위상 고정 루프와 연관된 측정 터미널에서 상기 신호들과 상기 제 3 위상 고정 루프와 제 4위상 고정 루프의 측정 터미널과 연관된 신호들을 각각 선택하기 위한 한쌍의 멀티플렉서와,
    서로로부터 선택된 신호를 감산하기 위한 감산기를 추가로 포함하는 회로.
  8. 제 7항에 있어서, 상기 감산기는 상기 감산기의 출력을 처리하기 위한 통계 유닛에 연결된 출력을 가지는 회로.
  9. 제 7항에 있어서, 상기 각각의 제 1 위상 고정 루프와 제 3 위상 고정 루프의 상류 부위에(upstream) 별도의 수집 위상 고정 루프를 추가로 포함하는 회로.
  10. 제 1항 내지 제 9항중 어느 한 항에 있어서, 상기 제 2 디지털 위상 고정 루프는 상기 제 1 디지털 위상 고정 루프보다 실질적으로 더 낮은 통과 주파수를 가지는 회로.
  11. 이중 디지털 위상 고정 루프로 상기 클럭 신호를 입력하는 과정과;
    상기 이중 디지털 위상 고정 루프범위내의 추출 지점으로부터 측정 신호를선택적으로 추출하는 과정을 포함함을 특징으로 하는, 클럭 신호의 정확도를 측정하는 방법.
  12. 제 11항에 있어서, 상기 측정 신호는 위상 신호를 제공하기 위하여 상기 위상 고정 루프들 중 하나에 있는 위상 검출기의 출력으로부터 추출되는 방법.
  13. 제 11항 또는 제 12항에 있어서, 주파수 측정 신호는 상기 위상 고정 루프들 중 다른 하나에 있는 제어 발진기 또는 적분기의 출력으로부터 선택적으로 추출되는 방법.
  14. 제 13항에 있어서, 상기 주파수 신호는 상기 주파수 신호의 미분계수를 제공하기 위하여 미분되는 방법.
  15. 제 11항 내지 제 14항중 어느 한 항에 있어서, 한 쌍의 상기 이중 디지털 위상 고정 루프는 미분 배열로 배열되고, 차이 측정 신호는 상기 미분 배열의 출력으로부터 획득되는 방법.
  16. 제 15항에 있어서, 상기 위상 고정 루프 각각으로부터의 측정 신호는 멀티플렉서로 선택되는 방법.
  17. 제 11항 내지 제 16항중 어느 한 항에 있어서, 상기 제 2 디지털 위상 고정 루프는 상기 제 1 디지털 위상 고정 루프보다 실질적으로 더 낮은 통과 주파수를 가지는 방법.
KR10-2003-0004343A 2002-01-22 2003-01-22 클럭 신호의 정확도 측정 방법 KR20030063243A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0201334.0A GB0201334D0 (en) 2002-01-22 2002-01-22 Method of measuring the accuracy of a clock signal
GB0201334.0 2002-01-22

Publications (1)

Publication Number Publication Date
KR20030063243A true KR20030063243A (ko) 2003-07-28

Family

ID=9929465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004343A KR20030063243A (ko) 2002-01-22 2003-01-22 클럭 신호의 정확도 측정 방법

Country Status (5)

Country Link
KR (1) KR20030063243A (ko)
CN (1) CN1434585A (ko)
DE (1) DE10302233A1 (ko)
FR (1) FR2835122B1 (ko)
GB (1) GB0201334D0 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110365333A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633193A (en) * 1985-12-02 1986-12-30 At&T Bell Laboratories Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator
DE19842711C2 (de) * 1998-09-17 2002-01-31 Infineon Technologies Ag Schaltung zur Datensignalrückgewinnung und Taktsignalregenerierung
JP2000244309A (ja) * 1999-02-18 2000-09-08 Mitsubishi Electric Corp クロック生成回路および半導体装置
GB2363268B (en) * 2000-06-08 2004-04-14 Mitel Corp Timing circuit with dual phase locked loops

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110365333A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环
CN110365333B (zh) * 2019-05-30 2022-11-18 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环

Also Published As

Publication number Publication date
FR2835122A1 (fr) 2003-07-25
CN1434585A (zh) 2003-08-06
FR2835122B1 (fr) 2005-05-20
DE10302233A1 (de) 2003-12-04
GB0201334D0 (en) 2002-03-13

Similar Documents

Publication Publication Date Title
US7356077B2 (en) Method and apparatus for testing network integrity
Norsworthy et al. A 14-bit 80-kHz sigma-delta A/D converter: modeling, design and performance evaluation
US6621860B1 (en) Apparatus for and method of measuring a jitter
Walls et al. Extending the range and accuracy of phase noise measurements
GB2363268A (en) Timing circuit with dual phase locked loops
US5117179A (en) Swept signal analysis instrument and method
Moon et al. Spectral analysis of time-domain phase jitter measurements
Kihara et al. Digital clocks for synchronization and communications
CN109995360A (zh) 抑制扰动的锁相环
CN118731824B (zh) 基于二级整数丢点及移相的交叠带相位补偿方法及系统
KR20030063243A (ko) 클럭 신호의 정확도 측정 방법
US20040153894A1 (en) Method of measuring the accuracy of a clock signal
US4287469A (en) Process and circuit arrangement for the measuring of coefficients of message-transmission equipment
US10382044B2 (en) Frequency synthesizer
US10566982B1 (en) Systems and methods for suppressing oscillator-induced spurs in frequency synthesizers
KR101204962B1 (ko) 샘플링된 데이터 취득 시스템에서의 오프셋 제거를 위한프랙탈 시퀀싱 기법
US11231459B2 (en) Method and apparatus for analyzing phase noise in a signal from an electronic device
JP2005274571A (ja) スペクトル測定のための位相ノイズ補償
US7688927B2 (en) Method and apparatus for clock recovery
Chauhan et al. Harmonic analysis in power system using SWIFT-PLL technique
Kusljevic Adaptive resonator-based method for power system harmonic analysis
US20230393184A1 (en) Device and methods for phase noise measurement
KR20080072790A (ko) 필터 보정
US6424277B1 (en) AC calibration apparatus
KR100550630B1 (ko) 스퓨리어스 특성의 개선을 위한 직접디지털주파수합성기구동 위상잠금루프 주파수합성 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030122

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040830

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050330

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050620

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050330

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20040830

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I