FR2835122A1

FR2835122A1 - Circuit de mesure de la precision d'un signal d'horloge et procede associe

Info

Publication number: FR2835122A1
Application number: FR0300648A
Authority: FR
Inventors: Der Valk Robertus Laurenti Van
Original assignee: Zarlink Semoconductor Inc
Current assignee: Microsemi Semiconductor ULC
Priority date: 2002-01-22
Filing date: 2003-01-22
Publication date: 2003-07-25
Anticipated expiration: 2023-01-22
Also published as: FR2835122B1; GB0201334D0; CN1434585A; DE10302233A1; KR20030063243A

Abstract

L'invention concerne un circuit de mesure de la précision d'un signal d'horloge, lequel circuit comprend une première boucle à phase asservie numérique (PLL 1) recevant un signal d'entrée (entrée) et fournissant un signal de sortie, ainsi qu'une deuxième boucle à phase asservie numérique (PLL 2) recevant sur son entrée le signal de sortie de la première boucle. Une ou plusieurs bornes de mesure sont connectées intérieurement à l'une des boucles à phase asservie de manière à produire un signal de mesure (sortie).

Description

La présente invention concerne le domaine des télécommunications numériques et, plus particulièrement, un procédé permettant de mesurer la précision du cadencement d'horloge, par exemple, dans un réseau. Avec les techniques actuelles en pleine évolution dans les domaines des télécommunications optiques et électriques, il devient de plus en plus crucial d'assurer la précision de cadencement d'horloge voulue dans un réseau ou des services de réseau.

Ceci est particulièrement vrai dans le cas du protocole Internet"Voice Over" (VOIP), où la qualité de la voix est liée au retard existant sur le réseau. Ceci est également vrai, par exemple, en cas d'interconnexion, où des pertes de trame peuvent survenir.

Dans un réseau, le cadencement d'horloge doit satisfaire certaines normes applicables minimales. On peut trouver par exemple des exemples de ces normes dans les normes CCITT, ETSI et Bellcore.

Toutefois, un contrôle en temps réel des signaux d'horloge dans un réseau réel est rarement effectué, car l'équipement permettant de le faire est très

coûteux. cou
La figure 1 présente un circuit typique de mesure de l'instabilité. Le signal entrant (qui vient d'un certain segment du réseau) est d'abord filtré par une boucle à phase asservie (PLL), de sorte qu'une référence de fréquence correcte, sans instabilité, est présente. On effectue une comparaison de phase de cette séquence filtrée avec le signal non filtré. Le détecteur de phase met en correspondance les signaux entrants suivant un groupe de fréquences de différence et de somme, parmi lesquelles seul fl-f2 constitue le signal intéressant. Au moyen d'un filtre passe-bas (LPF), il est possible de capturer ce signal, puis de le convertir en un signal numérique. Ce signal numérisé peut être affiché de manière à produire la mesure de l'instabilité.

La précision maximale du procédé de mesure est déterminée par plusieurs facteurs. Le LPF implicitement présent dans la PLL fixe la fréquence minimale qui peut être mesurée. En dessous de cette fréquence, la PLL laisse à peine passer un signal à suivre. La précision du convertisseur analogique-numérique (ADC) est une limitation pour la précision. D'autres facteurs, comme le bruit du détecteur de phase et le bruit de la PLL peuvent être importants.

L'invention propose un système qui peut mesurer avec précision les erreurs de cadencement d'horloge dans des réseaux numériques.

Selon la présente invention, il est proposé un circuit permettant de mesurer la précision d'un signal d'horloge, qui comprend une première boucle à phase asservie numérique recevant un signal d'entrée et produisant un signal de sortie ; une deuxième boucle à phase asservie numérique qui reçoit sur son entrée ledit signal de sortie venant de ladite première boucle à phase asservie ; une borne de mesure servant à fournir un signal de mesure, et un multiplexeur permettant de connecter sélectivement ladite borne de mesure à un point d'extraction de signal dudit circuit.

La PLL double présente un comportement plus prévisible en présence d'une petite quantité d'instabilité. La quantification de la PLL d'acquisition donne naissance à des effets non linéaires, qui se manifestent sous forme d'un comportement qui est limité en taille, mais qui, par ailleurs, est non prévisible (comportement chaotique). On peut modéliser ces effets non prévisibles avec une variation limitée de la fréquence passe-bas de la PLL d'acquisition. La structure de PLL double possède la propriété selon laquelle la fréquence passe-bas de la PLL de sortie est suffisamment basse pour supprimer les fréquences gênantes.

La PLL de sortie n'est pas gênée par les non-linéarités de la PLL d'acquisition. Puisque la PLL de sortie n'introduit pas d'autre niveau de quantification, la PLL de sortie peut se comporter avec précision et de manière prévisible.

Le multiplexeur permet que les signaux soient extraits de manière sélective de points différents du circuit en fonction d'exigences spécifiques.

Pour pouvoir utiliser des PLL numériques en vue d'une mesure, il faut connaître le comportement quantitatif du système. L'aspect auquel on s'intéresse est le bruit, à savoir le bruit de quantification et le bruit thermique. Ceux-ci fixent ensemble les limites de la précision de mesure, éventuellement en fonction du spectre de fréquence considéré.

Certaines sources de bruit subsistent puisque la PLL fait appel à une détection synchrone et doit donc rechercher l'équilibre. La PLL n'atteint en réalité jamais l'équilibre et tentera à maintenir le dépassement. Cet effet est connu sous l'appellation de cycle limite, parce

qu'il est de nature oscillatoire, mais limité dans sa nature. Le détecteur de phase présent sur l'entrée introduit son propre bruit. Alors que le détecteur de phase peut être conçu de façon à être complètement symétrique, il n'est pas possible d'éliminer complètement le bruit puisqu'une partie du bruit du détecteur de phase sera différentiel. Toutefois, ce bruit est très limité. Un autre bruit présent dans la PLL d'entrée sera renvoyé en réaction. Lorsqu'une réaction se produit, le bruit est atténué, si bien que le bruit ne joue plus aucun rôle important.

La boucle à phase asservie double sera typiquement excitée par un cristal. Ce cristal introduira sa propre source de bruit. Comme le cristal lui-même ne fait pas partie de la boucle PLL, son bruit ne sera pas compensé.

Le circuit de l'invention permet de mesurer la précision du cadencement d'horloge afin de produire un outil permettant d'effectuer des mesures sur la qualité de signaux entrants. En outre, le procédé de l'invention permet d'effectuer des mesures supplémentaires. Des exemples de telles mesures sont la mesure de l'instabilité qui quitte la PLL, ainsi que la différence entre le signal entrant et le signal sortant. Ces mesures peuvent être utilisées par exemple pour imposer à l'instabilité de se trouver dans une certaine largeur de bande.

La PLL numérique double, qui est constituée d'une PLL d'acquisition et d'une PLL de sortie, permet de ramener le cycle limite à des niveaux où il est sans conséquence négative, de sorte que les deux autres facteurs deviennent dominants. La PLL numérique double permet implicitement d'obtenir des mesures plus précises.

L'avantage du procédé de l'invention provient de la transition rapide faisant passer du domaine analogique au domaine numérique quantifié. Puisque la quantification présente une boucle de réaction, il est possible d'éliminer sensiblement tous les mécanismes de bruit normaux, comme le bruit de l'oscillateur commandé, qui est typiquement un oscillateur commandé par tension. Une fois que le signal a été numérisé, toutes les autres opérations deviennent des opérations numériques, qui peuvent être effectuées avec une précision élevée, pratiquement illimitée.

L'invention propose également un procédé permettant de mesurer la précision d'un signal d'horloge, le procédé comprenant les opérations qui consistent à introduire ledit signal d'horloge dans

une boucle à phase asservie numérique double et à extraire sélectivement un signal de mesure depuis des points d'extraction se trouvant à l'intérieur de ladite boucle à phase asservie numérique double.

La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels : la figure 1 est un schéma fonctionnel montrant un détecteur d'instabilité selon la technique antérieure ; la figure 2 est un diagramme de phase montrant le comportement d'un cycle limite ; la figure 3 est un schéma fonctionnel d'une boucle à phase asservie de type II ; la figure 4 est un schéma fonctionnel d'une boucle à phase asservie comportant des bornes servant à extraire des signaux de mesure ; la figure 5 est un premier mode de réalisation montrant une disposition de mesure différentielle ; la figure 6 est un deuxième mode de réalisation montrant une disposition de mesure différentielle ; la figure 7 est un troisième mode de réalisation montrant une disposition de mesure différentielle ; la figure 8 est un schéma fonctionnel plus détaillé d'une disposition différentielle de la mesure ; et la figure 9 illustre une autre disposition de mesure différentielle.

Le circuit nouveau selon les principes de l'invention comprend une boucle à phase asservie numérique double. Dans cette disposition, la taille du cycle limite est un facteur limitant en deçà duquel il devient difficile de contrôler directement un petit signal. La fréquence et la taille du cycle limite peuvent être influencées par une modification de la fréquence passe-bas de la PLL ; en divisant par deux la fréquence passebas, on réduit plus ou moins de moitié la fréquence du cycle limite, et il en est de même pour la taille du cycle limite.

La fréquence du cycle limite est normalement de l'ordre de la fréquence passe-bas. Un comportement du cycle limite correspondant typiquement au pire cas est présenté sur la figure 2. En fonction

d'une mise en oeuvre précise, un cycle limite tel que représenté sur la figure est tout à fait probable. L'erreur de phase maximale varie linéairement d'une erreur de quantification-1/2 à une erreur de quantification +1/2. Le réglage du LPF sera tel que l'erreur de phase observée, laquelle n'est par exemple qu'une erreur de quantification-1/2, selon une approche linéaire, sera réparée après r secondes. Ceci s'appuie sur l'observation selon laquelle, la tangente d'un filtre passe-bas du premier ordre, pour un temps égal à 0, coupera la valeur terminale (0) précisément à r secondes. Ainsi, le cycle total demandera 4 1, ce qui rend la fréquence du cycle limite égale à 1/4 r. Cette fréquence est égale à (cl2) *flpf. Avec une autre forme de mise en oeuvre, le nombre précis pourrait se décaler, mais on ne s'attend pas à ce qu'il varie de manière importante.

La deuxième PLL aura typiquement une fréquence passe-bas très inférieure. Ainsi, le cycle limite sera notablement atténué ; il diminuera dans la partie de transfert qui diminue avec, par exemple 20 dB/décade. Ceci permet de réduire le problème du cycle limite. Selon un exemple particulier, on va supposer que le quantificateur (détecteur de phase) fonctionne à 500 MHz. L'amplitude du cycle limite sera de 2 ns/2=1 ns. On suppose que le cycle limite est lié à une fréquence de référence de 8 kHz (ce qui est très bas) et utilise, dans la PLL d'acquisition, une largeur de bande de 800 Hz (qui est simplement inférieure d'un facteur 10). On suppose finalement que la deuxième PLL utilise une fréquence passe-bas de 20 Hz. Il en découle les observations suivantes. Le cycle limite va fonctionner à (1t/2) *flpf= (n/2) *800=1 256 Hz et aura une forme d'onde triangulaire. Sa composante principale sera la tonalité fondamentale, qui possède une durée de (2/, C) 2*amplitude, soit environ 0,4 ns. Les autres composantes, le troisième harmonique et au-delà, seront atténuées encore davantage et deviendront négligeables.

Un LPF d'une largeur de 20 Hz atténuera le cycle limite, de sorte que le cycle limite restant sera (20/1 256) *0,4 ns=6,5 ps.

Le cycle limite représenté correspond au scénario du pire cas.

Dans l'exemple illustré, l'erreur de quantification est directement couplée, par l'intermédiaire de la sensibilité de l'oscillateur commandé par tension (DCO), au comportement de sortie effectif. Ceci se rapporte à la fréquence passe-bas effective.

Il y a encore divers autres facteurs qui peuvent devoir être pris en considération, selon l'application. La cadence de suréchantillonnage peut être inférieure. Une cadence égale à 1 est souhaitable pour la stabilité. On peut réduire l'erreur de quantification en faisant en sorte que le détecteur de phase fonctionne à des vitesses supérieures. Il est courant que, dans des CMOS de 0,35 um, tes vitesses supérieures à 600 MHz dans toutes les conditions puissent être mises en oeuvre. Dans des techniques actuelles, on pourrait envisager d'augmenter les vitesses au-delà de 1-5 GHz. Le fait d'utiliser une fréquence de référence supérieure rend possible de partir d'une fréquence plus élevée.

Dans un exemple particulier, on suppose que le détecteur de phase fonctionne encore à 500 MHz, de sorte que l'amplitude de l'erreur de quantification est au maximum de 1 ns. On suppose que la fréquence de référence est de 200 MHz, ce qui est effectivement (sous) échantillonné pour une information de phase à 20 MHz. Ensuite, il peut survenir une fréquence de cycle limite de 10 MHz. Si on supprime celle-ci avec un filtre du deuxième ordre à 1 MHz, l'amplitude d'instabilité restante sera inférieure à 1 ns/102=10 ps, ce qui est une grandeur très acceptable.

Des exemples montrent que l'approche utilisant la double PLL peut réduire/atténuer à un niveau suffisant le cycle limite pour produire une information de phase très précise. D'autres dispositions, avec un comportement de filtrage plus raide, sont possibles de façon que la solution fournisse une vraie résolution élevée.

Il doit être clair que le rapport des largeurs de bande entre la première PLL et la deuxième PLL affecte la précision que l'on peut atteindre. De façon générale, lorsque la précision augmente, la largeur de bande diminue. Toutefois, la largeur de bande réelle, à laquelle on s'intéresse, dépend du signal mesuré. Si, par exemple, la référence n'est que de 8 kHz, un échantillonnage à 20 MHz n'est effectivement pas possible. Alors, de nouveau, le bruit d'une source de 8 kHz ne peut pas occuper une largeur de bande de 1 MHz, si bien qu'une mesure avec une largeur de bande de 1 MHz n'a pas de sens. Par ailleurs, la mesure d'une source à 200 MHz nécessite une largeur de bande plus importante.

Une source de fréquence normale transporte de l'instabilité avec une distribution spectrale avoisinant le courant continu, avec atténuation pour les fréquences supérieures. A titre de règle empirique,

on considère que les oscillateurs ont un bruit blanc au-dessus de 1 MHz par exemple et que, en deçà, les fréquences d'instabilité correspondantes véritables. Ces fréquences d'instabilité diffèrent en fonction du type d'environnement, mais ont typiquement des comportements du genre 1/f, 1/f2 et 1/f3. La frontière à 1 MHz est une limite pouvant être utilisée pour les fréquences comprises entre 100 MHz et 1 000 MHz. En dessous de 100 MHz, la largeur de bruit correspondante, c'est-à-dire la largeur de bande du bruit non-blanc, va graduellement chuter. Ainsi, pour un signal à 8 kHz, la largeur de bruit typique sera de quelques centaines de hertz.

Les amplificateurs, les chaînes d'amplificateurs/répéteurs, les transitions optiques/électriques, etc. ajouteront un peu de bruit au bruit de l'oscillateur, mais ne changeront pas fortement les propriétés. Ainsi, les considérations relatives aux mesures sont applicables dans un grand environnement.

La réduction de largeur de bande entre la PLL d'acquisition et la PLL de sortie est toujours réalisable ; pour les fréquences de référence inférieures, l'instabilité sera aussi spectralement plus petite. Pour les fréquences extrêmement élevées, le spectre d'instabilité auquel on s'intéresse ne croîtra pas hors de proportion.

Par analyse du schéma fonctionnel d'une PLL, on peut observer le nombre de positions où des données sont disponibles que l'on peut utiliser comme source de mesure. Les données auxquelles on s'intéresse sont la phase, la dérivée première de la phase, ce qui est la même chose que la fréquence, et la dérivée première de la fréquence. Cette dernière quantité est ce que l'on appelle la variance d'Allan. La variance d'Allan est la variable utilisée pour comparer des sources de fréquence indépendantes. La variance d'Allan est, pour des sources indépendantes, plus pratique que la fréquence et la phase, en raison des effets d'échelle.

Le schéma fonctionnel d'une PLL de type II est présenté sur la figure 3. Les principaux composants sont un détecteur de phase 10, un oscillateur commandé 12, un diviseur à réaction 14, et un filtre en boucle 16. Le détecteur de phase 10, l'oscillateur commandé 12 et le diviseur à réaction 14 sont des composants courants dans toute PLL. Le filtre 16 présente une structure particulière, avec une partie proportionnelle 18 et une partie d'intégration 20. La partie d'intégration 20 assure qu'une erreur de fréquence appliquée à l'entrée ne conduit pas à

une erreur de phase. C'est un tel élément qui distingue une PLL de type II vis-à-vis d'une PLL de type I. Les deux facteurs de multiplication I et P sont destinés à préciser comment la courbe de transfert peut être influencée ; le facteur P fixe la fréquence passe-bas et la partie I commande, avec la partie P, la forme de la courbe de transfert.

On notera, en considérant la figure 3, que l'erreur de phase apparaît à la sortie du détecteur de phase 10 et que l'ajustement de fréquence apparaît à l'entrée de l'oscillateur commandé. A partir de là, on peut également prendre la dérivée première, qui est la source de la variance d'Allan.

L'ajustement de fréquence effectué sur l'oscillateur commandé présente deux noeuds d'alimentation, qui peuvent se comporter de manière différente. La branche P et la branche I présentent toutes deux une petite erreur de quantification. Dans un tel cas, l'utilisation de l'ajustement de fréquence sur l'oscillateur commandé est très correcte.

La branche P se comporte relativement selon un mode déroulement, comme ce peut être le cas dans une PLL d'acquisition. Dans l'ajustement de fréquence de l'oscillateur commandé, ceci apparaît sous forme d'une quantification de déroulement. Toutefois, l'intégrateur sera beaucoup plus régulier puisque l'intégrateur atténue les hautes fréquences. Par conséquent, la précision de l'intégrateur peut être beaucoup plus élevée et plus stable. Par ailleurs, la quantification de déroulement de la branche P ne signifie pas qu'elle contribue en moyenne.

Par exemple, la PLL d'acquisition peut suivre le signal de manière si serrée que la contribution de la branche P est pratiquement nulle. Par conséquent, il peut être préférable de ne pas utiliser la branche P et d'utiliser seulement la fréquence venant de la branche I.

La figure 4 illustre comment les échantillons sont extraits.

L'erreur de phase, la fréquence et la dérivée de la fréquence apparaissent respectivement sur les bornes 30,32 et 34. Le multiplexeur 36 sélectionne le signal d'entrée entre le signal d'entrée appliqué à l'oscillateur commandé et le signal de sortie de l'intégrateur 20. Le multiplexeur 36 est commandé par un signal d'utilisateur choix . Lors la mesure de l'instabilité présente sur un réseau, le premier modèle utilise le bruit comme source de modulation sur la source de fréquence. Pour capter les propriétés d'un tel modèle, des mesures statistiques des données sont très

utiles. Si l'on n'utilise pas de mesures statistiques, la quantité de données peut être tout à fait grande. Au lieu de cela, il peut être beaucoup plus simple d'obtenir de grands ensembles de données pour la phase, la fréquence et la dérivée première de la fréquence et de calculer la moyenne et l'écart-type. Ces mesures utilisent une petite puissance de calcul et concentrent les données en des représentations convenables. La moyenne et l'écart-type demandent chacun un calcul par échantillon, et un calcul après coup pour donner les résultats finals. Ainsi, l'ordre de ces calculs est O (N). La consommation en matière de mémoire est fixe et ne demande qu'une seule place pour la somme, la somme des carrés et le nombre d'échantillons. Ainsi, la consommation en matière de mémoire est de l'ordre de 0 (1).

Une bonne représentation supplémentaire, qui est dense, est la valeur médiane des mesures. On peut utiliser la valeur médiane, par comparaison avec la moyenne, pour obtenir une impression d'un modèle statistique d'étalement de l'instabilité : gaussien, de Poisson, etc. S'il faut calculer la valeur médiane, une structure de triage est nécessaire. Une structure de triage optimale qui fonctionne bien dans toutes les circonstances nécessite O (NlogN) opérations, et N emplacements de mémoire. Pour des mises en oeuvre sous forme matérielle, la consommation en matière de mémoire peut être trop importante, auquel cas l'autre possibilité consiste à utiliser non pas la valeur médiane, mais le minimum et le maximum. Ces deux valeurs sont de nouveau de l'ordre O (N) pour le calcul et de l'ordre 0 (1) pour la mémoire.

Un modèle supplémentaire pour l'instabilité peut supposer plus de structure dans l'instabilité. Ceci dépend des informations voulues précises que l'on doit obtenir, et de la forme que la réduction de données peut prendre. Par exemple, on peut utiliser une transformation de Fourier rapide (FFT) pour calculer certains morceaux du spectre. Dans une FFT complète, il n'y a pas de réduction de données, mais seulement une représentation différente qui peut simplifier d'autres opérations. L'ordre des opérations et la consommation en matière de mémoire pour la FFT sont élevés, de sorte que ceci peut ne pas être très intéressant. De plus, des précisions élevées demandent de grands ensembles FFT, ce qui augmente les données de servitude.

Au lieu d'une structure de triage complète, il est possible d'utiliser des catégories de tailles d'instabilité, que l'on appelle, en termes de logiciel, des"compartiments". Le triage en compartiments peut nécessiter moins de mémoire et d'opérations qu'un triage complet. D'autre part, la définition des emplacements et des compartiments à l'avance peut se révéler difficile. Un algorithme adaptatif, qui peut"déplacer"des compartiments, est typiquement difficile à gérer à moins qu'il ne soit acceptable de perdre des données plus anciennes lorsqu'on modifie les compartiments.

Lorsqu'on fait des mesures de cadencement d'horloge, il est très courant d'établir une distinction entre le mode commun et les effets différentiels. Pour des mesures d'instabilité, ceci peut être mis en oeuvre par mesure de différence entre deux erreurs de phase, par exemple. On peut utiliser le résultat d'une telle mesure pour obtenir des informations sur la corrélation des deux erreurs de phase. Il en est de même pour les mesures de fréquence, la dérivée première de la fréquence, etc.

L'opérateur de différence ne peut pas être appliqué après des opérations statistiques sur les données. Des résultats statistiques ne peuvent pas être soustraits les uns des autres sans qu'il faille intervenir beaucoup de conditions supplémentaires. Il est, de fait, beaucoup plus intéressant d'effectuer les soustractions avent les mesures statistiques. Il en est de même pour les données triées en compartiments, la valeur médiane, etc. Ceci définit la succession des soustractions et des opérations statistiques.

Les points où les deux côtés d'une mesure différentielle peuvent être choisis par l'utilisateur. On va présenter, en liaison avec les figures 5 à 9, les dispositions pratiques selon des modes de réalisation de l'invention.

Sur la figure 5, le signal sortie rend compte de l'instabilité qui a été atténuée par la PLL. Puisqu'une PLL aura typiquement un comportement passe-bas, le signal sortie aura un comportement passe-haut, atténué au voisinage du courant continu.

Dans la disposition présentée sur la figure 6, le signal sortie rend de nouveau compte du signal atténué au-dessus de la fréquence passe-bas de la PLL 2. Toutefois, le signal est maintenant déjà limité en ce qui concerne sa bande par la PLL 1, si bien que le signal sera atténué

au-dessus de la fréquence passe-bas par la PLL 1. Ainsi, le signal de sortie représentera le signal d'entrée entrée à l'intérieur de la bande fixée par les deux fréquences passe-bas.

Dans la disposition présentée sur la figure 7, le signal sortie rendra compte de la différence entre les deux signaux d'entrée. S'il y a une forte corrélation entre les deux signaux d'entrée, le signal de sortie sortie sera petit. En théorie, lorsque les signaux d'entrée sont identiques, le signal de sortie est nul.

Les variables venant de l'intérieur de la PLL peuvent être raccordées à des circuits extérieurs, comme indiqué en liaison avec la figure 4, qui montre un choix de points à partir desquels on peut extraire la fréquence. Toutes les variable, phase, fréquence et dérivée première de la fréquence, peuvent être utilisées pour alimenter les autres opérations, dans toutes les configurations. Sur la figure 8, la PLL est utilisée comme bloc de construction suivant une disposition hiérarchique.

A l'exception de la commande exercée à l'intérieur de la PLL, pour sélectionner d'où la fréquence réelle lue provent, les multiplexers 40 et 42 commandent la fonctionnalité. La phase, la fréquence et la dérivée de la fréquence sont extraits sous forme d'une unique entité, mais, naturellement, il est possible de les traiter séparément. Ceci nécessite plusieurs multiplexers et plusieurs blocs soustracteurs 44.

Les multiplexeurs 40 et 42 permettent de mettre en oeuvre toutes les configurations illustrées ; des valeurs absolues (en imposant à l'autre entrée des soustracteurs une valeur"0"), la phase atténuée, la différence des deux entrées, éventuellement après filtrage.

Il peut être souhaitable de ne pas utiliser la PLL d'acquisition au

titre de la PLL lA ou de la PLL 2A. Si la largeur de bande de la première PLL est limitée, ceci peut affecter l'acquisition du signal. Aussi longtemps que tous les composants du système restent linéaires dans toutes les conditions possibles, l'utilisation d'une petite largeur de bande dans la PLL d'acquisition n'est pas un problème. Mais ceci peut se révéler non réaliste dans toutes les conditions. Dans ce cas, on peut utiliser une variante telle que représentée sur la figure 9. Deux PLL d'acquisition de tête 46 et 48 sont responsables de la formation d'une image du signal physique entrant, et les PLL restantes sont responsables de la fourniture des données de mesure correctes. Ceci crée une séparation entre les

différentes parties du système. Cette dernière configuration est légèrement plus souple.

Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du circuit et du procédé dont la description vient d'être donnée, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims

REVENDICATIONS

1. Circuit permettant de mesurer la précision d'un signal d'horloge, caractérisé en ce qu'il comprend : une première boucle à phase asservie numérique (PLL ; 46, 48) recevant un signal d'entrée (entrée) et fournissant un signal de sortie (sortie) ; une deuxième boucle à phase asservie numérique (PLL) recevant sur son entrée ledit signal de sortie venant de ladite première boucle à phase asservie ; une borne de mesure (sortie ; résultats) ; et un multiplexeur (36 ; 40,42) servant à connecter sélectivement ladite borne de mesure à un point d'extraction de signal (30,32, 38) dudit circuit.

2. Circuit selon la revendication 1, caractérisé en ce que l'une desdites boucles à phase asservie (PLL) comprend un intégrateur (20) et un oscillateur commandé (12), et ledit multiplexeur (36) connecte sélectivement ladite borne de mesure (32) à une sortie dudit intégrateur et à une entrée dudit oscillateur commandé de façon à fournir un signal de fréquence (f).

3. Circuit selon la revendication 1 ou 2, caractérisé en ce qu'une autre borne de mesure (30) est connectée à une sortie d'un détecteur de phase (10) de ladite première boucle à phase asservie numérique (PLL) de façon à produire un signal de phase (qu).

4. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend en outre un différenciateur (38) dont une entrée est connectée à la sortie du multiplexeur (36) et dont une sortie est connectée à une troisième dite borne afin de produire un signal de sortie qui est une dérivée de la fréquence (df/dt).

5. Circuit selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comprend en outre une troisième boucle à phase asservie numérique (PLL) recevant un signal d'entrée et fournissant un signal de sortie ; une quatrième boucle à phase asservie numérique (PLL) recevant sur son entrée ledit signal de sortie de ladite troisième boucle à phase asservie ; et au moins une dite borne de mesure intérieurement

connectée à au moins une desdites troisième et quatrième boucles à phase asservie afin de produire un signal de mesure.

6. Circuit selon la revendication 5, caractérisé en ce que lesdites troisième et quatrième boucles à phase asservie (PLL) sont classées suivant une disposition différentielle vis-à-vis des première et deuxième boucles à phase asservie (PLL) ;

7. Circuit selon la revendication 5 ou 6, caractérisé en ce qu'il comprend en outre deux multiplexeurs (40,42) servant à sélectionner respectivement lesdits signaux présents sur les bornes de mesure associées auxdites première et deuxième boucles à phase asservie et les signaux associés aux bornes de mesure desdites troisième et quatrième boucles à phase asservie, ainsi qu'un soustracteur (44) servant à soustraire les signaux sélectionnés les uns des autres.

8. Circuit selon la revendication 7, caractérisé en ce que ledit soustracteur possède une sortie connectée à une unité statistique (traitement statistique) servant à traiter le signal de sortie dudit soustracteur.

9. Circuit selon la revendication 7, caractérisé en ce qu'il comprend en outre des boucles à phase asservie d'acquisition séparées se trouvant en amont desdites première et troisième boucles à phase asservie.

10. Circuit selon l'une quelconque des revendications 1 à 9, caractérisé en ce que ladite deuxième boucle à phase asservie possède une fréquence de passage sensiblement inférieure à celle de ladite première boucle à phase asservie.

11. Procédé de mesure de la précision d'un signal d'horloge, caractérisé en ce qu'il comprend les opérations suivantes : faire entrer ledit signal d'horloge dans une boucle à phase asservie double ; et extraire sélectivement un signal de mesure à partir de points d'extraction se trouvant à l'intérieur de ladite boucle à phase asservie double.

12. Procédé selon la revendication 11, caractérisé en ce que ledit signal de mesure est extrait d'une sortie d'un détecteur de phase de l'une desdites boucles à phase asservie afin de produire un signal de phase.

13. Procédé selon la revendication 11 ou 12, caractérisé en ce qu'un signal de mesure de fréquence est sélectivement extrait d'une sortie d'un intégrateur ou d'un oscillateur commandé se trouvant dans l'autre desdites boucles à phase asservie.

14. Procédé selon la revendication 13, caractérisé en ce que ledit signal de fréquence fait l'objet d'une dérivation afin que soit produite une dérivée dudit signal de fréquence.

15. Procédé selon l'une quelconque des revendications 11 à 14, caractérisé en ce qu'une paire desdites boucles à phase asservie numériques doubles est disposée suivant une disposition différentielle, et un signal de mesure de différence est obtenu de la sortie de ladite disposition différentielle.

16. Procédé selon la revendication 15, caractérisé en ce qu'un signal de mesure venant de chacun desdites boucles à phase asservie est sélectionné au moyen d'un multiplexeur.

17. Procédé selon l'une quelconque des revendications 11 à 16, caractérisé en ce que ladite deuxième boucle à phase asservie numérique possède une fréquence de passage sensiblement inférieure à celle de ladite première boucle à phase asservie numérique.