DE10253694A1

DE10253694A1 - Speichersubsystem

Info

Publication number: DE10253694A1
Application number: DE10253694A
Authority: DE
Inventors: Ha Ryong Yoon
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2001-11-21
Filing date: 2002-11-18
Publication date: 2003-07-03
Also published as: US20030097519A1; TW200401972A; JP2003203477A; TWI254852B

Abstract

Die vorliegende Erfindung bezieht sich im Allgemeinen auf eine Speichervorrichtung. Speziell bezieht sich die Erfindung auf ein Speichersystem zum Empfangen von Chipauswahlsignalen und einer Vielzahl von Steuersignalen von einem Speicherkontrollgerät. Das Speichersystem weist auf: ein Chipauswahlbestimmungsgerät zum Entscheiden, ob die Chipauswahlsignale freigegegen sind; eine Hauptoperationsbefehlstabelle zum Definieren einer vorher festgelegten Operation, welche der Kombination der Steuersignale entspricht, wenn die Chipauswahlsignale freigegeben sind; eine vorläufige Operationsbefehlstabelle zum Definieren einer vorher festgelegten Operation entsprechend der Kombination der Steuersignale, wenn die Chipauswahlsignale gesperrt sind; und eine logische Schaltkreiseinheit zum Dekodieren der Kombination der Steuersignale in einer vorher festgelegten Operation, welche auf der Hauptoperationsbefehlstabelle oder der vorläufigen Operationsbefehlstabelle basiert, um entsprechende Zustände der Chipauswahlsignale von dem Chipauswahlbestimmungsgerät freizugeben. Entsprechend werden die Bandbreiten eines Steuerbusses verbessert und ein Befehlsführen bzw. -steuern einers Speichersteuergeräts wird auch vereinfacht, wodurch das Design bzw. Gestalten eines Speichersteuergeräts vereinfacht wird.

Description

Hintergrund der Erfindung

1. Bereich der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Technik zum Steuern einer Speichervorrichtung, welche durch ein Speichersteuergerät gesteuert wird.

2. Beschreibung des Standes der Technik

Wenn bei einem herkömmlichen Speichersubsystem, welches eine Vielzahl von Speichervorrichtungen, wie z. B. einen allgemeinen Asynchron-DRAM, einen synchronen DRAM und einen Doppel- Datenrate-Synchron-DRAM aufweist, wobei auf Fig. 1 Bezug genommen wird, ein Speicherkontrollgerät und eine Speichervorrichtung miteinander kommunizieren, erkennt eine Speichervorrichtung, welche ein freigegebenes Chipauswahlsignal besitzt, ein Steuersignal, welches von dem Speichersteuergerät empfangen wird, als seine Steuerung und führt eine Operation durch, welche dem Steuersignal entspricht, während andere Speichervorrichtungen mit einem gesperrten Chipauswahlsignal das Steuersignal ignorieren.
Mit Bezug auf Fig. 1 besteht das herkömmliche Speichersubsystem aus einem Speichersteuergerät 10 und einer Vielzahl von Speichervorrichtungen bzw. -bausteinen 20, 30, 40. Das Speichersteuergerät 10 gibt jeweils Chipauswahlsignale CS1, CS2, CSN und gewöhnliche Steuersignale COMMAND (Befehl) an die Speicherbausteine 20, 30, 40 aus. Das Speichersteuergerät 10gibt die Chipauswahlsignale CS1, CS2,. . .,CSN frei, entsprechend einem aus der Vielzahl der Speicherbausteine, wie z. B. einem ersten Speicherbaustein 20, einem zweiten Speicherbaustein 30,. . ., einem N-ten Speicherbaustein 40. Wenn z. B. der erste Speicherbaustein 20 ausgewählt wird, dekodiert er die Kombination der Steuersignale COMMAND, welche von dem Speichersteuergetät 10 empfangen werden und führt eine vorher festgelegte Operation durch. Hier empfangen die Speicherbausteine 30 und 40 das gleiche Steuersignal COMMAND, welches der erste Speicherbaustein 20 empfängt, aber sie führen keine Operation durch, da sie die Steuersignale COMMAND aufgrund der nicht freigegebenen Chipauswahlsignale CS2,. . .,CSN ignorieren.
Jedoch führen die Speicherbausteine 30 und 40, welche gesperrte Chipauswahlsignale CS2,. . .,CSN besitzen, keinerlei Operation durch, obwohl sie interne Operationen ausführen können, welche keine Auswirkung auf andere Bausteine bzw. Vorrichtungen haben, wie z. B. das Rückschreiben (Schreiben von Daten vom Datenbuffer in die Zelle), Bank-Voraufladen und -Auffrischen. Als Ergebnis ist die nächste Operation eingeschränkt und es wird Zeit verloren.

Zusammenfassung der Erfindung

Entsprechend ist es Aufgabe der vorliegenden Erfindung, eine Speichersteuertechnik zu liefern, wobei ein Speicherbaustein, welcher gesperrte Chipauswahlsignale besitzt, eine Operation ausführen kann, welche keinen Einfluss auf andere Vorrichtungen bzw. Bausteine hat, während ein Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, eine vorher festgelegte Operation durchführt.
Um die oben beschriebene Aufgabe zu erfüllen, wird eine Speichervorrichtung zum Empfangen von Chipauswahlsignalen und einer Vielzahl von Steuersignalen von einem Speichersteuergerät geliefert, welche aufweist: ein Chipauswahlbestimmungsgerät zum Entscheiden, ob der Chip Signale auswählt; eine Hauptoperationsbefehlstabelle zum Definieren einer vorher festgelegten Operation entsprechend der Kombination von Steuersignalen, wenn die Chipauswahlsignale freigegeben sind; eine vorläufige Operationsbefehlstabelle zum Definieren einer vorher festgelegten Operation, entsprechend der Kombination der Steuersignale, wenn die Chipauswahlsignale gesperrt sind; und eine logische Schaltkreiseinheit zum Dekodieren der Kombination der Steuersignale für eine vorher festgelegte Operation, welche auf der Hauptoperationsbefehlstabelle oder der vorher festgelegten Operationsbefehlstabelle basiert, um entsprechende Bedingungen bzw. Zustände der Chipauswahlsignale von dem Chipauswahlbestimmungsgerät freizugeben.
In der Speichervorrichtung entsprechend der vorliegenden Erfindung hat die vorher festgelegte Operation, welche durch die vorläufige Operationsbefehlstabelle definiert wird, keine Auswirkung auf andere Vorrichtungen bzw. Bausteine, welche ein Speichersubsystem bilden, zu welcher die Speichervorrichtung bzw. der Speicherbaustein gehört.
Es wird auch ein Speichersubsystem geliefert, welches besteht: aus einer Vielzahl von Speicherbausteinen zum Empfangen einer Vielzahl von gewöhnlichen Steuersignalen aus einem Speichersteuergerät und dem Speichersteuergerät und jedem Chipauswahlsignal, wobei die Speichervorrichtung ein Chipauswahlbestimmungsgerät aufweist, um zu entscheiden, ob das Chipauswahlsignal ausgewählt ist; aus einer Hauptoperationsbefehlstabelle, zum Festlegen einer vorher festgelegten Operation, welche der Kombination der Steuersignale für die Speichervorrichtung entspricht, welche freigegebene Chipauswahlsignale besitzt; aus einer vorläufigen Operationsbefehlstabelle zum Definieren einer vorher festgelegten Operation entsprechend der Kombination der Steuersignale für die Speichervorrichtung, welche gesperrte Chipauswahlsignale besitzt; und aus einer logischen Schaltkreiseinheit zum Dekodieren der Kombination der Steuersignale für eine vorher festgelegte Operation, basierend auf der Hauptoperationsbefehlstabelle oder der vorläufigen Operationsbefehlstabelle, um entsprechend Bedingungen für die Chipauswahlsignale von dem Chipauswahlbestimmungsgerät freizugeben; und wobei die Speichervorrichtung, welche die freigegebenen Chipauswahlsignale besitzt, die Hauptoperationsbefehlstabelle anwendet, während die Speichervorrichtung, welche gesperrte Chipauswahlsignale besitzt, die vorläufige Operationsbefehlstabelle anwendet, die Kombination von Steuersignalen dekodiert und dann eine relevante Operation durchführt.
In dem Speichersubsystem entsprechend der vorliegenden Erfindung hat die vorher festgelegte Operation, welche durch die vorläufige Operationsbefehlstabelle definiert wird, keine Auswirkung auf andere Vorrichtungen bzw. Bausteine, welche das Speichersubsystem bilden, zu welchem die Speichervorrichtung gehört.
Es wird auch ein Verfahren zum Steuern einer Speichervorrichtung zum Empfangen von Chipauswahlsignalen und einer Vielzahl von Steuersignalen von einem Speichersteuergerät geliefert, welches aufweist: einen ersten Schritt, in welchem die Speichervorrichtung festlegt, ob die Chipauswahlsignale angewendet werden; einen zweiten Schritt, in welchem, wenn das Chipauswahlsignal als Bestimmungsergebnis des ersten Schrittes freigegeben ist, die logische Schaltkreiseinheit der Speichereinrichtung die Kombinationen der Steuersignale dekodiert, welche an der Steuervorrichtung durch Nutzen einer Hauptoperationsbefehlstabelle angewendet werden; einen dritten Schritt, wobei die Speichervorrichtung eine relevante Operation entsprechend einem Dekodierergebnis des zweiten Schrittes durchführt und dann zum ersten Schritt zurückkehrt; einen vierten Schritt, wobei, wenn das Chipauswahlsignal als Bestimmungsergebnis des ersten Schrittes gesperrt ist, die logische Schaltkreiseinheit der Speichereinrichtung die Kombination der Steuersignale dekodiert, welche an der Speichervorrichtung durch Nutzen einer vorläufigen Operationsbefehlstabelle angewendet werden; und einen fünften Schritt, wobei die Speichervorrichtung eine relevante Operation entsprechend einem Dekodierergebnis des vierten Schrittes ausführt und dann zum ersten Schritt zurückkehrt.
In dem Verfahren entsprechend der vorliegenden Erfindung hat die vorher festgelegte Operation, welche durch die vorläufige Operationsbefehlstabelle definiert wird, keine Auswirkung auf andere Vorrichtungen bzw. Bausteine, welche ein Speichersubsystem bilden, zu welchem die Speichervorrichtung bzw. der Speicherbaustein gehört.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine graphische Darstellung eines herkömmlichen Speichersubsystems.
Fig. 2 ist eine graphische Darstellung einer Speichervorrichtung entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 3 ist ein Flussdiagramm eines Speichersteuerverfahrens entsprechend der vorliegenden Erfindung.
Fig. 4a stellt eine Hauptoperationsbefehlstabelle entsprechen einer bevorzugten Ausführungsform der vorliegenden Erfindung dar.
Fig. 4b stellt eine vorläufige Operationsbefehlstabelle entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung dar.
Fig. 5 ist eine graphische Darstellung einer logischen Schaltkreiseinheit entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 6 ist eine graphische Darstellung einer logischen Schaltkreiseinheit entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 7 ist eine graphische Darstellung einer logischen Schaltkreiseinheit entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 8a ist eine Befehlstabelle, wenn eine herkömmliche Speichervorrichtung Chipauswahlsignale besitzt.
Fig. 8b ist eine Befehlstabelle, wenn eine herkömmliche Speichervorrichtung keine Chipauswahlsignale besitzt.

Detaillierte Beschreibung der bevorzugten Ausführungsformen

Die vorliegende Erfindung wird anhand von beispielhaften Ausführungsformen erklärt, welche im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben werden, welche nur der Illustration wegen gegeben werden und damit nicht limitierend für die vorliegende Erfindung sind.
Fig. 2 ist eine graphische Darstellung einer Speichervorrichtung 20 entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Die Speichervorrichtung 20 weist auf: ein Chipauswahlbestimmungsgerät 22, eine logische Schaltkreiseinheit 24, welche eine Hauptoperationsbefehlstabelle 26 und eine vorläufige Operationsbefehlstabelle 27 beinhaltet, und ein Speicherzellenfeld 28.
Das Chipauswahlbestimmungsgerät 22 legt fest, ob ein Chipauswahlsignal CS der relevanten Speichervorrichtung freigegeben ist. In der logischen Schaltkreiseinheit 24 wird die Hauptoperationsbefehlstabelle 26 angewendet, wenn das Chipauswahlsignal CS freigegeben ist, während die vorläufige Operationsbefehlstabelle 27 angewendet wird, wenn das Chipauswahlsignal CS gesperrt ist. Das Chipauswahlbestimmungsgerät 22 und die logische Schaltkreiseinheit 24, welche für die Erklärung funktionell getrennt sind, können ein Dekodierblock sein.
Die Speichervorrichtung 20 der vorliegenden Erfindung arbeitet wie folgt. Wenn das Chipauswahlsignal CS der ersten Speichervorrichtung 20 freigegeben ist, dekodiert die logische Schaltkreiseinheit 24 die Steuersignale COMMAND entsprechend der Hauptoperationsbefehlstabelle 26. Als Ergebnis führt die Speichervorrichtung eine Operation entsprechend der Kombination von Steuersignalen COMMAND aus. Die Hauptoperationsbefehlstabelle 26 ist ähnlich einer Befehlstabelle vom herkömmlichen Typ, da sie die Operation definiert, wenn das Chipauswahlsignal CS freigegeben ist.
Hier dekodieren die logischen Schaltkreise 26 der Speichervorrichtungen 30 und 40, welche gesperrte Chipauswahlsignale CS besitzen die Steuersignale COMMAND entsprechend der vorläufigen Operationsbefehlstabelle 27. Dann führt die Speichervorrichtung 20 eine Operation entsprechend dem COMMAND aus. Die COMMAND bzw. Befehle, welche in die Speichervorrichtung 30 und 40 eingegeben werden, welche gesperrte CSs haben sind identisch mit den COMMANDs bzw. Befehlen, welche einer vorher festgelegten Operation der Hauptoperationsbefehlstabelle 26 entsprechen, welche in die andere Speichervorrichtung 20 eingegeben wird, welche freigegebene CSs besitzt. In einem herkömmlichen Speichersystem ignoriert eine Speichervorrichtung, welche gesperrte CSs besitzt, diese COMMANDs bzw. Befehle und führt keine Operation durch. Eine Speichervorrichtung oder ein Speichersubsystem entsprechend der vorliegenden Erfindung führt jedoch eine vorher festgelegte interne Operation aus, welche die extra vorläufige Operationsbefehlstabelle 27, entsprechend dieser COMMANDs bzw. Befehle, aufweist.
Die Operation, welche durch die vorläufige Befehlstabelle 27 definiert ist, hat keinen Einfluss auf andere Vorrichtungen bzw. Bausteine des Speichersubsystems. Die Operationen beinhalten Rückschreiben (Schreiben der Daten vom Datenbuffer in die Zelle), Bank-Voraufladen und -Erneuern.
Wenn die Speichervorrichtung 20 eine Schreiboperation durchführt, schreibt sie nicht direkt eingegebene Daten in eine Speicherzelle 28. Nach dem Speichern der Daten in einem Datenbuffer schreibt die Speichervorrichtung 20 die Daten von dem Datenbuffer in die Zelle entsprechend einem nachfolgenden Befehl. Diese bevorzugte Ausführungsform wird nun erklärt. Die herkömmliche Speichervorrichtung speichert temporäre Daten in einem Datenbuffer und schreibt dann die Daten über ein nachfolgendes Steuersignal der Steuervorrichtung in eine Zelle. Während Befehle hin zu anderen Speichervorrichtungen 30 und 40 durchgeführt werden, kann die Speichervorrichtung 20 Daten in die Zelle 28 schreiben. Die Speichervorrichtung 20 jedoch führt keine Operation aus, obwohl sie Daten schreiben kann. Die Speichervorrichtung 20 wartet auf COMMANDs bzw. Befehle, welche in sie eingegeben werden, wenn ihr Chipauswahlsignal freigegeben ist. Das Speichersteuergerät 10 sollte sich erinnern, welcher Buffer der Speichervorrichtung 20 die Daten speichert. Die Speichervorrichtung oder das Speichersubsystem der vorliegenden Erfindung kann jedoch Daten eines Datenbuffers in eine Zelle 28 während des Steuerns einer anderen Speichervorrichtung schreiben.
Mehr wünschenswert ist es, wenn das Speichersteuergerät 10 einen Zeitschlitz bzw. Zeitabschnitt zuordnet, um nicht eine Steuervorrichtung bzw. -baustein zu steuern, sondern eine Vielzahl von Steuerbausteinen. Als ein Ergebnis kann das Speichersteuergerät 10 gleichzeitig Operationen der Speicherbausteine 20, 30 und 40 steuern. Die Speichervorrichtung bzw. der Speicherbaustein führt eine Operation aus, ohne auf deren Chipauswahlsignale zu warten, wenn kein Problem beim Ausführen der gleichen Operation zur gleichen Zeit vorhanden ist.
Fig. 4a und 4b sind Beispiele, welche eine Hauptoperationsbefehlstabelle und eine vorläufige Operationsbefehlstabelle entsprechend der vorliegenden Erfindung darstellen. In diesen Tabellen repräsentiert CS ein Chipauswahlsignal, RAS ein Reihenasdressstrobe-Signal, CAS ein Spaltenadressstrobe-Signal und WE ein Schreibfreigabesignal. Die Hauptoperationsbefehlstabelle definiert eine Operation, wenn ein Chipauswahlsignal freigegeben ist, während die vorläufige Operationsbefehlstabelle eine Operation definiert, wenn ein Chipauswahlsignal gesperrt ist.
Im Fall des Setzens des Modusregisters kann die vorläufige Operationsbefehlstabelle definiert werden, um alle Speicherbausteine in dem gleichen Speichersubsystem das gleiche Setzen des Modusregisters ausführen zu lassen, wenn der Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, ein Setzen eines Modenregisters ausführt. Wenn z. B. ein Speichersubsystem 4 Speicherbausteine besitzt, erfordert das herkömmliche Speichersubsystem 4 Zeitschlitze für das Einstellen des Modenregisters aller Speicherbausteine, während das Speichersubsystem der vorliegenden Erfindung das Einstellen des Modenregisters aller Speicherbausteine während eines Zeitschlitzes ausführt.
Im Falle des Selbstauffrischens kann ein Speicherbaustein, welcher gesperrte Chipauswahlsignale besitzt, das Selbstauffrischen ausführen, wenn seine Bank einen Zustand des Voraufladens besitzt. Die vorläufige Operationsbefehlstabelle kann definiert werden, Speicherbausteine zu besitzen, welche gesperrte Chipauswahlsignale besitzen und welche voraufgeladene Bänke besitzen, um ein Selbstauffrischen durchzuführen, wenn der Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, ein Selbstauffrischen durchführt.
Im Falle des Voraufladens der Bank, wenn ein Speicherbaustein der relevanten Bank in einem aktiven Zustand ist und tRAS unterhalb eines Minimalwertes sich befindet, oder dessen relevante Bank bereits voraufgeladen ist, kann er eine Bankvoraufladung durchführen. Die vorläufige Operationsbefehlstabelle kann definiert werden, so dass sie Speicherbausteine besitzt, welche gesperrte Chipauswahlsignale besitzen und welche die voraufgeladene Bank (oder welche tRAS besitzen, welche unterhalb des Minimalwertes liegen) eine Bankvoraufladung durchführen lassen, wenn der Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, eine Bankvoraufladung durchführt.
Im Falle des Schreibens, während ein Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, ein Schreiben durchführt, können andere Speicherbausteine Eingangsdaten, welche in ihren Puffern gespeichert sind, zurückschreiben. Die vorläufige Operationsbefehlstabelle kann definiert werden, dass sie jeden Speicherbaustein im gleichen Speichersubsystem ein Rückschreiben ausführen lässt, wenn der Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, eine Schreiboperation durchführt.
In dieser Ausführungsform in Fig. 4a und 4b ist die Operation nicht definiert, wenn der Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, eine Leseoperation und eine Bankaktivoperation durchführt.
Fig. 5 bis 7 sind graphische Darstellungen, welche strukturelle Beispiele einer logischen Schaltkreiseinheit 24 entsprechend der Hauptoperationsbefehlstabelle und der vorläufigen Operationsbefehlstabelle der Fig. 4a und 4b darstellen. Nachfolgend wird nun die Operation der logischen Schaltkreiseinheit 24 mit Bezug auf die Fig. 5 bis 7 erklärt. Zuerst dekodiert die logische Schaltkreiseinheit 24, wie dies in Fig. 5 gezeigt wird, ein eingegebenes RAS-Signal, ein CAS-Signal, ein Modenregistereinstell-MRS-Signal, welches mit den WE- Signalen kombiniert ist, ein Selbstauffrisch-Signal REF, ein Bankvoraufladesignal PRE, ein Bankaktivsignal ACT, ein Schreibsignal WR und ein Lesesignal RD. Wie in Fig. 6 gezeigt wird, identifiziert die logische Schaltkreiselnheit 24, ob ein Chipauswahlsignal eingegeben ist. Wenn das MRS angelegt ist, gibt ein Befehlsdekoder einen Befehl zum Setzen des Modenregisters MRS_intern ungeachtet des Eingabezustands der Chipauswahlsignale. Wenn das REF, das PRE und das WR angelegt werden, wird die Operation entsprechend der Chipauswahl geändert. Als Ergebnis dekodiert der Befehlsdekoder REF_CSE, REF_CSD, PRE_OSE, PRE_CSD, WR_CSE und WR_CSD entsprechend der Chipauswahl.
Wenn, wie in Fig. 7 gezeigt wird, die Steuersignalkombination in ein Auffrisch- und ein Chipauswahlsignal REF_CSE dekodiert wird, gibt die logische Schaltkreiseinheit 24 den Speicherbaustein 20 frei, um seine relevante Bank entsprechend dem REF_CSE und dem relevanten Signal Bank I aufzufrischen. Wenn die Steuersignalkombination in ein Auffrisch- und Chipnichtauswahl-REF_CSD-Signal dekodiert ist, kombiniert die logische Schaltkreiseinheit 24 REF_CSD und die Bank I. Hier dürfen die Speicherbausteine 30 und 40 ihre relevante Bank nur auffrischen, wenn sie ein Signal PCG i empfangen, welches identifiziert, ob sich die relevante Bank in einem Voraufladezustand befindet. Wenn die Steuersignalkombination in ein Bankvorauflade- und ein Chipauswahl-PRE_CSE-Signal dekodiert ist, gibt die logische Schaltkreiseinheit 24 den Speicherbaustein 20 frei, um seine relevante Bank entsprechend dem PRE_CSE und Bank I-Signal voraufzuladen. Wenn die Steuersignalkombination in eine Bankvorauflade- und ein Chipnichtauswahl-REF_CSD- Signal dekodiert ist, kombiniert die logische Schaltkreiseinheit 24 das Steuersignal REF_CSC- mit dem Bank I-Signal. Die Speicherbausteine 30 und 40 voraufladen ihre relevanten Bänke nur, wenn sie das Signal PCG I empfangen, welches identifiziert, ob sich die relevante Bank in einem Voraufladezustand befindet oder das Signal tRASi.min empfangen, welches identifiziert, ob die Zeit zum Beibehalten des RAS-aktivierten Zustandes der relevanten Bank dem Minimalwert entspricht. Wenn die Steuersignalkombination in ein Schreib- und Chipauswahlsignal WR_CSE dekodiert ist, gibt die logische Schaltkreiseinheit 24 den Speicherbaustein 20 frei, um Daten in seine relevante Bank entsprechend dem WR_CSE- und Bank I-Signal zu schreiben. Wenn die Steuersignalkombination in ein Schreibe- und Chipnichtauswahl-WR_CSD-Signal dekodiert wird, gibt die logische Schaltkreiseinheit 24 den Speicherbaustein frei, die Bank entsprechend dem WR_CSD-Signal zu beschreiben.
Die vorläufige Befehlstabelle wird jedoch entsprechend dem Bankaktivsignal und dem Lesesignal der Hauptoperationsbefehlstabelle vorläufig belassen. Ähnlich dem herkömmlichen Speichersubsystem wird eine logische Schaltkreiseinheit derselben nicht dargestellt bzw. erläutert, da ein Dekodierer des Speicherbausteins, welcher Chipauswahlsignale besitzt, nur eine relevante Operation durchführt.
Fig. 3 ist ein Flussdiagramm, welches ein Speichersteuerverfahren entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt.
Zunächst bestimmt der Speicherbaustein 20, ob ein Chipauswahlsignal CS freigegeben ist (erster Schritt). Als Bestimmungsergebnis des ersten Schrittes, falls das CS-Signal freigegeben ist, dekodiert die logische Schaltkreiseinheit 24 der Speichervorrichtung 10 die Kombination der Steuersignale COMMAND, welche an der Speichervorrichtung 10 angelegt ist, indem die Hauptoperationsbefehlstabelle 26 angewendet wird (zweiter Schritt). Hier kann die Hauptoperationsbefehlstabelle 26 die gleiche oder ähnlich zu den Befehlstabellen herkömmlicher Speichervorrichtungen sein. Als nächstes vollführt die Speichervorrichtung 10 eine relevante Operation entsprechend einem Dekodierergebnis des zweiten Schrittes und kehrt dann zu dem ersten Schritt zurück (dritter Schritt).
Als Bestimmungsergebnis des ersten Schrittes dekodiert, wenn ein Chipauswahlsignal CS gesperrt ist, die logische Schaltkreiseinheit 24 die Kombination der Steuersignale COMMAND, welche an dem Speicherbaustein 20 angelegt sind, durch Anlegen der vorläufigen Operationsbefehlstabelle 27 (vierter Schritt). Hier entspricht das angewendete COMMAND-Signal im Allgemeinen der Operation, welche durch die Hauptoperationsbefehlstabelle 26 des Speicherbausteins definiert ist, welcher freigegebene CS-Signale besitzt. Wünschenswerter ist es, dass das Chipauswahlsignal CS ein Signal sein kann, um einen Speicherbaustein zu steuern, welcher gesperrte CS-Signale besitzt. Es ist auch wünschenswert, dass die Operation des Speicherbausteins, welche durch die vorläufige Operationsbefehlstabelle 27 definiert ist, keinen Einfluss auf andere Bausteine eines anderen Speichersubsystems hat.
Die vorliegende Erfindung kann für alle Arten von Speichervorrichtungen bzw. Bausteinen angewendet werden, wie z. B. einem dynamischen RAM, einem statischen RAM, einem Flash-RAM und einem ROM.
Es ist so zu verstehen, dass die vorliegende Erfindung nicht auf einzelne hier veröffentlichte Gestaltungen begrenzt ist. Vielmehr deckt die Erfindung alle Modifikationen, Entsprechungen und Alternativen ab, welche dem Geist und dem Umfang der Erfindung entsprechen, wie sie in den nachfolgenden Ansprüchen definiert werden.
Wie vorher diskutiert, kann die Speichervorrichtung der Vorliegenden Erfindung eine vorher festgelegte Operation aufgrund des Steuerns anderer Speichervorrichtungen bzw. -bausteine durchführen. Als Ergebnis werden die Bandbreiten eines Steuerbusses verbessert und das Befehlssteuern eines Speichersteuergerätes wird auch vereinfacht, wodurch im Ergebnis das Design des Speichersteuergerätes vereinfacht wird.

Claims

1. Speichervorrichtung zum Empfangen von Chipauswahlsignalen und einer Vielzahl von Steuersignalen von einem Speichersteuerung, welche aufweist:
ein Chipauswahlbestimmungseinrichtung, zum Entscheiden, ob der Chip Signale auswählt;
eine Hauptoperationsbefehlstabelle zum Definieren einer vorher festgelegten Operation entsprechend der Kombination der Steuersignale, wenn die Chipauswahlsignale freigegeben sind;
eine vorläufige Operationsbefehlstabelle zum Definieren einer vorher festgelegten Operation entsprechend der Kombination der Steuersignale, wenn die Chipauswahlsignale gesperrt sind; und
eine logische Schaltkreiseinheit zum Dekodieren der Kombination der Steuersignale in eine vorher festgelegte Operation, welche auf der Hauptoperationsbefehlstabelle oder der vorläufigen Operationsbefehlstabelle basiert, um entsprechend zustände der Chipauswahlsignale von dem Chipauswahlbestimmungseinrichtung freizugeben.

2. Speichervorrichtung nach Anspruch 1, wobei die vorher festgelegte Operation, welche durch die vorläufige Operationsbefehlstabelle definiert wird, keinen Einfluss auf andere Vorrichtungen bzw. Bausteine hat, welche ein Speichersubsystem bilden, zu dem die Speichervorrichtung gehört.

3. Speichervorrichtung nach den Ansprüchen 1 oder 2, wobei die vorläufige Befehlstabelle ein Steuersignal definiert, welches dem Schreiben der Operation der Hauptoperationsbefehlstabelle als Rückschreiboperation entspricht; und
wobei die logische Schaltkreiseinheit in einer Speichervorrichtung bzw. -baustein, welche bzw. welcher gesperrte Chipauswahlsignale besitzt, die Kombination der Steuersignale dekodiert, welche der Schreiboperation in eine andere Speichervorrichtung bzw. -baustein entspricht, welcher freigegebene Chipauswahlsignale besitzt, so dass der Speicherbaustein des logischen Schaltkreises eine Rückschreiboperation ausführen kann.

4. Speichervorrichtung nach Anspruch 1 oder 2, wobei die vorläufige Operationsbefehlstabelle Steuersignale definiert, welche der Selbstauffrischoperation der Hauptoperationsbefehlstabelle als einer Selbstauffrischoperation entsprechen;
wobei die logische Schaltkreiseinheit in einer Speichervorrichtung bzw. -baustein, welcher gesperrte Chipauswahlsignale besitzt, die Kombination der Steuersignale dekodiert, welche der Selbstauffrischoperation in einem anderen Speicherbaustein entsprechen, welcher freigegebene Chipauswahlsignale besitzt, so dass der Speicherbaustein des logischen Schaltkreises eine Selbstauffrischoperation durchführen darf, wenn eine relevante Bank des Speicherbausteins in einem Voraufladezustand ist.

5. Speichervorrichtung nach Anspruch 1 oder 2, wobei die vorläufige Operationsbefehlstabelle Steuersignale definiert, welche der Bankvoraufladeoperation der Hauptbefehlstabelle entsprechen;
wobei die logische Schaltkreiseinheit in einer Speichervorrichtung bzw. -baustein, welcher gesperrte Chipauswahlsignale besitzt, die Kombination der Steuersignale dekodiert, welche der Bankvoraufladeoperation in einem anderen Speicherbaustein entspricht, welcher freigegebene Chipauswahlsignale besitzt, so dass der Speicherbaustein des logischen Schaltkreises eine Bankvoraufladeoperation durchführen kann, wenn eine relevante Bank des Speicherbausteins in einem Voraufladezustand oder bei einem Minimalwert des tRAS-Signals ist.

6. Speichersubsystem, welches aufweist: eine Vielzahl von Speicherbausteinen zum Empfangen einer Vielzahl gemeinsamer Steuersignale von einer Speichersteuerung sowie die Speichersteuerung und jeweils ein Chipauswahlsignal, wobei der Speicherbaustein aufweist: eine Chipauswahlbestimmungseinrichtung zum Entscheiden, ob das Chipauswahlsignal selektiert bzw. ausgewählt ist; eine Hauptoperationsbefehlstabelle zum Definieren einer vorher festgelegten Operation entsprechend der Kombination der Steuersignale für den Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt; eine vorläufige Operationsbefehlstabelle zum Definieren einer vorher festgelegten Operation entsprechend der Kombination der Steuersignale für den Speicherbaustein, welcher gesperrte Chipauswahlsignale besitzt; und eine logische Schaltkreiseinheit zum Dekodieren der Kombination der Steuersignale in eine vorher festgelegte Operation, welche auf der Hauptoperationsbefehlstabelle oder der vorläufigen Operationsbefehlstabelle basiert, um entsprechend Zustände der Chipauswahlsignale aus dem Chipauswahlbestimmungsgerät freizugeben, und wobei der Speicherbaustein, welcher die freigegebenen Chipauswahlsignale besitzt, die Hauptoperationsbefehlstabelle anwendet, während der Speicherbaustein, welcher gesperrte Chipauswahlsignale besitzt, die vorläufige Operationsbefehlstabelle anwendet, die Kombination der Steuersignale dekodiert und dann eine relevante Operation ausführt.

7. Speichersubsystem nach Anspruch 6, wobei die vorher festgelegte Operation, welche durch die vorläufige Operationsbefehlstabelle definiert wurde, keine Auswirkung auf andere Vorrichtungen bzw. Bausteine hat, welche das Speichersubsystem bilden, zu welchen der Speicherbaustein gehört.

8. Speichersubsystem nach Anspruch 6 oder 7, wobei die vorläufige Operationsbefehlstabelle eine erste Steuersignalkombination definiert, welche einer Schreiboperation der Hauptoperationsbefehlstabelle als einer Rückschreiboperation entspricht; und
wobei entsprechend dem Eingabezustand der ersten Steuersignalkombination ein Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, eine Schreiboperation ausführt, während ein Speicherbaustein, welcher gesperrte Chipauswahlsignale besitzt, eine Rückschreibeoperation ausführt.

9. Speichersubsystem nach Anspruch 6 oder 7, wobei die vorläufige Operationsbefehlstabelle eine zweite Steuersignalkombination definiert, welche der automatischen Auffrischoperation der Hauptoperationsbefehlstabelle als automatische Auffrischoperation entspricht; und
wobei entsprechend dem Eingabezustand der zweiten Steuersignalkombination ein Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt, eine automatische Auffrischoperation durchführt, während ein Speicherbaustein, welcher gesperrte Chipauswahlsignale besitzt, automatische Auffrischoperationen durchführt, wenn seine relevante Bank in einem Voraufladezustand ist.

10. Speichersubsystem nach Anspruch 6 oder 7, wobei die vorläufige Operationsbefehlstabelle eine dritte Steuersignalkombination definiert, welcher der Bankvoraufladeoperation der Hauptoperationsbefehlstabelle als einer Bankvoraufladeoperation entspricht;
wobei entsprechend des Eingabezustands der dritten Steuersignalkombination ein Speicherbaustein, welcher freigegebene Chipauswahlsignale besitzt eine Bankvoraufladeoperation ausführt, während ein Speicherbaustein, welcher gesperrte Chipauswahlsignale besitzt, eine Bankvoraufladeoperation ausführt, wenn eine relevante Bank in einem Voraufladezustand ist oder bei einem Minimalwert des tRAS-Signals ist.

11. Verfahren zum Steuern einer Speichervorrichtung bzw. Speicherbausteins zum Empfangen von Chipauswahlsignalen und einer Vielzahl von Steuersignalen von einem Speichersteuergerät, welches aufweist:
einen ersten Schritt, in welchem die Speichervorrichtung bestimmt, ob die Chipauswahlsignale angelegt werden;
einen zweiten Schritt, bei dem, wenn das Chipauswahlsignal freigegeben ist, als ein Bestimmungsergebnis des ersten Schrittes, die logische Schaltkreiseinheit der Speichervorrichtung die Kombination der an die Speichervorrichtung angelegten Steuersignale durch Benutzen einer Hauptoperationsbefehlstabelle dekodiert;
einen dritten Schritt, wobei die Speichervorrichtung eine relevante Operation entsprechend einem Dekodierergebnis des zweiten Schrittes durchführt und dann zum ersten Schritt zurückkehrt;
einen vierten Schritt, wobei, wenn das Chipauswahlsignal als Bestimmungsergebnis des ersten Schrittes gesperrt ist, die Logikschaltkreiseinheit der Speichervorrichtung die Kombination der an die Speichervorrichtung angelegten Steuersignale durch Benutzen einer vorläufigen Operationsbefehlstabelle dekodiert; und
einen fünften Schritt, wobei die Speichervorrichtung eine relevante Operation ausführt, entsprechend einem Dekodierergebnis des vierten Schrittes und dann zum ersten Schritt zurückkehrt.

12. Verfahren nach Anspruch 11, wobei die vorher festgelegte Operation, welche durch die vorläufige Operationsbefehlstabelle definiert wird, keine Auswirkung auf andere Vorrichtungen bzw. Bausteine hat, welche ein Speichersubsystem bilden, zu dem die Speichervorrichtung bzw. -baustein gehört.