DE10245631A1 - Halbleiterbauelement und Verfahren zur Herstellung - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung Download PDF

Info

Publication number
DE10245631A1
DE10245631A1 DE10245631A DE10245631A DE10245631A1 DE 10245631 A1 DE10245631 A1 DE 10245631A1 DE 10245631 A DE10245631 A DE 10245631A DE 10245631 A DE10245631 A DE 10245631A DE 10245631 A1 DE10245631 A1 DE 10245631A1
Authority
DE
Germany
Prior art keywords
layer
carrier substrate
semiconductor layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10245631A
Other languages
English (en)
Other versions
DE10245631B4 (de
Inventor
Stefan Dr. Illek
Wolfgang Dr. Schmid
Dominik Dr. Eisert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10245631.3A priority Critical patent/DE10245631B4/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to PCT/DE2003/002954 priority patent/WO2004032247A2/de
Priority to US10/529,673 priority patent/US7208337B2/en
Priority to CN2008101692875A priority patent/CN101373808B/zh
Priority to CNB038233959A priority patent/CN100440550C/zh
Priority to EP03750322.4A priority patent/EP1547162B1/de
Priority to JP2004540478A priority patent/JP4230455B2/ja
Priority to TW092126619A priority patent/TWI240428B/zh
Publication of DE10245631A1 publication Critical patent/DE10245631A1/de
Priority to US11/731,914 priority patent/US7557381B2/en
Priority to JP2008264252A priority patent/JP5183413B2/ja
Application granted granted Critical
Publication of DE10245631B4 publication Critical patent/DE10245631B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Zur Verminderung bzw. Kompensation der thermischen Spannungen im Bauelement wird ein Halbleiterbauelement mit einer lichtemittierenden Halbleiterschicht oder einem lichtemittierenden Halbleiterelement, zwei Kontaktstellen und einem vertikal oder horizontal strukturierten Trägersubstrat und ein Verfahren zur Herstellung eines Halbleiterbauelements entwickelt. Die thermischen Spannungen entstehen durch Temperaturwechsel während der Prozessierung und im Betrieb und aufgrund der unterschiedlichen Ausdehnungskoeffizienten des Halbleiters und Trägersubstrats. Das Trägersubstrat wird so strukturiert, dass die thermischen Spannungen ausreichend vermindert bzw. kompensiert sind, dass das Bauelement nicht ausfällt.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer lichtemittierenden Halbleiterschicht oder einem lichtemittierenden Halbleiterelement und zwei Kontaktstellen, die als eine Kontaktschicht und ein Kontakt ausgebildet sind.
  • Ein solches Bauelement ist beispielsweise aus der DE 100 40 448 A1 bekannt. Dort wird ein Halbleiterchip mit beidseitigen Kontaktstellen und einer Verstärkungsschicht beschrieben, welches durch eine dicke Kontaktschicht und die Verstärkungsschicht ausreichend verstärkt ist, dass zur mechanischen Stabilisierung des Chips kein Trägerkörper nötig ist. Eine flächendeckende Hilfsträgerschicht, die selektiv gegenüber der Verstärkungsschicht entfernt werden kann, wird zusätzlich auf die Verstärkungsschicht aufgebracht. Die selektive Entfernung der Hilfsträgerschicht ermöglicht die Vereinzelung der Chips ohne Sägeprozeß.
  • Nachteilig an derartigen Bauelementen ist die Empfindlichkeit des Bauelements gegen wechselnde Temperaturen während des Herstellungsprozesses und im Betrieb. Diese führen zu thermischen Spannungen zwischen der relativ empfindlichen Halbleiterschicht und dem Trägerkörper, der üblicherweise einen höheren Ausdehnungskoeffizienten hat, als die Halbleiterschicht. Bei Erwärmung dehnt das Trägersubstrat sich stärker aus als der Halbleiter und als Folge biegt sich das Bauelement auf. Solche thermischen Spannungen können Risse im Halbleiter verursachen, was zum Ausfall des Bauelements führt.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Halbleiterbauelement der eingangs genannten Art zu entwickeln, das die thermischen Spannungen zwischen der Halbleiterschicht und dem Trägerkörper oder -substrat zumindest verringert und ein Verfahren zur Herstellung von Halbleiterbauelementen (einschließlich der oben genannten Art aber nicht darauf eingeschränkt) anzugeben, bei dem eine schnellere Fertigung des Bauelements und ein zuverlässigeres Endprodukt erreicht wird.
  • Diese Aufgabe wird durch ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen der Ansprüche 13 und 14 gelöst. Vorteilhafte Ausgestaltungen der Erfindung gehen aus weiteren Ansprüche hervor.
  • Erfindungsgemäß weist ein Halbleiterbauelement mit einer lichtemittierenden Halbleiterschicht und zwei elektrischen Kontaktstellen ein vertikal strukturiertes Trägersubstrat auf. Das strukturierte Trägersubstrat ist so gestaltet, dass insbesondere durch Temperaturunterschiede entstandene Spannungen im Bauelement zumindest teilweise kompensiert werden.
  • In einer bevorzugten Ausführungsform weist das Trägersubstrat vertikale Strukturelemente und einen Trägerboden auf. Die vertikalen Strukturelemente stehen auf dem Trägerboden und sind voneinander durch Zwischenräume getrennt. Die vertikalen Strukturelemente verbinden den Trägerboden mit der Halbleiterschicht bzw. der Kontaktschicht oder einer Benetzungsschicht. Dehnt sich das Trägersubstrat nun stärker aus als der Halbleiter, kann der Dehnungsunterschied durch Verbiegung der Strukturelemente ausgeglichen werden. Zwar wird sich auch die Halbleiterschicht durchbiegen, allerdings wird sie nicht mehr so stark auf Zug beansprucht wie es bei einem homogenen, unstrukturierten Trägersubstrat der Fall wäre.
  • Vorteilhafterweise können die Zwischenräume mit einem Füllmaterial befüllt werden, das elastischer als das Trägersubstrat-Material ist. Dies verbessert die Stabilität des Bauelements, ohne dass die Fähigkeit des strukturierten Trägersubstrats, thermische Spannungen aufzufangen, beeinträchtigt wird.
  • Eine weitere bevorzugte Ausführungsform weist ein einzelnes vertikales Strukturelement auf, das unter dem Zentrum von Halbleiterschicht oder -element angeordnet ist. Dieses Strukturelement dient als stabiler Kern des Bauelements und ist im Querschnitt parallel zum Trägerboden in der Größe so eingeschränkt, dass thermische Verspannungen noch nicht zu Ausfällen führen. Der Außenraum um das einzelne Strukturelement wird mit einem weicheren bzw. elastischeren Material aufgefüllt, das die thermischen Verspannungen aufnehmen und zusätzlich die Wärme aus dem Halbleiterelement abführen kann.
  • In den obigen Ausführungsformen können die thermischen Spannungen zusätzlich durch Auswahl eines Trägersubstratmaterials, dessen Ausdehnungskoeffizienten möglichst nah an dem der Halbleiterschicht liegt, verringert werden.
  • In einer weiteren Ausführungsform weist das Trägersubstrat eine Mehrschichtstruktur auf. Diese Schichtenfolge besteht aus Materialien, die unterschiedliche Ausdehnungskoeffizienten und Elastizitätsmodul aufweisen. Zumindest eine zusätzliche Trägersubstrat-Schicht wird auf die Unterseite des ersten Trägersubstrats aufgebracht bzw. laminiert, um den Zug auf der Oberseite des ersten Trägersubstrats zu kompensieren. Die Oberseite des ersten Trägersubstrats liegt näher an der Halbleiterschicht als die Unterseite. Da die Schichten fest miteinander verbunden sind, müssen sie sich auf dieselbe Länge ausdehnen. Aufgrund der unterschiedlichen Ausdehnungskoeffizienten des Halbleiters und des Trägersubstrats und daher der unterschiedlichen Längenausdehnung entstehen bei Erwärmung Biegemomente um eine neutrale Achse des Schichtpakets. Um eine Durchbiegung zu vermindern, sind die Schichten in der Dicke so aufeinander abzustimmen, dass die Biegemomente jeder Schicht einschließlich der Halbleiterschicht sich nahezu auf Null addieren, d.h. die Biegemomente müssen sich aufheben. Als Bedingung für Planarität gilt die folgende Regel: 0 = ΣziEidiαiTwobei
    zi der Abstand zwischen der neutralen Achse und Element i,
    Ei der Hooke'sche Elastizitätsmodul des Elements i,
    di die Dicke des Elements i,
    ai der thermische Ausdehnungskoeffizient des Elements i und
    T die Temperatur des Bauelements ist.
  • In der Praxis reicht es auch aus, wenn die Gleichung sich nahezu auf Null summiert, nämlich: 0 = ΣziEidiαiT
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelements weist im wesentlichen die folgenden Verfahrensschritte auf:
    • (a) Epitaktisches Abscheiden einer lichtemittierenden Halbleiterschicht auf einem Wachstumssubstrat,
    • (b) Versehen der Halbleiterschicht mit einer metallischen Kontaktschicht,
    • (c) Erzeugen einer Haft- und Benetzungsschicht zumindest über der metallischen Kontaktschicht,
    • (d) Aufbringen, Erzeugen oder Abscheiden eines mechanisch stabilen Trägersubstrats auf der Haft- und Benetzungsschicht,
    • (e) Trennen der Halbleiterschicht von dem Wachstumssubstrat,
    • (f) Ätzen von Mesagräben zur Definition von einzelnen Chips zwischen den Mesagräben, wobei die Mesagräben zumindest durch die gesamte Halbleiterschicht und die gesamte Kontaktschicht hindurchreichen,
    • (g) Aufbringen eines elektrischen Kontaktes auf der Halbleiterschicht und
    • (h) Vereinzeln der Chips durch Trennung entlang den Mesagräben.
  • In einer weiteren Ausführungsform wird der Verfahrensschritt (f) vor dem Verfahrensschritt (c) durchgeführt.
  • Die Erzeugung oder das Abscheiden eines mechanisch stabilen Trägersubstrats auf der Haft- und Benetzungsschicht gemäß Verfahrensschritt (d) wird vorzugsweise mittels eines galvanischen Verfahrens durchgeführt. Dies hat den Vorteil, dass kleine Unebenheiten in der Oberfläche der Benetzungsschicht ausgeglichen werden können, ohne Probleme mit der Haftung darzustellen.
  • Bei herkömmlichen Verbindungstechniken können solche Unebenheiten Probleme bereiten. Das Aufbringen des Trägersubstrats mittels Van der Waals-Bonding erfordert zum Beispiel extrem glatte Oberflächen, damit die atomaren Kräfte wirken können. Dagegen kann Kleben zwar größere Höhenunterschiede ausgleichen, erfordert aber doch meist organische Materialien, die nicht temperatur- oder lösemittelbeständig sind. Außerdem haben solche Materialien eine geringe Leitfähigkeit für Wärme und elektrischen Strom.
  • Lötverfahren zum Aufbringen des Trägersubstrats haben keine der oben genannten Probleme, sind aber gegen Verunreinigungen empfindlich. Eine Störung in der Benetzungsschicht kann zum Beispiel dazu führen, dass das Lot an dieser Stelle nicht haftet und sich zurückzieht. Ebenso bewirken größere Fremdpartikel, dass das Lot den Spalt nicht vollständig auffüllen kann. Der betroffene Bereich kann dabei viel größer als der Partikel sein. Störungen in dem Gefüge des Lots sind eine weitere mögliche Fehlerquelle. Diese sind durch die Metallurgie des Lots bedingt und in Prinzip nicht schädlich, wenn die Struktur insbesondere beim Abtrennen des Wachstumssubstrats nicht stark und ungleichmäßig mechanisch oder thermisch belastet wird. Solche Belastungen treten nicht bei den herkömmlichen III/V-Materialsystemen auf, weil das Wachstumssubstrat nasschemisch durch Ätzen entfernt werden kann.
  • Dagegen kommen bei Halbleitern aus Nitriden bisher nur Abtrennenverfahren mit hoher thermischer (z. B. Laserliftoff) und mechanischer (z. B. Riss-Trennen) Belastung zur Anwendung. In solchen Fällen wird die Lotverbindung zwischen der Halbleiterschicht und dem Trägersubstrat stärker beansprucht und ist daher für die oben genannten Probleme anfällig. Beim mechanischen Trennen kann der Fall auftreten, dass eine Schwächung der Lotverbindung einen parasitären Rissverlauf in der Lotschicht induzieren und damit die Haftung des Halbleiters auf dem Trägersubstrat beeinträchtigen kann. Beim Laserliftoff wird an der Grenzfläche zwischen Wachstumssubstrat und Nitrid der Halbleiter (das Nitrid) durch den Laserbeschuss thermisch lokal zersetzt. Dabei entstehende überschüssige Wärme muss durch den Halbleiter und die Bondschicht abgeführt werden. Unterbrechungen im Lot führen allerdings zu einem erhöhten Wärmewiderstand und damit zu einer lokalen Überhitzung. Mögliche Folgen reichen von thermischer Schädigung des Halbleiters bzw. des Kontakts zur Rissbildung oder Delamination aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten oder lokalem Aufschmelzen des Lotes. Aus diesen Gründen ist das galvanische Aufbringen des Trägersubstrats ohne die Erfordernis einer Lotschicht besonders vorteilhaft für Nitrid-basierte Halbleiterbauelemente.
  • Merkmale von vorteilhaften Weiterbildungen ergeben sich aus den Unteransprüchen.
  • Im folgenden wird die Erfindung anhand von Ausführungsbeispielen in Verbindung mit den 1 bis 13 näher erläutert.
    •
  • Es zeigen
  • 1 eine schematische Schnittdarstellung eines ersten Ausführungsbeispiels eines erfindungsgemäßen Bauelements,
  • 2a und b jeweils eine schematische Schnittdarstellung eines Bauelements unter thermischen Verspannungen und eine schematische Schnittdarstellung eines durchgebogenen Wafers,
  • 3a, b und c jeweils eine schematische Schnittdarstellung eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Bauelements unter unterschiedlichen Betriebsbedingungen,
  • 4 eine schematische Schnittdarstellung eines dritten Ausführungsbeispiels eines erfindungsgemäßen Bauelements,
  • 5 eine schematische Schnittdarstellung eines vierten Ausführungsbeispiels eines erfindungsgemäßen Bauelements,
  • 6a und b jeweils eine schematische Schnittdarstellung eines fünften Ausführungsbeispiels eines erfindungsgemäßen Bauelements unter verschiedenen Betriebsbedingungen,
  • 7a bis 7g schematische Schnittdarstellungen einiger Verfahrensschritte eines ersten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens,
  • 8 eine schematische Schnittdarstellung eines sechsten Ausführungsbeispiels eines erfindungsgemäßen Bauelements,
  • 9a bis 9f schematische Schnittdarstellungen einiger Verfahrensschritte eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens,
  • 10a bis 10g schematische Schnittdarstellungen einiger Verfahrensschritte eines dritten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens,
  • 11a bis 11d schematische Schnittdarstellungen einiger Verfahrensschritte eines vierten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens,
  • 12a und 12b jeweils in schematischer Schnittdarstellung ein Montageverfahren des vierten verfahrensmäßigen Ausführungsbeispiels und
  • 13a und 13b schematische Schnittdarstellungen einiger Verfahrensschritte eines fünften Ausführungsbeispiels eines erfindungsgemäßen Verfahrens.
  • Gleiche oder gleichwirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Insbesondere die Dicke der Schichten ist in den Figuren nicht maßstabgerecht dargestellt, um dem besseren Verständnis zu dienen.
  • Das in 1 dargestellte Halbleiterbauelement weist eine Halbleiterschicht 2, die zwischen einer Kontaktstelle 8 und einer Kontaktschicht 3 angeordnet ist. Die Kontaktschicht 3 kann auch als eine unterbrochene und/oder strukturierte Schicht ausgebildet sein, die beispielsweise mehrere kreisförmige Flächen aufweist. Beispielsweise enthält die Halbleiterschicht 2 GaN und die Kontakte 3, 8 Platin, Palladium oder Aluminium. Die Kontaktschicht 3 (weniger als ca. 5 nm dick) liegt auf einer Reflexionsschicht 4 (ca. 100nm dick), die insbesondere bei optoelektronischen Anwendungen sehr wichtig für die Lichteffizienz ist. Je nach Wellenlänge des Lichts kann die Reflexionsschicht 4 beispielsweise Gold für den roten Spektralbereich oder Silber und Aluminium für den blauen aufweisen. Kann die Reflexionsschicht durch Legierung mit anderen Metallen beeinträchtigt werden, so wird anschließend vorzugsweise eine Diffusionsbarriere 5 (beispielsweise aus TiW(N) und ca. 0,5 μm dick) auf der Reflexionsschicht 4 aufgebracht. Um bessere Haftung zu erzielen, ist die Diffusionsbarriere 5 mit einer Haft- und Benetzungsschicht 6 (bei spielsweise Chrom aufweisend und ca. 1 μm dick) beschichtet. An die Benetzungsschicht 6 schließt sich ein Trägersubstrat 7 an, das ca. 50 μm dick ist und beispielsweise aus Metall, wie u. a. Nickel, Chrom, Kupfer, Wolfram besteht. Die Dicke des Trägersubstrats ist durch die erwünschte mechanische Stabilität des Bauelements und die ggf. verwendeten Maßnahmen, um die thermischen Ausdehnungen auszugleichen, bedingt. Eine Passivierungsschicht 9 bedeckt zumindest die Halbleiterschicht 2, um dies von Verunreinigungen zu schützen.
  • Soweit nichts anderes angegeben ist, gelten die obigen Materialien- sowie Maßangaben auch für die weiteren vorrichtungsmäßigen und verfahrensmäßigen Ausführungsbeispiele.
  • In 2a wird mit Hilfe von Pfeilen dargestellt, wie bei Erwärmung eines bekannten Bauelements die unterschiedlichen Ausdehnungskoeffizienten des Halbleiters 2 und des Trägersubstrats 7 Spannungen im Bauelement verursachen. Da der Ausdehnungskoeffizient des Halbleiters 2 im allgemeinen geringer als der des Trägersubstrats 7 (üblicherweise ein Metall) ist, dehnt sich das Trägersubstrat 7 bei Erwärmung stärker aus als der Halbleiter. Dies kann zu Durchbiegungen während der Prozessierung sowie im Betrieb führen. Unter Umständen können diese von thermischen Spannungen verursachten Durchbiegungen wie in der 2a dargestellt zum Auftritt von Rissen in der Halbleiterschicht 2 führen, was das Ausfallen des Bauelements bedeutet. In 2b wird die Durchbiegung 22 des Wafers 23, nämlich die maximale Abweichung des Wafers von der Ebene, gezeigt. Um die Halbleiterschicht zu schonen und die Verarbeitbarkeit zu gewährleisten, sollte die Durchbiegung 22 auf unter 100 μm begrenzt sein. Bei GaN-Epitaxieschichten auf SiC-Substrat können massive Risse bereits auftreten, wenn die Durchbiegung 22 bei einem Wafer (Durchmesser 5 cm) 100 μm übersteigt. Ohne besondere Maßnahmen zur Verminderung der thermischen Spannungen kann eine Temperatur bedingte Beschädigung des Halbleiters 2 bereits auftreten, wenn das Trägersubstrat 7 dicker als ca. 5 μm ist. Solche Probleme tauchen sicherlich auf, wenn das Trägersubstrat 7 dicker als 15 μm ist. Deshalb sollte ein Trägersubstrat 7 ohne irgendwelche Ausgleichsmaßnahmen nicht 15 μm überschreiten. Da diese Dicke noch immer zu dünn für die wahrend der Prozessierung erforderte mechanische Stabilität ist, muss eine oder mehrere der folgenden erfindungsgemäßen Maßnahmen ergriffen werden.
  • Das in 3a ausgeführte Beispiel weist ein vertikal strukturiertes Trägersubstrat 7 auf, das aus einem Trägerboden 24, mehreren vertikalen Strukturelementen 25 und mehreren Zwischenräumen 26 besteht. Darauf sind in dieser Reihenfolge eine Benetzungsschicht 6, eine Diffusionsbarriere 5, eine Reflexionsschicht 4, eine Kontaktschicht 3 und eine Halbleiterschicht 2 angeordnet. Eine zweite Kontaktstelle ist hier nicht abgebildet. In diesem Beispiel weisen die Strukturelemente 25 einen kreisförmigen Querschnitt auf, können aber auch andere Formen annehmen. Die Höhe der Strukturelemente wird vorzugsweise mit der lateralen Abmessung des Halbleiters 2 skaliert, so dass das Verhältnis Halbleiterbreite zur Strukturelement-Höhe nicht den Faktor 15 überschreitet. Die Strukturelemente weisen vorzugsweise ein hohes Aspektverhältnis (d.h. Höhe/Breite) von zumindest zwei auf, damit sie sich besser verbiegen und thermische Spannungen ausgleichen können. Beispielsweise sind die Strukturelemente 5–20 μm hoch und haben einen Durchmesser von 5–10 μm. Die Dicke des Trägerbodens wird bevorzugt mindestens so dick gewählt wie die Strukturelemente hoch sind und liegt i.d.R. zwischen 20 μm und 100 μm. Die Dicke muss dem Bauelement ausreichende mechanische Stabilität während der Prozessierung und im Betrieb verleihen. Darüber hinaus ist die Dicke eine Zeit-, Material-und letztendlich eine Kostenfrage. Die Zwischenräume 26 können mit einem während der Strukturierung eingesetzten Photolack befüllt bleiben, unbefüllt (d.h. leer) bleiben oder wie im folgenden Ausführungsbeispiel mit einem anderen Material aufgefüllt werden.
  • In 3b wird das in 3a ausgeführte Bauelement bei Erwärmung gezeigt. Das Bauelement ist mit einem sehr kleinen Teil der Trägersubstrat-Oberfläche auf einer Anschlußleiterbahn 19 befestigt. Bei Erwärmung dehnt das Trägersubstrat 7 sich mehr aus als die Halbleiterschicht 2, wobei der untere Teil der Strukturelemente 25 sich an die Ausdehnung des Trägerbodens 24 und der obere Teil sich an die Ausdehnung der Halbleiterschicht 2 anpasst. Die Strukturelemente gleichen diesen Ausdehnungsunterschied durch Verbiegung aus, so dass in diesem Beispiel die Strukturelemente sich nach innen biegen. Dies hat die Folge, dass sich die Kanten des Trägerbodens 24 und die Kanten der Halbleiterschicht 2 leicht nach oben biegen. Dies wäre auch der Fall, wenn das Bauelement bzw. das Trägersubstrat 7 nicht befestigt wäre.
  • Dagegen, wie in 3c dargestellt, biegen sich die Kanten der Halbleiterschicht 2 nach unten, wenn das Bauelement flächig auf einer Platine oder Anschlußleiterbahn 19 befestigt ist. Hier biegt sich der obere Teil der Strukturelemente 25 auch, wie in 3b dargestellt, nach innen, aber aufgrund des steifen, flächig befestigten Trägerbodens 24 bildet sich eine kleine Auswölbung der Oberfläche der Halbleiterschicht 2.
  • In einem weiteren Ausführungsbeispiel werden die Zwischenräume 26 des in 3a dargestellten Bauelements mit einem Füllmaterial 27, das elastischer ist als das Material des Trägersubstrats 7, zur Verbesserung der Stabilität des Bauelements aufgefüllt. Dies wird in 4 dargestellt. Hier bestehen die Strukturelemente 25 und Trägerboden 24 beispielsweise aus Nickel und das Füllmaterial 27 aus Gold. Andere Materialien wie Polymere sind auch als Füllmaterial 27 denkbar.
  • In 5 wird ein Ausführungsbeispiel dargestellt, welches noch eine Möglichkeit zur Verminderung der thermischen Biegespannungen in einem derartigen Bauelement anbietet. Das Trägersubstrat 7 des in 5 dargestellten Beispiels besteht aus zwei verschiedenen Materialien mit unterschiedlichen Ausdehnungskoeffizienten und Elastizitätsmodulen. Die dünnere Trägersubstrat-Schicht 20 weist beispielsweise einen höheren Elastizitätsmodul und kleineren Ausdehnungskoeffizienten aus als die dickere Trägersubstrat-Schicht 21. Durch die Trägersubstrat-Schicht mit kleinerem Ausdehnungskoeffizienten 20 und die Dicke der Schichten wird der Zug des Trägersubstrats 7 an der Halbleiterschicht 2 teilweise kompensiert. Beispielsweise besteht die obere Trägersubstrat-Schicht 21 aus Kupfer mit einer Dicke von 50 μm und die untere 20 aus Wolfram mit einer Dicke von 1,3 μm oder Chrom mit einer Dicke von 2,7 μm. Mehr als zwei verschiedene Materialien können auch vorgesehen sein. Die zweite Kontaktstelle 8 und eine eventuelle Passivierungsschicht 9 sind nicht hier abgebildet.
  • In 6a wird eine Abwandlung des in 4 gezeigten Bauelements dargestellt. Das Trägersubstrat 7 weist hier ein einziges vertikales Strukturelement 25 aus, das zentral bzw. mittig unter der Halbleiterschicht 2 angeordnet ist, d.h. zentriert zur Halbleiterschicht 2. Dieses Strukturelement 25 bildet dadurch einen stabilen Kern für das Bauelement und ist in der Größe so eingeschränkt, dass thermische Verspannungen noch nicht zu Ausfällen führen. Beispielsweise ist dieses Strukturelement 25 im Querschnitt kreisförmig und hat einen Durchmesser von ca. 100 μm, wenn das Bauelement einen Durchmesser von ca. 300 μm hat. Andere Formen und Größen des Strukturelements 25 sind auch denkbar. Der verbleibende Außenraum ist mit einem weicheren Material aufgefüllt, das die thermischen Verspannungen aufnehmen kann. Wie oben zu 4 beschrieben, eignet sich beispielsweise Nickel für das Strukturelement 25 und Trägerboden 24 und Gold für das Füllmaterial 27. Das Füllmaterial 27 sollte aber immer noch die Wärme aus dem Bauelement abführen können.
  • 6b zeigt das in 6a dargestellte Bauelement unter thermischer Verspannungen. Hier wird die Halbleiterschicht viel weniger beansprucht als das in 1 dargestellte Bauelement, weil eine kleinere Grenzfläche zwischen dem stärker ausgedehnten Trägersubstrat und der Halbleiterschicht beansprucht ist und daher nur ein Bruchteil der Verspannungen, die das in 1 dargestellten Bauelement spürt, schädlich auf die Halbleiterschicht 2 wirken kann. Das Füllmaterial 27 passt sich sowohl der Ausdehnung des Trägersubstrats 7 als auch der Ausdehnung der Halbleiterschicht 2 an.
  • In den 7a bis g wird der schematische Ablauf des Verfahrens zur Herstellung des in 1 dargestellten, erfindungsgemäßen Bauelements gezeigt. Die gewünschte Halbleiterschicht 2 wird epitaktisch auf einem Wachstumssubstrat 1 abgeschieden (s. 7a). In diesem Beispiel wird GaN epitaktisch auf Saphir abgeschieden.
  • Wie in 7b dargestellt, wird die Halbleiterschicht 2 danach mit einer Kontaktschicht 3 vorzugsweise mittels Aufdampfens oder Sputterns versehen. Da die später aufgebrachten Schichten nicht lichtdurchlässig sind, sollte diese Schicht bei optoelektronischen Bauteilen gut reflektierend sein. Oft ist aber der Kontakt der Spiegelmetallisierung zur Halbleiterschicht 3 schlecht. Deshalb kann eine zusätzliche Reflexionsschicht 4 auf die Kontaktschicht 3 aufgebracht werden, wobei die Kontaktschicht 3 durch sehr dünne semitransparente oder mit Löchern versehene Schichten aus besser elektrisch leitenden Kontaktmetallen ausgebildet wird, so dass sie wenig Licht absorbiert. Kann der Spiegel durch Legierung mit anderen Metallen zerstört werden, sollte anschließend eine Diffusionsbarriere 5 auf die Reflexionsschicht 4 aufgebracht werden. Das Aufbringen der Reflexionsschicht 4 und/oder Diffusionsbarriere 5 kann mittels Aufdampfens oder Sputterns erfolgen.
  • Als oberste Schicht wird eine Haft- und Benetzungsschicht 6 auf die Diffusionsbarriere 5 aufgebracht. Diese wird vorzugs weise mittels Aufdampfens oder Sputterns aufgebracht und kann aus Chrom, Nickel oder leitfähigem Ti0 bestehen. (Siehe 7c. )
  • Auf der Haft- und Benetzungsschicht 6 wird ein Trägersubstrat 7 bis zur gewünschten Dicke beispielsweise mittels Sputterns, eines CVD-Verfahrens (nämlich eines Chemical Vapor Deposition-Verfahrens), eines galvanischen Verfahrens, stromloses Plattieren oder eines anderen bekannten Verfahrens abgeschieden. Siehe 7d. Die Dicke des Trägersubstrats richtet sich im wesentlichen nach der während der Prozessierung und im Betrieb benötigten, mechanischen Stabilität, den maximal erlaubten thermischen Spannungen, bevor Risse im Halbleiter auftreten, und danach, ob Maßnahmen wie das Einbauen eines Hilfssubstrats (wie unten erklärt) ergriffen worden sind. Ohne Maßnahmen, thermische Spannungen auszugleichen, sollte das Trägersubstrat nicht 15 μm in der Dicke überschreiten. Da diese Dicke zu dünn für die Prozessierung ist, kann ein Hilfssubstrat 12 eingesetzt werden. (Siehe 8 und die Beschreibung dazu unten.)
  • Das Trägersubstrat 7 sollte aus einem Material bestehen, das thermisch und elektrisch gut leitfähig sowie mechanisch stabil ist. Unebenheiten und Fremdpartikel sollten auch durch das Trägersubstrat 7 ausgeglichen werden. Da die Abscheidung bei Raumtemperatur erfolgen kann, ist eine Interdiffusion während des Prozesses nicht zu befürchten. Vorzugsweise wird ein galvanisches Verfahren verwendet. Aufdampfen hat die Nachteile, dass die Abscheideraten relativ gering sind und die aufgebrachte Schicht geringe Festigkeit aufweist. Dagegen sind Sputterverfahren, Abscheidung aus der Gas-Phase (CVD-Verfahren) und Abscheidung aus einer flüssigen Phase besser geeignet.
  • Wie in 8 gezeigt, kann optional auf das Trägersubstrat 7 zusätzlich noch eine Lotschicht 11 aufgebracht werden, um darauf ein weiteres Hilfssubstrat 12 zu bonden. Beispielswei se kann ein mechanisch stabiler Halbleiter wie Silizium, Germanium, Siliziumkarbid oder ein Metallsubstrat aus Molybdän oder Wolfram verwendet werden. Die Lotschicht 11 weist beispielsweise eine Gold/Zinn-Mischung auf. Ein Hilfssubstrat 12 kann erforderlich sein, wenn die Metallschicht selber nicht zu dick sein soll, oder deren Abscheidung sehr teuer ist. Da die Lotschicht 11 sich jetzt in größerem Abstand von der Halbleiterschicht 2 befindet, beeinflussen ihre schlechten mechanischen Eigenschaften, wie oben bereits erklärt, den Trennprozeß nicht. Die Lotschicht 11 und/oder das Hilfssubstrat 12 können mittels Sputterns, Aufdampfens oder galvanisch aufgebracht werden. Nach der Entfernung des Wachstumssubstrats 1 besteht die Möglichkeit, bei Wahl eines niedrigschmelzenden Lots das Hilfssubstrat 12 wieder zu entfernen und in den Prozeß zurückzuführen oder gegen ein anderes (z.B. billigeres aus Aluminium oder Kupfer) auszutauschen. Außerdem kann das Hilfssubstrat 12 auch mittels eines Klebeverfahrens (z.B. NanoPierce®, siehe http://www.nanopierce.com) befestigt werden.
  • Nach dem Aufbringen des Trägersubstrats und eventuell des Hilfssubstrats wird das Wachstumssubstrat 1 von der Halbleiterschicht 2 getrennt. Je nach ausgewähltem Wachstumssubstrat 1 und Halbleiter 2 kann dieser Prozeßschritt durch chemische Auflösung des Wachstumssubstrats 1, eine Opferschicht, ein Laser-Liftoff-Verfahren, ein mit Sollbruchstellen ausgestattetes, laminiertes Wachstumssubstrat oder ein anderes bekanntes Verfahren durchgeführt werden.
  • Substratmaterialien wie GaAs oder Silizium können leicht chemisch aufgelöst werden. Das Wachstumssubstrat geht dabei verloren. Zusätzlich muss der Halbleiter entweder selber inert gegen die Ätzlösung sein oder mit speziellen Ätzstoppschichten ausgerüstet werden. Eine weitere Möglichkeit ist, eine Opferschicht in die Halbleiterschicht 2 einzubauen, die selektiv geätzt werden kann. Auf diese Weise geht das Wachs tumssubstrat 1 nicht verloren und kann auch wieder im Prozeß eingeführt werden.
  • Im Materialsystem der Nitride, die für Lichterzeugung im kurzwelligen Spektralbereich verwendet werden, sind bislang keine geeigneten chemischen Ätzverfahren sowohl für gängige Substrate wie Saphir oder Siliziumkarbid als auch Halbleiter (wie AlN, GaN, InN) bekannt. Zum Abtrennen der Halbleiterschicht 2 wird daher hier beispielsweise das Verfahren des Laser-Liftoffs eingesetzt. Dabei wird ausgenutzt, dass sich GaN bei Beschuss mit einem Laser in Gallium und gasförmigen Stickstoff zersetzen kann. Es wird ein Laser mit einer Photonenenergie ausreichend für das Zersetzen des GaN, aber nicht ausreichend für das Zersetzen des Wachstumssubstrats verwendet. Der Laser wird durch den Saphir gestrahlt, der bei den benötigten Wellenlängen immer noch transparent ist. An der Grenzschicht zum Saphir wird so das GaN zersetzt und aufgrund der Entstehung der Gase und des Drucks wird die Halbleiterschicht 2 von dem Saphir-Wachstumssubstrat 1 abgetrennt. Das Bauelement nach dem Abtrennen des Wachstumssubstrats 1 ist in 7e abgebildet. Allerdings ist dieses Verfahren nicht möglich bei auf SiC abgeschiedenem GaN, da SiC eine kleinere Bandlücke besitzt als GaN und daher vor GaN zersetzt wird.
  • Ferner besteht auch die Möglichkeit, die Halbleiterschicht 2 auf einem bereits laminierten Wachstumssubstrat 1 abzuscheiden. Ein solches laminiertes Wachstumssubstrat 1 (z.B. SMARTCUT® oder UNIBOND®) weist als oberste Schicht eine Haftschicht auf, die mit geeigneten Sollbruchstellen ausgestattet ist. An diesen Stellen wird die dünne Halbleiterschicht 2 nach dem Aufbringen des Trägersubstrats 7 von dem Wachstumssubstrat 1 getrennt.
  • Nun werden Mesagräben 10 zumindest in die Halbleiterschicht 2 und die Kontaktschicht 3 so geätzt, dass einzelne Chips zwischen den Mesagräben 10 definiert werden. Die Mesagräben 10 reichen zumindest durch die gesamte Halbleiterschicht 2 und die Kontaktschicht 3. Die Form der Mesagräben 10 im Querschnitt ist beispielsweise in 7f abgebildet. Andere Formen sind auch möglich. Das Ätzen von Mesagräben 10 kann mittels Photolithographie oder anderer bekannter Verfahren in Kombination mit Trocken-Ätzen, beispielsweise dem RIE-Verfahren (d.h. Reactive Ion Etching) durchgeführt werden.
  • In einem weiteren Verfahrensschritt wird gemäß 7f der Kontakt 8 mittels Sputterns oder Aufdampfens auf die Halbleiterschicht 2 aufgebracht. Der Kontakt 8 enthält beispielsweise Aluminium. Eventuell kann eine Passivierungsschicht 9 (z.B. aus Siliziumnitrid oder Siliziumoxid) mittels Sputterns oder eines CVD-Verfahrens über den Teil der Halbleiterschicht 2, der nicht von dem Kontakt 8 bedeckt ist, und zumindest über die Seitenflächen der Kontaktschicht 3 aufgebracht werden.
  • Optional können zur Optimierung der Lichtauskopplung dreidimensionale Strukturen im Halbleiter oder in der Passivierungsschicht 9 hergestellt werden. Da das Licht zuerst aus dem Halbleiter ausgekoppelt wird, haben solche Strukturen bessere Wirkung, wenn sie in der Halbleiterschicht 2 erzeugt werden, als in der Passivierungsschicht 9. Strukturen zur Verbesserung der Lichtkopplung können aber natürlich in beiden Schichten erzeugt werden.
  • Beispielsweise werden Pyramidenstrukturen, die zumindest drei sichtbare Flächen je Pyramide aufweisen, in die Halbleiterschicht 2 eingeätzt, bevor die Kontakte 8 oder die eventuelle Passivierungsschicht 9 aufgebracht werden. Nachdem die Halbleiterschicht 2 von dem Wachstumssubstrat 1 abgetrennt ist, ist die Oberfläche der Halbleiterschicht 2 einigermaßen rauh. Insbesondere durch ein anisotropisches Ätzverfahren wie ein RIE-Verfahren entstehen die Pyramidenstrukturen. Je nach ausgewähltem Halbleiter können die Strukturen aber auch mittels nasschemischen Ätzens oder Trocken-Ätzverfahren erzeugt werden. Zum Beispiel ist ein RIE- oder ICP-Verfahren (d.h. inductively coupled plasma) für die Strukturierung des GaN besser geeignet, wobei für einen GaAs-Halbleiter auch nasschemisches Ätzen verwendet werden kann. Nach einer solchen Strukturierung wird der Kontakt 8 und vorzugsweise auch eine Passivierungsschicht 9 aufgebracht, um die Oberfläche vor Verschmutzung zu schützen.
  • Zum Schluß werden die Chips entlang den Mesagräben 10 beispielsweise durch Sägen oder Laserschneiden vereinzelt. In der 7g ist die Vereinzelung mit einem Sägeblatt dargestellt.
  • In den 9a bis 9f werden die Verfahrensschritte einer Abwandlung des in den 7a bis 7g dargestellten Verfahrens zum Teil skizziert. Die Angaben zu Materialien und Verfahren vom obigen Ausführungsbeispiel gelten auch für die folgenden Ausführungsbeispiele, soweit nichts anderes angegeben ist. Das Aufbringen der Halbleiter- 2, Kontakt- 3 und Reflexionsschicht 4 auf dem Wachstumssubstrat 1 wird nach der obigen Beschreibung zu den 7a und 7b durchgeführt. In diesem Fall wird die Reflexionsschicht 4 in der Kontaktschicht 3 integriert. Diese kombinierte Schicht wird mit der Bezeichnung 3+4 in den Figuren gekennzeichnet.
  • Wie in 9a abgebildet, werden hier die Mesagräben 10 vor dem Trennen der Halbleiterschicht 2 von dem Wachstumssubstrat 1 in die Kontakt-/Reflexions- 3+4 und Halbleiterschicht 2 geätzt. Dies kann vorteilhaft sein, wenn der Mesaätzprozeß Probleme mit einer darunterliegenden Schicht verursacht. Zum Beispiel werden die Diffusionsbarriere 5, die Benetzungsschicht oder das Trägersubstrat 7 beim obigen Verfahren vor dem Mesaätzprozeß aufgebracht, bei diesem Verfahren aber erst nach dem Mesaätzprozeß und sind deshalb nicht dem Ätzen ausgesetzt. Nach dem Ätzen steht der Schichtstapel (nämlich die Kontakt-/Reflexions- 3+4 und Halbleiterschicht 2) in Form einzelner Inseln auf dem Wachstumssubstrat 1. Eine Diffusionsbarriere 5 wird auf diesen Inseln aufgebracht, d.h. auf die Kontakt-/Reflexionsschicht 3+4. Anschließend wird eine Passivierungsschicht 9 flächig über die nicht von der Diffusionsbarriere bedeckte Kontakt-/Reflexions- 3+4 und Halbleiterschicht 2 und über den in Mesagraben 10 befindlichen Teil des Wachstumssubstrats 1 aufgebracht.
  • Eine Haft- und Benetzungsschicht 6 wird auf die gesamte Oberfläche einschließlich der Oberfläche der Mesagräben 10 aufgebracht. Siehe 9b.
  • Gemäß 9c wird das Trägersubstrat 7 beispielsweise galvanisch auf die Benetzungsschicht 6 bis zur gewünschten Dicke aufgebracht, so dass die Mesagräben 10 auch gefüllt werden.
  • Das Wachstumssubstrat 1 wird nach einer der oben genannten Trennmethoden von der Halbleiterschicht 2 getrennt. Dabei werden die Teile der Passivierungsschicht 9, die in den Mesagräben liegen, auch entfernt. Siehe 9d.
  • Gemäß 9e werden die Kontakte 8 auf die Halbleiterschicht 2 aufgebracht. Um die Halbleiterschicht 2 besser vor Verunreinigungen zu schützen, wird die Passivierungsschicht 9 auf die Halbleiterschicht 2 erweitert.
  • Schließlich werden die Chips entlang den Mesagräben mittels Sägens oder Laserschneidens vereinzelt. Siehe 9f.
  • Ein weiteres verfahrensmäßiges Ausführungsbeispiel wird in den 10a bis 10g dargestellt. Dieses Verfahren schließt unmittelbar an das vorige Verfahren nach dem Aufbringen der Benetzungsschicht 6 an (vgl. 9b und 10a). Anstatt das Trägersubstrat 7 flächig wie in 9c dargestellt aufzubringen, werden Trennstege 13 beispielsweise aus einem Photolack mittels Photolithographie, des LIGA-Verfahrens oder eines ähnlichen Verfahrens mit galvanischer Äbformung aufgebracht. Dies wird erzielt, indem der Photolack auf die Benetzungsschicht 6 flächig bis zu mindestens 10 μm Dicke aufgebracht wird, so dass alle Mesagräben über ihre gesamte Länge auch ganz gefüllt sind. Nach geeigneter Belichtung kann der Photolack, der zwischen den Mesagräben und oberhalb der Halbleiterschicht 2 liegt, selektiv entfernt werden (siehe 10b). Wichtig ist, dass dieses Material selektiv entfernt werden kann. Die Trennstege 13 können mit modernen Resistsystemen (z.B. ein LIGA-Verfahren oder einen dafür geeigneten Photolack wie den ma-P 100 oder den SU-8 von MicroChem Corp.) sehr hohe Aspektverhältnisse erreichen. Vorteilhaft sind möglichst schmale Trennstege. Je schmäler die Trennstege 13 sind, desto weniger nutzbare Waferfläche wird durch die Trennstege verschwendet. Dies bedeutet wiederum, dass die Anzahl der Chips pro Wafer erhöht wird und die Kosten gesenkt werden.
  • Die Zwischenräume zwischen den Trennstegen 13 oberhalb der Halbleiterschicht 2 werden nach Figur lOc beispielsweise galvanisch mit einem als Trägersubstrat 7 geeigneten Material maximal bis zur Höhe der Trennstege aufgefüllt. Dann werden die Trennstege mit Hilfe eines Lösungsmittels oder durch Ätzen selektiv entfernt. Die dadurch entstandenen Trägersubstrat-Inseln 71 werden in Figur lOd abgebildet. Zur einfacheren Handhabung für die weitere Prozessierung werden die Trägersubstrat-Inseln 71 samt Mesagräben komplett mit einem Hilfsmaterial 14 von tragfähiger Dicke überformt. Die Bauelemente nach dieser Überformung sind in 10e abgebildet. Das Hilfsmaterial 14 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein galvanisches Verfahren, stromloses Plattieren oder ein anderes bekanntes Verfahren aufgebracht werden. Der Einsatz von Metallen, geeigneten Polymeren (z.B. Polyimid) oder SpinOn-Gläsern ist denkbar. Mechanische Festigkeit kann auch durch Aufkleben oder Auflöten auf ein zweites Substrat verliehen werden. Wichtig ist aber, dass das Hilfsmaterial 14 wieder selektiv entfernt werden kann.
  • Nach der Überformung mit Hilfsmaterial 14 wird das Wachstumssubstrat 1 nach einem der bereits genannten Verfahren von der Halbleiterschicht 2 getrennt. Wie in 10f gezeigt, werden die Kontakte 8 anschließend auf die Halbleiterschicht 2 aufgebracht.
  • Die Bauelemente können nun ohne mechanische Kraft vereinzelt werden. Eine Trägerfolie 15 wird über den Kontakten 8 auf der Halbleiterschicht aufgebracht und das Hilfsmaterial 14 wird beispielsweise durch Ätzen selektiv entfernt. Dann sind die Bauelemente automatisch vereinzelt und, wie in Figur lOg abgebildet, stehen auf einer Trägerfolie 15 bereit. Dieser Vereinzelungsprozeß kann sehr schnell sein, ausreichende Ätzraten vorausgesetzt. Anders als Sägen, für das der Zeitverbrauch einfach proportional zur Zahl der Bauelemente ist, ist der Zeitverbrauch hier unabhängig von der Anzahl der Bauelemente und der Wafergröße. Dies hat als zusätzlichen Vorteil über den Sägeprozeß, dass jegliche Geometriebeschränkungen an das Bauelement wegfallen. Es können also auch runde oder viereckige Bauelemente hergestellt werden. Durch die schmalen Trennstege 13 wird auch die Verschwendung der Waferfläche, die ungenutzt als Sägespur wegfällt, verringert.
  • In den 11a bis 11d wird ein weiteres Ausführungsbeispiel skizziert, das eine Variation des letzten Verfahrens darstellt. Bei diesem Ausführungsbeispiel läuft das Verfahren im wesentlichen nach dem in 10a bis 10c zusammengefaßten Schema mit der Ausnahme, dass die Oberseite der Trennstege 13 im Querschnitt als eine Spitze ausgebildet ist. Anstatt eines Aufbringens des Trägersubstrats 7 nur bis zur Höhe der Trennstege 13, wird dieser Prozeß weitergeführt, so dass die ganze Struktur samt Trennstegen 13 flächig überformt ist. Dies wird in 11a dargestellt und kann mit dem gleichen Material wie das für das Trägersubstrat 7 verwendete, oder mit einem anderen geschehen.
  • Die überformte Struktur sollte nun ausreichend tragfähig sein, dass das Wachstumssubstrat 1 ohne weiteres entfernt werden kann. Die Kontakte 8 werden auf die Halbleiterschicht 2 aufgebracht. Siehe 11b.
  • 11c zeigt die Bauelemente, nachdem die Trennstege 13 beispielsweise mittels organischen Lösungsmittels von der Seite der Halbleiterschicht 2 her aufgelöst sind. Damit steht jeder Chip quasi frei auf Trägersubstrat-Inseln, die durch eine Trägersubstratschicht verbunden sind. Da die verbindende Trägersubstratschicht jetzt vergleichsweise dünn ist, können die Bauelemente, wie in 11c gezeigt, mit geringer Kraft abgeschert werden. Die spitzige Form der Trennstege unterstützt den Scherprozeß und kann auch vorteilhaft bei einem Trägersubstrat-Material wirken, das eine geringe Scherfestigkeit aufweist.
  • Die 12a und 12b zeigen die Unterteilung eines ganzen Wafers mit Bauelementen in Zeilen und wie die Zeilen z.B. mittels Thermokompression auf Anschlußleiterbahnen 19 befestigt werden können. Gleichzeitig reißt oder bricht eine Montagemaschine 18 die Verbindung ab und fährt zum nächsten Feld. Da dabei nur kurze Wege zurückgelegt werden, eignet sich das Verfahren auch zum Bestücken von Flächen mit größeren Stückzahlen (z.B. von selbstleuchtenden RGB-Displays).
  • In den 13a und 13b wird ein weiteres Ausführungsbeispiel skizziert, das eine Alternative zu dem in den 10a bis 10g gezeigten Verfahren darstellt. Hier wird das Bauelement ohne Photolack und ohne Strukturierung hergestellt. Anstatt dass die Benetzungsschicht 6 wie in 10a auf die gesamte Oberfläche aufgebracht wird, wird die Benetzungsschicht 6 bei diesem Ausführungsbeispiel lediglich auf die äußerste Schicht oberhalb der Halbleiterschicht 2 aufgebracht, d.h. kein benetzendes Material befindet sich auf den Seiten- oder Oberflächen der Mesagräben. Wie in 13a dargestellt, wird eine Anti-Benetzungsschicht 16 auf die Seiten- und Oberflächen der Mesagräben aufgebracht. Diese Anti-Benetzungsschicht 16 kann ein Dielektrikum wie Siliziumnitrid oder Siliziumoxid sein. Die Benetzungsschicht 6 besteht beispielsweise aus Gold oder Titan.
  • Beispielsweise wächst das Trägersubstrat-Material (z.B. Nickel) beim stromlosen Abscheiden nur auf der Benetzungsschicht 6 an. Wird der Prozeß gestoppt bevor die Mesagräben zuwachsen, werden getrennte Trägersubstrat-Inseln 71 wie in 13b abgebildet, erzielt. Diese Bauelemente können nun wie die in 10d abgebildeten Bauelemente weiter verarbeitet werden. Zwar ist die Strukturtreue der Trägersubstrat-Inseln 71 nicht so gut wie beim Photolackverfahren (nämlich dem in den 10a bis 10g dargestellten Verfahren), dafür spart man aber die Kosten für eine Lackprozessierung und Belichtung.
  • Die in den 3a, 4 und 6a abgebildeten, erfindungsgemäßen Bauelemente können mit geeigneten Abwandlungen auch nach den erfindungsgemäßen Verfahren hergestellt werden, nämlich nach Abwandlungen der in 7, 9, 10, 11 und 13 dargestellten Verfahren.
  • Für die Herstellung der in den 3a, 4 und 6a abgebildeten Bauelemente muss das Trägersubstrat 7 bzw. die Trägersubstrat-Insel 71 strukturiert werden. Diese Strukturierung kann beispielsweise mittels Photolithographie, eines LIGA-Verfahrens oder eines anderen bekannten Verfahrens erreicht werden. Mit Hilfe der Photolithographie als Beispiel sollte vor dem Aufbringen des Trägersubstrats 7 ein geeigneter Photolack auf die Benetzungsschicht 6 aufgebracht, entsprechend belichtet und geätzt werden, so dass die negative Form der vertikalen Strukturelemente bzw. des Strukturelements 25 des gewünschten Bauelements erzielt werden/wird. Zur Erreichung von Strukturelementen 25 mit hohen Aspektverhältnissen wird vorzugsweise ein LIGA-Verfahren oder ein dafür geeigne ter Photolack (z.B. der ma-P 100 oder der SU-8 von NanorM) verwendet.
  • Um das in 4 oder 6a abgebildete Bauelement herzustellen, kann der Photolack, wenn er ausreichend elastisch ist, z.B. nach dem LIGA-Verfahren im Bauelement belassen werden, oder es können die Zwischenräume 26 mit einem zusätzlichen Füllmaterial 27 gefüllt werden. Die letzte Alternative sollte nach der Auflösung des Photolacks durchgeführt werden. Dies kann durch ein Spritzverfahren, bei dem beispielsweise ein Thermoplast in die Zwischenräume hineingespritzt wird, durch Hineinfließen eines Füllmaterials 27 in der flüssigen Phase, z.B. bei hohen Temperaturen, durch Hineinfließen eines Klebers in der flüssigen Phase, das später trocknet oder aushärtet (wie Epoxidharz) oder durch ein anderes bekanntes Verfahren erfolgen.
  • In Rahmen des in den 7a bis 7g dargestellten Verfahrens kommt die Abzweigung zur Herstellung eines in 3a, 4 oder 6a dargestellten Bauelements, nachdem das in 7c abgebildete Stadium der Herstellung erreicht wird. Wie oben bereits beschrieben, wird der Photolack hier auf die Benetzungsschicht 6 aufgebracht und mit mehreren negativen Formen von Strukturelementen 25 strukturiert, wenn das in 3a oder 4 abgebildete Bauelement angestrebt wird. Hilfsweise wird der Photolack mit einer negativen Form des Strukturelement 25 strukturiert, wenn das in 6a abgebildete Bauelement zu erreichen ist. Danach wird das Trägersubstrat 7 nach einem der oben genannten Verfahren abgeschieden, allerdings über den Photolack hinaus bis zur gewünschten Dicke des Trägerbodens 24 (z.B. 50 μm). Der Photolack kann zu jeder Zeit vor dem Vereinzeln der Bauelemente aufgelöst werden, oder auch nicht. Wenn der Photolack elastischer oder weicher als das Material des Trägersubstrats 7 ist, dann kann der Photolack zugleich als Füllmaterial 27 für das in den 4 oder 6a abgebildete Bauelement dienen. Ansonsten kann das Bauelement wie zu den 7e bis 7g bereits beschrieben, weiterverarbeitet werden.
  • Das Trägersubstrat 7 kann auch strukturiert werden, nachdem das in 9b gezeigte Prozeßstadium erreicht wird. Wie oben bereits beschrieben, wird der Photolack auf die Benetzungsschicht 6 aufgebracht und strukturiert und das Trägersubstrat 7 so aufgebracht, dass zumindest ein Strukturelement und ein Zwischenraum geformt und ein Trägerboden 24 ausgebildet wird. Nach der optionalen Auflösung des Photolacks und der optionalen Anwendung eines Füllmaterials 27 kann die Weiterverarbeitung nach den 9d bis 9f erfolgen.
  • Ähnlicherweise kann die Strukturierung nach dem in Figur lOb erreichten Herstellungsstadium stattfinden. Hier wird der Photolack auf die zwischen den Trennstegen 13 liegende Benetzungsschicht 6 aufgebracht und strukturiert. Wie oben bereits beschrieben, wird das Trägersubstrat 7 auf die zwischen den Trennstegen liegende Benetzungsschicht 6 bzw. auf den Photolack aufgebracht, so dass auch ein Trägerboden 24 ausgebildet wird. Die Weiterverarbeitung gemäß Figuren lOd bis lOg kann mit oder ohne Auflösung des Photolacks bzw. der Anwendung eines Füllmaterials 27 erfolgen.
  • Nach dem in den 11a bis 11d abgebildeten Verfahren kann das Trägersubstrat wie bereits oben beschrieben, strukturiert werden. Die Strukturelemente 25 sind niedriger als die Trennstege 13, damit dem Bauelement während eines eventuellen Scherverfahrens genügend mechanische Stabilität verliehen werden kann. Beispielsweise sind die Strukturelemente 25 ca. 15 μm hoch und die Trennstege 13 ca. 50 μm hoch. Die Trennstege 13 können i.d.R. zwischen 50μm und 200 μm hoch sein, aber je höher die Trennstege 13 sind, desto dicker wird das Trägersubstrat 7 und desto mehr Material wird benötigt, was wiederum eine Kostenfrage ist.
  • Gemäß dem in 13a und 13b dargestellten Verfahren kann das Erzeugen eines strukturierten Trägersubstrats 7 zur Herstellung eines in den 3a, 4 oder 6a dargestellten Bauelements über der in 13a abgebildeten Benetzungsschicht 6 erfolgen.

Claims (52)

  1. Halbleiterbauelement mit einer lichtemittierenden Halbleiterschicht oder einem lichtemittierenden Halbleiterelement (2) und zwei Kontaktstellen (3,8), die als eine Kontaktschicht (3) und ein Kontakt (8) ausgebildet sind, dadurch gekennzeichnet, dass das Bauelement auf einem Trägersubstrat (7) angeordnet ist und das Trägersubstrat (7) vertikal oder horizontal strukturiert ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem das Trägersubstrat (7) einen Trägerboden (24) aufweist, der zumindest durch einen Zwischenraum (26) und ein vertikales Strukturelement (25) räumlich von der Halbleiterschicht (2) getrennt ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem zumindest ein Strukturelement (25) sich mittig unter dem Zentrum der Halbleiterschicht (2) befindet.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem das Strukturelement (25) in Querschnitt kreisförmig oder rechteckig ist.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei dem das Strukturelement oder die Strukturelemente ein Aspektverhältnis von zumindest zwei aufweist/aufweisen.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem das Verhältnis Halbleiterschichtlänge/-Strukturelementhöhe 15 nicht übersteigt.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem die Zwischenräume (26) mit einem Füllmaterial (27) befüllt sind, das elastischer ist als das Material des Trägersubstrats (7).
  8. Halbleiterbauelement nach Anspruch 1, bei dem das Trägersubstrat (7) aus einer elektrisch leitfähigen Schichtenfolge besteht, deren Schichten in der Dicke so aufeinander abgestimmt sind, dass im Schichtpaket einschließlich der Halbleiterschicht (2) kein oder kaum Biegemoment entsteht, wobei die Schicht mit dem kleinsten Ausdehnungskoeffizienten (20) am weitesten weg von der Halbleiterschicht (2) angeordnet ist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem zwischen dem Trägersubstrat (7) und der näher an dem Trägersubstrat (7) liegenden Kontaktstelle (3) zumindest eine Benetzungsschicht (6) ausgebildet ist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, bei dem zwischen der Kontaktstelle (3) und dem Trägersubstrat (7) oder zwischen der Kontaktstelle (3) und der Benetzungsschicht (6) zumindest eine Reflexionsschicht (4) angeordnet ist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, bei dem zwischen der Reflexionsschicht (4) und dem Trägersubstrat (7) oder zwischen der Reflexionsschicht (4) und der Benetzungsschicht (6) zumindest eine Diffusionsbarriere (5) angeordnet ist.
  12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, bei dem das Trägersubstrat (7) elektrisch leitfähig ist.
  13. Verfahren zur Herstellung eines lichtemittierenden Halbleiterbauelements, das die folgenden Verfahrensschritte aufweist: (a) Epitaktisches Abscheiden einer lichtemittierenden Halbleiterschicht (2) auf einem Wachstumssubstrat (1), (b) Versehen der Halbleiterschicht (2) mit einer metallischen Kontaktschicht (3), (c) Erzeugen einer Haft- und Benetzungsschicht (6) zumindest über der metallischen Kontaktschicht (3), (d) Aufbringen, Erzeugen oder Abscheiden eines mechanisch stabilen Trägersubstrats (7) auf die Haft- und Benetzungsschicht (6), (e) Trennen der Halbleiterschicht (2) von dem Wachstumssubstrat (1), (f) Ätzen von Mesagräben (10) zur Definition von einzelnen Chips zwischen den Mesagräben (10), wobei die Mesagräben (10) zumindest durch die gesamte Halbleiterschicht (2) und die gesamte Kontaktschicht (3) hindurchreichen, (g) Aufbringen eines elektrischen Kontaktes (8) auf der Halbleiterschicht (2) und (h) Vereinzeln der Chips durch Trennung entlang den Mesagräben (10).
  14. Verfahren zur Herstellung eines lichtemittierenden Halbleiterbauelements, das die folgenden Verfahrensschritte aufweist: (a) Epitaktisches Abscheiden einer lichtemittierenden Halbleiterschicht (2) auf einem Wachstumssubstrat (1), (b) Versehen der Halbleiterschicht (2) mit einer metallischen Kontaktschicht (3), (ba) Ätzen von Mesagräben (10) zur Definition von einzelnen Chips zwischen den Mesagräben (10), wobei die Mesa gräben (10) zumindest durch die gesamte Halbleiterschicht (2) und die gesamte Kontaktschicht (3) hindurchreichen, (c) Erzeugen einer Haft- und Benetzungsschicht (6) zumindest über der metallischen Kontaktschicht (3), (d) Aufbringen, Erzeugen oder Abscheiden eines mechanisch stabilen Trägersubstrats (7) auf die Haft- und Benetzungsschicht (6), (e) Trennen der Halbleiterschicht (2) von dem Wachstumssubstrat (1) , (g) Aufbringen eines elektrischen Kontaktes (8) auf der Halbleiterschicht (2) und (h) Vereinzeln der Chips durch Trennung entlang den Mesagräben (10).
  15. Verfahren nach Anspruch 13 oder 14, bei dem nach dem Verfahrensschritt (b) eine Reflexionsschicht (4) auf der Kontaktschicht (3) aufgebracht oder in der Kontaktschicht (3) integriert wird.
  16. Verfahren nach Anspruch 15, bei dem eine Diffusionsbarriere (5) auf der Reflexionsschicht (4) aufgebracht wird.
  17. Verfahren nach einem der Ansprüche 13 bis 16, bei dem die Kontaktschicht gemäß Verfahrensschritt (b), die Reflexionsschicht (4), die Diffusionsbarriere (5), die Benetzungsschicht (6) gemäß Verfahrensschritt (c) und/oder der Kontakt (8) gemäß Verfahrensschritt (g) mittels Sputterns oder Aufdampfens aufgebracht werden.
  18. Verfahren nach einem der Ansprüche 13 bis 17, bei dem – ein selektiv auflösbares Material für das Wachstumssubstrat (1) verwendet wird und – das Trennen der Halbleiterschicht (2) von dem Wachstumssubstrat (1) gemäß Verfahrensschritt (e) durch selektives Ätzen des Wachstumssubstrats (1) erfolgt.
  19. Verfahren nach einem der Ansprüche 13 bis 18 bei dem – vor dem Verfahrensschritt (a) eine Opferschicht, die aus einem selektiv auflösbaren Material besteht, auf das Wachstumssubstrat aufgebracht wird, so dass der Verfahrensschritt (a) auf dieser Opferschicht stattfindet und – das Trennen der Halbleiterschicht (2) von dem Wachstumssubstrat (1) gemäß Verfahrensschritt (e) durch selektives Ätzen der Opferschicht erfolgt.
  20. Verfahren nach einem der Ansprüche 13 bis 18, bei dem ein bereits laminiertes Substrat als Wachstumssubstrat (1) eingesetzt wird, wobei das laminierte Substrat eine Haftschicht mit geeigneten Sollbruchstellen aufweist, an denen während des Verfahrensschritts (e) das Wachstumssubstrat (1) gezielt von der Halbleiterschicht (2) getrennt wird.
  21. Verfahren nach einem der Ansprüche 13 bis 18, bei dem das Trennen der Halbleiterschicht (2) von dem Wachstumssubstrat (1) gemäß Verfahrensschritt (e) durch ein Laserliftoff-Verfahren erfolgt, indem die Halbleiterschicht (2) an der Grenzfläche mit dem Wachstumssubstrat (1) mittels eines Lasers zersetzt wird.
  22. Verfahren nach einem der Ansprüche 13 bis 21, bei dem das mechanisch stabile Trägersubstrat (7) durch ein Sputterverfahren, ein CVD-Verfahren, ein galvanisches Verfahren oder stromloses Plattieren abgeschieden wird.
  23. Verfahren nach einem der Ansprüche 13 bis 22, bei dem nach dem Verfahrensschritt (d) auf das Trägersubstrat (7) ein zusätzliches Hilfssubstrat (12) aufgebracht wird.
  24. Verfahren nach dem Anspruch 23, bei dem das zusätzliche Hilfssubstrat (12) auf das Trägersubstrat (7) mittels eines Klebeverfahrens oder Lötens befestigt wird.
  25. Verfahren nach Anspruch 23 oder 24, bei dem eine zum Löten benötigte Lotschicht (11) und/oder das Hilfssubstrat (12) mittels Sputterns, Aufdampfens oder galvanisch aufgebracht werden/wird.
  26. Verfahren nach einem der Ansprüche 13 bis 25, bei dem das Trägersubstrat (7) aus einer Schichtenfolge besteht, deren Schichten in der Dicke so aufeinander abgestimmt werden, dass die Schicht mit dem größten Elastizitätsmodul (21) am dünnsten ist und die Schicht mit dem kleinsten Elastizitätsmodul (20) am dicksten ist.
  27. Verfahren nach einem der Ansprüche 13 bis 25, bei dem die gesamte Dicke des Trägersubstrats (7) und gegebenenfalls des Hilfssubstrats (12) und der Lot- oder Klebeschicht (11) nicht 15 Mikrometer überschreitet.
  28. Verfahren nach einem der Ansprüche 13 bis 26, bei dem nach Verfahrensschritt (g) eine Passivierungsschicht (9) zumindest teilweise über die Halbleiterschicht (2) aufgebracht wird.
  29. Verfahren nach einem der Ansprüche 13 bis 27, bei dem nach Verfahrensschritt (g) dreidimensionale Strukturen zur Optimierung der Lichtauskopplung auf die Halbleiterschicht (2) und/oder, wenn vorhanden, auf die Passivierungsschicht (9) aufgebracht werden.
  30. Verfahren nach Anspruch 29, bei dem die dreidimensionalen Strukturen zur Optimierung der Lichtauskopplung pyramidenförmig mit zumindest drei sichtbaren Flächen je Pyramide auf der Halbleiterschicht (2) und/oder der Passivierungsschicht (9) oder kegelförmig auf der Halbleiterschicht (2) und/oder der Passivierungsschicht (9) ausgebildet werden.
  31. Verfahren nach Anspruch 29 oder 30, bei dem die dreidimensionalen Strukturen zur Optimierung der Lichtauskopplung mittels nasschemischen oder Trocken-Ätzens erzeugt werden.
  32. Verfahren nach einem der Ansprüche 14 bis 31, bei dem nach Verfahrensschritt (b) eine Passivierungsschicht (9) zumindest teilweise über die Halbleiterschicht (2), die Kontaktschicht (3) und, wenn vorhanden, auch über die Reflexionsschicht (4) und die Diffusionsbarriere (5) aufgebracht wird.
  33. Verfahren nach einem der Ansprüche 13 bis 32, bei dem die Chips gemäß Verfahrensschritt (h) durch Sägen oder Laserschneiden vereinzelt werden.
  34. Verfahren nach einem der Ansprüche 14 bis 33, bei dem nach dem Verfahrensschritt (c) in den Mesagräben (10) auf der Benetzungsschicht (6) Trennstege (13) so aufgebracht werden, dass die Trennstege (13) die Mesagräben (10) über die gesamte Länge vollkommen füllen und die dazwischen liegende Oberfläche der Benetzungsschicht (6) überragen.
  35. Verfahren nach Anspruch 34, bei dem die Trennstege (13) mit einer Höhe von zumindest 10 Mikrometer über dem Grabenboden aufgebracht werden.
  36. Verfahren nach einem der Ansprüche 34 bis 35, bei dem ein Photolack als Material für die Trennstege (13) verwendet wird.
  37. Verfahren nach einem der Ansprüche 34 bis 36, bei dem die Trennstege mittels Photolithographie oder des LIGA-Verfahrens aufgebracht werden.
  38. Verfahren nach einem der Ansprüche 34 bis 37, bei dem die Trennstege (13) so ausgebildet werden, dass sie in Querschnitt eine Spitze aufweisen.
  39. Verfahren nach einem der Ansprüche 34 bis 38, bei dem der Verfahrensschritt (d) lediglich in den Räumen zwischen den Trennstegen (13) stattfindet und das Trägersubstrat-Material bis zur Höhe der Trennstege (13) aufgebracht wird.
  40. Verfahren nach einem der Ansprüche 34 bis 38, bei dem der Verfahrensschritt (d) lediglich in den Räumen zwischen den Trennstegen (13) stattfindet und das Trägersubstrat-Material über die Höhe der Trennstege (13) hinaus aufgebracht wird.
  41. Verfahren nach Anspruch 40, bei dem nach dem Verfahrensschritt (g) das Material der Trennstege (13) selektiv entfernt wird.
  42. Verfahren nach Anspruch 41, bei dem das Material der Trennstege (13) mittels eines Lösungsmittels aufgelöst wird.
  43. Verfahren nach einem der Ansprüche 40 bis 42, bei dem der Verfahrensschritt (h) mittels eines Scher prozesses durchgeführt wird.
  44. Verfahren nach einem der Ansprüche 40 bis 43, bei dem während des Verfahrensschritts (h) die Chips in Streifen (17) vereinzelt werden und dann direkt von diesen Streifen (17) weg mittels eines Trenn- und Bondwerkzeugs (18) montiert werden.
  45. Verfahren nach Anspruch 39, bei dem – vor dem Verfahrensschritt (e) das Material der Trennstege (13) selektiv entfernt wird, wobei Trägersubstrat-Inseln (71) entstehen, – danach die gesamte Struktur oberhalb des Wachstumssubstrats (1) samt den herausragenden freien Trägersubstrat-Inseln (71) und Mesagräben (10) von einem Hilfsmaterial (14) komplett überformt werden und – die Vereinzelung gemäß Verfahrensschritt (h) durchgeführt wird, indem eine Trägerfolie (15) über den elektrischen Kontakten (8) auf der Halbleiterschicht (2) aufgebracht wird und das Hilfsmaterial (14) selektiv entfernt wird.
  46. Verfahren nach Anspruch 45, bei dem ein Metall, Polymer und/oder Glas basiertes Material als das Hilfsmaterial (14) verwendet wird.
  47. Verfahren nach einem der Ansprüche 14 bis 33, bei dem – das Aufbringen der Haft- und Benetzungsschicht (6) gemäß Verfahrensschritt (c) sich lediglich auf die Oberfläche der äußersten Schicht beschränkt, – vor dem Verfahrensschritt (d) die Mesagräben (10) komplett mit einer Anti-Benetzungsschicht (16) überdeckt werden, – das Aufbringen des Trägersubstrats (7) gemäß dem Verfahrensschritt (d) dementsprechend nur auf die Haft- und Benetzungsschicht (6) stattfindet und vor dem Zusammenwachsen von benachbarten Trägersubstrat-Inseln (71) gestoppt wird, – die gesamte Struktur oberhalb des Wachstumssubstrats (1) samt den herausragenden freien Trägersubstrat-Inseln (71) und Mesagräben (10) von einem Hilfsmaterial (14) komplett überformt werden und – die Vereinzelung gemäß Verfahrensschritt (h) durchgeführt wird, indem eine Trägerfolie (15) über den elektrischen Kontakten (8) auf der Halbleiterschicht (2) aufgebracht wird und das Hilfsmaterial (14) selektiv entfernt wird.
  48. Verfahren nach einem der Ansprüche 14 bis 47, bei dem die Erzeugung oder das Abscheiden des Trägersubstrats (7) auf die Haft- und Benetzungsschicht (6) gemäß Verfahrensschritt (d) auf die folgende Weise durchgeführt wird: – ein Photolack wird auf die Benetzungsschicht (6) aufgebracht und entsprechend durchgehend strukturiert, dass eine oder mehrere negative Formen von vertikalen Strukturelementen (25) entstehen, – das Trägersubstrat wird in die negativen Formen und auf den Photolack bis zur Bildung eines Trägerbodens (24) oberhalb des Photolacks aufgebracht.
  49. Verfahren nach Anspruch 48, bei dem der Photolack selektiv entfernt wird.
  50. Verfahren nach Anspruch 49, bei dem die durch Entfernung des Photolacks entstanden Zwischenräume (26) mit einem Füllmaterial (27) aufgefüllt werden.
  51. Verfahren nach Anspruch 50, bei dem ein Füllmaterial (27) elastischer als das Materi al des Trägersubstrats (7) verwendet wird.
  52. Verfahren nach einem der Ansprüche 48 bis 51, bei dem der Photolack so strukturiert wird, dass zumindest eine negative Form eines vertikalen Strukturelements unter dem Zentrum der Halbleiterschicht (2) vorgesehen ist.
DE10245631.3A 2002-09-30 2002-09-30 Halbleiterbauelement Expired - Lifetime DE10245631B4 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE10245631.3A DE10245631B4 (de) 2002-09-30 2002-09-30 Halbleiterbauelement
US10/529,673 US7208337B2 (en) 2002-09-30 2003-09-05 Method of forming light emitting devices including forming mesas and singulating
CN2008101692875A CN101373808B (zh) 2002-09-30 2003-09-05 半导体元器件
CNB038233959A CN100440550C (zh) 2002-09-30 2003-09-05 半导体元器件和制造方法
EP03750322.4A EP1547162B1 (de) 2002-09-30 2003-09-05 Halbleiterbauelement und verfahren zur herstellung
JP2004540478A JP4230455B2 (ja) 2002-09-30 2003-09-05 半導体構成素子及び製造方法
PCT/DE2003/002954 WO2004032247A2 (de) 2002-09-30 2003-09-05 Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung
TW092126619A TWI240428B (en) 2002-09-30 2003-09-26 Light-emitting semiconductor component and its production method
US11/731,914 US7557381B2 (en) 2002-09-30 2007-04-02 Semiconductor component
JP2008264252A JP5183413B2 (ja) 2002-09-30 2008-10-10 半導体構成素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10245631.3A DE10245631B4 (de) 2002-09-30 2002-09-30 Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE10245631A1 true DE10245631A1 (de) 2004-04-15
DE10245631B4 DE10245631B4 (de) 2022-01-20

Family

ID=32010000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10245631.3A Expired - Lifetime DE10245631B4 (de) 2002-09-30 2002-09-30 Halbleiterbauelement

Country Status (7)

Country Link
US (2) US7208337B2 (de)
EP (1) EP1547162B1 (de)
JP (2) JP4230455B2 (de)
CN (2) CN100440550C (de)
DE (1) DE10245631B4 (de)
TW (1) TWI240428B (de)
WO (1) WO2004032247A2 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662587A2 (de) * 2004-11-08 2006-05-31 LG Electronics, Inc. Leucht emittierendes Bauelement und seine Herstellung
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102005053274A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
DE102011104515A1 (de) * 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
DE102012210124A1 (de) * 2012-06-15 2013-12-19 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteils
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
DE102017105235A1 (de) 2017-03-13 2018-09-13 Osram Opto Semiconductors Gmbh Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
DE112013005899B4 (de) 2012-12-10 2022-10-13 Apple Inc. Reflektierende Bankstruktur für vertikale lichtemittierende Diodenvorrichtung

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728937B2 (en) * 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
EP1774599B1 (de) * 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102004052688B4 (de) * 2004-10-29 2007-06-28 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip sowie optoelektronisches Bauteil mit solch einem Lumineszenzdiodenchip
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
KR100638732B1 (ko) 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
JP2007158132A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TWI282629B (en) * 2005-06-21 2007-06-11 Unit Light Technology Inc Method for fabricating LED
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
JP4749809B2 (ja) * 2005-09-14 2011-08-17 昭和電工株式会社 窒化物系半導体発光素子
EP1925039A4 (de) * 2005-09-16 2012-07-04 Showa Denko Kk Verfahren zur herstellung einer lichtemittierenden nitridhalbleitervorrichtung
KR100691363B1 (ko) * 2005-09-23 2007-03-12 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US8614449B1 (en) * 2005-10-11 2013-12-24 SemiLEDs Optoelectronics Co., Ltd. Protection for the epitaxial structure of metal devices
CN100407460C (zh) * 2005-11-16 2008-07-30 齐瀚光电股份有限公司 发光二极管灯组
CN101485000B (zh) * 2006-06-23 2012-01-11 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
EP2053709B1 (de) * 2007-10-22 2012-08-01 TRUMPF Laser GmbH + Co. KG Lager für optische Bauteile
US20090114274A1 (en) * 2007-11-02 2009-05-07 Fritzemeier Leslie G Crystalline thin-film photovoltaic structures
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
WO2009084857A2 (en) * 2007-12-28 2009-07-09 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
KR20090077425A (ko) * 2008-01-11 2009-07-15 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
WO2009145483A2 (ko) * 2008-04-02 2009-12-03 Song June O 발광 소자 및 그 제조방법
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
DE102008038750A1 (de) * 2008-08-12 2010-02-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
JP5115434B2 (ja) * 2008-09-30 2013-01-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
KR100969146B1 (ko) * 2009-02-18 2010-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
DE102009035429A1 (de) * 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
JP2011086899A (ja) * 2009-09-15 2011-04-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP5507197B2 (ja) * 2009-10-23 2014-05-28 スタンレー電気株式会社 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
JP5423390B2 (ja) * 2009-12-26 2014-02-19 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US8202786B2 (en) 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US9029200B2 (en) * 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US8865522B2 (en) 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
DE102011017097A1 (de) 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
KR101839453B1 (ko) * 2011-08-02 2018-03-16 엘지디스플레이 주식회사 플렉시블 디스플레이 장치의 제조 장비 및 제조 방법
US20130082239A1 (en) * 2011-09-30 2013-04-04 Microlink Devices, Inc. Light emitting diode fabricated by epitaxial lift-off
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
EP2780954B1 (de) * 2011-11-18 2019-10-16 Apple Inc. Verfahren zur bildung einer mikro-led-struktur
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8809875B2 (en) * 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US8952413B2 (en) * 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
WO2013171632A1 (en) * 2012-05-17 2013-11-21 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
CN103943731B (zh) * 2013-01-23 2017-03-15 同方光电科技有限公司 一种提高氮化物led外延片发射波长均匀性的生长方法
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
JP5621106B2 (ja) * 2013-04-12 2014-11-05 株式会社東芝 半導体発光素子及び半導体発光装置
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
EP3008553B1 (de) 2013-06-12 2023-06-07 Rohinni, Inc. Tastaturrückbeleuchtung mit abgelagerten lichterzeugungsquellen
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
DE102013109079A1 (de) * 2013-08-22 2015-02-26 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen von Substraten und Halbleiterchip
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
WO2016066476A1 (en) * 2014-10-27 2016-05-06 Koninklijke Philips N.V. Directional light emitting arrangement and a method of producing the same
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
DE102015002176A1 (de) * 2015-02-24 2016-08-25 Jenoptik Laser Gmbh Verfahren zum Herstellen eines Diodenlasers und Diodenlaser
KR102298484B1 (ko) 2016-01-15 2021-09-03 로히니, 엘엘씨. 장치 상의 커버를 통해 후면 발광하는 장치 및 방법
DE102016101942B4 (de) * 2016-02-04 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung
DE102016103353A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US20180177045A1 (en) * 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
DE102018104936A1 (de) * 2018-03-05 2019-09-05 Osram Opto Semiconductors Gmbh Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils
US10497838B2 (en) * 2018-04-12 2019-12-03 Osram Opto Semiconductors Gmbh Method for producing an optic device, optic device and assembly comprising such an optic device
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
US11056611B2 (en) * 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0590232A1 (de) * 1992-09-28 1994-04-06 Mitsubishi Denki Kabushiki Kaisha Vielfachhalbleiterlaser und Methode zur Montierung
DE19821544A1 (de) * 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung
DE19506093C2 (de) * 1995-02-22 2000-12-07 Dilas Diodenlaser Gmbh Diodenlaserbauelement
DE10017336A1 (de) * 2000-04-07 2001-10-18 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
DE19646476C2 (de) * 1996-11-11 2002-03-14 Fraunhofer Ges Forschung Verbindungsstruktur

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3444019A1 (de) * 1984-12-03 1986-06-05 Siemens AG, 1000 Berlin und 8000 München Strahlung erzeugende halbleiterdiode mit einem kleinflaechigen kontakt mit grossflaechigerem oberflaechenschutz
CH670334A5 (de) * 1986-09-16 1989-05-31 Bbc Brown Boveri & Cie
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5461637A (en) * 1994-03-16 1995-10-24 Micracor, Inc. High brightness, vertical cavity semiconductor lasers
CN1964093B (zh) * 1997-01-09 2012-06-27 日亚化学工业株式会社 氮化物半导体元器件
JP4118370B2 (ja) * 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
TW398084B (en) * 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
KR100700993B1 (ko) * 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
EP1187229A4 (de) 2000-02-21 2009-06-03 Sanken Electric Co Ltd Lichtemittierender halbleiter und seine herstellung
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP2003532298A (ja) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
DE10040448A1 (de) 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
DE10042947A1 (de) * 2000-08-31 2002-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US6555405B2 (en) * 2001-03-22 2003-04-29 Uni Light Technology, Inc. Method for forming a semiconductor device having a metal substrate
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0590232A1 (de) * 1992-09-28 1994-04-06 Mitsubishi Denki Kabushiki Kaisha Vielfachhalbleiterlaser und Methode zur Montierung
DE19506093C2 (de) * 1995-02-22 2000-12-07 Dilas Diodenlaser Gmbh Diodenlaserbauelement
DE19646476C2 (de) * 1996-11-11 2002-03-14 Fraunhofer Ges Forschung Verbindungsstruktur
DE19821544A1 (de) * 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
DE10017336A1 (de) * 2000-04-07 2001-10-18 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662587A2 (de) * 2004-11-08 2006-05-31 LG Electronics, Inc. Leucht emittierendes Bauelement und seine Herstellung
EP1662587A3 (de) * 2004-11-08 2007-08-29 LG Electronics, Inc. Leucht emittierendes Bauelement und seine Herstellung
US8053795B2 (en) 2004-11-08 2011-11-08 Lg Electronic Inc. Light emitting device and method for fabricating the same
US8058147B2 (en) 2005-08-05 2011-11-15 Osram Opto Semiconductors Gmbh Method for producing semiconductor components and thin-film semiconductor component
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
US8178372B2 (en) 2005-09-30 2012-05-15 Osram Opto Semiconductors Gmbh Method for production of a plurality of semiconductor chips, and a semiconductor component
DE102005053274A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
DE102011104515A1 (de) * 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
DE102012210124A1 (de) * 2012-06-15 2013-12-19 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteils
DE112013005899B4 (de) 2012-12-10 2022-10-13 Apple Inc. Reflektierende Bankstruktur für vertikale lichtemittierende Diodenvorrichtung
DE102017105235A1 (de) 2017-03-13 2018-09-13 Osram Opto Semiconductors Gmbh Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
US10910789B2 (en) 2017-03-13 2021-02-02 Osram Oled Gmbh Device having a reinforcement layer and method for producing a device
DE102017105235B4 (de) 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements

Also Published As

Publication number Publication date
JP2009065182A (ja) 2009-03-26
CN1685531A (zh) 2005-10-19
JP4230455B2 (ja) 2009-02-25
CN101373808B (zh) 2010-10-13
EP1547162B1 (de) 2015-03-04
US7208337B2 (en) 2007-04-24
US7557381B2 (en) 2009-07-07
DE10245631B4 (de) 2022-01-20
CN101373808A (zh) 2009-02-25
CN100440550C (zh) 2008-12-03
WO2004032247A3 (de) 2004-09-02
US20070181891A1 (en) 2007-08-09
JP2006516066A (ja) 2006-06-15
EP1547162A2 (de) 2005-06-29
TW200406934A (en) 2004-05-01
WO2004032247A2 (de) 2004-04-15
JP5183413B2 (ja) 2013-04-17
US20060065905A1 (en) 2006-03-30
TWI240428B (en) 2005-09-21

Similar Documents

Publication Publication Date Title
DE10245631A1 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE112013004223B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
DE60011702T2 (de) Verfahren und Struktur zum Verbinden von Schichten in einer Halbleitervorrichtung
WO2016193071A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102007021986B4 (de) Halbleitereinrichtung mit integriertem metallischen Kühlkörper und Verfahren zu deren Herstellung
DE102005040527A1 (de) Halbleitervorrichtung, ihr Herstellungsverfahren und Elektronikkomponenteneinheit
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
EP2223348A1 (de) Verfahren zum herstellen eines optoelektronischen bauelementes in dünnschichttechnik
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102017104752B4 (de) Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
DE10015962C2 (de) Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
WO2009103283A1 (de) Verfahren zur herstellung einer mehrzahl von strahlungsemittierenden bauelementen und strahlungsemittierendes bauelement
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung
DE102014110884B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2009052814A2 (de) Kühlvorrichtung für halbleiterbauelemente, halbleiter-kühlanordnung und verfahren zu deren herstellung
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
EP2287899B1 (de) Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren
DE102018210134A1 (de) Diodenlaseranordnung und Verfahren zum Herstellen einer Diodenlaseranordnung
WO2019192797A1 (de) Bond-strukturen auf mems-element und asic-element
DE102017105549B4 (de) Lötbares kontaktpad und verfahren
DE102015108056A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE69013985T2 (de) Chip-Baustein niedriger Kapazität, insbesondere PIN-Chip-Diode.
DE102022122744A1 (de) Verfahren zum erzeugen von leiterbahnen und transparente verbundscheibe
DE102022121857A1 (de) Kantenemittierende halbleiterlaserdiode; verfahren zur herstellung eines halbleiterlaserbauelements und halbleiterlaserbauelement

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R071 Expiry of right
R020 Patent grant now final