TWI240428B - Light-emitting semiconductor component and its production method - Google Patents

Light-emitting semiconductor component and its production method Download PDF

Info

Publication number
TWI240428B
TWI240428B TW092126619A TW92126619A TWI240428B TW I240428 B TWI240428 B TW I240428B TW 092126619 A TW092126619 A TW 092126619A TW 92126619 A TW92126619 A TW 92126619A TW I240428 B TWI240428 B TW I240428B
Authority
TW
Taiwan
Prior art keywords
layer
manufacturing
patent application
item
carrier substrate
Prior art date
Application number
TW092126619A
Other languages
English (en)
Other versions
TW200406934A (en
Inventor
Wolfgang Schmid
Stefan Illek
Dominik Eisert
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW200406934A publication Critical patent/TW200406934A/zh
Application granted granted Critical
Publication of TWI240428B publication Critical patent/TWI240428B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1240428 玖、發明說明: 【發明所屬之技術領域】 本發明涉及一種發光半導體組件及其製造方法,該發光 半導體組件具有一發光之半導體層或一發光之半導體組件 和二個接觸區,其分別形成一接觸層和一接觸區。 【先前技術】 此種組件例如在DE 1 00 40 448 A1中已爲人所知,該文 件中描述一種半導體晶片,其具有位於二側之接觸區和一 個放大層,該半導體晶片藉由一厚的接觸層和該放大層而 充份地被強固,因此不需載體即可使該晶片獲得機械上之 穩定性。一種面積覆蓋用之輔助載體層(其可選擇性地對該 放大層而被去除)另外施加在該放大層上。該輔助載體層之 選擇性地去除可使該晶片被劃分而不需切鋸過程。 上述組件之缺點是:該組件對其製程期間和操作時之交 替變化之溫度具有敏感性。這樣會在較敏感之半導體層和 載體之間造成熱應力,其中該載體之膨脹係數通常較半導 體層者還大。在加熱時,該載體之膨脹度較半導體者還大’ 結果會使該半導體彎曲。此種熱應力會在半導體中造成裂 痕,這樣會造成該組件失效。 【發明內容】 本發明之目的是發展上述形式之發光半導體組件’其至 少可使半導體層和載體(或基板)之間之熱應力下降。本發 明另提供各種發光半導體組件(包含上述之形式者’但不限 於此)之製造方法,其中可較快速地製成該組件且可達成一 1240428 種可靠之最終產品。 上述目的以具有申請專利範圍第1項特徵之發光半導體 組件和具有第1 4,1 5項特徵之方法來達成。本發明有利之 其它形式描述在申請專利範圍其它各項中。 本發明中該發光半導體組件具有:一個發光之半導體 層,二個電性接觸區和一已垂直結構化之載體。須形成該 已垂直結構化之載體,使該組件中特別是由溫度差所造成 之應力之至少一部份可被補償。 在較佳之實施形式中,該載體具有垂直之結構元件和一 種載體底部。各垂直之結構元件位於載體底部上且由中間 區而互相隔開。各垂直之結構元件使該載體底部可與半導 體層或接觸層或結合層相連。現在若該載體之膨脹度較半 導體者還大,則此種膨脹差異可藉由各結構元件之彎曲來 補償。該半導體層亦可彎曲,當然其所需之拉力不會像在 均勻之未結構化之載體中者那樣大。 該載體較佳是以單件方式形成。就該載體而言所謂單件 特別是指:該載體不是由不同之層所形成或該載體具有一 種儘可能均勻之成份。 各中間區可有利地以塡料塡入,該塡料之彈性較載體材 料者還大。這樣可改良該組件之穩定性而不會使已結構化 之載體之吸收熱應力之能力受到影響。 另一較佳之實施形式具有一垂直之單一結構元件,其配 置在半導體層(或元件)中央之下方。該結構元件用作該組 件之穩定核心且在平行於載體底部之橫切面中其大小須受 1240428 到限制,使熱應力不會造成故障。圍繞該單一結構元件之 外空間中以較軟或較有彈性之材料塡入,該材料可吸收熱 應力且另外可使熱由半導體元件排出。 在上述之實施形式中,熱應力另外可藉由載體材料(其膨 脹係數儘可能接近於半導體層者)之選取來降低。 在另一實施形式中,該載體基板具有一種多層結構。該 層序列由具有不同之熱膨脹係數和彈性係數之各種材料所 構成。至少另一載體基板層施加(或成層)在第一載體基板 之上側上,以補償第一載體基板之上側上之拉力。第一載 體基板之上側靠近該作爲下側用之半導體層。由於各層固 定地互相連接,則各層必須膨脹相同之長度。由於半導體 和載體基板之膨脹係數不同且因此使長度之膨脹度不同, 則在加熱時會在層封包之中央軸周圍產生彎曲動量。爲了 使彎曲度減小,則各層之厚度須互相調整,使每一層(包含 半導體層)之彎曲動量相加後幾乎成爲零,即,各彎曲動量 須相抵消。以下之規則適合用作平坦性之條件:
O^ZziEidiai T 其中 Zi是中央軸和元件i之間之距離, 是元件i之虎克(Hook)彈性係數, 1是元件i之厚度, a i是元件i之熱膨脹係數, T是該組件之溫度。 實際上當該方程式相加後幾乎等於零時即已足夠,即,
O^XziEidiai T 1240428 本發明中該發光半導體組件之製造方法具備以下之各步 驟: (a) 在一種生長基板上以磊晶方式沈積一發光半導體 層, (b) 使該半導體層設有一種金屬接觸層, (c) 至少在該金屬接觸層上產生一種黏合和結合層, (d) 在該黏合和結合層上施加,產生或沈積一種機械穩 定之載體基板, (e) 使該半導體層由該生長基板分離, (f) 對各平台(mesa)溝渠進行蝕刻,以便在各平台溝渠 之間界定個別之晶片,其中各平台溝渠至少可經過 整個半導體層和整個接觸層, (g) 在該半導體層上施加一種電性接觸區, (h) 沿著各平台溝渠藉由切割來劃分該晶片。 在另一實施形式中,步驟(0可在步驟(c)之前進行。 步驟(d)中在該黏合和結合層上沈積或產生一種機械穩定 之載體基板時較佳是藉由一種電鍍方法來進行。這樣所具 有之優點是:該結合層之表面中之小的不平坦性可被補償 而不會有黏合上之問題。 在傳統之連接技術中,上述之不平坦之問題已存在。藉 由凡得瓦爾(Van der Waal)結合力來施加該載體基板時例如 需要極平滑之表面,因此各原子力可發生作用。反之,黏 合作用可補償較大之高度差,但大部份仍需有機材料,其 並非耐溫的或不是耐溶性者。此外,這些材料具有小的導 1240428 熱性和導電性。 施加該載體基板所用之焊接方法無上述之問題,但相對 於污染而言是敏感的。該結合層中之干擾例如可使該位置 上之焊劑無黏合作用而消退。較大之外來粒子同樣可使該 焊劑不能完全塡入間隙中。相關之區域可較粒子大很多。 焊劑之接縫中之干擾是另一可能之誤差源。這與該焊劑之 合金有關,且原理上,特別是當該結構在該生長基板之分 離過程中未受到不均勻之強的機械負載或熱負載時,各接 縫不會受損。這些負載不是在傳統之III/V-材料系統中產 生’此乃因該生長基板能以濕式化學方式藉由餓刻而被去 反之,在由氮化物所構成之半導體中目前只能使用各種 具有較高之熱負載(例如,雷射剝離)和機械負載(例如,撕 裂分離)之分離方法。在此種情況下,半導體層和載體基板 之間須大量地進行焊劑連接,因此很容易造成上述之問 題。在進行機械上之分離時會造成以下之情況:焊劑連接 變弱時會在焊劑層中感應一種寄生性之裂痕且因此可影響 該半導體在載體基板上之黏合性。在進行雷射剝離時,在 生長基板和半導體之氮化物之間之界面上該氮化物會由於 雷射轟擊而局部性地被熱分解。因此所形成之過量之熱必 須藉由半導體和該連結層來排除。焊劑中之中斷現象當然 會造成一種較高之熱阻且因此會造成局部性之過熱。由於 焊劑之不同之熱膨脹係數或局部性之熔化,則可能之結果 是使半導體或接觸區受到熱損害及形成裂痕或脫層。由於 1240428 上述原因,則以電鍍方式施加載體基板而不需焊劑層時對 以氮化物爲主之半導體組件特別有利。 本發明之其它形式之特徵描述在申請專利範圍各附屬項 中〇 【實施方式】 本發明以下將依據第1至1 3圖中之實施例來詳述。 相同之元件或作用相同之元件在各圖式中以相同之參考 符號來表示。特別是各層之厚度在各圖中並非具有決定 性,以便有助於了解。 第1圖所示之發光半導體組件具有半導體層2,其配置 在一接觸區8和一接觸層3之間。該接觸層3亦能以中斷 及/或已結構化之層來形成,其例如具有多個圓形面。例如, 該半導體層2含有GaN且該接觸區3,8含有鉑,鈀或鋁。 該接觸層3(厚度小於5 nm)位於一反射層4(大約100 nm厚) 上,該反射層4特別是在光電應用中對光效率而言很重要。 依據光之波長,該反射層4例如可具有紅色光譜區所需之 金或藍色光譜區所需之銀和鋁。若該反射層可受其它金屬 所形成之合金所影響,則隨後較佳是例如在該反射層4上 施加一擴散障壁5(其例如由TiW(N)所構成且大約0.5 n m 厚)。爲了達成較佳之黏合性,則該擴散障壁5須塗佈一種 黏合和結合層6(其例如具有鉻且大約是 1 /z m厚)。一種 載體基板7連接至該該結合層6,該載體基板7例如大約50 //m厚且可由金屬(例如,鎳,鉻,銅,鎢)所構成。該載 體基板之厚度是由該組件之所期望之機械穩定性和情況需 -10- 1240428 要時所使用之補償熱膨脹用之措施來決定。一種鈍化層9 至少覆蓋該半導體層2,以保護其免受污染。 若未另外提起,則上述之材料和數據亦適用於其它裝置 和方法之實施例中。 第2a圖中藉助於箭頭來顯示在習知之組件加熱時該半導 體2和載體基板7之不同之熱膨脹係數如何在該組件中造 成應力。由於半導體2之熱膨脹係數通常小於載體基板7 (通 常是金屬)者,則在加熱時載體基板7之膨脹度較半導體者 還多。這樣在製程期間和操作時會造成彎曲現象。如第2a 圖所示,此種由熱應力所造成之彎曲可能會在半導體層2 中造成裂痕,這表示該組件已失效。第2b圖中顯示晶圓23 之彎曲量22,即,該晶圓相對於該平面之最大偏離。爲了 保護該半導體層且確保可加工性,則該彎曲量22須限制 在100 //m以下。當晶圓(直徑5cm)中之彎曲量22超過100 // m時,則SiC基板上之GaN磊晶層中會發生大量之裂痕。 若無特殊之措施使熱應力減小,則當載體基板7較5 am 還厚時,則該半導體2中會發生一種與溫度有關之損害。 當載體基板7較15 //m還厚時,上述問題確定會出現。 因此,該載體基板7在無任何補償設施時不可超過1 5 βm 厚。由於此種厚度對製程期間所需之機械穩定性而言仍然 太薄,則須加入本發明以下多種措施中之一種或多種。 第3 a圖中所示之例子具有一已垂直結構化之載體基板 7,其由載體底部24,多個垂直之結構元件25和多個中間 區26所構成。該載體基板7上依序配置:一結合層6,一 1240428 擴散障壁5 ’ 一反射層4,一接觸層3和一種半導體層2。 此處未顯示第二接觸區。本例子中各結構元件25具有圓 形β橫t刀® ’但亦可具有其它形式之橫切面。各結構元件 之高度較佳是以半導體2之橫向尺寸來刻劃,使半導體寬 、 度相對於該結構元件高度之比未超過此數1 5。各結構元件 較佳是具有大的縱橫比(即,高度/寬度),此値至少是2, 使其可較佳地彎曲且可對熱應力進行補償。例如,各結構 元件可爲5-20 //m高且具有5-10 /zm之直徑。載體底部 - 之厚度較佳是至少像各結構元件之高度一樣且通常是介於 φ 20 μ m和100 // m之間。此種厚度在製程期間和操作時 須確保該組件有足夠之機械穩定性。此外,該厚度是與時 間’材料和成本有關。各中間區26中以結構化期間所使 用之光阻塡入,或保持未塡入(即,空的狀態)或就像下述 之實施例一樣以其它材料塡入。 第3 b圖中顯示第3 a圖中之組件加熱時之情況。該組件 利用該載體基板表面之很小之一部份固定在一連接導電軌 19上。在加熱時該載體基板7之膨脹度較該半導體層2者 φ 還大,其中各結構元件25之下部須適應於該載體底部24 之膨脹且上部須適應於該半導體層2之膨脹。各結構元件 25藉由彎曲來補償該膨脹差,因此本例子中各結構元件向 內彎曲。這樣所具有之結果是:該載體底部24之邊緣和 該半導體層2之邊緣可輕易地向上彎曲。這在該組件或該 載體基板7未被固定時亦如此。 反之,如第3c圖所示,當該組件平坦地固定在一電路板 -12- 1240428 &或該連接導電軌19上時,則該半導體層2之邊緣向下 彎麻ί 叫°此處各結構元件25之上部亦會向內彎曲,如第3b W $,但由於堅硬之已平坦地固定之載體底部24,則半 ^ 11 % 2之表面會形成一種小的拱形。 # $〜實施例中,第3 a圖所示之組件之中間區26以塡 料 Ίη Ζ7(其較載體基板7之材料更有彈性)塡入以改良該組件 t _定性。這顯示在第4圖中。此處各結構元件25和載 ® d 24例如由鎳所構成且該塡料27由金所構成。其它 初'料像聚合物亦可用作塡料27。 _ 5圖所顯示之實施例亦指出一種可能方式以使上述組 件中之熱彎曲應力減小。第5圖中之載體基板7由二種不 同之材料所構成,各材料具有不同之膨脹係數和彈性係 數。例如,較薄之載體基板層20對該較厚之載體基板層2 1 而言具有較大之彈性係數和較小之膨脹係數。藉由膨脹係 數較小之載體基板層20和各層之厚度,則可使半導體層2 上之載體基板7之拉力之一部份被補償。例如,上部之載 體基板層21由厚度50 //m之銅所構成且下部20由厚度1.3 //m之鎢或厚度2.7 //m之鉻所構成。亦可設有多於二種 不同之材料。第二接觸區8和可能存在之鈍化層9未顯示 於此。 第6a圖是第4圖所示之組件之另一種形式。載體基板7 此處具有一種唯一之垂直之結構元件25 ’其配置於該半導 體層3下方之中心或中央,即,位於該半導體層2之中央。 該結構元件2 5因此形成該組件用之穩定之核心且其大小 -13- 1240428 須受到限制,使熱應力不會造成故障。例如,該結構元件 25具有圓形之橫切面且直徑大約是1〇〇 ,當該組件之 直徑大約是300 // m時。該結構元件2亦可具有其它形式 和大小。仍保留之外部空間中以較軟之材料塡入,其可吸 收熱應力。如第4圖所示,例如,鎳適用於該結構元件25 和該載體底部24,金則適用於塡料27。但該塡料27應仍 可使熱由該組件中排出。 第6b圖是第6a圖所示之組件在熱應力下之情況。此處 所需之半導體層較第1圖中之組件者小很多,此乃因半導 體層和膨脹較大之載體基板之間需要一較小之界面且因此 只有一小部份之應力(其可由第1圖中之組件來追尋)可對 該半導體層2造成損害。該塡料27須適應於該載體基板7 之膨脹和該半導體層2之膨脹。 第7a至7g圖中顯示第1圖中所示之本發明之組件之製 造方法之流程。所期望之半導體層2以磊晶方式沈積在一 種生長基板1上(第7a圖)。本例子中GaN以磊晶方式沈積 在藍寶石上。 如第7b圖所示,半導體層2然後較佳是藉由蒸鍍或濺鍍 而設有一接觸層3。由於稍後所施加之各層不可透光,則 在光電構件中該半導體層2應具有良好之反射性。但通常 該鏡面金屬層至半導體層2之接觸區是不佳的。因此可在 該接觸層3上另外施加一種反射層4,其中該接觸層3藉 由很薄之半透明層或設有孔洞之層(由導電性較佳之接觸金 屬所構成)所形成,因此其所吸收之光很少。若該鏡面會由 1240428 於與其它金屬形成合金而受到破壞,則隨後須在該反射層 4上施加一種擴散障壁5。施加該反射層4及/或該擴散障 壁5時可藉由蒸鍍或濺鍍來達成。 在該擴散障壁5上施加一種黏合和結合層6以作爲最上 層。追較佳是以蒸鍍或濺鍍來達成且可由鉻,鎳或導電性 之TiO所構成(請參閱第7(:圖)。 在該黏合和結合層6上例如藉由濺鍍,c V D (化學蒸氣沈 積)法’電鍍法’無電流之電鍍法或其它習知之方法來沈積 該載體基板7直至所期望之厚度爲止。請參閱第7d圖。 該載體基板之厚度係依據··製造過程中和操作中所需之機 械穩定性’在半導體中形成裂痕之前可允許之最大之熱應 力以及隨後是否進行一些措施(例如,設置一種輔助基板, 以下將說明)等等來決定。若無補償該熱應力所用之措施, 則該載體基板之厚度不可超過1 5 // m。由於此種厚度對加 工過程而言太薄,則須使用一種輔助基板12(請參閱第8 圖和以下之說明)。 該載體基板7應由一種導熱性良好,導電性良好且機械 性穩定之材料所構成。不均勻性和外來粒子亦應由載體基 板7所補償。由於該沈積可在室溫進行’則在該過程中不 必擔心一種互相擴散現象。較佳是使用一種電鍍方法。蒸 鍍之缺點是:沈積速率較慢且已施加之層具有較小之強 度。反之,濺鑛’氣相沈積(cv〇)法和液相沈積較適合。 如第8圖所示,可在載體基板7上另外施加一種焊劑層 1 1,以便使另一輔助基板1 2結合至該焊劑層1 1上。例如’ -15- 1240428 可使用一種機械穩定之半導體,例如,矽,鍺,碳化矽或 一由鉬或鎢所構成之金屬基板。該焊劑層11例如具有一 種金/錫混合物。當該金屬層本身不應太厚或其沈積過程很 昂貴時,則該輔助基板12是需要的。由於該焊劑層11目 前與該半導體層2處於較大之距離中,則其已劣化之機械 性(已如上所述)不會影響該分離過程。該焊劑層11及/或 該輔助基板1 2可藉由濺鍍,蒸鍍或電鍍施加而成。在去 除該生長基板1之後,則可在選取一種低熔點之焊劑時進 一步使該輔助基板1 2去除且回到該過程中或以其它材料 (例如,較便宜之由鋁或銅所構成者)來取代。此外,該輔 助基板亦可藉由黏合方法(例如,NanoPierce®,請參閱 http://www.naηopierce.com)來固定。 在施加該載體基板和可能之輔助基板之後,該生長基板 1由該半導體層2分開。依據所選取之生長基板1和半導 體2,則該步驟可藉由該生長基板1之化學溶解,一種犧 牲層,一種雷射剝離方法,一種設有額定斷裂區之薄片式 生長基板或其它習知之方法來進行。 基板材料例如GaAs或矽可輕易地以化學方式溶解。該 生長基板因此消失。此外,該半導體本身對該蝕刻溶液必 須是鈍性的或設有特殊之蝕刻停止層。另一種可能方式 是:在半導體層2中設置一種犧牲層,其可被選擇性地蝕 刻。以此種方式該生長基板1不會消失且亦可再導入該過 程中。 在氮化物之材料系統(其用來在短波長之頻譜區中產生光) 1240428 中,目前已知仍無適當之化學触刻方法以用於一般之基板 (例如,藍寶石或碳化矽)或半導體(例如,A1N,GaN,InN) 中。爲了將該半導體層2分離,此處例如使用雷射剝離方 法。因此,在以雷射來轟擊時,GaN可分解成鎵和氣體形 式之氮。應使用一種光子能量足以使GaN分解之雷射’但 其光子能量不足以使該生長基板分解。該雷射經由藍寶石 而發射,在所需之波長時該藍寶石通常是透明的。在至藍 寶石之邊界層上須使該GaN分解且由於生成之氣體和壓力 而使該半導體層2由該藍寶石生長基板1分離。在該生長 基板1分離之後該組件顯示在第7e圖中。當然本方法不可 能在SiC上所沈積之GaN中進行,此乃因SiC所具有之能 帶間隙較G a N者還小且因此較G a N更早分解。 此外,亦可在一已薄片化之生長基板1上沈積該半導體 層2。此種薄片化之生長基板1(例如,SMARTCUTHE®或 UNIBOND®)最上層是一種黏合層,其設有適當之額定斷裂 區。在這些區域上在施加該載體基板7之後使該薄的半導 體層2由該生長基板1分離。 現在至少在半導體層2和接觸層3中須對各平台溝渠1 〇 進行蝕刻,以便在各平台溝渠1 〇之間界定各別之晶片。 各平台溝渠10至少經由整個半導體層2和該接觸層3。各 平台溝渠1 0之橫切面形式例如顯示在第7 f圖中。其它形 式亦可。各平台溝渠1 〇之蝕刻可藉由微影術或其它習知 之方法與乾蝕刻(例如’ RIE方法,即,反應性離子蝕刻) 之組合來進行。 -17- 1240428 依據第7 f圖,在下一步驟中,該接觸區8藉由濺鍍法或 蒸鍍法而施加在半導體層2上。該接觸區8例如含有錦。 該鈍化層9 (例如,由氮化矽或由氧化矽所構成)同樣可藉 由濺鍍或CVD方法而施加在半導體層2之未由該接觸區8 所覆蓋之部份上或至少施加在該接觸層3之側面上。 爲了使光之射出性最佳化,則亦可在半導體中或在鈍化 層9中製成三維之結構。由於光首先由半導體射出,則當 此種結構在半導體層2中產生時所具有之效用較其在鈍化 層9中產生時還優良。但使光之射出性改良所用之結構當 然不能在該二種層中產生。 例如’在各接觸區8或可能存在之鈍化層9施加之前, 各角錐體結構(其每一角錐體具有至少三個可見之面)須在 半導體層2中蝕刻。在該半導體層2由該生長基板1分離 之後’該半導體層2之表面有些粗糙。特別是藉由異向性 之触刻方法(例如,RIE方法)來形成該角錐體結構。然而, 依據所選取之半導體,該結構亦可藉由濕式化學蝕刻或乾 式餓刻方法來產生。例如,一種r IE或I c P (即,i n d u c t i v e 1 y coupled plasma)方法較適合用來使GaN結構化,其中濕式 化學餓刻亦可用於G a A s半導體中。在此種結構化之後, 施加該接觸區8且較佳亦施加一純化層9,以便保護該表 面使不受污染。 最後’該晶片沿著平台溝渠1 〇例如藉由切鋸或藉由雷射 切割而被劃分。第7g圖中顯示以一種切鋸片來分割之情 況。 1240428 第9a至9f圖中顯示第7a至7g圖中所示之方法之另一 種形式。各材料之設定和上述實施例之方法只要未另外提 起時同樣亦適用於下述之實施例中。在該生長基板1上施 加該半導體層2,接觸層3和反射層4時是依據上述第7a 和7 b圖之描述來進行。在此種情況中該反射層4是積體 化於該接觸層3中。此種已組合之層在各圖中以符號3 + 4 來表示。 如第9a圖所示,在該半導體層2由該生長基板1分離之 則各平台溝渠10是在該接觸/反射層3 + 4和半導體層2中 蝕刻。這在該平台蝕刻過程隨著其下方之層而造成一些問 題時是有利的。例如,在上述方法中在該平台蝕刻過程之 前施加該擴散障壁5,該結合層或該載體基板7,但在本 方法中只有在該平台蝕刻過程之後才進行且因此不再受到 蝕刻作用。在該蝕刻之後該層堆疊(即,該接觸/反射層3 + 4 和半導體層2)以各別島之形式直立在該生長基板1上。一 種擴散障壁5施加在該島上,即,施加在該接觸/反射層3 + 4 上。然後以平面方式在未由該擴散障壁所覆蓋之該接觸/反 射層3 + 4和半導體層2上以及在該生長基板1之位於平台 溝渠1 〇中之部份上施加一種鈍化層9。 一種黏合和結合層6施加在整個表面(包含該平台溝渠1 〇 之表面)上。請參閱第9b圖。 依據第9c圖,該載體基板7例如以電鍍方式施加在該結 合層6上直至所期望之厚度爲止,使平台溝渠10亦被塡 滿0 1240428 依據上述之分離方法,該生長基板1由該半導體層2分 離。該鈍化層9之位於該平台溝渠中之部份亦去除。請參 閱第9 d圖。 依據第9e圖,各接觸區8施加在半導體層2上。爲了使 半導體層2受到較佳之保護使不受污染,則該鈍化層9須 在半導體層2上擴大。 最後,該晶片沿著平台溝渠藉由切鋸或雷射切割而被劃 分。請參閱第9f圖。 本方法之另一實施例顯示在第10a至10g圖中。本方法 直接在先前施加該結合層6之後之該步驟後進行(請比較第 9b和10a圖)。若不是如第9c圖所示以平面方式施加該載 體基板7,則可藉由微影術,LIGA方法或類似之方法以電 鍍仿製之方式施加多個例如由光阻所構成之隔離條1 3。這 是以下述方式達成:該光阻以平面方式施加在結合層6上 直到至少10 //m厚爲止,使全部之平台溝渠在其整個長 度上亦完全塡滿。在適當之曝光之後,使各平台溝渠之間 和半導體層2上方之光阻被選擇性地去除(第1 〇b圖)。重 要的是:該材料可選擇性地去除。各隔離條1 3能以現代 之電阻系統(例如,LIGA方法或適用於該方法之光阻,例 如,MicroChem Corp.之ma-P 100或SU-8)達成很高之縱橫 比。儘可能狹窄之隔離條是有利的。該隔離條1 3越狹窄, 則該隔離條所可浪費之可使用之晶圓面積越少。這又^ 示:每一晶圓之晶片數目可提高且成本可下降。 半導體層2上方各隔離條1 3之間之中間區如第丨0c圖所 -20- 1240428 示例如以電鍍方式以一種適合作爲載體基板7用之材料塡 入直到最大至該隔離條之高度爲止。然後藉助於溶劑或藉 由蝕刻而將各隔離條選擇性地去除。這樣所形成之載體基 板島71顯示在第i〇d圖中。爲了更簡易地操控下一過程, 則該載體基板島71和各平台溝渠完全以輔助材料14(其厚 度具有承載力)來形成。在該組件形成之後如第丨0e圖所 示。該輔助材料14可藉由濺鍍法,CVD方法,電鍍法, 無電流之電鍍法或其它習知之方法施加而成。可使用各種 金屬,適當之聚合物(例如,聚醯胺)或自旋(SPin〇n)玻璃。 機械上之強度亦可藉由黏合或焊接在第二基板上來達成。 但重要的是:該輔助材料又可選擇性地去除。 在以該輔助材料1 4來形成之後,該生長基板1依據已知 之方法之一而由半導體層2分離。如第10f圖所示,各接 觸區8然後施加在半導體層2上。 各組件現在不需機械力即可被劃分。載體箔1 5經由各接 觸區8而施加在半導體層上且該輔助材料1 4例如藉由蝕 刻而選擇性地被去除。然後各組件自動地被劃分,且如第 1 0g圖所示直立在一載體箔1 5上。該劃分過程可很快速, 前提是足夠之蝕刻速率。這與切鋸不同,切鋸時該時間上 之耗費單純地與組件之數目成比例,但此處該時間上之耗 費是與組件數目及晶圓大小無關。這樣相較於該切鋸過程 所具有之其它優點是··組件上不會受到各別之幾何上之限 制。因此亦可製成圓形或四邊形之組件。由於狹窄之隔離 條1 3,則晶圓面積之浪費(其用作切鋸軌跡而未真正使用) 1240428 亦可減小。 第11a至lid圖顯示另一實施例,其是最後一種方法之 變異形。本實施例中該方法係依據第l〇a至l〇c圖所形成 之過程來進行,其不同處是:各隔離條1 3之上側之橫切 面中形成一種尖端。本實施例中該載體基板7不是只施加 至隔離條1 3之高度爲止而是繼續該過程,使整個結構和 各隔離條13都以平面形式來形成。這顯示在第11a圖中且 能以和該載體基板7所用之相同之材料或以其它材料來達 成。 已形成之結構現在應具有足夠之承載能力,使該生長基 板1可輕易地去除。各接觸區8施加在半導體層2上。請 參閱第1 lb圖。 第1 1 c圖顯示各組件,其係在各隔離條1 3例如藉由有機 溶劑而由半導體層2之側面溶解後之情形。每一晶片因此 似乎(quasi)自由地位於該載體基板島上,各島藉由一載體 基板層而相連。由於該連接用之載體基板層現在較薄,則 如第1 1 d圖所示各組件能以較小之力來剪斷。隔離條之尖 端形式支撐著該剪切過程且亦可有利地作用在載體基板材 料(其具有小的剪切強度)上。 第1 2a和1 2b圖顯示整個晶圓和組件劃分成列,且顯示 這些列如何藉由熱壓縮而固定在各連接導電軌1 9上。同 時一種安裝機1 8使該連接被拆除或斷開且運行至下一個 陣列。由於只有很短之路徑須走完,則本方法適合用來使 各面設有較大之件數(例如,自我發光之RGB顯示器)。 1240428 第13a和13b圖顯示另一實施例,其是第1〇a至1〇g圖 所示之方法之另一種形式。此處該組件不需光阻且不需結 構化即可製成。桌1 0 a圖中該結合層6施加在全部之表面 上’但本實施例並非如此而是只將該結合層6施加在半導 體層2上方之最外層上,即,結合用之材料未存在於各平 台溝渠之側面上或表面上。如第13a圖所示,一種反(anti-) 結合層1 6施加在各平台溝渠之側面上或表面上。此種反 結合層16可以是介電質,例如,氮化矽或氧化矽。該結 合層6例如由金或鈦所構成。 例如,該載體基板材料(例如,鎳)在無電流之沈積中只 生長在該結合層6上。若該過程在各平台溝渠長滿之前即 已停止,則如第1 3b圖所示可使各載體基板島7 1相隔開。 如第1 0d圖所示,現在可對這些組件作進一步加工。各載 體基板島71之結構真實度不像光阻方法(即,第l〇a至10g 圖中所示之方法)中者那樣好,但吾人可節省光阻過程和曝 光過程所需之成本。 本發明中第3a,4,6a圖中之組件亦能以適當之其它方式 依據本發明之方法來製成,即,依據第7,9 ’ 10,1 1和1 3 圖所示方法之其它形式來製成。 就製造第3 a,4,6 a圖中之組件而言’須對該載體基板7 或該載體基板島71進行結構化。此種結構化例如能以微 影術,LIGA方法或其它習知之方法來達成。以微影術爲例 子,在施加該載體基板7之前應在該結合層6上施加適當 之光阻,然後曝光且進行触刻,使各垂直之結構元件或所 -23- 1240428 期望之組件之結構元件25達成負形式。爲了使各結構元 件2 5達成高的縱橫(A s p e c t)比,則較佳是使用LIG A方法 或使用一種適用於該方法之光阻(例如,NanoTM之ma-P 1〇〇 或 SU-8)。 爲了製成第4圖或第6 a圖中之組件,則當該光阻具有足 夠之彈性時例如可依據LIGA方法使該光阻保留在該組件 中或各中間區26可以另一種塡料27來塡入。最後所述之 方式應在該光阻溶解之後進行,這例如可藉由濺鍍法來進 行,其中例如一種熱塑性塑膠噴入至各中間區中,例如, 在高溫時藉由一種液相中之塡料27向內流,一種液相中 之黏合劑向內流,其稍後被乾燥或硬化(例如,環氧樹脂) 或藉由其它方法來進行。 在第7a至7g圖所示之方法中,在第7c圖所示之製程階 段已達成之後分支成第3a,4或6a圖中之組件之製程。如 上所述,光阻此時係施加在該結合層6上且利用各結構元 件25之多種負形式而被結構化,當力求獲得第3a圖或第 4圖所示之組件時。當欲達成第6a圖所示之組件時,則該 光阻可以該結構元件25之負形式來結構化。然後依據上 述各種方法中之一種來沈積該載體基板7,其當然超越該 光阻之範圍直至該載體底部24之所期望之厚度爲止(例 如,50 // m)。該光阻在各組件劃分之前每一時間都可溶 解或不溶解。當該光阻較該載體基板7之材料更有彈性或 更軟時,則該光阻可同時作爲第4圖或第6a圖中之組件用 之塡料27。否則如第7e至7g圖所示該組件可再加工。 -24- 1240428 該載體基板7在第9b圖所示之過程已到達之後亦可被結 構化。如上所述,光阻施加在該結合層6上以及被結構化 且須施加該載體基板7,以形成至少一結構元件和一中間 區且形成該載體底部24。在光阻可選擇地(optionally)溶解 且可選擇地使用一種塡料27之後,下一步之加工可依據 第9d至9f圖來進行。 以類似之方式在第1 Ob圖中所達成之步驟之後進行該結 構化。此時該光阻施加在各隔離條1 3之間之結合層6上 且被結構化。如上所述,該載體基板7須施加在各隔離條 1 3之間之結合層6上或施加在光阻上,以便亦可形成一載 體底部24。依據第l〇d至10g圖之進一步加工可在該光阻 溶解或未溶解之情況下或使用一種塡料27來進行。 依據第1 1 a至1 1 d圖所示之方法,該載體基板以上述方 式而被結構化。各結構元件25較各隔離條13還低,因此 在可能須進行之剪切過程中該組件可得到足夠之機械穩定 性。例如,各結構元件25大約15 // m高且各隔離條13 大約50 # m高。理想情況下各隔離條1 3之高度介於50 // m和200 # m之間,但隔離條越高,則載體基板7越厚且 需要越多材料,這樣會使成本增大。 依據第13a和13b圖所示之方法,則可在第13a圖中所 形成之結合層6上產生一已結構化之載體基板7以製成第 3a,4,6a圖中所示之組件。 本專利申請案件主張德國專利申請案號1 02 4563 1.3 -3 3 之優先權’其所揭示之內容此處作爲參考。 -25- 1240428 本發明之保護範圍不限於說明書中之實施例所述之範 圍。反之,本發明包含每一新的特徵和各特徵之每一種組 合,其特別是包含申請專利範圍獨立項中各特徵之每一種 組合’當這些組合未明顯地顯示在申請專利範圍之各項中 時亦同。 【圖式簡單說明】 第1圖 本發明之組件之第一實施例之切面圖。 第2a和2b圖一種組件在熱應力下之切面圖和一已 彎曲之晶圓之切面圖。 第3a,3b,3c圖 本發明之組件之第二實施例在不同 之操作條件下之切面圖。 第4圖 本發明之組件之第三實施例之切面圖。 第5圖 本發明之組件之第四實施例之切面圖。 第6a和6b圖 本發明之組件之第五實施例在不同之 操作條件下之切面圖。 第7a至7g圖 本發明之方法之第一實施例之數個步 驟之切面圖。 第8圖 本發明之組件之第六實施例之切面圖。 第9a至9f圖 本發明之方法之第二實施例之數個步 驟之切面圖。 第10a至10g圖 本發明之方法之第三實施例之數個 步驟之切面圖。 第11a至lid圖 本發明之方法之第四實施例之數個 步驟之切面圖。 -26- 1240428 第12a和12b圖 本發明第四方法之實施例之安裝方 法之切面圖解。 第13a和13b圖 本發明第五方法之實施例之數個步 驟之切面圖解。 主要元件之符號表: 1 生長基板 2 半導體層 3 接觸層 4 反射層 5 擴散障壁 6 黏合和結合層 7 載體基板 8 接觸區 9 鈍化層 10 平台溝渠 11 焊劑層 12 輔助基板 13 隔離條 14 輔助材料 15 載體箔 16 反結合層 18 安裝機 19 連接導電軌 20,21 層
-27- 1240428 22 彎 曲 量 23 晶 圓 24 載 體 底 部 25 結 構 元 件 26 中 間 區 27 塡 料 71 載 體 基 板島
-28-

Claims (1)

1240428 ,合、申請專利範圍: 第92 1 266 1 9號「發光半導體組件及其製造方法」專利案 (2005年6月修正) 1· 一種發光半導體組件,其具有一發光之半導體層或一發 光之半導體元件(2)和二個接觸區(3,8),其形成一接觸 層(3)和一接觸區(8),其特徵爲:該組件配置在一載體基 板(7)上且該載體基板(7)被垂直地或水平地結構化。 2.如申請專利範圍第1項之發光半導體組件,其中該載體 基板(7)具有一載體底部(24),其至少藉由一種中間區(26) 和一垂直之結構元件(25)而在空間中與該半導體層(2)相 隔開。 3·如申請專利範圍第1或2項之發光半導體組件,其中該 載體基板(7)以單件方式形成。 4.如申請專利範圍第2項之發光半導體組件,其中至少一 結構元件(25)位於該半導體層(2)之中央下方之中央。 5 ·如申請專利範圍第4項之發光半導體組件,其中該結構 元件(25)之橫切面是圓形的或矩形的。 6. 如申請專利範圍第4項之發光半導體組件,其中結構元 件所具有之縱橫比(Aspect ratio)至少是2。 7. 如申請專利範圍第6項之發光半導體組件,其中該比(ratio) 未超過該半導體層長度/結構元件高度15。 8. 如申請專利範圍第2項之發光半導體組件,其中各中間 區(26)中以塡料(27)塡入,該塡料較該載體基板(7)更具有 彈性。 9. 如申請專利範圍第1項之發光半導體組件,其中該載體 基板(7)由導電之層序列所構成,其各層之厚度須互相調 1240428 整,使該層序列和該半導體層(2)中不會有或幾乎無彎曲 動量,其中該膨脹係數最小之層(20)配置在離該半導體 層(2)最遠處。 10.如申請專利範圍第1或2項之發光半導體組件,其中在 該載體基板(7)和較靠近該載體基板(7)之接觸區(3)之間 配置至少一結合層(6)。 1 1.如申請專利範圍第 1 〇項之發光半導體組件,其中在該 接觸區(3)和該載體基板(7)之間或在該接觸區(3)和該結 合層(6)之間配置至少一反射層(4)。 12. 如申請專利範圍第 11項之發光半導體組件,其中在該 反射層(4)和該載體基板(7)之間或在該反射層(4)和該結 合層(6)之間配置至少一擴散障壁(5)。 13. 如申請專利範圍第1或2項之發光半導體組件,其中該 載體基板(7)是導電性的。 14. 一種發光半導體組件之製造方法,其特徵爲以下之步驟: (a) 在一種生長基板(1)上以磊晶方式沈積一發光之半導 體層(2), (b) 該半導體層(2)設置一種金屬接觸層(3), (c) 至少在該金屬接觸層(3)上產生一種黏合和結合層 (6), (d) 在該黏合和結合層(6)上施加,產生或沈積一種機械 穩定之載體基板(7), (e) 使該半導體層(2)與該生長基板(1)相隔開, (f) 對各平台溝渠(10)進行蝕刻以便在各平台溝渠(10)之 間界定各別之晶片,其中各平台溝渠(10)至少經過整 1240428 個半導體層(2)和整個接觸層(3), (g) 在半導體層(2)上施加一種電性接觸區(8), (h) 沿著各平台溝渠(10)藉由分割來劃分該晶片。 1 5 ·—種發光半導體組件之製造方法,其特徵爲以下之步驟·· (a) 在一種生長基板(1)上以磊晶方式沈積一發光之半導 體層(2), (b) 該半導體層(2)設置一種金屬接觸層(3), (ba)對各平台溝渠(10)進行蝕刻以便在各平台溝渠(1〇)之 間界定各別之晶片’其中各平台溝渠(10)至少經過整 個半導體層(2)和整個接觸層(3), (c) 至少在該金屬接觸層(3)上產生一種黏合和結合層 (6), (d) 在該黏合和結合層(6)上施加’產生或沈積一*種機械 穩定之載體基板(7), (e) 使該半導體層(2)與該生長基板(1)相隔開, (g) 在半導體層(2)上施加一種電性接觸區(8), (h) 沿著各平台溝渠(10)藉由分割來劃分該晶片。 16. 如申請專利範圍第14或15項之製造方法,其中在步驟(b) 之後在該接觸層(3)上施加一反射層(4)或使該反射層(4) 積體化於接觸層(3)中。 17. 如申請專利範圍第16項之製造方法,其中一擴散障壁(5) 施加在該反射層(4)上。 18. 如申請專利範圍第17項之製造方法,其中步驟(b)中之接 觸層、步驟(c)中之反射層(4)、擴散障壁(5)、結合層(6) 及/或步驟(g)中之接觸區(8)是藉由濺鍍或蒸鍍施加而 1240428 1 9 ·如申請專利範圍第1 4或1 5項之製造方法,其中 -使用一種選擇性可溶解之材料於該生長基板(1)中, •依據步驟(e)藉由該生長基板(1)之選擇性飽刻使該半導 體層(2)由該生長基板(1)分離。 20 ·如申請專利範圍第1 4或1 5項之製造方法,其中 -在步驟(a)之前在該生長基板上施加一種犧牲層,其由選 擇性可溶解之材料所構成,使步驟U)可在該犧牲層上進 行, -依據步驟(e)藉由該犧牲層之選擇性蝕刻使該半導體層(2) 由該生長基板(1)分離。 2 1 ·如申請專利範圍第1 4或1 5項之製造方法,其中使用一 已薄片化之基板作爲該生長基板(1)’其中該已薄片化之 基板之黏合層具有適當之額定斷裂區,在步驟(e)時該生 長基板(1)可在該額定斷裂區上適當地與半導體層(2)相分 離。 22·如申請專利範圍第14或15項之製造方法,其中步驟(e) 中該生長基板(1)與半導體層(2)相分離係藉由雷射剝離方 法來達成,此時該半導體層(2)在與該生長基板(1)之邊界 面上是藉由雷射來分解。 2 3.如申請專利範圍第14或15項之製造方法,其中該機械 穩定之載體基板(7)藉由濺鍍方法、CVD方法、電鍍法或 無電流之電鍍法沈積而成。 24. 如申請專利範圍第14或15項之製造方法,其中在步驟(d) 之後在該載體基板(7)上施加另一輔助基板(12)。 25. 如申請專利範圍第24項之製造方法,其中該另一輔助基 板(12)藉由黏合法或焊接而固定在該載體基板(7)上。 1240428 26·如申請專利範圍第25項之製造方法,其中該焊接所需之 焊劑層(1 1)及/或該輔助基板(1 2)藉由濺鍍,蒸鍍或電鍍 施加而成。 27 ·如申請專利範圍第1 4或1 5項之製造方法,其中該載體 基板(7)由一種層序列所構成,其各層之厚度須互相調 整,使彈性係數最大之層(21)最薄且彈性係數最小之層(20) 最厚。 2 8 ·如申請專利範圍第2 6項之製造方法,其中該載體基板 (7)、情況需要時之輔助基板(12)和焊劑層或黏合層(11)之 總厚度未超過1 5 m m。 29·如申請專利範圍第14或15項之製造方法,其中在該步 驟(g)之後至少在該半導體層(2)之一部分上施加一種鈍化 層(9) 〇 3 0 ·如申請專利範圍第2 9項之製造方法,其中該步驟(g)之 後在該半導體層(2)上及/或(當存在時)在該鈍化層(9)上施 加三維之結構使光射出性最佳化。 3 1 ·如申請專利範圍第3 0項之製造方法,其中在該半導體層 (2)上及/或在該鈍化層(9)上以角錐形之形式形成三維之 結構使光射出性最佳化或在該半導體層(2)上及/或在該鈍 化層(9)上以錐體之形式形成三維之結構使光射出性最佳 化,每一角錐形具有至少三個可見之面。 32.如申請專利範圍第30項之製造方法,其中使光射出性最 佳化所用之三維結構是藉由濕式化學蝕刻或乾式蝕刻而 產生。 3 3 ·如申請專利範圍第31項之製造方法,其中使光射出性最 佳化所用之三維結構是藉由濕式化學蝕刻或乾式蝕刻而 1240428 產生。 34·如申請專利範圍第17項之製造方法,其中該步驟(b)之 後至少在該半導體層(2)、該接觸層(3)之一部份上施加一 種鈍化層(9 ),且若該反射層(4)和該擴散障壁(5)存在時 亦在其上施加一^純化層(9)。 3 5.如申請專利範圍第14或15項之製造方法,其中該步驟(h) 中之晶片藉由切据或雷射切割而被劃分。 36·如申請專利範圍第15項之製造方法,其中在步驟(c)之 後在平台溝渠(10)中在該結合層(6)上施加隔離條(13),使 各隔離條(13)在整個長度上塡滿各平台溝渠(1〇)且凸出於 該結合層(6)之位於其間之表面上。 3 7 ·如申請專利範圍第3 6項之製造方法,其中在溝渠底部上 施加各隔離條(13),其高度至少是1〇 mm。 3 8·如申請專利範圍第36或37項之製造方法,其中使用一 種光阻作爲隔離條(13)用之材料。 39.如申請專利範圍第38項之製造方法,其中各隔離條藉由 微影術或LIGA方法施加而成。 4 0 ·如申請專利範圍第3 6項之製造方法,其中須形成各隔離 條(1 3),使其橫切面具有尖端。 4 1.如申請專利範圍第3 6項之製造方法,其中步驟(d)只在 各隔離條(1 3)之間之空間中進行且施加該載體基板材料 直至該隔離條(13)之高度爲止。 42·如申請專利範圍第36項之製造方法,其中步驟(d)只在 各隔離條(13)之間之空間中進行且施加該載體基板材料 使超越各隔離條(1 3 )之高度。 43·如申請專利範圍第42項之製造方法,其中在步驟(g)之後 1240428 使各隔離條(1 3)之材料選擇性地被去除。 4 4 ·如申請專利範圍第4 3項之製造方法,其中各隔離條(1 3 ) 之材料藉由溶劑而溶解。 45.如申請專利範圍第41項之製造方法,其中步驟(h)藉由剪 切過程來進行。 46·如申請專利範圍第45項之製造方法,其中在步驟(}1)期 間各晶片劃分成條片(17)且然後直接由這些條片(1 7)離開 且藉由一種分離和結合工具(18)來安裝。 4 7.如申請專利範圍第41項之製造方法,其中 -在步驟(e)之前選擇性地使各隔離條(13)之材料被去除, 其中形成載體基板島(71), -之後該生長基板(1)上方之整個結構和凸出之空著的載體 基板島(71)及平台溝渠(10)由一輔助材料(丨彳)完全地形 成, -依據步驟(h)進行劃分,此時一載體箔(1 5)在電性接觸區(8) 上施加在半導體層(2)上且該輔助材料(14)選擇性地被去 除。 48·如申請專利範圍第47項之製造方法,其中使用以金屬, 聚合物及/或玻璃爲主之材料作爲輔助材料(1 4)。 49.如申請專利範圍第15項之製造方法,其中 •步驟(c)只限於在最外層之表面上施加該黏合和結合層 (6), -在步驟(d)之前各平台溝渠(10)完全以反(anti)結合層(16) 來覆蓋, -步驟(d)中只在該黏合和結合層(6)上施加該載體基板(7) 且在相鄰之載體基板島(71)—起生長之前停止, 1240428 -之後該生長基板(1)上方之整個結構和凸出之空著的載體 基板島(71)及平台溝渠(10)由一輔助材料(14)完全地形 成, -依據步驟(h)進行劃分,此時一載體箔(15)在電性接觸區 (8)上施加在半導體層(2)上且該輔助材料(14)選擇性地被 去除。 5〇·如申請專利範圍第15項之製造方法,其中步驟(d)中在該 黏合和結合層(6)上施加或沈積該載體基板(7)係以下述方 式進行: -在該結合層(6)上施加一種光阻且進行結構化,使形成 一個或多個負形式之垂直之結構元件(25), -以負形式之方式施加該載體基板於光阻上直至在光阻上 方形成一種載體底部(24)爲止。 5 1.如申請專利範圍第50項之製造方法,其中該光阻選擇性 地被去除。 52.如申請專利範圍第51項之製造方法,其中藉由光阻之去 除而形成之中間區(26)中以一種塡料(27)塡入。 5 3.如申請專利範圍第52項之製造方法,其中所使用之塡料 (27)之彈性較該載體基板(7)之材料者還大。 54.如申請專利範圍第50項之製造方法,其中須使光阻結構 化,以便在該半導體層(2)中央之下方設置至少一種負形 式之垂直之結構元件。
TW092126619A 2002-09-30 2003-09-26 Light-emitting semiconductor component and its production method TWI240428B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10245631.3A DE10245631B4 (de) 2002-09-30 2002-09-30 Halbleiterbauelement

Publications (2)

Publication Number Publication Date
TW200406934A TW200406934A (en) 2004-05-01
TWI240428B true TWI240428B (en) 2005-09-21

Family

ID=32010000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092126619A TWI240428B (en) 2002-09-30 2003-09-26 Light-emitting semiconductor component and its production method

Country Status (7)

Country Link
US (2) US7208337B2 (zh)
EP (1) EP1547162B1 (zh)
JP (2) JP4230455B2 (zh)
CN (2) CN100440550C (zh)
DE (1) DE10245631B4 (zh)
TW (1) TWI240428B (zh)
WO (1) WO2004032247A2 (zh)

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728937B2 (en) * 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
WO2006012838A2 (de) * 2004-07-30 2006-02-09 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102004052688B4 (de) * 2004-10-29 2007-06-28 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip sowie optoelektronisches Bauteil mit solch einem Lumineszenzdiodenchip
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
KR100638732B1 (ko) * 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
JP2007158132A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子及びその製造方法
TWI282629B (en) * 2005-06-21 2007-06-11 Unit Light Technology Inc Method for fabricating LED
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
WO2007025062A2 (en) * 2005-08-25 2007-03-01 Wakonda Technologies, Inc. Photovoltaic template
JP4749809B2 (ja) * 2005-09-14 2011-08-17 昭和電工株式会社 窒化物系半導体発光素子
US7939351B2 (en) * 2005-09-16 2011-05-10 Showa Denko K.K. Production method for nitride semiconductor light emitting device
KR100691363B1 (ko) * 2005-09-23 2007-03-12 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102005053274A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US8614449B1 (en) * 2005-10-11 2013-12-24 SemiLEDs Optoelectronics Co., Ltd. Protection for the epitaxial structure of metal devices
CN100407460C (zh) * 2005-11-16 2008-07-30 齐瀚光电股份有限公司 发光二极管灯组
WO2007148866A1 (en) * 2006-06-23 2007-12-27 Lg Electronics Inc. Light emitting diode having vertical topology and method of making the same
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Iii−v族半導体素子の製造方法
EP2053709B1 (de) * 2007-10-22 2012-08-01 TRUMPF Laser GmbH + Co. KG Lager für optische Bauteile
WO2009059128A2 (en) * 2007-11-02 2009-05-07 Wakonda Technologies, Inc. Crystalline-thin-film photovoltaic structures and methods for forming the same
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
WO2009084857A2 (en) * 2007-12-28 2009-07-09 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
KR20090077425A (ko) * 2008-01-11 2009-07-15 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
EP2262012B1 (en) * 2008-04-02 2017-12-27 LG Innotek Co., Ltd. Light-emitting diode and a method of manufacturing thereof
KR20100008123A (ko) 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
DE102008038750A1 (de) * 2008-08-12 2010-02-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
JP5115434B2 (ja) * 2008-09-30 2013-01-09 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
KR100969146B1 (ko) * 2009-02-18 2010-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
DE102009035429A1 (de) * 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
JP2011086899A (ja) * 2009-09-15 2011-04-28 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
JP5507197B2 (ja) * 2009-10-23 2014-05-28 スタンレー電気株式会社 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
JP5423390B2 (ja) * 2009-12-26 2014-02-19 豊田合成株式会社 Iii族窒化物系化合物半導体素子及びその製造方法
US9029200B2 (en) * 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US8202786B2 (en) 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US8865522B2 (en) 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
DE102011017097A1 (de) * 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
DE102011104515A1 (de) * 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
KR101839453B1 (ko) * 2011-08-02 2018-03-16 엘지디스플레이 주식회사 플렉시블 디스플레이 장치의 제조 장비 및 제조 방법
US20130082239A1 (en) * 2011-09-30 2013-04-04 Microlink Devices, Inc. Light emitting diode fabricated by epitaxial lift-off
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP6100275B2 (ja) * 2011-11-18 2017-03-22 アップル インコーポレイテッド 電気的絶縁層を持つマイクロled構造体及びマイクロled構造体のアレイの形成方法
US8333860B1 (en) 2011-11-18 2012-12-18 LuxVue Technology Corporation Method of transferring a micro device
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US8952413B2 (en) 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
WO2013171632A1 (en) * 2012-05-17 2013-11-21 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
DE102012210124A1 (de) * 2012-06-15 2013-12-19 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteils
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
CN103943731B (zh) * 2013-01-23 2017-03-15 同方光电科技有限公司 一种提高氮化物led外延片发射波长均匀性的生长方法
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
JP5621106B2 (ja) * 2013-04-12 2014-11-05 株式会社東芝 半導体発光素子及び半導体発光装置
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20160329173A1 (en) 2013-06-12 2016-11-10 Rohinni, LLC Keyboard backlighting with deposited light-generating sources
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
DE102013109079A1 (de) 2013-08-22 2015-02-26 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen von Substraten und Halbleiterchip
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US10164161B2 (en) * 2014-10-27 2018-12-25 Koninklijke Philips N.V. Directional light emitting arrangement and a method of producing the same
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
DE102015002176A1 (de) * 2015-02-24 2016-08-25 Jenoptik Laser Gmbh Verfahren zum Herstellen eines Diodenlasers und Diodenlaser
JP6959697B2 (ja) 2016-01-15 2021-11-05 ロヒンニ リミテッド ライアビリティ カンパニー 装置上のカバーを介してバックライトで照らす装置及び方法
DE102016101942B4 (de) * 2016-02-04 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung
DE102016103353A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US20180177045A1 (en) * 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
DE102017105235B4 (de) 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
DE102018104936A1 (de) * 2018-03-05 2019-09-05 Osram Opto Semiconductors Gmbh Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils
US10497838B2 (en) * 2018-04-12 2019-12-03 Osram Opto Semiconductors Gmbh Method for producing an optic device, optic device and assembly comprising such an optic device
EP3807925A4 (en) * 2018-06-13 2022-03-02 Lawrence Livermore National Security, LLC DEFORMATION CONTROL IN OPTOELECTRONIC DEVICES
US11056611B2 (en) * 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3444019A1 (de) * 1984-12-03 1986-06-05 Siemens AG, 1000 Berlin und 8000 München Strahlung erzeugende halbleiterdiode mit einem kleinflaechigen kontakt mit grossflaechigerem oberflaechenschutz
CH670334A5 (zh) 1986-09-16 1989-05-31 Bbc Brown Boveri & Cie
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JP2863678B2 (ja) 1992-09-28 1999-03-03 三菱電機株式会社 半導体レーザ装置及びその製造方法
US5461637A (en) * 1994-03-16 1995-10-24 Micracor, Inc. High brightness, vertical cavity semiconductor lasers
DE19506093C2 (de) * 1995-02-22 2000-12-07 Dilas Diodenlaser Gmbh Diodenlaserbauelement
DE19646476C2 (de) * 1996-11-11 2002-03-14 Fraunhofer Ges Forschung Verbindungsstruktur
EP1017113B1 (en) * 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
JP4118370B2 (ja) * 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射p電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
DE19821544A1 (de) * 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung
TW398084B (en) * 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6335546B1 (en) 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
WO2001041225A2 (en) 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
EP1187229A4 (en) * 2000-02-21 2009-06-03 Sanken Electric Co Ltd ELECTROLUMINESCENT SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
DE10017336C2 (de) * 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
DE10040448A1 (de) 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
DE10042947A1 (de) * 2000-08-31 2002-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US6555405B2 (en) 2001-03-22 2003-04-29 Uni Light Technology, Inc. Method for forming a semiconductor device having a metal substrate
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds

Also Published As

Publication number Publication date
JP2009065182A (ja) 2009-03-26
CN101373808A (zh) 2009-02-25
US20070181891A1 (en) 2007-08-09
CN100440550C (zh) 2008-12-03
EP1547162A2 (de) 2005-06-29
WO2004032247A2 (de) 2004-04-15
JP4230455B2 (ja) 2009-02-25
US7208337B2 (en) 2007-04-24
CN101373808B (zh) 2010-10-13
JP5183413B2 (ja) 2013-04-17
DE10245631B4 (de) 2022-01-20
US7557381B2 (en) 2009-07-07
JP2006516066A (ja) 2006-06-15
US20060065905A1 (en) 2006-03-30
WO2004032247A3 (de) 2004-09-02
TW200406934A (en) 2004-05-01
CN1685531A (zh) 2005-10-19
EP1547162B1 (de) 2015-03-04
DE10245631A1 (de) 2004-04-15

Similar Documents

Publication Publication Date Title
TWI240428B (en) Light-emitting semiconductor component and its production method
EP2600389B1 (en) Method for bonding semiconductor substrates
JP4565391B2 (ja) 発光素子及びその製造方法
JP5189681B2 (ja) 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
JP5693553B2 (ja) 薄膜半導体チップ
JP2008186959A (ja) Iii−v族半導体素子、およびその製造方法
WO2013189857A1 (en) Method of manufacturing structures of leds or solar cells
JP6367175B2 (ja) 半導体発光素子
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
US7923841B2 (en) Method for bonding semiconductor structure with substrate and high efficiency photonic device manufactured by using the same method
WO2011043240A1 (ja) 発光ダイオード用金属基板、発光ダイオード及びその製造方法
KR20080053180A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
US8916396B2 (en) Method of manufacturing semiconductor element
JP6341056B2 (ja) サブマウント及びその製造方法並びに半導体レーザ装置及びその製造方法
TW201019505A (en) Opto-electronic device structure
KR101210426B1 (ko) 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
KR100786802B1 (ko) 보호막을 구비한 수직형 반도체 발광소자 및 제조방법
CN114050207B (zh) 巨量转移芯片的装置
JP2009277852A (ja) 半導体発光素子とその製造方法
JP2014154693A (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2012033729A (ja) 半導体層接合基板の製造方法および発光素子
CN114944444A (zh) 基于锡合金电极应用的微发光器件及其制备方法
JP2012119355A (ja) GaN系層積層基板およびGaN系デバイス
KR20090051456A (ko) 수직형 발광 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent