JP2009065182A - 半導体構成素子の製造方法 - Google Patents

半導体構成素子の製造方法 Download PDF

Info

Publication number
JP2009065182A
JP2009065182A JP2008264252A JP2008264252A JP2009065182A JP 2009065182 A JP2009065182 A JP 2009065182A JP 2008264252 A JP2008264252 A JP 2008264252A JP 2008264252 A JP2008264252 A JP 2008264252A JP 2009065182 A JP2009065182 A JP 2009065182A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor layer
deposited
method step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008264252A
Other languages
English (en)
Other versions
JP5183413B2 (ja
Inventor
Dominik Eisert
アイゼルト ドミニク
Stefan Illek
イレック シュテファン
Schmidt Wolfgang
シュミット ヴォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009065182A publication Critical patent/JP2009065182A/ja
Application granted granted Critical
Publication of JP5183413B2 publication Critical patent/JP5183413B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】プロセシング中及び作動中の温度変化によって、及び、半導体及び支持体基板の種々異なる膨張係数に基づいて生じる構成素子内の熱応力を低減乃至補償する。
【解決手段】光出射半導体層、又は、光出射半導体素子、２つのコンタクト個所及び垂直又は水平に構造化された支持体基板を有する半導体構成素子の製造方法において、支持体基板は、熱応力を、構成素子が故障しないように十分に小さくし、乃至、補償するように構造化する。
【選択図】なし

Description

本発明は、光出射半導体層又は光出射半導体素子と、１つのコンタクト層及び１つのコンタクトとして構成された２つのコンタクト個所とを有する半導体構成素子の製造方法に関する。
そのような構成素子は、例えば、ドイツ連邦共和国特許公開第１００４０４４８号公報から公知である。そこには、両面のコンタクト個所、及び、肉厚のコンタクト層と強化層とによって、チップの機械的な安定化のために支持体を必要としない程度に十分に強化されている強化層を有する半導体チップが記載されている。強化層に対して選択的に除去することができる面合同の補助支持体層が、付加的に強化層上に堆積されている。補助層の選択的な除去により、ソーイングプロセスなしにチップを切り離すことができるようになる。
その種の構成素子の欠点は、製造プロセス中、及び、作動中に変化する温度に対する構成素子の感度にある。この欠点により、比較的敏感な半導体層と、通常半導体層よりも高い膨張係数を有する支持体との間の熱応力が生じる。加熱時に、支持体基板は半導体よりも一層強く膨張し、その結果、構成素子は曲がってしまう。そのような熱応力により、半導体内にひび割れを生じることがあり、その結果、構成素子が故障してしまう。
従って、本発明の課題は、冒頭に記載した半導体構成素子を改良して、半導体層と支持体又は支持体基板との間の熱応力を少なくとも低減した（上述の形式の半導体構成素子を含むが、それに限定されない）半導体構成素子の製造方法を提供すること、その際、構成素子を迅速に製造し、高い信頼度の最終製品を達成することができるようにすることにある。
この課題は、請求項１記載の要件を有する半導体構成素子の製造方法によって解決される。本発明の有利な実施例は、別の請求項に記載されている。
本発明によると、光出射半導体層と２つの導電コンタクト個所とを有する半導体構成素子は、垂直構造化支持体基板を有している。構造化された支持体基板は、殊に、温度差によって生じる構成素子内の応力を少なくとも部分的に補償するように構成されている。
有利な実施例では、支持体基板は、垂直構造素子及び支持体ベースを有している。垂直構造素子は、支持体ベース上に位置しており、中間スペースによって相互に空間的に分離されている。垂直構造素子は、支持体ベースを半導体層乃至コンタクト層又はウェット層と結合する。支持体基板が半導体よりも強く膨張すると、膨張差は、各構造素子の曲がりによって補償することができる。半導体層も曲げられるけれども、何れにせよ、構造化されていない均一な支持体基板の場合よりも強い引張力は加わらない。
支持体基板は、有利には、一体的に構成されている。一体的とは、支持体基板に関して殊に、当該支持体基板が種々の層から形成されておらず、又は、支持体基板ができる限り均一な成分を有するものであるということである。
有利には、中間スペースは、支持体基板の材料よりも弾性的である充填材料で充填するとよい。こうすることによって、構造化支持体基板の、熱応力を受け止める性能を損なわずに、構成素子の安定性を改善することができる。
別の有利な実施例は、中央部の下側に半導体層又は半導体素子によって設けられた個別の垂直構造素子を有している。この構造素子は、構成素子の安定コアとして使われ、横断面内で、支持体ベースに対して平行に、熱応力が故障を生じない程度の大きさに制限されている。個別構造素子の周囲の外部スペースは、もっと軟性乃至もっと弾性の材料で充填されており、この材料により、熱応力を吸収し、付加的に、半導体素子から熱を排出することができるようになる。
上述の実施例で、熱応力は、付加的に、膨張係数ができる限り半導体層に近い、支持体基板の材料の選択によって低減することができる。
別の実施例では、支持体基板は多層構造を有している。この層列は、異なった膨張係数と弾性率とを有する材料からなる。少なくとも１つの付加的な支持体基板の層は、第１の支持体基板の下側面上に堆積乃至ラミネートされていて、第１の支持体基板の上側面への引張力を補償することができるようにされている。第１の支持体基板の上側面は、下側面よりも半導体層の近くに位置付けられている。各層は、相互に固定して結合されているので、同じ長さで膨張する必要がある。半導体と支持体基板の異なった膨張係数に基づいて、従って、異なった長さの膨張に基づいて、加熱時に束状の層の中性の軸を中心にして曲げモーメントが生じる。曲がらないようにするために、各層の厚みを相互に調整して、各層の各曲げモーメントが、半導体層を含めてほぼゼロに加算され、即ち、各曲げモーメントが解消されるようにする必要がある。平坦化の条件として、以下の規則が該当する：
０＝Σｚi Ｅi ｄi αi Ｔ
その際、
ｚiは、中性軸と素子ｉとの間の間隔、
Ｅiは、素子ｉのフックの弾性率、
ｄiは、素子ｉの厚み、
αiは、素子ｉの熱膨張係数、
Ｔは、構成素子の温度
である。
実際には、式がほぼゼロに加算される場合にも十分であり、即ち：
０≒Σｚi Ｅi ｄi αi Ｔ
本発明の、半導体構成素子の製造方法は、ほぼ以下の方法ステップを有している：
（ａ） 光出射半導体層を成長基板上にエピタキシャル堆積するステップ、
（ｂ） 半導体層に金属コンタクト層を設けるステップ、
（ｃ） 少なくとも金属コンタクト層を介して付着層及びウェット層を形成するステップ、
（ｄ） 機械的に安定な支持体基板を付着層及びウェット層上に堆積、形成又は析出するステップ、
（ｅ） 半導体層を成長基板から分離するステップ、
（ｆ） 各メサ状溝間の各個別チップの定義のために、各メサ溝をエッチングするステップを有しており、その際、各メサ溝は、少なくとも全半導体層及び全コンタクト層に亘って形成されており、
（ｇ） 電気コンタクトを半導体層上に堆積するステップ、
（ｈ） 各メサ溝に沿って分離することによって各チップを個別に切り離すステップ
を有している。
別の実施例では、方法ステップ（ｆ）は、方法ステップ（ｃ）の前に実行される。
方法ステップ（ｄ）による付着層及びウェット層上への機械的に安定した支持体基板を形成又は析出することは、有利には、直流電気的な方法を用いて実行される。こうすることによって、ウェット層の表面上に非平坦性が形成されることをなくすことができ、その際、付着の問題点は生じない。
従来技術での結合技術では、そのような非平坦性により問題が生じることがある。支持体基板をファン・デル・ワールス結合を用いて堆積するには、例えば、極端に平坦な表面を必要とし、それにより、原子間の力が作用することがある。それに対して、接着は、比較的大きな高さの差を補償することができるが、たいていは、温度又は溶剤に対して安定していない有機的な材料を必要とする。更に、そのような材料は、熱及び電流に対して小さな伝導性しか有していない。
支持体基板のコーティング用のハンダ・ロウ付け方法は、上述の問題点を有していないが、汚濁に対して敏感である。ウェット層での妨害は、例えば、この個所でハンダ・ロウが付着しなかったり、引き戻されてしまうことがある。同様に、比較的大きな外部粒子により、ハンダ・ロウが間隙を完全には充填しえないことが生じる。その際、当該領域は、粒子よりもずっと大きいことがある。ハンダ・ロウの構造での障害は、別の可能なエラー源である。これは、ハンダ・ロウの冶金状態によって制約され、殊に成長基板の分離時にその構造が強く、且つ、不均一に機械的又は熱的に負荷されない場合には、原理的に障害ではない。そのような負荷は、従来技術のＩＩＩ／Ｖ材料系では生じない。と言うのは、成長基板は、ウェットエッチングによって除去することができるからである。
それに対して、窒化物製の半導体では、従来技術では、高い熱（例えば、レーザリフトオフ）及び機械的（例えば、割れによる分離）な負荷を用いる切離し方法が用いられている。そのような場合、半導体層と支持体基板との間のハンダ・ロウ結合は、一層強く応力を受け、従って、上述の問題点に対して抵抗力が小さい。機械的な切離しの際には、ハンダ・ロウ結合が弱くなることにより、ハンダ・ロウ層内に寄生的な割れの経過が生じ、それにより、半導体が支持体基板上に付着するのが損なわれることがある。レーザリフトオフでは、成長基板と半導体（窒化物）の窒化物との間の接合面で、レーザ照射によって熱的に局所的に分解されてしまう。その際生じた過剰な熱が、半導体及びボンディング層を通って排出される必要がある。ハンダ・ロウ内の遮断部により、何れにせよ、高い熱抵抗が生じ、従って、局所的に加熱してしまう。それに続いて、半導体乃至コンタクトが熱により損傷して、異なった熱膨張係数又はハンダ・ロウの局所的な溶融に基づいて割れが生じたり、又は、層状にならなくなったりすることがある。この理由から、ハンダ・ロウ層を必要としない支持体基板の直流電気による取付は、窒化物ベースの半導体構成素子にとって特に有利である。
有利な実施例の要件は、従属請求項から得られる。
以下、本発明について、図１〜図１３の実施例を用いて詳細に説明する。
その際
図１は、本発明の製造方法により製造された構成素子の第１の実施例の断面略図、
図２Ａ及びＢは、各々、熱応力下での構成素子の断面略図及び曲げられたウエーハの断面略図、
図３Ａ，Ｂ及びＣは、各々、種々異なる作動条件下での本発明の構成素子の第２の実施例の断面略図、
図４は、本発明の製造方法により製造された構成素子の第３の実施例の断面略図、
図５は、本発明の製造方法により製造された構成素子の第４の実施例の断面略図、
図６Ａ及びＢは、各々種々異なる作動条件下での本発明の構成素子の第５の実施例の断面略図、
図７Ａ〜７Ｇは、本発明の方法の第１の実施例の幾つかの方法ステップの断面略図、
図８は、本発明の構成素子の第６の実施例の断面略図、
図９Ａ〜９Ｆは、本発明の方法の第２の実施例の幾つかの方法ステップの断面略図、
図１０Ａ〜１０Ｇは、本発明の方法の第３の実施例の幾つかの方法ステップの断面略図、
図１１Ａ〜１１Ｄは、本発明の方法の第４の実施例の幾つかの方法ステップの断面略図、
図１２Ａ及び１２Ｂは、各々、第４の方法による実施例の組み立て方法を断面略図で示した図、
図１３Ａ及び１３Ｂは、本発明の方法の第５の実施例の幾つかの方法ステップの断面略図
を示す。
同じ又は同じ作用の要素には、図で同じ参照番号を付けている。殊に、各層の厚みは、図では、分かりやすくするために、尺度通りに示してはいない。
図１に示した半導体構成素子は、コンタクト個所８とコンタクト層３との間に設けられている半導体層２を有している。コンタクト層３は、遮断された、及び／又は、構造化された層（例えば、複数の円形面を有する）として構成してもよい。例えば、半導体層２は、ＧａＮを含み、コンタクト３は、プラチナ、パラジウム又はアルミニウムを含む。コンタクト層３（約５ｎｍ厚より薄い）は、反射層４（約１００ｎｍ厚）上に位置しており、この反射層は、殊に、光電用途では、発光効率にとって非常に重要である。光の波長に応じて、反射層４は、例えば、赤いスペクトル領域では金を有しており、青いスペクトル領域では銀及びアルミニウムを有している。反射層が他の金属との合金によって損なわれることがある場合、それに続いて、有利には、拡散障壁部５（例えば、ＴｉＷ（Ｎ）及び約０．５μｍ厚）が反射層４上に堆積される。一層良好な付着を達成するために、拡散障壁部５が付着及びウェット層６（例えば、クロムを有しており、約１μｍ厚）でコーティングされている。ウェット層６には、支持体基板７が続いており、この支持体基板７は、約５０μｍ厚であり、例えば、金属、例えば、特にニッケル、クロム、銅、タングステンから形成されている。支持体基板の厚みは、構成素子の所望の機械的な安定性、及び、熱的な膨張を補償するために使われている手段によって制約される。パッシベーション層９は、半導体層２が汚濁しないように少なくとも半導体層２を被覆している。
特に指示しない限り、上述の材料並びに寸法は、別の装置実施例及び方法実施例用にも該当する。
図２Ａには、矢印を用いて、公知の構成素子の加熱時に、半導体２と支持体基板７との種々異なる膨張係数により、構成素子内に応力が生じる様子が示されている。半導体２の膨張係数は、一般的に支持体基板７（通常、金属）の膨張係数よりも小さいので、支持体基板７は、加熱時に半導体よりも強く膨張する。この結果、プロセシング中、並びに、作動中曲げを生じることがある。場合によっては、このような、熱応力によって生じる曲げは、図２Ａに示されているように、半導体層２内に割れを発生することがあり、その結果、構成素子が故障することがある。図２Ｂには、ウエーハ２３の曲げ２２、即ち、ウエーハの、平面からの最大偏差が示されている。半導体層を大事にして、加工し易くするために、曲げ２２を１００μｍ以下に制限する必要がある。ＳｉＣ基板上のＧａＮエピタキシャル層で、ウエーハ（直径５ｃｍ）での曲げ２２が１００μｍを超過した場合、熱応力を最小にするための特別な手段なしに、支持体基板７が約５μｍよりも厚い場合、半導体２に、温度起因の損傷が生じることがある。そのような問題点は、支持体基板７が１５μｍよりも厚い場合に、確実に生じる。そのために、支持体基板７が、何らかの補償手段なしに、１５μｍを超過しないようにする必要がある。この厚みは、プロセシング中必要とされる機械的な安定性にとって常に薄過ぎるので、本発明の以下の手段の１つ又は複数を用いる必要がある。
図３Ａに示した実施例は、垂直構造化支持体基板７を有しており、この基板は、支持体ベース２４から、複数の垂直構造素子２５及び複数の中間スペース２６から形成されている。この支持体ベース上に、この列順序で、ウェット層６、拡散障壁部５、反射層４、コンタクト層３及び半導体層２が設けられている。第２のコンタクト個所は、ここには示されていない。この実施例では、構造素子２５は、円形横断面を有しているが、他の形状にしてもよい。構造素子の高さは、有利には、半導体２の横方向の寸法でスケーリングされており、その結果、半導体の幅と構造素子の高さとの比は、ファクタ１５を超過しない。構造素子は、有利には、少なくとも２の高いアスペクト比（即ち、高さ／幅）を有しており、従って、構造素子は、良好に曲がり、熱応力を補償することができる。例えば、構造素子は５−２０μｍの高さであって、直径が５−１０μｍを有している。支持体ベースの厚みは、有利には、構造素子の高さと同じ厚みに選定され、一般的に、２０μｍ〜１００μｍである。厚みは、プロセシング及び作動中構成素子に十分な機械的な安定性が与えられるようにする必要がある。更に、厚みは、時間、材料、及び、最終的には、コスト上の問題である。中間スペース２６は、構造化中に使用される感光性レジストで充填され続けるようにしてもよく、充填されない（即ち、空である）ままであるか、又は、以下の実施例の場合のように、他の材料で充填してもよい。
図３Ｂには、加熱した場合の、図３Ａに示した構成素子が示されている。構成素子は、支持体基板表面の非常に小さな部分で、端子導体路１９上に取り付けられている。加熱時に、支持体基板７は、半導体層２よりも多く膨張し、その際、構造素子２５の下側部分は、支持体ベース２４の膨張に適合されていて、上側部分は、半導体層２の膨張に適合されている。構造素子は、この膨張差を、曲げにより補償し、その結果、この実施例では、構造素子は、内向きに曲がる。この結果、支持体ベース２４のエッジ及び半導体層２のエッジは、容易に上向きに曲げられる。これは、構成素子乃至支持体基板７が固定されていない場合にも該当する。
それに対して、図３Ｃに示されているように、構成素子が平坦に基板又は端子導体路１９上に取り付けられている場合、半導体層２のエッジが下向きに曲がる。ここでは、構造素子２５の上側部分は、図３Ｂに示されているように、内向きにも曲がるが、堅く、平坦に取り付けられた支持体ベース２４に基づいて、半導体層２の表面が凸状に湾曲を形成しない。
別の実施例では、図３Ａに示された構成素子の中間スペース２６は、支持体基板７の材料よりも弾性のある充填材料２７で充填されている。これは、図４に示されている。ここには、構造素子２５及び支持体ベース２４が例えばニッケルと、金の充填材料２７とから形成されている。ポリマーのような別の材料を充填材料２７として用いてもよい。
図５には、そのような構成素子での熱的な曲げ応力を小さくするための手段を提供する実施例が示されている。図５に示されている実施例の支持体基板７は、種々異なる膨張係数及び弾性率の種々異なる２つの材料から形成されている。比較的薄い支持体基板層２０は、例えば、比較的厚い支持体基板層２１よりも比較的高い弾性率と、比較的小さい膨張係数を有している。比較的小さい膨張係数２０の支持体基板層及び各層の厚みによって、支持体基板７の列は、半導体層２に部分的に補償される。例えば、上側の支持体基板層２１は、５０μｍ厚の銅から形成されており、下側の支持体基板層２０は、１．３μｍ厚のタングステン又は２．７μｍ厚のクロムから形成されている。種々異なる２つ以上の材料を設けてもよい。第２のコンタクト個所８及び場合によって設けられるパッシベーション層９は、ここには示されていない。
図６Ａには、図４に示された構成素子の変形が示されている。支持体基板７は、ここでは、中央部乃至真ん中に半導体層２の下側に設けられた、即ち、半導体層２に対してセンタリングされた唯一の垂直構造素子２５を示している。そうすることによって、この構造素子２５は、構成素子用の安定したコアを形成し、熱応力によって故障に至らないような大きさに制限されている。例えば、この構造素子２５は、横断面が円形であり、構成素子が約３００μｍの直径を有している場合に、この円形は、約１００μｍの直径を有している。構造素子２５を他の形状及び大きさにしてもよい。残りの外部スペースは、熱応力を吸収することができるような一層軟な材料で充填されている。図４を用いて上述したように、構造素子２５及び支持体ベース２４用には、例えば、ニッケルが適しており、充填材料２７用には金が適している。しかし、この充填材料２７は、常に熱を構成素子から排出することができなければならない。
図６Ｂは、熱応力下での、図６Ａに示された構成素子を示す。ここでは、半導体層は、図１に示された構成素子よりもはるかに小さく離隔している。つまり、一層強く膨張した支持体基板と、半導体層との比較的小さな接合面に応力が加わっており、従って、図１に示された構成素子が受ける応力のほんの一部分しか、半導体層２に有害に作用することがないからである。充填材料２７は、支持体基板７の膨張にも半導体層２の膨張にも適合している。
図７Ａ〜Ｇには、図１に示された本発明の較正素子の製造方法の経過が略示されている。所望の半導体層２は、成長基板１上にエピタキシャルにより析出される（図７Ａ参照）。この実施例では、ＧａＮがサファイア上にエピタキシャルに堆積されている。
図７Ｂに示されているように、半導体層２には、その後、コンタクト層３が、有利には、蒸着又はスパッタリングを用いて設けられている。事後に堆積される各層は非透光性であるので、この層は、光電構成部品では良好に反射性である。しかし、ミラー状メタライジングと半導体層４との接触接続はよくないことがよくある。そのために、付加的な反射層４をコンタクト層３上に堆積するとよく、その際、コンタクト層３は、非常に薄い半透明又はホールが設けられた層によって、良好な導電性のコンタクト金属部によって形成されており、その結果、コンタクト層３は、光を殆ど吸収しない。ミラーが他の金属との合金によって破壊されることがあるので、続いて、拡散障壁部５が反射層４上に堆積される。反射層４及び／又は拡散障壁部５の堆積は、蒸着又はスパッタリングを用いて行うことができる。
最も上の層としては、付着及びウェット層６が拡散障壁部５上に堆積される。これは、有利には、蒸着又はスパッタリングを用いて堆積され、クロム、ニッケル又は導電性ＴｉＯから形成することができる（図７Ｃ参照）。
付着及びウェット層６上には、支持体基板７が、所望の厚みになる迄、例えば、スパッタリング、ＣＶＤ方法（即ち、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ−Ｖｅｒｆａｈｒｅｎｓ：化学気相成長法）、ガルバニック方法、無電流メッキ又は他の公知の方法を用いて析出される。図７Ｄ参照。支持体基板の厚みは、実質的に、プロセシング及び作動中必要な機械的な安定性、半導体中に割れが生じる前の、最大許容される熱応力に応じて調整され、そして、補助基板（後述のような）の組込みのような手段が用いられたかどうかに応じて調整される。熱応力を補償する手段なしに、支持体基板は、１５μｍの厚みを超過しない。この厚みは、プロセシング用には薄過ぎるので、補助基板１２が使用される。（図８及び図８の以下の説明を参照のこと）。
支持体基板７は、熱的及び電気的に良好な伝導性、並びに、機械的に安定した材料製である。非平坦性及び外部の粒子は、支持体基板７によっても補償される。室温で析出を行うことができるので、プロセシング中、相互拡散の心配はない。有利には、ガルバニックな方法が使用される。蒸着は、析出速度が比較的小さく、堆積層が小さな強度しか有していないという欠点がある。それに対して、スパッタリング方法、気相からの析出（ＣＶＤ方法）及び液相からの析出は、良好に適している。
図８に示されているように、支持体基板７上にオプショナルに、付加的に更にもう一つハンダ・ロウ層１１を堆積して、その上に別の補助基板１２をボンディングするようにしてもよい。例えば、シリコン、ゲルマニウム、シリコンカーバイドのような機械的に安定した半導体、又は、モリブデン又はタングステンのような金属基板を使うことができる。ハンダ・ロウ層１１は、例えば、金／スズの合金を有する。金属層自体をさほど厚くする必要がないか、又は、金属層の析出が非常に高価である場合には、補助基板１２が必要となることがある。ハンダ・ロウ層１１が、半導体層２から比較的大きな間隔を置かれているので、上述のような、ハンダ・ロウ層の劣悪な機械的特性が切離しプロセスに影響を及ぼすことはない。ハンダ・ロウ層１１及び／又は補助基板１２は、スパッタリング、蒸着又はガルバニックに堆積することができる。成長基板１の離隔後、低溶融ハンダ・ロウの選択時に、補助基板１２を再度離隔して、プロセス内に戻すか、又は、他のもの（例えば、もっと安価な、アルミニウム又は銅製）に交換することができる。更に、補助基板１２を、接着剤による方法を用いて（例えば、ＮａｎｏＰｉｅｃｅ（登録商標）、ｈｔｔｐ：／／ｗｗｗ．ｎａｎｏｐｉｅｒｃｅ．ｃｏｍ参照）取り付けてもよい。
支持体基板の取付け、場合によっては、補助基板の取付け後、成長基板１を半導体層２から切り離してもよい。選択された成長基板１及び半導体２に応じて、このプロセスステップは、成長基板１の化学的な分解、犠牲層、レーザリフトオフ方法、目標破断位置が付けられたラミネート成長基板又は他の公知の方法によって実行することができる。
ＧａＡｓ又はシリコンのような基板材料は、容易に化学的に分解することができる。その際、成長基板は、消失される。付加的に、半導体は、それ自身エッチング溶液に対して不活性にするか、又は、特殊なエッチングストップ層を取り付ける必要がある。別の手段は、犠牲層を半導体層２内に組み込んで、該犠牲層を選択的にエッチングすることができる。このようにして、成長基板１を消失し、再度プロセスに入ることもできる。
短波スペクトル領域内での光形成用に使用される窒化物の材料システムで、サファイア又はシリコンカーバイドのような広く用いられている基板用にも、半導体（例えば、ＡｌＮ，ＧａＮ，ＩｎＮ）用にも、従来技術では適切な化学エッチング方法が公知ではない。従って、半導体層２の切離しのために、例えば、レーザリフトオフの方法が使用される。その際、ＧａＮは、レーザをガリウムに照射して、ガス状の窒素で分解することができるが、そのように利用される。レーザのフォトンのエネルギーは、ＧａＮの分解のために十分用いられるが、成長基板の分解のためには十分には用いられない。レーザは、サファイアによって照射され、このレーザは、所要の波長で常に透過性でもある。その結果、サファイアとの境界層では、ＧａＮが分解され、ガス及び圧力の形成に基づいて、半導体層２は、サファイア成長基板１から切り離される。成長基板１の切離し後の構成素子は、図７Ｅに示されている。何れにせよ、この方法は、ＳｉＣ上に析出されたＧａＮでは可能ではない。その理由は、ＳｉＣは、ＧａＮよりも小さなバンドギャップを有しており、従って、ＧａＮの前に分解されるからである。
更に、半導体層２を既にラミネートされた成長基板１上に析出する手段もある。そのようなラミネート成長基板１（例えば、ＳＭＡＲＴＣＵＴ（登録商標）又はＵＮＩＢＯＮＤ（登録商標））は、最上部層として付着層を有しており、この付着層は、適切な目標破断個所が付けられている。この個所で、薄い半導体層２は、支持体基板７の取付け後、成長基板１から切り離される。
メサ溝１０は、少なくとも半導体層２及びコンタクト層３内に、個別チップが各メサ溝１０内に定義されるようにエッチングされる。メサ溝１０は、少なくとも半導体層２全体及びコンタクト層３を通るように形成される。メサ溝１０の、横断面での形状は、例えば、図７Ｆに示されている。他の形状にしてもよい。メサ溝１０のエッチングは、フォトリソグラフィ、又は、ドライエッチングと組み合わせた他の公知の方法、例えば、ＲＩＥ（即ち、Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）を用いて実行することができる。
別の方法ステップでは、図７Ｆにより、コンタクト８は、スパッタリング又は蒸着を用いて半導体層２上に堆積される。コンタクト８は、例えば、アルミニウムを含む。場合によっては、パッシベーション層９（例えば、窒化シリコン又は酸化シリコン）を、スパッタリング又はＣＶＤ方法を用いて、半導体層２（コンタクト８によって被覆されていない）の部分に亘って、及び、少なくともコンタクト層３の側面に亘って堆積することができる。
オプショナルに、光出力結合のために、半導体内又はパッシベーション層９内に３次元構造を形成するとよい。光は先ず半導体から出力結合されるので、そのような構造が半導体層２内に形成されると、パッシベーション層９内に形成される場合よりも一層良好に作用する。しかし、光結合の改善用の構造は、当然両方の層内に形成することができる。
例えば、ピラミッド毎に少なくとも３つの可視面を有するピラミッド構造が、コンタクト８又は場合によってはパッシベーション層９が堆積される前に、半導体層２内にエッチングにより形成される。半導体層２が成長基板１から切り離された後、半導体層２の表面は、いくらか粗である。殊に、ＲＩＥ方法のような、異方性のエッチング方法によって、ピラミッド構造が形成される。選択された半導体に応じて、ウェットエッチング又はドライエッチング方法を用いても構造を形成することができる。例えば、ＲＩＥ又はＩＣＰ方法（即ち、ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ：誘導結合プラズマ）を、ＧａＮの構造化のために一層良好に適しており、その際、ＧａＡｓ半導体のために、ウェットエッチングを用いてもよい。そのような構造化後、コンタクト８、及び、有利には、パッシベーション層９も堆積して、表面を汚濁から保護することができるようになる。
最後に、チップを、メサ溝１０に沿って、例えば、ソーイング又はレーザ切断によって切り離される。図７Ｇに、ソーイングブレードを用いた切離しの様子が示されている。
図９Ａ〜９Ｆには、図７Ａ〜７Ｇに示された方法の変形方法ステップの一部が略示されている。上述の実施例の材料及び方法の指示は、他の指示がない限り、以下の実施例にも該当する。成長基板１上に半導体層２、コンタクト層３及び反射層４を堆積することは、図７Ａ及び７Ｂを用いて上述した通りに実行される。この場合、反射層４は、コンタクト層３内に統合される。組合せられた層は、図では参照番号３＋４で示されている。
図９Ａに示されているように、ここでは、メサ溝１０が、半導体層２を成長基板１から切り離す前に、コンタクト／反射層３＋４及び半導体層２内にエッチングされる。これは、メサエッチングプロセスが、その下に位置している層と問題となる場合には有利である。例えば、拡散障壁部５、ウェット層又は支持体基板７が、上述の方法では、メサエッチングプロセスの前に堆積されるが、この方法では、メサエッチングプロセス後初めて堆積され、従って、エッチングにさらされない。エッチング後、各層の積み重ね（即ち、コンタクト／反射層３＋４及び半導体層２）は、各個別の島の形式で成長基板１上に形成される。拡散障壁部５は、この島の上に堆積され、即ち、コンタクト／反射層３＋４上に堆積される。続いて、パッシベーション層９は、平坦に、拡散障壁部によって被覆されていないコンタクト／反射３＋４層及び半導体層２に亘って、及び、メサ溝１０内に位置している、成長基板１の部分に亘って堆積される。
付着及びウェット層６は、メサ溝１０の表面を含む表面全体の上に堆積される。図９Ｂ参照。
図９Ｃによると、支持体基板７は、例えば、ガルバニックにより、ウェット層６の上に、所望の厚みになる迄堆積され、その結果、メサ溝１０は充填される。
成長基板１は、上述の切離し方法の１つによって、半導体層２から切り離される。その際、メサ溝内に位置しているパッシベーション層９の部分も取り除かれる。図９Ｄ参照。
図９Ｅによると、コンタクト８は、半導体層２上に堆積される。半導体層２を汚濁から一層良好に保護するために、パッシベーション層９が半導体層２上に拡張される。
最後に、チップが、メサ溝に沿ってソーイング又はレーザ切断によって切り離される。図９Ｆ参照。
別の方法の実施例は、図１０Ａｔｏ１０Ｇに示されている。この方法は、ウェット層６の堆積後、前の方法に直ぐ続く（図９Ｂｔｏ１０Ａ参照）。図９Ｃに示されているように、支持体基板７を平坦に堆積する代わりに、例えば、フォトリソグラフィ、ＬＩＧＡ方法又はガルバニックによる成形を用いる同様の方法を用いて、感光性レジストから、切離しウェブ１３が堆積される。これは、感光性レジストをウェット層６の上に平坦に少なくとも１０μｍ厚になる迄堆積され、その結果、メサ溝全体がその全長に亘って完全に充填されるようにして達成される。適切な露光後、メサ溝と半導体層２の上側との間に位置している感光性レジストが選択的に除去される（図１０Ｂ参照）。重要なのは、この材料を選択的に除去することができる点にある。切離しウェブ１３は、最新のレジストシステム（例えば、ＬＩＧＡ方法又はそのために適切な感光性レジスト、例えば、ｍａ−Ｐ １００又はＳＵ−８、ＭｉｃｒｏＣｈｅｍ Ｃｏｒｐ．）を用いて、高いアスペクト比を達成することができる。有利には、できる限り狭幅の切離しウェブにするとよい。切離しウェブ１３が狭幅になればなる程、利用可能なウエーハ面が、切離しウェブによって一層僅かしか無駄に使われなくなる。つまり、ウエーハ当たりのチップの個数を増やすことができ、コストを下げることができる。
半導体層２の上側の各切離しウェブ１３間の中間スペースは、図１０Ｃによると、例えば、ガルバニックにより、支持体基板７として適切な材料を用いて、最大、切離しウェブの高さになる迄充填される。それから、切離しウェブが、溶剤を用いて、又は、エッチングによって選択的に取り除かれる。そうすることによって形成される支持体基板の島７１は、図１０Ｄに示されている。別のプロセシング用の簡単な処理のためには、支持体基板の島７１が、メサ溝も一緒に、支持力が得られる厚みの補助材料１４を用いて完全に被覆するように成形される。この被覆するような成形後の各構成素子は、図１０Ｅに示されている。補助材料１４は、スパッタリング方法、ＣＶＤ方法、ガルバニックによる方法、電流レスメッキ又は他の公知の方法によって堆積することができる。金属、適切なポリマー（例えば、ポリイミド）又はＳｐｉｎＯｎ（スピンオン）ガラスを用いてもよい。機械的な強度は、第２の基板上での接着又はハンダ・ロウ付けによっても得られる。しかし、重要なのは、補助材料１４が再度選択的に取り除かれ得るという点にある。
補助材料１４で被覆するように成形した後、成長基板１は、既述の各方法の１つによって、半導体層２から切り離される。図１０Ｆに示されているように、コンタクト８は、続いて半導体層２上に堆積される。
各構成素子は、機械的な力なしに切り離すことができる。支持体薄板１５は、コンタクト８を介して半導体層上に取り付けられ、補助材料１４は、例えば、エッチングによって選択的に取り除かれる。それから、各構成素子は、自動的に切り離され、そして、図１０Ｇに示されているように、支持体薄板１５上に配設される。この切離しプロセスは、非常に高速にすることができ、十分なエッチング速度を前提とする。時間消費が各構成素子の個数に単純に比例するソーイングとは異なり、この場合には、時間消費は、各構成素子の個数及び各ウエーハの大きさとは無関係である。これは、ソーイングプロセスを超える付加的な利点として、構成素子のどんな幾何的な制限もなくすことができる。つまり、丸形又は四角形の構成素子も製造することができる。狭幅の切離しウェブ１３によって、ソーイングトラックとして利用されずに捨てられるウエーハ面の無駄も減らすことができる。
図１１Ａ〜１１Ｄには、最後の方法の変形実施例を示す別の実施例が略示されている。この実施例では、この方法は、ほぼ図１０Ａ〜１０Ｃにまとめて略示されているが、但し、切離しウェブ１３の上側は、横断面が尖端部として構成されている。支持体基板７を切離しウェブ１３の高さに至る迄しか堆積しない代わりに、このプロセスを更に実行して、その結果、切離しウェブ１３も一緒に構造全体が平坦に成形される。これは、図１１Ａに示されており、支持体基板７用に使用されたのと同じ材料、又は、他の材料を用いて成形される。
成形された構造は、成長基板１が直ぐに除去できない程度に十分に支持力があるようにする必要がある。コンタクト８は、半導体層上に堆積される。図１１Ｂ参照。
図１１Ｃには、切離しウェブ１３が例えば有機溶剤を用いて半導体層２の側から分解される各構成素子が図示されている。従って、各チップは、ほぼ自由に、支持体基板層によって結合される支持体基板の島上に位置する。結合される支持体基板層は、いつでも比較的薄いので、各構成素子は、図１１Ｄに示されているように、僅かな力で剪断することができる。切離しウェブの尖端部状の成形により、剪断プロセスが支持され、有利に、僅かな剪断強度しかない支持体基板材料で作用することができる。
図１２Ａ及び１２Ｂは、各構成素子を有するウエーハ全体を各行に細分したもの、及び、各行を、例えば熱圧縮を用いて、接続導体路１９上に取付ることができる様子を示す。それと同時に、取付機械１８は、この結合を引き剥がし、又は、解消し、直ぐ次のフィールドに移動する。その際、短い経路しか進まないので、この方法は、比較的多数の部材数（例えば、自励発光型のＲＧＢディスプレイ）の各面を装着するためにも適している。
図１３Ａ及び１３Ｂには、図１０Ａ〜１０Ｇに示された方法に対して択一的な実施例を示す別の実施例が略示されている。ここでは、構成素子は、感光性レジストや構造化を用いずに製造される。図１０Ａに示されているように、ウェット層６が上面全体に堆積されている代わりに、この実施例では、ウェット層６は、単に、半導体層２の上側の最も外側の層上に堆積されており、即ち、メサ溝の側面又は上面上には、ウェット材料は設けられていない。図１３Ａに示されているように、非ウェット層１６は、メサ溝の側面及び上面上に堆積されている。この非ウェット層１６は、シリコン窒化物又はシリコン酸化物のような誘電体にすることができる。ウェット層６は、例えば、金又はチタン製である。
例えば、支持体基板材料（例えば、ニッケル）は、電流レス析出時に、ウェット層６上にしか成長しない。プロセスが、メサ溝が成長する前に停止されると、図１３Ｂに示されているように、切り離された支持体基板の島７１が達成される。この各構成素子は、図１０Ｄに示されている構成素子のように、更に加工することができる。支持体基板の島７１の構造化の忠実度は、感光性レジスト方法（即ち、図１０Ａ〜１０Ｇに示された方法）の場合程良好ではないが、そのために、レジストプロセシング及び露光用のコストが節約される。
図３Ａ、４及び６Ａに示されている、本発明の構成素子は、適切に変形して、本発明の方法に従って製造することもでき、即ち、図７，９，１０，１１及び１３に示された方法を変形してもよい。
図３Ａ，４及び６Ａに示された構成素子の製造のために、支持体基板７乃至支持体基板の島７１を構造化する必要がある。この構造化は、例えば、フォトリソグラフィ、ＬＩＧＡ方法又は他の公知の方法を用いて達成してもよい。例として、フォトリソグラフィを用いると、支持体基板７の取付の前に、適切な感光性レジストがウェット層６の上に堆積され、相応に露光され、エッチングされ、その結果、垂直構造素子乃至所望の構成素子の構造素子２５のネガティブな形状が達成される。高いアスペクト比で構造素子２５を達成するために、有利には、ＬＩＧＡ方法又はそのために適した感光性レジスト（例えば、ｍａ−ｐ １００ 又はＳＵ−８ ＮａｎｏTM製）が使用される。
図４又は６Ａに示された構成素子を製造するために、感光性レジストが十分に弾性である場合、この感光性レジストを、例えば、ＬＩＧＡ方法により、構成素子内にそのままにしておくか、又は、中間スペース２６を充填材料２７で充填することができる。この後者の択一実施例は、感光性レジストを溶解した後実行する必要がある。この方法は、例えば、中間スペース内に熱可塑性樹脂を封入するように射出する射出成形方法によって、例えば、高い温度で、液相の充填材料２７を流入することによって、液相の接着剤を流入し、この接着剤を事後に乾燥させ、又は、硬化（エポキシ樹脂）させることによって、又は他の公知の方法によって行うことができる。
図７Ａ〜７Ｇに示された方法の範囲内で、図３Ａ，４又は６Ａに示された構成素子の製造用の分岐に達し、この分岐の後、図７Ｃに示された製造の段階に達する。上述のように、感光性レジストは、ここでは、ウェット層６上に堆積され、図３Ａ又は４に示された構成素子が求められる場合には、構造素子２５の複数のネガティブな型を用いて構造化される。補助的に、図６Ａに示された構成素子を達成することができる場合、感光性レジストは、構造素子２５のネガティブな型を用いて構造化される。その後、支持体基板７は、上述の方法の１つにより、何れにせよ、感光性レジストを介して、支持体基板２４の所望の厚み（例えば、５０μｍ）に至る迄析出される。従って、支持体基板は、例えば、一体的に構成される。感光性レジストは、何時でも、各構成素子の切離し前に溶解してもよいし、又は、溶解しなくてもよい。感光性レジストが支持体基板７の材料よりも弾性であるか、又は、軟性である場合、感光性レジストを、同時に、図４又は６Ａに示された構成素子内用の充填材料２７として使うことができる。そうでない場合、構成素子は、図７Ｅ〜７Ｇの説明で記述したように、更に加工することができる。
支持体基板７は、構造化してもよく、その後、図９Ｂに示したプロセス段階に達する。上述のように、感光性レジストは、ウェット層６上に堆積され、支持体基板７は、少なくとも１つの構造素子及び１つの中間スペースが成形されて、支持体基板２４が形成されるように堆積される。感光性レジストを任意に溶解し、充填材料２７を任意に使用した後、図９Ｄ〜９Ｆに従って更に加工することができる。
同様に、図１０Ｂで達成された製造段階後構造化を行うことができる。ここでは、感光性レジストが、各切離しウェブ１３間に位置しているウェット層６上に堆積されて、構造化される。上述のように、支持体基板７は、各切離しウェブ間に位置しているウェット層６上、乃至、感光性レジスト上に堆積され、その結果、支持体基板２４も形成される。図１０Ｄ〜１０Ｇの後続加工は、感光性レジストを溶解して、又は、感光性レジストを溶解せずに、乃至充填材料２７を用いて行ってもよい。
図１１Ａ〜１１Ｄに示されている方法により、支持体基板は、上述のように構造化することができる。構造素子２５は、切離しウェブ１３よりも低く、従って、構成素子は、場合によって行われる切断方法の間十分に機械的に安定することができる。例えば、構造素子２５は、ほぼ１５μｍの高さであり、切離しウェブ１３は、ほぼ５０μｍの高さである。切離しウェブ１３は、一般的に５０μｍ〜２００μｍの高さにすることができるが、切離しウェブ１３が高くなればなる程、支持体基板７は厚くなり、材料もたくさん必要となり、そのことは、コスト上の問題となる。
図１３Ａ及び１３Ｂに示されている方法は、図１３Ａに示されているウェット層６の上に、図３Ａ，４又は６Ａに示されている構成素子の製造用の構造化支持体基板７を形成することができる。
本件特許出願は、ドイツ連邦共和国特許出願第１０２４５６３１．３−３３号公報の優先権を主張しており、その開示内容を、ここで引用している。
本発明の保護範囲について、本発明の実施例の説明に限定されない。寧ろ、本発明は、新規の各要件、並びに、各要件の各組合せを含み、つまり、この組合せが請求の範囲に明示的に示されていない場合でも、殊に、各要件の各組合せは請求の範囲に含まれるものとする。
本発明の製造方法により製造された構成素子の第１の実施例の断面略図 熱応力下での構成素子の断面略図 熱応力下で曲げられたウエーハの断面略図 種々異なる作動条件下での本発明の構成素子の第２の実施例の断面略図 種々異なる作動条件下での本発明の構成素子の第２の実施例の断面略図 種々異なる作動条件下での本発明の構成素子の第２の実施例の断面略図 本発明の製造方法により製造された構成素子の第３の実施例の断面略図 本発明の製造方法により製造された構成素子の第４の実施例の断面略図 図種々異なる作動条件下での本発明の製造方法により製造された構成素子の第５の実施例の断面略図 種々異なる作動条件下での本発明の製造方法により製造された構成素子の第５の実施例の断面略図 本発明の方法の第１の実施例の方法ステップの断面略図 本発明の方法の第１の実施例の方法ステップの断面略図 本発明の方法の第１の実施例の方法ステップの断面略図 本発明の方法の第１の実施例の方法ステップの断面略図 本発明の方法の第１の実施例の方法ステップの断面略図 本発明の方法の第１の実施例の方法ステップの断面略図 本発明の方法の第１の実施例の方法ステップの断面略図 本発明の製造方法により製造された構成素子の第６の実施例の断面略図 本発明の方法の第２の実施例の方法ステップの断面略図 本発明の方法の第２の実施例の方法ステップの断面略図 本発明の方法の第２の実施例の方法ステップの断面略図 本発明の方法の第２の実施例の方法ステップの断面略図 本発明の方法の第２の実施例の方法ステップの断面略図 本発明の方法の第２の実施例の方法ステップの断面略図 本発明の方法の第３の実施例の方法ステップの断面略図 本発明の方法の第３の実施例の方法ステップの断面略図 本発明の方法の第３の実施例の方法ステップの断面略図 本発明の方法の第３の実施例の方法ステップの断面略図 本発明の方法の第３の実施例の方法ステップの断面略図 本発明の方法の第３の実施例の方法ステップの断面略図 本発明の方法の第３の実施例の方法ステップの断面略図 本発明の方法の第４の実施例の方法ステップの断面略図 本発明の方法の第４の実施例の方法ステップの断面略図 本発明の方法の第４の実施例の方法ステップの断面略図 本発明の方法の第４の実施例の方法ステップの断面略図 第４の方法による実施例の組み立て方法を断面略図で示した図 第４の方法による実施例の組み立て方法を断面略図で示した図 本発明の方法の第５の実施例の方法ステップの断面略図 本発明の方法の第５の実施例の方法ステップの断面略図

Claims (38)

  1. 光出射半導体構成素子の製造方法において、
    以下の方法ステップ：
    （ａ） 光出射半導体層（２）を成長基板（１）上にエピタキシャル堆積するステップ、
    （ｂ） 前記半導体層（２）に金属コンタクト層（３）を設けるステップ、
    （ｂａ） 各メサ溝（１０）間に各個別チップを定義するために前記メサ溝（１０）をエッチングするステップであって、前記メサ溝（１０）を少なくとも全半導体層（２）及び全金属コンタクト層（３）によって形成するステップ、
    （ｃ） 少なくとも前記金属コンタクト層（３）を介して付着層及びウェット層（６）を形成するステップ、
    （ｄ） 機械的に安定な支持体基板（７）を付着層及び前記ウェット層（６）上に堆積、形成又は析出し、
    感光性レジストを前記ウェット層（６）上に堆積し、相応に一貫して構造化して、１つ又は複数のネガティブの型を、垂直の各構造素子（２５）によって形成し、
    支持体基板を、前記ネガティブの型内、及び、感光性レジスト上に当該感光性レジストの上側の支持体ベース（２４）の形成に至る迄堆積するステップ、
    （ｅ） 前記半導体層（２）を前記成長基板（１）から分離するステップ、
    （ｆ） 電気半導体層（２）上を前記半導体層（２）上に堆積するステップ、
    （ｇ） 前記各メサ溝（１０）に沿って分離することによって前記各チップを個別に切り離すステップ
    を有していることを特徴とする光出射半導体構成素子の製造方法。
  2. 感光性レジストを選択的に取り除き、感光性レジストの除去により生じる中間スペースを、支持体基板（７）の材料よりも弾性的である充填材料（２７）で充填し、又は、感光性レジストを、支持体基板（７）の材料よりも弾性的である充填材料として用いる請求項１記載の方法。
  3. 方法ステップ（ｂ）により、反射層（４）をコンタクト層（３）上に堆積するか、又は、コンタクト層（３）内に集積する請求項１又は２記載の方法。
  4. 拡散障壁部（５）を反射層（４）上に堆積する請求項３記載の方法。
  5. コンタクト層を方法ステップ（ｂ）により、反射層（４）、拡散障壁部（５）、ウェット層（６）を方法ステップ（ｃ）により、及び／又は、コンタクト（８）を方法ステップ（ｆ）により、スパッタリング又は蒸着を用いて堆積する請求項１から４迄の何れか１記載の方法。
  6. 選択的に溶解可能な材料を成長基板（１）に使用し、
    方法ステップ（ｅ）による半導体層（２）の、前記成長基板（１）からの切離しを、前記成長基板（１）の選択的なエッチングによって行う請求項１から５迄の何れか１記載の方法。
  7. 方法ステップ（ａ）の前に、選択的に溶解可能な材料製の犠牲層を、成長基板上に堆積し、その結果、方法ステップ（ａ）を是近畿犠牲層上で行い、
    方法ステップ（ｅ）による半導体層（２）の、成長基板（１）からの切離しを前記犠牲層の選択的なエッチングによって行う請求項１から６迄の何れか１記載の方法。
  8. 予めラミネートされた基板を成長基板（１）として使用し、前記ラミネートされた基板が、適切な目標破断個所を有する付着層を有しており、前記破断個所で、方法ステップ（ｅ）の間、成長基板（１）を所期のように前記半導体層（２）から切り離す請求項１から６迄の何れか１記載の方法。
  9. 方法ステップ（ｅ）による、半導体基板（２）の、成長基板（１）からの切離しを、レーザリフトオフ方法によって行い、前記半導体層（２）を、成長基板（１）との境界面でレーザを用いて分解する請求項１から６迄の何れか１記載の方法。
  10. 機械的に安定な支持体基板（７）を、スパッタリング方法、ＣＶＤ方法、ガルバニックによる方法又は電流レスのメッキによって析出する請求項１から９迄の何れか１記載の方法。
  11. 方法ステップ（ｄ）により、支持体基板（７）上に、付加的な補助基板（１２）を堆積する請求項１から１０迄の何れか１記載の方法。
  12. 付加的な補助基板（１２）を、支持体基板（７）上に接着剤方法又はハンダ・ロウ付けを用いて取り付ける請求項１１記載の方法。
  13. ハンダ・ロウ付けに必要なハンダ・ロウ層（１１）及び／又は補助基板（１２）を、スパッタリング、蒸着又はガルバニックにより堆積する請求項１２記載の方法。
  14. 支持体基板（７）及び場合によっては補助基板（１２）及びハンダ・ロウ付け又は接着層（１１）の全厚みが、１５μｍを超過しないようにする請求項１から１３迄の何れか１記載の方法。
  15. 方法ステップ（ｆ）による、半導体層（２）上へのコンタクト（８）の堆積後、パッシベーション層（９）を少なくとも部分的に半導体層（２）上に堆積する請求項１から１４迄の何れか１記載の方法。
  16. 方法ステップ（ｆ）による、半導体層（２）上へのコンタクト（８）の堆積後、３次元構造を、半導体層（２）上、及び／又は、パッシベーション層（９）が設けられている場合には当該パッシベーション層（９）上での光出力結合を最適化するために３次元構造を堆積する請求項１から１５迄の何れか１記載の方法。
  17. ３次元構造を、光出力結合の最適化のために、ピラミッド状に、ピラミッド毎に少なくとも３つの可視面と共に半導体層（２）、及び／又は、パッシベーション層（９）上に、又は、円錐状に前記半導体層（２）上及び／又は前記パッシベーション層（９）上に形成する請求項１６記載の方法。
  18. ３次元構造を光出力結合の最適化のためにウェットエッチング又はドライエッチングを用いて形成する請求項１６又は１７記載の方法。
  19. 方法ステップ（ｂ）により、パッシベーション層（９）を少なくとも部分的に半導体層（２）、コンタクト層（３）上に、及び、反射層（４）、拡散障壁部（５）が設けられている場合、当該反射層（４）及び当該拡散障壁部（５）上に堆積する請求項１から１８迄の何れか１記載の方法。
  20. 方法ステップ（ｇ）により、チップをソーイング又はレーザ切断により切り離す請求項１から１９迄の何れか１記載の方法。
  21. 方法ステップ（ｃ）により、メサ溝（１０）内にウェット層（６）上に切り離しウェブ（１３）を堆積して、当該切離しウェブ（１３）が前記メサ溝（１０）を全長に亘って完全に充填し、前記各切離しウェブ間に位置している前記ウェット層（６）の表面から突出するようにする請求項１から２０迄の何れか１記載の方法。
  22. 切り離しウェブ（１３）を、少なくとも１０μｍの高さに溝ベース上に堆積する請求項２１記載の方法。
  23. 感光性レジストを切り離しウェブ（１３）用の材料として使う請求項２１又は２２記載の方法。
  24. 切離しウェブを、フォトリソグラフィ又はＬＩＧＡ方法を用いて堆積する請求項２１から２３迄の何れか１記載の方法。
  25. 切離しウェブ（１３）を、横断面が尖塔部を有するように形成する請求項２１から２４迄の何れか１記載の方法。
  26. 方法ステップ（ｄ）を、単に各切離しウェブ（１３）間のスペース内で行い、支持体基板材料を、前記切離しウェブ（１３）の高さに迄堆積する請求項２１から２５迄の何れか１記載の方法。
  27. 方法ステップ（ｄ）を、単に、各切離しウェブ（１３）間のスペース内で行い、支持体基板材料を前記切離しウェブ（１３）の高さを超過する迄堆積する請求項２１から２５迄の何れか１記載の方法。
  28. 方法ステップ（ｆ）により、半導体層（２）上にコンタクト（８）を堆積した後に、切離しウェブ（１３）の材料を選択的に取り除く請求項２７記載の方法。
  29. 切離しウェブ（１３）の材料を、溶剤を用いて溶解する請求項２８記載の方法。
  30. 方法ステップ（ｇ）でのチップの切離しを、切断プロセスを用いて実行する請求項２７から２９迄の何れか１記載の方法。
  31. 方法ステップ（ｈ）の間、チップをストライプ（１７）に切離し、当該ストライプ（１７）から、切り離し及びボンディング工具（１８）を用いて取り付ける請求項２７から３０迄の何れか１記載の方法。
  32. 方法ステップ（ｅ）の前に、切離しウェブ（１３）の材料を選択的に切り離し、坦体基板の島（７１）を形成し、
    その後、成長基板（１）の上側の全構造を、拘束されていない、突出した坦体基板島（７１）及びメサ溝（１０）を含み、補助材料（１４）から完全に成形し、
    方法ステップ（ｇ）でのチップの切離しを実行し、坦体薄板（１５）を各電気コンタクト（８）を介して半導体層（２）上に堆積し、補助材料（１４）を選択的に取り除く請求項２６記載の方法。
  33. 金属、ポリマー及び／又はガラスに基づく材料を補助材料（１４）として使う請求項３２記載の方法。
  34. 方法ステップ（ｃ）による付着及びウェット層（６）の堆積を、単に外側の層の表面上に限定し、
    方法ステップ（ｄ）の前に、測定溝（１０）を完全にアンチウェット層（１６）で被覆し、
    方法ステップ（ｄ）による坦体基板（７）の堆積を、相応に、付着及びウェット層（６）上にだけ行い、隣接の坦体基板島（７１）の一緒の成長前に停止し、
    成長基板（１）の上側の全構造を、突出した自由坦体基板島（７１）及びメサ溝（１０）を含めて、補助材料（１４）によって完全に成形し、
    方法ステップ（ｇ）でのチップの切離しを実行し、坦体薄板（１５）を電気コンタクト（８）を介して半導体層（２）上に堆積し、補助材料（１４）を選択的に取り除く請求項１から２０迄の何れか１記載の方法。
  35. 感光性レジストを選択的に取り除く請求項１〜３４迄の何れか１記載の方法。
  36. 感光性レジストの除去により
    生じる中間スペース（２６）を、充填材料（２７）で充填する請求項３５記載の方法。
  37. 充填材料（２７）を弾性的に支持体基板（７）の材料として用いる請求項３６記載の方法。
  38. 感光性レジストを構造化して、垂直構造素子の少なくとも１つのネガティブの型を、半導体層（２）の中央部の下側に設ける請求項１から３７迄の何れか１記載の方法。
JP2008264252A 2002-09-30 2008-10-10 半導体構成素子の製造方法 Expired - Lifetime JP5183413B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10245631.3A DE10245631B4 (de) 2002-09-30 2002-09-30 Halbleiterbauelement
DE10245631.3 2002-09-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004540478A Division JP4230455B2 (ja) 2002-09-30 2003-09-05 半導体構成素子及び製造方法

Publications (2)

Publication Number Publication Date
JP2009065182A true JP2009065182A (ja) 2009-03-26
JP5183413B2 JP5183413B2 (ja) 2013-04-17

Family

ID=32010000

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004540478A Expired - Lifetime JP4230455B2 (ja) 2002-09-30 2003-09-05 半導体構成素子及び製造方法
JP2008264252A Expired - Lifetime JP5183413B2 (ja) 2002-09-30 2008-10-10 半導体構成素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004540478A Expired - Lifetime JP4230455B2 (ja) 2002-09-30 2003-09-05 半導体構成素子及び製造方法

Country Status (7)

Country Link
US (2) US7208337B2 (ja)
EP (1) EP1547162B1 (ja)
JP (2) JP4230455B2 (ja)
CN (2) CN100440550C (ja)
DE (1) DE10245631B4 (ja)
TW (1) TWI240428B (ja)
WO (1) WO2004032247A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
JP5305655B2 (ja) * 2004-07-30 2013-10-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 薄膜技術による半導体チップの製造方法および薄膜半導体チップ
DE102004052688B4 (de) * 2004-10-29 2007-06-28 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip sowie optoelektronisches Bauteil mit solch einem Lumineszenzdiodenchip
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
KR100638732B1 (ko) * 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
JP2007158132A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TWI282629B (en) * 2005-06-21 2007-06-11 Unit Light Technology Inc Method for fabricating LED
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
WO2007025062A2 (en) * 2005-08-25 2007-03-01 Wakonda Technologies, Inc. Photovoltaic template
JP4749809B2 (ja) * 2005-09-14 2011-08-17 昭和電工株式会社 窒化物系半導体発光素子
EP1925039A4 (en) * 2005-09-16 2012-07-04 Showa Denko Kk METHOD FOR PRODUCING A LIGHT-EMITTING NITRIDE SEMICONDUCTOR DEVICE
KR100691363B1 (ko) * 2005-09-23 2007-03-12 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102005053274A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US8124454B1 (en) * 2005-10-11 2012-02-28 SemiLEDs Optoelectronics Co., Ltd. Die separation
CN100407460C (zh) * 2005-11-16 2008-07-30 齐瀚光电股份有限公司 发光二极管灯组
EP2041802B1 (en) * 2006-06-23 2013-11-13 LG Electronics Inc. Light emitting diode having vertical topology and method of making the same
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
EP2053709B1 (de) * 2007-10-22 2012-08-01 TRUMPF Laser GmbH + Co. KG Lager für optische Bauteile
US8927392B2 (en) * 2007-11-02 2015-01-06 Siva Power, Inc. Methods for forming crystalline thin-film photovoltaic structures
WO2009084857A2 (en) * 2007-12-28 2009-07-09 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
KR20090072980A (ko) 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
KR20090077425A (ko) * 2008-01-11 2009-07-15 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
EP2262012B1 (en) 2008-04-02 2017-12-27 LG Innotek Co., Ltd. Light-emitting diode and a method of manufacturing thereof
KR20100008123A (ko) 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
DE102008038750A1 (de) * 2008-08-12 2010-02-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
JP5115434B2 (ja) * 2008-09-30 2013-01-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
WO2010088366A1 (en) * 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
KR100969146B1 (ko) * 2009-02-18 2010-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
DE102009035429A1 (de) * 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
JP2011086899A (ja) * 2009-09-15 2011-04-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP5507197B2 (ja) * 2009-10-23 2014-05-28 スタンレー電気株式会社 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8202786B2 (en) 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US9029200B2 (en) 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US8865522B2 (en) 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
DE102011017097A1 (de) * 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
DE102011104515A1 (de) * 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
KR101839453B1 (ko) * 2011-08-02 2018-03-16 엘지디스플레이 주식회사 플렉시블 디스플레이 장치의 제조 장비 및 제조 방법
WO2013049614A1 (en) * 2011-09-30 2013-04-04 Microlink Devices, Inc. Light emitting diode fabricated by epitaxial lift-off
WO2013074370A1 (en) * 2011-11-18 2013-05-23 LuxVue Technology Corporation Method of forming a micro led structure and array of micro led structures with an electrically insulating layer
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US8952413B2 (en) 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
WO2013171632A1 (en) * 2012-05-17 2013-11-21 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
DE102012210124A1 (de) * 2012-06-15 2013-12-19 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteils
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
CN103943731B (zh) * 2013-01-23 2017-03-15 同方光电科技有限公司 一种提高氮化物led外延片发射波长均匀性的生长方法
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
JP5621106B2 (ja) * 2013-04-12 2014-11-05 株式会社東芝 半導体発光素子及び半導体発光装置
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102049635B1 (ko) 2013-06-12 2019-11-28 로히니, 엘엘씨. 피착된 광-생성 소스에 의한 키보드 백라이팅
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
DE102013109079A1 (de) * 2013-08-22 2015-02-26 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen von Substraten und Halbleiterchip
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
DE102013111503B4 (de) 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
EP3213354B1 (en) * 2014-10-27 2020-06-17 Lumileds Holding B.V. Directional light emitting arrangement and a method of producing the same
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
DE102015002176A1 (de) * 2015-02-24 2016-08-25 Jenoptik Laser Gmbh Verfahren zum Herstellen eines Diodenlasers und Diodenlaser
US10629393B2 (en) 2016-01-15 2020-04-21 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
DE102016101942B4 (de) * 2016-02-04 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung
DE102016103353A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US20180177045A1 (en) * 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
DE102017105235B4 (de) 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
DE102018104936A1 (de) * 2018-03-05 2019-09-05 Osram Opto Semiconductors Gmbh Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils
US10497838B2 (en) * 2018-04-12 2019-12-03 Osram Opto Semiconductors Gmbh Method for producing an optic device, optic device and assembly comprising such an optic device
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11056611B2 (en) * 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186598A (ja) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JP2001274507A (ja) * 2000-03-28 2001-10-05 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
WO2001082384A1 (de) * 2000-04-26 2001-11-01 Osram Opto Semiconductors Gmbh Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren
WO2002019439A1 (de) * 2000-08-31 2002-03-07 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
WO2002033760A1 (de) * 2000-10-17 2002-04-25 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements auf gan-basis
JP2005522873A (ja) * 2002-04-09 2005-07-28 オリオール， インク． 縦方向構造を有するｌｅｄの製作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3444019A1 (de) 1984-12-03 1986-06-05 Siemens AG, 1000 Berlin und 8000 München Strahlung erzeugende halbleiterdiode mit einem kleinflaechigen kontakt mit grossflaechigerem oberflaechenschutz
CH670334A5 (ja) * 1986-09-16 1989-05-31 Bbc Brown Boveri & Cie
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JP2863678B2 (ja) 1992-09-28 1999-03-03 三菱電機株式会社 半導体レーザ装置及びその製造方法
US5461637A (en) * 1994-03-16 1995-10-24 Micracor, Inc. High brightness, vertical cavity semiconductor lasers
DE19506093C2 (de) 1995-02-22 2000-12-07 Dilas Diodenlaser Gmbh Diodenlaserbauelement
DE19646476C2 (de) * 1996-11-11 2002-03-14 Fraunhofer Ges Forschung Verbindungsstruktur
KR100688240B1 (ko) 1997-01-09 2007-03-02 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
DE19821544A1 (de) * 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
KR100700993B1 (ko) 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
WO2001061766A1 (fr) 2000-02-21 2001-08-23 Sanken Electric Co., Ltd. Dispositif semi-conducteur electroluminescent et procede de fabrication correspondant
DE10017336C2 (de) * 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE10040448A1 (de) 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
US6555405B2 (en) 2001-03-22 2003-04-29 Uni Light Technology, Inc. Method for forming a semiconductor device having a metal substrate
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186598A (ja) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JP2001274507A (ja) * 2000-03-28 2001-10-05 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
WO2001082384A1 (de) * 2000-04-26 2001-11-01 Osram Opto Semiconductors Gmbh Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren
WO2002019439A1 (de) * 2000-08-31 2002-03-07 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
WO2002033760A1 (de) * 2000-10-17 2002-04-25 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements auf gan-basis
JP2005522873A (ja) * 2002-04-09 2005-07-28 オリオール， インク． 縦方向構造を有するｌｅｄの製作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법

Also Published As

Publication number Publication date
DE10245631A1 (de) 2004-04-15
TW200406934A (en) 2004-05-01
CN101373808A (zh) 2009-02-25
CN101373808B (zh) 2010-10-13
US20070181891A1 (en) 2007-08-09
JP5183413B2 (ja) 2013-04-17
WO2004032247A3 (de) 2004-09-02
DE10245631B4 (de) 2022-01-20
CN1685531A (zh) 2005-10-19
CN100440550C (zh) 2008-12-03
TWI240428B (en) 2005-09-21
US20060065905A1 (en) 2006-03-30
US7557381B2 (en) 2009-07-07
JP2006516066A (ja) 2006-06-15
US7208337B2 (en) 2007-04-24
WO2004032247A2 (de) 2004-04-15
EP1547162B1 (de) 2015-03-04
JP4230455B2 (ja) 2009-02-25
EP1547162A2 (de) 2005-06-29

Similar Documents

Publication Publication Date Title
JP5183413B2 (ja) 半導体構成素子の製造方法
US10483435B2 (en) Semiconductor light emitting device
EP2157623B1 (en) Semiconductor light emitting element and method for manufacturing the same
KR101737281B1 (ko) 안정화 포스트를 갖는 마이크로 소자
JP4565391B2 (ja) 発光素子及びその製造方法
KR101522055B1 (ko) 박막 기술을 이용한 광전 소자의 제조 방법
JP5693553B2 (ja) 薄膜半導体チップ
JP5148647B2 (ja) 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP4835409B2 (ja) Ｉｉｉ−ｖ族半導体素子、およびその製造方法
US7781241B2 (en) Group III-V semiconductor device and method for producing the same
US7923841B2 (en) Method for bonding semiconductor structure with substrate and high efficiency photonic device manufactured by using the same method
EP2642516B1 (en) Method of manufacturing semiconductor element
JP2007134744A (ja) サブマウントおよび半導体装置
EP2642515B1 (en) Semiconductor element and method of manufacturing the same
JP5438806B2 (ja) 半導体発光素子及び半導体発光装置
JP5802256B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5183413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term