DE10222867B4 - Verfahren der Verwendung von Opferabstandsstücken (Spacers) zur Verringerung des Kurzkanaleffekts - Google Patents

Verfahren der Verwendung von Opferabstandsstücken (Spacers) zur Verringerung des Kurzkanaleffekts Download PDF

Info

Publication number
DE10222867B4
DE10222867B4 DE10222867A DE10222867A DE10222867B4 DE 10222867 B4 DE10222867 B4 DE 10222867B4 DE 10222867 A DE10222867 A DE 10222867A DE 10222867 A DE10222867 A DE 10222867A DE 10222867 B4 DE10222867 B4 DE 10222867B4
Authority
DE
Germany
Prior art keywords
gate electrode
spacers
electrode stack
substrate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10222867A
Other languages
English (en)
Other versions
DE10222867A1 (de
Inventor
Jing-Xian Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Publication of DE10222867A1 publication Critical patent/DE10222867A1/de
Application granted granted Critical
Publication of DE10222867B4 publication Critical patent/DE10222867B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauteils, mit folgenden aufeinanderfolgenden Schritten:
Bereitstellung eines Substrats (10), auf welchem ein Gateelektrodenstapel (18) vorgesehen ist, wobei das Substrat eine freiliegende Oberfläche aufweist, und der Gateelektrodenstapel (18) einen unteren Abschnitt mit freiliegenden Seitenwänden (9) aufweist;
Ausbildung einer ersten Oxidschicht (19) über:
den freiliegenden Seitenwänden (9) des unteren Abschnitts des Gateelektrodenstapels (18) und der freiliegenden Oberfläche des Substrats (10);
Verwendung des Gateelektrodenstapels (18) und der ersten Oxidschicht (19) über den freiliegenden Seitenwänden (9) des unteren Abschnitts des Gateelektrodenstapels (18) als Masken, und Implantierung von LDD-Implantaten (22) in das Substrat (10) neben der ersten Oxidschicht (19) über den freiliegenden Seitenwänden (9) des unteren Abschnitts des Gateelektrodenstapels (18);
Ausbildung einer konformen Dielektrikumsschicht (200) über dem Gateelektrodenstapel (18) und der ersten Oxidschicht (19);
Versehen der konformen dielektrischen Schicht (100) und der darunterliegenden Abschnitte der ersten Oxidschicht (19) mit...

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein die Halbleiterherstellung, und dabei die Herstellung von Halbleiterbauteilen.
  • HINTERGRUND DER ERFINDUNG
  • Infolge der immer stärkeren Verkleinerung von Halbleiterbauteilen treten bei den Bauteilen, beispielsweise Transistoren, ernsthafte Kurzkanaleffekte auf.
  • Die US 5,863,824 A beschreibt ein Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung der Gateelektrodenlänge und der Abstandsstückbreite zum Steuern der Treiberstromstärke.
  • Die US 5,846,857 A beschreibt ein Verfahren zur Herstellung eines CMOS-Bauteiles unter Verwendung entfernbarer Seitenwandabstandsstücke, um unabhängig die Transistorleistung für den N- und K-Kanal zu optimieren.
  • Die US 6,156,598 A beschreibt einen Prozess mit zwei Abstandsstücken.
  • Die US 5,789,298 A beschreibt einen andere Prozess mit zwei Abstandsstücken.
  • Die US 5,679,589 A offenbart ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß dem ein Gateelektrodenstapel mit freiliegenden Seitenwänden auf einem Substrat vorgesehen ist. Auf den freiliegenden Seitenwänden sowie auf der freiliegenden Substratoberfläche wird eine Oxidschicht und auf dieser und dem Gateelektrodenstapel wird eine konforme Dielektrikumsschicht ausgebildet. Dielektrikumsopferabstandsstücke werden mithilfe einer über der Dielektrikumsschicht ausgebildeten Dielektrikumsopferschicht ausgebildet. Jene dienen zusammen mit dem Gateelektrodenstapel als Masken für die Ausbildung einer Soruce-/Drain-Region und werden nach dieser Ausbildung entfernt.
  • Die US 5,856,227 A offenbart ein Herstellungsverfahren für ein MOSFET-Bauteil, gemäß dem LDD-Implantate ohne die Verwendung von Abstandstücken durch Ionenimplantation durch eine dünne Polysiliziumschicht ausgebildet werden.
  • In US 5,783,475 A wird ein Verfahren zur Ausbildung eines Abstandhalters beschrieben, in dem drei Dielektrikumsschichten nacheinander über ein Halbleitersubstrat und eine Gateelektrode ausgebildet und nacheinander selektiv geätzt werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines verbesserten Verfahrens zur Ausbildung von Halbleiterbauteilen unter Minimierung des Kurzkanaleffekts.
  • Gemäß der vorliegenden Erfindung wird ein Substrat zur Verfügung gestellt, auf dem ein Gateelektrodenstapel vorgesehen ist. Das Substrat weist eine freiliegende Oberfläche auf, und der Gateelektrodenstapel enthält einen unteren Abschnitt mit freiliegenden Seitenwänden. Eine erste Oxidschicht wird über den freiliegenden Seitenwänden des unteren Abschnitts des Gateelektrodenstapels und der freiliegenden Oberfläche des Substrats ausgebildet. LDD-Implantate oder Einsätze werden in das Substrat in der Nähe der ersten Oxidschicht implantiert, die über den freiliegenden Seitenwänden des unteren Abschnitts des Gateelektrodenstapels vorgesehen ist. Eine konforme Dielektrikumsschicht wird über dem Gateelektrodenstapel und der ersten Oxidschicht hergestellt. Die horizontalen Abschnitte der konformen Dielektrikumsschicht und der darunterliegenden Abschnitte der ersten Oxidschicht werden so mit einem Muster versehen, dass konforme Dielektrikumsabstandsstücke und darunter L-förmige erste Oxidschichtabstandsstücke ausgebildet werden. Über den konformen Dielektrikumsabstandsstücke werden Dielektrikumsopferabstandsstücke ausgebildet. Unter Verwendung des Gateelektrodenstapels, der konformen Dielektrikumsabstandsstücke und der Dielektrikumsopferabstandsstücke als Masken werden Source/Drain-Implantate neben den Dielektrikumsopferabstandsstücken implantiert, und werden die Dielektrikumsopferabstandsstücke sodann entfernt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird anhand der nachstehenden Beschreibung zusammen mit den beigefügten Zeichnungen erläutet, in welchen gleiche Bezugszeichen gleiche oder entsprechende Elemente, Bereiche und Abschnitte bezeichnen. Es zeigt:
  • 1 und 2 schematisch einen Prozess, der bei einer bevorzugten Ausführungsform der vorliegenden Erfindung eingesetzt wird;
  • 3 bis 5 schematisch ein Beispiel für ein Verfahren zur Herstellung eines Halbleiterbauteils unter Verwendung von Dielektrikumsopferabstandsstücken, das nicht Teil der vorliegenden Erfindung ist, zusammen mit den 1 und 2; und
  • 6 bis 9 schematisch eine bevorzugte Ausführungsform der vorliegenden Erfindung, zusammen mit den 1 und 2.
  • DETAILLLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Ursprüngliche Anordnung
  • 1 zeigt ein Substrat 10, auf welchem zumindest ein Gateelektrodenstapel vorgesehen ist. Benachbarte Gateelektrodenstapel 18 können durch eine Isolieranordnung 12 getrennt sein. Der Gateelektrodenstapel 18 weist eine darunterliegende Gateoxidschicht 14 auf, einen mittleren Polycidabschnitt 16 mit freiliegenden Seitenwänden 9, und eine darüberliegende Kappe 23 aus SiN.
  • Das Substrat 10 ist vorzugsweise ein Silizium- oder Germaniumsubstrat, und die Isolieranordnung 12 ist vorzugsweise eine Anordnung mit Flachgrabenisolierung (STI).
  • Ausbildung ursprünglicher Oxidabstandsstücke 20
  • Wie in 1 gezeigt ist, wächst eine Oxidschicht 19 thermisch über den freiliegenden Seitenwänden 9 des Polycidabschnitts 16 und über der freiliegenden Oberfläche des Substrats 10, so dass die freiliegenden Seitenwände der Gateoxidschicht 14 abgedeckt werden, und so ursprüngliche Seitenwandabstandsstücke 20 über dem Gateelektrodenstapel 18 erzeugt werden.
  • Die ursprünglichen Oxidabstandsstücke 20 weisen eine untere Basisbreite 21 von vorzugsweise zwischen etwa 7 und 15 nm auf, und besonders bevorzugt zwischen etwa 8 und 13 nm.
  • Die ursprünglichen Oxidabstandsstücke dienen als Sperren, um Beschädigungen, die anderenfalls durch nachfolgende Implantierungvorgänge hervorgerufen würden, zu verhindern oder abzumildern.
  • Ausbildung von LDD-Implantaten 22
  • Wie in 2 gezeigt wird, wobei der Gateelektrodenstapel 18 und die vertikalen Abschnitte der ursprünglichen Oxidabstandsstücke 20 als Masken dienen, werden LDD-Implantate 22 durch die horizontalen Abschnitte der Oxidschicht 19 und in das Substrat 10 hinein neben den ursprünglichen Oxidabstandsstücken 20 bis zu einer Tiefe von vorzugsweise von etwa 30 bis zu 150 nm erzeugt, besonders bevorzugt von etwa 50 bis 120 nm. BF2-, P- oder As-Ionen werden vorzugsweise zur Ausbildung der LDD-Implantate 22 verwendet, vorzugsweise bei einer Energie von bevorzugt etwa 5 bis 45 keV.
  • Beispiel (nicht Bestandteil der Erfindung) – (1, 2), und 3 und 5
  • Ausbildung der Oxidopferabstandsstücke, der L-förmigen SiN-Abstandsstücke 28, und der L-förmigen Oxidabstandsstücke 27
  • Wie in 3 gezeigt ist, wird eine konforme SiN-Dielektrikumsschicht 100 über dem Gateelektrodenstapel 18, den ursprünglichen Oxidabstandsstücken 20, den horizontalen Abschnitten der Oxidschicht 19, und der STI 12 ausgebildet.
  • Eine Oxidopferschicht 102 wird dann über der konformen SiN-Schicht 100 hergestellt. Die konforme Oxidopferschicht 102 besteht vorzugsweise aus Oxid (SiO2), das mittels chemischer Dampfablagerung (CVD) hergestellt wurde.
  • Dann wird ein herkömmlicher Photolithographie- und Ätzprozess durchgeführt, um folgende Teile zu entfernen: die horizontalen Abschnitte der Oxidopferschicht 102, zur Ausbildung von Oxidopferabstandsstücken 26, die eine untere Basisbreite von vorzugsweise etwa 8 bis 30 nm und besonders bevorzugt von etwa 10 bis 20 nm aufweisen; die darunterliegenden Abschnitte der konformen SiN-Schicht 100, zur Ausbildung L-förmiger SiN-Abstandsstücke 28; und die darunterliegenden, horizontalen Abschnitte der Oxidschicht 19, um die Ausbildung der L-förmigen Oxidabstandsstücke 27 fertig zu stellen.
  • Source/Drain-(S/D-)Implantierung 29
  • Wie in 4 gezeigt ist, werden unter Verwendung des Gateelektrodenstapels 18 und der Oxidopferabstandsstücke 28 als Masken, Source/Drain-Implantate (S/D-Implantate) 29 innerhalb des Substrats 10 neben den Oxidopferabstandsstücken 26 bis zu einer Tiefe von vorzugsweise etwa 50 bis 200 nm hergestellt, und besonders bevorzugt von etwa 80 bis 150 nm. BF2-, P- oder As-Ionen werden vorzugsweise zur Herstellung der S/D-Implantate 29 verwendet, vorzugsweise bei einer Energie von bevorzugt etwa 5 bis 50 keV.
  • Entfernen der Oxidopferabstandsstücke 26
  • Wie in 5 gezeigt ist, werden die Oxidopferabstandsstücke 26 entfernt, bevorzugt unter Einsatz eines Naßreinigungsprozesses mit der Chemikalie HF, um die Anordnung gemäß der ersten Ausführungsform fertig zu stellen.
  • Dann kann es mit der weiteren Bearbeitung weitergehen.
  • In der Auswirkung wird die effektive Gatelänge größer, infolge eines Oxidopferabstandsstücks, gleichzeitig ohne Verluste infolge einer Spaltfüllung für den folgenden Dielektrikumszwischenfilm. Weiterhin wird hierdurch nicht das Seitenverhältnis oder Streckungsverhältnis des Gatestapels zum Abstandsstück geändert.
  • Ausführungsform – (1, 2) und 6 bis 9
  • Ausbildung der konformen SiN-Schicht 200
  • Wie in 6 gezeigt ist, wird eine konforme SiN-Dielektrikumsschicht 200 über dem Gateelektrodenstapel 18, den ursprünglichen Oxidabstandsstücken 20, den horizontalen Abschnitten der Oxidschicht 19, und der STI 12 hergestellt.
  • Ausbildung von Nitridabstandsstücken und L-förmigen Oxidabstandsstücken 202
  • Wie in 7 gezeigt ist, wird die konforme SiN-Dielektrikumsschicht 200 mit den darunterliegenden horizontalen Abschnitten der Oxidschicht 19 mit einem Muster versehen, um SiN-Abstandsstücke 201 und daher L-förmige Oxidabstandsstücke 202 herzustellen.
  • Die Nitridabstandsstücke 201 weisen eine untere Basisbreite von vorzugsweise etwa 15 bis 50 nm auf, und besonders bevorzugt von etwa 20 bis etwa 40 nm.
  • Ausbildung von Oxidopferabstandsstücken 204 über den Nitridabstandsstücken 201
  • Wie in 8 gezeigt ist, werden Abstandsstücke 204 aus Opferoxid (SiO2) über den Nitridabstandsstücken 201 hergestellt. Die Oxidopferabstandsstücke 204 werden besonders bevorzugt aus mittels CVD hergestelltem Oxid (SiO2) hergestellt. Die Oxidopferabstandsstücke 204 weisen eine untere Basisbreite von vorzugsweise etwa 8 bis 30 nm auf, besonders bevorzugt von etwa 10 bis 20 nm.
  • Ausbildung von Source/Drain-Implantaten (S/D-Implantaten) 206
  • Wie in 8 gezeigt ist, werden unter Verwendung des Gateelektrodenstapels 18, der Oxidopferabstandsstücke 204 und der Nitridabstandsstücke 201 als Maske, Source/Drain-Implantate (S/D-Implantate) 206 innerhalb des Substrats 10 neben den Oxidopferabstandsstücken 204 bis zu einer Tiefe von vorzugsweise von etwa 50 bis 200 nm hergestellt, besonders bevorzugt von etwa 80 bis 150 nm. BF2-, P- oder As-Ionen werden vorzugsweise zur Herstellung der S/D-Implantate 54 verwendet, bevorzugt bei einer Energie von bevorzugt etwa 5 bis 50 keV.
  • Entfernen der Oxidopferabstandsstücke 204
  • Wie in 9 gezeigt ist, werden die Oxidopferabstandsstücke 204 von den Nitridabstandsstücken 201 entfernt, vorzugsweise unter Verwendung eines Naßreinigungsprozesses mit der Chemikalie HF, um die Anordnung gemäß der Ausführungsform fertig zu stellen.
  • Dann kann es mit einer weiteren Bearbeitung weitergehen.
  • Dies führt dazu, dass die effektive Gatelänge größer wird, infolge eines Oxidopferabstandsstücks, wobei gleichzeitig kein Verlust der Spaltfüllung für den folgenden Dielektrikumszwischenschichtfilm auftritt. Weiterhin wird hierdurch nicht das Seitenverhältnis oder Streckungsverhältnis des Gatestapels zum Abstandsstück (oder Raum) geändert.
  • Vorteile der vorliegenden Erfindung
  • Die Vorteile einer oder mehrerer Ausführungsformen der vorliegenden Erfindung umfassen die Auswirkung der Verbreiterung der Kanallänge, ohne dass das Seitenverhältnis oder Streckungsverhältnis beeinträchtigt wird.

Claims (4)

  1. Verfahren zur Herstellung eines Halbleiterbauteils, mit folgenden aufeinanderfolgenden Schritten: Bereitstellung eines Substrats (10), auf welchem ein Gateelektrodenstapel (18) vorgesehen ist, wobei das Substrat eine freiliegende Oberfläche aufweist, und der Gateelektrodenstapel (18) einen unteren Abschnitt mit freiliegenden Seitenwänden (9) aufweist; Ausbildung einer ersten Oxidschicht (19) über: den freiliegenden Seitenwänden (9) des unteren Abschnitts des Gateelektrodenstapels (18) und der freiliegenden Oberfläche des Substrats (10); Verwendung des Gateelektrodenstapels (18) und der ersten Oxidschicht (19) über den freiliegenden Seitenwänden (9) des unteren Abschnitts des Gateelektrodenstapels (18) als Masken, und Implantierung von LDD-Implantaten (22) in das Substrat (10) neben der ersten Oxidschicht (19) über den freiliegenden Seitenwänden (9) des unteren Abschnitts des Gateelektrodenstapels (18); Ausbildung einer konformen Dielektrikumsschicht (200) über dem Gateelektrodenstapel (18) und der ersten Oxidschicht (19); Versehen der konformen dielektrischen Schicht (100) und der darunterliegenden Abschnitte der ersten Oxidschicht (19) mit einem Muster, um auszubilden: konforme Dielektrikumsabstandsstücke (201); und darunter L-förmige, erste Oxidschichtabstandsstücke (202); Ausbildung von Dielektrikumsopferabstandsstücken (204) über den konformen Dielektrikumsabstandsstücken (201); Verwendung des Gateelektrodenstapels (18), der konformen Dielektrikumsabstandsstücke (201) und der Dielektrikumsopferabstandsstücke (204) als Masken, und Implantieren von Source/Drain-Implantaten (206) neben den Dielektrikumsopferabstandsstücken (204); und Entfernen der Dielektrikumsopferabstandsstücke (204).
  2. Verfahren nach Anspruch 1, bei welchem die erste Oxidschicht (19) aus thermischen Siliziumoxid besteht, die konforme Dielektrikumsschicht (200) aus Nitrid oder Siliziumnitrid besteht, und die Dielektrikumsopferabstandsstücke (204) aus CVD-Oxid oder CVD-Siliziumoxid bestehen.
  3. Verfahren nach Anspruch 1, bei welchem die konformen Dielektrikumsabstandsstücke (201) eine Basisbreite von etwa 15 bis 50 nm aufweisen, und die Dielektrikumsopferabstandsstücke (204) eine Basisbreite von etwa 8 bis 30 nm aufweisen.
  4. Verfahren nach Anspruch 1, bei welchem die LDD-Implantate (22) innerhalb des Substrats (10) bis zu einer Tiefe von etwa 50 bis 200 nm hergestellt werden, unter Verwendung von Ionen, die aus der Gruppe ausgewählt werden, die aus BF2, P und As besteht, und die Source/Drain-Implantate (206) innerhalb des Substrats (10) bis zu einer Tiefe von etwa 50 bis 200 nm hergestellt werden, unter Verwendung von Ionen, die aus der Gruppe ausgewählt werden, die aus BF2, P und As besteht.
DE10222867A 2001-05-23 2002-05-23 Verfahren der Verwendung von Opferabstandsstücken (Spacers) zur Verringerung des Kurzkanaleffekts Expired - Fee Related DE10222867B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW90112340 2001-05-23
TW90112340 2001-05-23

Publications (2)

Publication Number Publication Date
DE10222867A1 DE10222867A1 (de) 2003-01-16
DE10222867B4 true DE10222867B4 (de) 2009-01-22

Family

ID=21678314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10222867A Expired - Fee Related DE10222867B4 (de) 2001-05-23 2002-05-23 Verfahren der Verwendung von Opferabstandsstücken (Spacers) zur Verringerung des Kurzkanaleffekts

Country Status (2)

Country Link
US (1) US20020177284A1 (de)
DE (1) DE10222867B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071117B2 (en) * 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
KR101226077B1 (ko) 2007-11-27 2013-01-24 삼성전자주식회사 측벽 스페이서 형성 방법 및 이를 이용한 반도체 소자의제조 방법
US9209344B2 (en) * 2012-10-08 2015-12-08 United Microelectronics Corp. Method for forming doping region and method for forming MOS
US10868141B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Spacer structure and manufacturing method thereof
TWI704648B (zh) * 2019-11-20 2020-09-11 華邦電子股份有限公司 記憶體裝置的製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679589A (en) * 1989-10-17 1997-10-21 Lucent Technologies Inc. FET with gate spacer
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
US5856227A (en) * 1997-05-01 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a narrow polycide gate structure on an ultra-thin gate insulator layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679589A (en) * 1989-10-17 1997-10-21 Lucent Technologies Inc. FET with gate spacer
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
US5856227A (en) * 1997-05-01 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a narrow polycide gate structure on an ultra-thin gate insulator layer

Also Published As

Publication number Publication date
US20020177284A1 (en) 2002-11-28
DE10222867A1 (de) 2003-01-16

Similar Documents

Publication Publication Date Title
DE102018202897B4 (de) Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE10339920B4 (de) Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors
DE69522992T2 (de) Verfahren zur Herstellung eines Widerstands
DE60133214T2 (de) Gateherstellungsprozess für den dram-bereich und logikbauteile auf demselben chip
DE10141948B4 (de) Halbleiterspeichervorrichtung und Herstellungsverfahren dafür
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE19857095B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit unterschiedlich dicken Gateoxidschichten
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE60131926T2 (de) Verfahren zur Herstellung von selbjustierenden L-förmigen Seitenwand-Abstandsstücken
DE10131276A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE10131237B4 (de) Feldeffekttrasistor und Verfahren zu seiner Herstellung
DE10235793B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors
DE10222867B4 (de) Verfahren der Verwendung von Opferabstandsstücken (Spacers) zur Verringerung des Kurzkanaleffekts
DE10212371A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10215365B4 (de) Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben
DE102010028464A1 (de) Reduzierter STI-Verlust für bessere Oberflächenebenheit eingebetteter Verspannungsmaterialien in dicht gepackten Halbleiterbauelementen
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee