DE19857095B4 - Verfahren zum Herstellen einer Halbleitervorrichtung mit unterschiedlich dicken Gateoxidschichten - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit unterschiedlich dicken Gateoxidschichten Download PDF

Info

Publication number
DE19857095B4
DE19857095B4 DE19857095A DE19857095A DE19857095B4 DE 19857095 B4 DE19857095 B4 DE 19857095B4 DE 19857095 A DE19857095 A DE 19857095A DE 19857095 A DE19857095 A DE 19857095A DE 19857095 B4 DE19857095 B4 DE 19857095B4
Authority
DE
Germany
Prior art keywords
gate oxide
oxidation
layer
oxide layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19857095A
Other languages
English (en)
Other versions
DE19857095A1 (de
Inventor
Kenji Kawai
Kazumasa Yonekura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19857095A1 publication Critical patent/DE19857095A1/de
Application granted granted Critical
Publication of DE19857095B4 publication Critical patent/DE19857095B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, die Gateoxidschichten (6a, 6b) mit jeweils einer unterschiedlichen Dicke auf einem ersten und einem zweiten Bereich einer Hauptoberfläche eines Halbleitersubstrates (1) aufweist, mit den Schritten:
a) Aussetzen des ersten Bereiches der Hauptoberfläche des Halbleitersubstrates (1) an ein Plasma eines Gases, das eine Oxidationsrateneinstellsubstanz (5; 35) enthält, zum Hinzufügen der Oxidationsrateneinstellsubstanz (5; 35) zu dem ersten Bereich der Hauptoberfläche des Halbleitersubstrates (1), wobei die Oxidationsrateneinstellsubstanz (5; 35) dem zweiten Bereich nicht hinzugefügt wird; und
b) gleichzeitiges Oxidieren des ersten und des zweiten Bereiches der Hauptoberfläche des Halbleitersubstrates (1) zum Ausbilden einer ersten Gateoxidschicht (6a; 6b) auf dem ersten Bereich und zum Ausbilden einer zweiten Gateoxidschicht (6b; 6a) auf dem zweiten Bereich, die in der Dicke unterschiedlich von der ersten Gateoxidschicht (6a; 6b) ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit unterschiedlich dicken Gateoxidschichten.
  • In den vergangen Jahren ist, mit der Integration der Halbleitervorrichtungen, eine Vorrichtung (Dual-Gateoxid-Vorrichtung) mit Gateoxidschichten mit unterschiedlichen Dicken in einem Chip zunehmend verwendet worden. Die Dual-Gateoxid-Vorrichtung ist signifikant zunehmend insbesondere für eine Vorrichtung verwendet worden, in der eine Speichervorrichtung, die einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) ent hält, und eine Logik-Vorrichtung in einer gemischten Weise montiert sind.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem herkömmlichen Dual-Gateoxid wird nun beschrieben.
  • Die 57 bis 62 sind schematische Schnittansichten, die die Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem herkömmlichen Dual-Gateoxid illustrieren, wie sie zum Beispiel der EP 0 244 367 A2 entnommen werden kann.
  • Unter Bezugnahme auf zuerst 57: Eine Feldoxidschicht 2 wird auf einer Oberfläche eines Siliziumsubstrates 1 ausgebildet und eine thermische Oxidation wird dann angewandt.
  • Unter Bezugnahme auf 58: Die thermische Oxidation erlaubt es, eine erste Gateoxidschicht 6a auf einer Oberfläche des Siliziumsubstrates 1 auszubilden. Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 61a auf einem vorbestimmten Bereich verwendet. Die erste Gateoxidschicht 6a, die nicht durch das Resistmuster 61a bedeckt ist, wird z.B. durch Naßätzen entfernt.
  • Unter Bezugnahme auf 59: Das Naßätzen verursacht, daß eine Oberfläche des Siliziumsubstrates 1 in dem Abschnitt, aus dem die Siliziumoxidschicht 6a entfernt, worden ist, freigelegt wird. Nach dem das Resistmuster 6a entfernt ist, wird erneut eine thermische Oxidation angewandt bzw. ausgeführt.
  • Unter Bezugnahme auf 60: Die thermische Oxidation ermöglicht es, eine zweite Gateoxidschicht 6b auf einer freigelegten Oberfläche des Silizumsubstrates 1 auszubilden und die erste Gateoxidschicht 6a in ihrer Dicke zu erhöhen. Derart wird die Schichtdicke der ersten Gateoxidschicht 6a größer als diejenige der zweiten Gateoxidschicht 6b, so daß ein Dual-Gateoxid ausgebildet wird.
  • Unter Bezugnahme auf 61: Eine leitende Schicht 7 für ein Gate wird auf der gesamten Oberfläche ausgebildet. Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 61b auf einem vorbestimmten Bereich der leitenden Schicht 7 für ein Gate verwendet. Das Resistmuster 61b wird als eine Maske zum Ätzen der leitenden Schicht 7 verwendet. Dann wird das Resistmuster 61b entfernt.
  • Unter Bezugnahme auf 62: Dieses Ätzen ermöglicht es, die leitende Schicht 7 für ein Gate zur Ausbildung einer Gateelektrodenschicht 7 zu ätzen bzw. zu mustern. Die Gateelektrodenschicht 7, die Feldoxidschicht 2 und ähnliches werden als eine Maske bei der Injektion eines Dotierstoffs zur Ausbildung von Source/Drain-Bereichen 8a, 8b an der Oberfläche des Siliziumsubstrates 1 verwendet. Derart werden ein Metall-Oxid-Halbleiter-Transistor (MOS-Transistor) mit einer relativ dicken Gateoxidschicht 6a und ein MOS-Transistor mit einer relativ dünnen Gateoxidschicht 6b erhalten.
  • Während das oben beschriebene Verfahren die Ausbildung eines Dual-Gateoxides erlaubt, benötigt es unterschiedliche ther mische Oxidationsschritte zur Ausbildung der Gateoxidschichten mit unterschiedlichen Dicken, und dieses resuitiert in einem beschwerlichen Herstellungsverfahren. Verfahren zur Ausbildung eines Dual-Gateoxids in einem einfacheren Verfahren sind z.B. in den japanischen Patentoffenlegungsschriften Nr. JP 7-297298 A, JP 9-92729 A und JP 63-205944 A offenbart. Ein Verfahren, das in der japanischen Offenlegungsschrift Nr. 7-297298 offenbart ist, wird nun beispielhaft beschrieben.
  • Die 63 bis 65 sind schematische Querschnittsansichten, die die Schritte des Verfahrens zur Herstellung einer Halblei tervorrichtung mit einem Dual-Gateoxid illustrieren, das in der japanischen Patentoffenlegungsschrift Nr. JP 7-297298 A offenbart ist. Unter Bezugsnahme auf zuerst 63: Eine Feldoxid schicht 2 wird an einer Oberfläche eines Siliziumsubstrates 1 ausgebildet.
  • Unter Bezugsnahme auf 64: Eine normale Photolithographietechnik wird verwendet zur Ausbildung eines Resistmusters 71 auf dem Siliziumsubstrat in einem vorbestimmten Bereich. Eine oxidationsfördernde Substanz als eine Substanz aus der Halogengruppe, wie z.B. F oder Cl, wird in die Oberfläche des Siliziumsubstrates, die nicht durch das Resistmuster 71 bedeckt ist, ioneninjiziert (ionenimplantiert). Dann wird das Resistmuster 71 entfernt.
  • Unter Bezugnahme auf 65: Ein Oxidationsschritt ist zur Ausbildung einer Gateoxidschicht vorgesehen. In diesem Oxidationsschritt wirkt die Substanz aus der Halogengruppe zur Förderung der Oxidation. Derart wird die Gateoxidschicht 6a, die in dem Bereich ausgebildet wird, in den die oxidationsfördernde Substanz ioneninjiziert worden ist, dicker als die Gateoxidschicht 6b ausgebildet, die in dem Bereich ausgebildet wird, indem die oxidationsfördernde Substanz nicht ioneninjiziert worden ist. Derart wird ein Dual-Gateoxid (Gateoxidschichten unterschiedlicher Dicke) ausgebildet.
  • Das in den 63 bis 65 gezeigte Verfahren erlaubte die Ausbildung eines Dual-Gateoxides mit einem Oxidationsschritt und kann daher das Verfahren vereinfachen.
  • Aus der US 5 330 920 A ist noch ein Verfahren zur Steuerung der Gateoxiddicke bei der Herstellung von Halbleitervorrichtungen bekannt, bei dem in ersten und zweiten Bereichen der Hauptoberfläche des Halbleitersubstrates unterschiedliche Gateoxiddicken erzielt werden, indem in dem ersten Bereich eine Oxidationsraten-Einstellsubstanz hinzugefügt wird.
  • Die japanische Patentoffenlegungsschrift Nr. JP 7-297298 A offenbart außerdem ein Verfahren zur Ausbildung eines Dual-Gateoxides mit einem Oxidationsschritt durch Ionenimplantation von Stickstoff (N) als eine oxidationshemmende (oxidationsbegrenzende) Substanz anstelle einer oxidationsfördernden Substanz.
  • Bezüglich dieser Ioneninjektion, es ist schwierig Ionen mit einer Beschleunigungsenergie von weniger als 1keV zu ziehen. Daher benötigt die Ioneninjektion einer oxidationsfördernden Substanz oder einer oxidationshemmenden Substanz eine Injektionsenergie von mindestens 1keV. Falls direkt in die Oberfläche des Siliziumsubstrats jedoch Ionen mit der Injektionsenergie von mindestens 1keV injiziert werden, wird die oxidationsfördernde Substanz oder die oxidationshemmende Substanz an einem Ort bzw. in einem Bereich verteilt, der mehr als 2nm tiefer als die Oberfläche des Siliziumsubstrates befindlich ist.
  • Entsprechend des oben beschriebenen Verfahrens wird eine oxidationsfördernde Substanz oder eine oxidationshemmende Substanz in das Siliziumsubstrat 1 durch eine Ioneninjektion eingebracht. Die Ioneninjektion ist eine Technik des physikalischen Injizierens von Ionen in das Siliziumsubstrat 1 und die Injektionsenergie ist relativ groß. Daher resultiert die Ioneninjektion einer oxidationsfördernden Substanz und von ähnlichem in einer großen Anzahl von Gittereffekten an einer Oberfläche des Siliziumsubtrates 1, und daher beschädigt sie die Oberfläche des Siliziumsubstrates 1 signifikant. Um die signifikante Beschädigung zu reparieren, wird ein thermischer Bearbeitungsschritt (Glühen, Wärmebehandlung) zusätzlich benötigt, und derart wird das Herstellungsverfahren beschwerlich.
    •
  • Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Dual-Gateoxid, bei der das Substrat in einen einfacheren Bearbeitungsablauf weniger beschädigt ist, anzugeben.
  • Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Bei der durch das Verfahren hergestellten Halbleitervorrichtung kann eine Oxidationsrateneinstellsubstanz nur innerhalb eines Tiefenbereiches von nicht mehr als 2nm von der Hauptoberfläche des Halbleitersubstrates verteilt sein.
  • Daher kann bzw. wird die zum Hinzufügen der Oxidationsrateneinstellsubstanz benötigte und erforderliche Energie verglichen mit derjenigen, die für die herkömmliche Ioneninjektion benötigt wird, stark reduziert. Derart kann eine Halbleitervorrichtung erhalten werden, die weniger durch Gittereffekte und ähnliches beschädigt ist.
  • Bei dem Verfahren verursacht die Tatsache, daß das Substrat dem Plasma ausgesetzt wird, daß die Oxidationsrateneintellsubstanz dem Halbleitersubstrat hinzugefügt wird. Entsprechend dem Verfahren des Hinzufügens der Oxidationsrateneinstellsubstanz kann die beim Hinzufügen desselben benötigte Energie verglichen mit der herkömmlichen Ioneninjektion stark reduziert werden, so daß Beschädigungen des Halbleitersubstrates wie z.B. durch Gittereffekte reduziert werden. Derart kann die Beschädigung leicht durch z.B. die thermische Oxidation zur Ausbildung der Gateoxidschicht repariert bzw. ausgeheilt werden. Dieses kann einen zusätzlichen thermischen Oxidationsschritt bzw. thermischen Behandlungsschritt zur Beschädigungsreparatur bzw. -ausheilung, wie er herkömmlich notwendig war, eliminieren, und derart den Verarbeitungsablauf vereinfachen.
  • Bei dem obigen Halbleitervorrichtungsherstellungsverfahren ist nach einer bevorzugten Ausführungsform die Oxidationsrateneinstellsubstanz eine oxidationsfördernde Substanz, und die erste Gateoxidschicht wird in der Schichtdicke dicker als die zweite Gateoxidschicht ausgebildet.
  • Derart kann, falls die Gateoxidation gleichzeitig für den ersten und den zweiten Bereich ausgeführt wird, der erste Bereich mit der hinzugefügten oxidationsfördernden Substanz mit einer größeren Gateoxidschichtdicke als der zweite Bereich, dem die oxidationsfördernde Substanz nicht hinzugefügt worden ist, ausgebildet werden.
  • Für das obige Halbleitervorrichtungsherstellungsverfahren ist die oxidationsfördernde Substanz bevorzugterweise ein Halogen.
  • Derart kann die oxidationsfördernde Wirkung des Halogens genutzt werden.
  • Bei dem obigen Halbleitervorrichtungsherstellungsverfahren ist nach einer Ausführungsform bevorzugterweise das Gas, das die Oxidationsrateneinstellsubstanz enthält, ein Gas, das mindestens ein Element enthält, das aus der Gruppe ausgewählt ist, die aus NF3, SF6, F2, HF, ClF3, Cl2, HCl, BCl3 und HBr besteht.
  • Derart kann das Gas abhängig von verschiedenen Bedingungen ausgewählt werden.
  • Bei dem obigen Halbleitervorrichtungsherstellungsverfahren ist nach einer weiteren Ausführungsform die Oxidationsrateneinstellsubstanz bevorzugterweise eine oxidationsbegrenzende Substanz, und die erste Gateoxidschicht wird dünner als die zweite Gateoxidschicht ausgebildet.
  • Derart kann, falls die Gateoxidation gleichzeitig für den ersten und den zweiten Bereich ausgeführt wird, der erste Bereich mit der hinzugefügten oxidationsbegrenzenden Substanz mit einer kleineren Gateoxidschichtdicke als der zweite Bereich, dem die oxidationsbegrenzende Substanz nicht hinzugefügt wurde, ausgebildet werden.
  • Bei dem obigen Halbleitervorrichtungsherstellungsverfahren ist die oxidationsbegrenzende Substanz bevorzugterweise Stickstoff.
  • Derart kann die oxidationsbegrenzende Wirkung des Stickstoffes genutzt werden.
  • Bei dem obigen Halbleitervorrichtungsherstellungsverfahren ist das Gas, das die Oxidationsrateneinstellsubstanz enthält, nach einer Ausführungsform bevorzugterweise ein Gas, das mindestens ein Element enthält, das aus der Gruppe ausgewählt ist, die aus N2, N2O und NOx besteht.
  • Derart kann das Gas abhängig von verschiedenen Bedingungen ausgewählt werden.
  • Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
  • 1 bis 7 schematische Querschnittsansichten, die die Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem Dual-Gateoxid entsprechend einer ersten Ausführungsform der vorliegenden Erfindung illustrieren;
  • 8 eine Beziehung zwischen einer Oxidationsbearbeitungszeit und einer oxidierten Schichtdicke zwischen einem Fall mit einer angewandten Plasmabearbeitung und einem Fall ohne eine angewandte Plasmabearbeitung;
  • 9 bis 17 schematische Querschnittsansichten, die Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem Dual-Gateoxid entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung illustrieren;
  • 18 bis 22 schematische Querschnittsansichten, die die Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem Dual-Gateoxid entsprechend einer dritten Ausführungsform entsprechend einer dritten Ausführungsform der vorliegenden Erfindung illustrieren;
  • 23 und 24 Schritte, die einen Nachteil, wenn eine leitende Schicht für ein Gate ausgebildet wird, nach dem eine Elementtrennstruktur ausgebildet ist, illustrieren;
  • 25 bis 31 Querschnittsansichten, die Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem Dual-Gateoxid entsprechend einer vierten Ausführungsform der vorliegenden Erfindung illustrieren;
  • 32 bis 50 schematische Querschnittsansichten, die Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem Dual-Gateoxid entspre chend einer fünften Ausführungsform der vorliegenden Erfindung illustrieren;
  • 51 bis 56 Schrittdarstellungen zum Illustrieren eines Vorteils der fünften Ausführungsform gegenüber der Verwendung eines herkömmlichen Verfahrens.
  • 57 bis 62 schematische Querschnittsansichten, die Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem herkömmlichen Dual-Gateoxid illustrieren; und
  • 63 bis 65 schematische Querschnittsansichten, die Schritte des Herstellungsverfahrens illustrieren, das in der japanischen Patentoffenlegungsschrift Nr. 7-297298 offenbart ist.
    •
  • Erste Ausführungsform
  • Unter Bezugnahme auf zuerst 1: Eine lokale Oxidation von Silizium (LOCOS) und ähnliches wird zur Ausbildung einer Feldoxidschicht 2 zum Isolieren bzw. zum Entfernen von Elementen an einer Oberfläche eines Siliziumsubstrates 1 ausgebildet.
  • Unter Bezugnahme auf 2: Eine Maskierungsschicht 3, die z.B. aus einer Siliziumoxidschicht (oder Siliziumnitridschicht) ausgebildet wird, wird auf der gesamten Oberfläche des Siliziumsubstrates 1 ausgebildet. Ein Photoresist 4a wird auf der Maskierungsschicht 3 aufgebracht und dann zur Ausbildung eines Resistmusters 4a gemustert. Unter Verwendung des Resistmusters 4a als Maske wird die Maskierungsschicht 3 anisotrop geätzt.
  • Derart verbleibt die Maskierungsschicht 3 auf einen Bereich, der den Bereich ausschließt, in dem die Ausbildung einer dicken Gateoxidschicht gewünscht ist. Dann wird das Resistmuster 4a entfernt.
  • Obwohl der Resist 4a direkt auf das Siliziumsubstrat 1 ohne Verwendung des Maskierungsmusters 3 aufgebracht werden kann, kann ein solches Aufbringen die Schichtqualität und die Zuverlässigkeit der Gateoxidschicht, die in den nachfolgenden Schritten ausgebildet wird, vermindern.
  • Unter Bezugnahme auf 3: Das Siliziumsubstrat 1 wird einem Plasma ausgesetzt, das ein Halogen enthält (insbesondere ein Gas, das F, Cl, NF3, SF6, F2, HF, ClF3, Cl2 HCl, BCl3 oder ähnliches enthält), um ein Halogen 5 einem Oberflächenabschnitt des Siliziumsubstrates 1 hinzuzufügen, der nicht durch das Maskierungsmuster 3 bedeckt ist. Das Halogen 5 wird derart hinzugefügt, daß es sich innerhalb eines Tiefenbereiches von nicht mehr als 2nm von der Oberfläche des Siliziumsubstrates 1 verteilt. Dann wird Fluorwasserstoffsäure zum Entfernen des Maskierungsmusters 3 verwendet. Falls das Maskierungsmuster 3 aus einer Siliziumnitridschicht ausgebildet ist, wird warme Phosphorsäure zum Entfernen des Maskierungsmusters 3 verwendet.
  • Unter Bezugnahme auf 4: Die Entfernung des Maskierungsmusters legt einen Oberflächenabschnitt des Siliziumsubstrates 1 in einem Bereich frei, in dem kein Halogen 5 diesem hinzugefügt wurde. In diesem Zustand wird eine thermische Oxidationsbearbeitung auf die Oberfläche des Siliziumsubstrates 1 angewandt.
  • Unter Bezugnahme auf 5: Derart beschleunigt die oxidationsfördernde Wirkung des Halogens 5 die Oxidationsrate in dem Bereich mit dem hinzugefügten Halogen 5 (der Bereich wird mit einer erhöhten Rate bzw. Geschwindigkeit oxidiert). Derart weist eine Gateoxidschicht 6a in dem Bereich mit dem hinzugefügten Halogen 5 eine größere Dicke als eine Gateoxidschicht 6b in dem Bereich ohne hinzugefügtes Halogen 5 auf, so daß derart ein Dual-Gateoxid ausgebildet wird.
  • Das Ausmaß der Oxidation mit einer erhöhten Rate kann vorteilhafter Weise abhängig von der Plasmabearbeitungszeit (in einem Bereich von ungefähr 10 bis 120 Sekunden) gesteuert werden, wie es in 8 gezeigt ist.
  • Unter Bezugnahme auf 6: Eine leitende Schicht 7, die als eine Gateelektrode dienen wird, wird auf der gesamten Oberfläche des Siliziumsubstrates 1 ausgebildet. Die leitende Schicht 7 ist z.B. aus polykristallinem Silizium, amorphem Silizium, W, WSi/polykristallinem Silizium, TiSi/polykristallinem Silizium, MoSi/polykristallinem Silizium oder ähnlichem, oder aus einem Film, der aus denselben ausgebildet ist, der mindestens ein Element aus As, P, B und N enthält. Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 4b auf der leitenden Schicht 7 verwendet. Unter Verwendung des Resistmusters 4b als Maske wird die leitende Schicht 7 geätzt. Dann wird das Resistmuster 4b entfernt.
  • Unter Bezugnahme auf 7: Das obige Ätzen verursacht, daß die leitende Schicht 7 zur Ausbildung einer Gateelektrodenschicht 7 gemustert wird. Unter Verwendung der Gateelektrodenschicht 7, der Feldoxidschicht 2 und ähnlichem als Maske wird ein Dotierstoff zur Ausbildung von Source/Drain-Bereichen 8a, 8b an der Oberfläche des Siliziumsubstrates 1 injiziert. Derart werden ein MOS-Transistor 10a, der eine dicke Gateoxidschicht 6a aufweist, und ein MOS-Transistor 10b, der eine dünne Gateoxidschicht 6b aufweist, erhalten.
  • Bei der derart hergestellten Halbleitervorrichtung ist eine oxidationsfördernde Substanz 5 wie ein Halogen einem Oberflächenabschnitt des Siliziumsubstrates 1, der unter der relativ dicken Gateoxidschicht 6a liegt, hinzugefügt, wie es in 7 gezeigt ist. Die oxidationsfördernde Substanz 5 ist nur bis in einen Tiefenbereich von nicht mehr als 2nm von der Oberfläche des Siliziumsubstrates 1 verteilt.
  • Entsprechend der vorliegenden Ausführungsform wird die oxidationsfördernde Substanz 5 wie ein Halogen hinzugefügt, indem eine Oberfläche des Siliziumsubstrates 1 einen Plasma ausgesetzt wird. Die Energie zum Hinzufügen der oxidationsfördernden Substanz liegt in der Größenordnung von einigen zehn eV, was signifikant reduziert verglichen mit der Ioneninjektion ist, die eine Energie von einigen keV bis einigen zehn keV benötigt. Dieses reduziert die Beschädigungen wie Gittereffekte in dem Bereich des Siliziumsubstrates 1, in dem das Halogen 5 hinzugefügt ist. Derart kann die Beschädigung leicht und einfach durch z.B. die thermische Oxidation zur Ausbildung der Gateoxid schicht (4 und 5) repariert bzw. ausgeheilt werden. Derart kann die Notwendigkeit des Hinzufügens eines neuen thermischen Oxidationsschrittes bzw. Behandlungsschrittes zur Beschädigungsreparatur wie bei der herkömmlichen Ioneninjektion eliminiert werden, und derart wird der Prozeß bzw. das Verfahren vereinfacht.
  • Des weiteren wird, da die Oberfläche des Siliziumsubstrates 1 dem Plasma ausgesetzt wird, die Oberfläche des Siliziumsubstrates 1 leicht geätzt und derart gereinigt. Dem entsprechend weist die Gateoxidschicht 6a, die auf der gereinigten Oberfläche ausgebildet wird, eine sehr gute Schichtqualität auf, und ein MOS-Transistor mit guten Eigenschaften kann derart hergestellt werden.
  • Es sollte bemerkt werden, daß, während die vorliegende Ausführungsform eine Feldoxidschicht als eine Elementtrennstruktur verwendet, eine Grabentrennstruktur ebenso verwendet werden kann.
  • Entsprechend der vorliegenden Ausführungsform wird die leitende Schicht 7 für die Gateelektrode ausgebildet, nachdem eine Elementtrennstruktur ausgebildet worden ist. Jedoch kann die leitende Schicht 7 für die Gateelektrode ausgebildet werden, bevor die Elementtrennstuktur ausgebildet ist. Dieses Beispiel wird nun unter Bezugnahme auf die zweite und dritte Ausführungsform unten beschrieben.
  • Zweite Ausführungsform
  • Unter Bezugnahme auf zuerst 9: Normale Photolithographie- und Ätztechniken werden zur Ausbildung eines Maskierungsmusters 11, z.B. aus einer Siliziumoxidschicht, auf einem Siliziumsubstrat 1 in einem Bereich, der einen Bereich ausschließt, in dem die Ausbildung einer dicken Gateoxidschicht gewünscht ist, verwendet. Dann wird ein Oberflächenabschnitt des Siliziumsubstrates 1, der nicht durch das Maskierungsmuster 11 bedeckt ist, einem Plasma ausgesetzt, das ein Halogen enthält (insbesondere ein Gas, das F, Cl, NF3, SF6, F2, HF, Cl F3, Cl2, HCl, BCl3 oder ähnliches enthält). Derart wird ein Halogen 5 im freigelegten Bereich des Siliziumsubstrates 1 hinzugefügt. Das Halogen 5 wird so hinzugefügt, daß es sich nur innerhalb eines Tiefenbereiches von nicht mehr als 2nm von der Oberfläche des Siliziumsubstrates 1 verteilt. Dann wird das Maskierungsmuster 11 entfernt.
  • Unter Bezugnahme auf 10: Die Entfernung des Maskierungsmusters legt die gesamte Oberfläche des Silizumsubstrates 1 frei. In diesem Zustand wird eine thermische Oxidationsbearbeitung auf die Oberfläche des Siliziumsubstrates 1 angewandt.
  • Unter Bezugnahme auf 11: Derart wird in dem Bereich mit dem hinzugefügten Halogen 5 die Oxidationsrate beschleunigt. Derart weist eine Gateoxidschicht 6a in dem Bereich mit dem hinzugefügten Halogen 5 eine größere Dicke als eine Gateoxidschicht 6b in dem Bereich ohne das hinzugefügte Halogen 5 auf, so daß ein Dual-Gateoxid ausgebildet wird.
  • Unter Bezugnahme auf 12: Eine leitende Schicht 7 und eine oxidationsbeständige Deckschicht 12, die z.B. aus einer Siliziumnitridschicht ausgebildet wird, werden aufeinanderfolgend auf den Gateoxidschichten 6a und 6b ausgebildet. Die leitenden Schicht 7 wird aus polykristallinem Silizium, amorphem Silizium, polykristallinem Silizium, in das ein Dotierstoff injiziert ist, amorphem Silizium, in das ein Dotierstoff injiziert ist, oder ähnlichem ausgebildet. Eine normale Photolithographietechnik wird verwendet, um ein Resistmuster 4c auf der oxidationsbeständigen Deckschicht 12 auszubilden. Die oxidationsbeständige Deckschicht 12 und die leitende Schicht 7 werden unter Verwendung des Resistmusters 4c als Maske geätzt. Dann wird das Resistmuster 4c entfernt.
  • Unter Bezugnahme auf 13: Das Ätzen verursacht, daß die leitende Schicht 7 und die oxidationsbeständige Deckschicht 12 in ein vorbestimmtes Muster gemustert werden, und die oxida tionsbeständige Deckschicht 12 bildet derart eine oxidationsbeständige Maske.
  • Unter Bezugnahme auf 14: Mit der derart ausgebildeten oxidationsbeständigen Maske 12 wird eine thermische Oxidationsbearbeitung zur Ausbildung einer Feldoxidschicht 2 in einem Bereich, der nicht durch die oxidationsbeständige Maske 12 bedeckt ist, angewandt. Dann wird warme (thermische) Phosphorsäure zum Entfernen der oxidationsbeständigen Maske 12 verwendet.
  • Unter Bezugnahme auf 15: Die obere Oberfläche der leitenden Schicht 7 wird derart freigelegt.
  • Unter Bezugnahme auf 16: Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 4d auf der leitenden Schicht 7 verwendet. Die leitende Schicht 7 wird unter Verwendung des Resistmusters 4d als Maske geätzt. Dann wird das Resistmuster 4d entfernt.
  • Unter Bezugnahme auf 17: Das Ätzen verursacht, daß die leitende Schicht 7 zur Ausbildung einer Gateelektrodenschicht 7 gemustert wird. Unter Verwendung der Gateelektrodenschicht 7, der Feldoxidschicht 2 und ähnlichem als Maske wird ein Dotierstoff zur Ausbildung von Source/Drain-Bereichen 8a, 8b an der Oberfläche des Siliziumsubstrates 1 ionenimplantiert (injiziert). Derart werden ein MOS-Transistor 10a, der eine dicke Gateoxidschicht 6a aufweist, und ein MOS-Transistor 10b, der eine dünne Gateoxidschicht 6b aufweist, erhalten.
  • Bei der derart hergestellten Halbleitervorrichtung ist eine oxidationsfördernde Substanz wie ein Halogen einem Oberflächenabschnitt des Siliziumsubstrates 1, der unter der relativ dicken Gateoxidschicht 6a liegt, hinzugefügt, wie es in 17 gezeigt ist. Die oxidationsfördernde Substanz ist nur innerhalb eines Tiefenbereiches von nicht mehr als 2nm von der Oberfläche des Siliziumsubstrates verteilt.
  • Entsprechend der vorliegenden Ausführungsform wird die leitende Schicht, die bereits seit bzw. bei der Ausbildung der Feldoxidschicht 2 existiert, direkt als eine Gateelektrode bearbeitet (16 und 17). Dieses kann die Notwendigkeit des separaten Vorsehens der Ausbildung einer leitenden Schicht, die bei der Ausbildung der Feldoxidschicht 2 benötigt wird, und der Ausbildung einer leitenden Schicht für ein Gate eliminieren, so daß der Herstellungsverfahrensablauf vereinfacht wird.
  • Des weiteren verhindert die Ausbildung der leitenden Schicht 7 für ein Gate vor dem Ausbilden der Feldoxidschicht 2 die Ausbildung der leitenden Schicht für ein Gate auf einer Stufe, die durch die Feldoxidschicht 2 erzeugt worden ist, wie dies bei dem Ausbilden der leitenden Schicht 7 für ein Gate nach dem Ausbilden der Feldoxidschicht 2 möglich ist. Derart wird, wenn die leitende Schicht 7 für ein Gate bemustert wird, wie es in den 16 und 17 gezeigt ist, ein Rest der leitenden Schicht 7 für ein Gate nicht auf einer Seitenwand der darunterliegenden Stufe, die anderenfalls erzeugt wird, erzeugt. Dieses verhindert einen nachteilhaften, von einem Rest verursachten Kurzschluß, der zwischen anderen leitenden Schichten und ähnlichem verursacht wird bzw. werden kann.
  • Während die vorliegende Ausführungsform die Feldoxidschicht 2 als eine Elementtrennstruktur verwendet, kann eine Grabentrennstruktur als die Elementtrennstruktur verwendet werden. Ein Beispiel, das eine Grabentrennstruktur verwendet, wird nun in der folgenden dritten Ausführungsform beschrieben.
  • Dritte Ausführungsform
  • Das Herstellungsverfahren entsprechend der vorliegenden Ausführungsform geht zuerst durch Schritte, die ähnlich bzw. identisch zu denjenigen der zweiten Ausführungsform sind, die in den 9 bis 13 gezeigt sind. Dann wird, unter Bezugnahme auf 18, ein Abschnitt, der nicht durch die Maske 7, 12 bedeckt ist, selektiv zur Ausbildung eines Zwischenraums (Spalts, Grabens) 21 in einer Oberfläche des Siliziumsubstrates 1 geätzt.
  • Unter Bezugnahme auf 19: Eine Isolierschicht 22, die z.B. aus einer Siliziumoxidschicht ausgebildet wird, wird zum Füllen des Zwischenraums 21 und zum Bedecken der Maske 7, 12 ausgebildet. Dann wird ein Chemisch-Mechanisches-Polieren (CMP) oder ein Rückätzen auf die Isolationsschicht 22 angewandt, bis eine Oberfläche der Deckschicht 12 freigelegt ist. Dann wird eine Fluorwasserstoffsäurenbehandlung angewandt, um die Deckschicht 12 und die begrabene Isolationsschicht 22 wegzuätzen bzw. zu ätzen.
  • Unter Bezugnahme auf 20: Das Ätzen wird so eingestellt, daß die Oberfläche des Siliziumsubstrates 1 und die obere Oberfläche der begrabenen Isolierschicht 22 soweit wie möglich ausgeglichen, d.h. auf einem Niveau sind. Dieses Ätzen verursacht, daß die obere Oberfläche der leitenden Schicht 7 freigelegt wird.
  • Unter Bezugnahme auf 21: Eine normale Photolithographietechnik wird verwendet zur Ausbildung eines Resistmusters 4e auf der leitenden Schicht 7. Die leitende Schicht 7 wird geätzt unter Verwendung des Resistmusters 4e als Maske. Dann wird das Resistmuster 4e entfernt.
  • Unter Bezugnahme auf 22: Das Ätzen verursacht, daß die leitende Schicht 7 zur Ausbildung der Gateelektrodenschicht 7 gemustert wird. Unter Verwendung der Gateelektrodenschicht 7, der begrabenen Isolierschicht 22 und ähnlichem als Maske wird ein Dotierstoff in das Siliziumsubstrat 1 zur Ausbildung von Source/Drain-Bereichen 8a, 8b an der Oberfläche des Silizumsubstrates 1 ionenimplantiert (injiziert). Derart werden ein MOS-Transistor 10a, der eine dicke Gateoxidschicht 6a aufweist, und ein MOS-Transistor 10b, der eine dünne Gateoxidschicht 6b aufweist, erhalten.
  • Bei der derart hergestellten Halbleitervorrichtung ist eine oxidationsfördernde Substanz 5 wie ein Halogen einem Oberflächenabschnitt des Siliziumsubstrates 1, der unter der relativ dicken Gateoxidschicht 6a liegt, hinzugefügt, wie es in 22 gezeigt ist. Die oxidationsfördernde Substanz 5 ist nur innerhalb eines Tiefenbereiches von nicht mehr als 2nm von der Oberfläche des Siliziumsubstrates 1 verteilt.
  • Auch bei der vorliegenden Ausführungsform wird die leitende Schicht 7 als eine Gateelektrode dienen, die als eine Maske zur Ausbildung einer Grabentrennstruktur verwendet werden kann, um den Herstellungsverarbeitungsablauf zu vereinfachen, ähnlich wie es bei der zweiten Ausführungsform ist.
  • Des weiteren wird ein Rest der leitenden Schicht 7 bei der Ausbildung einer Gateelektrode kaum produziert, da die leitende Schicht 7, die als die Gateelektrode dienen wird, ausgebildet wird, bevor eine Grabentrennstruktur ausgebildet wird. Die Tatsache wird nun genauer beschrieben.
  • Bei der Grabentrennstruktur kann eine Stufe resultieren, da die obere Oberfläche der begrabenen Isolierschicht 22, die die Grabentrennstruktur bildet, gegenüber der oberen Oberfläche des Siliziumsubstrates 1 vorsteht, wie es in 23 gezeigt ist. Falls die leitende Schicht 7a, die als eine Gateelektrode dient, in diesem Zustand ausgebildet wird und dann unter Verwendung eines Resistmusters 4e gemustert wird, wie es in 24 gezeigt ist, kann nachteilhafter Weise ein Rest 7a1 der leitenden Schicht 7 an einer Seitenwand (ein Bereich A) der Stufe erzeugt werden, die von der Grabentrennstruktur resultiert, und derart kann ein Kurzschluß zwischen anderen leitenden Schichten verursacht werden.
  • Im Gegensatz dazu wird die leitende Schicht 7 entsprechend der vorliegenden Ausführungsform, die als eine Gateelektrode dienen wird, anfänglich ausgebildet, und eine Grabenstruktur wird dann ausgebildet. In anderen Worten, die leitende Schicht 7, die als eine Gateelektrode dienen wird, wird nicht auf einer Stufe aus gebildet, die von der Grabentrennstruktur resultiert. Derart wird, wenn die leitende Schicht 7 gemustert wird, wie es in den 21 und 22 gezeigt ist, kein Rest der leitenden Schicht 7 auf einer Seitenwand der Stufe der Grabentrennstruktur verbleiben. Derart wird der nachteilhafte, durch einen Rest verursachte Kurzschluß der leitenden Schichten und ähnliches verhindert.
  • Obwohl die erste bis dritte Ausführungsform mit einer oxidationsfördernden Substanz wie einem Halogen, das als die Oxidationsraten einstellende Substanz verwendet wird, beschrieben worden sind, kann eine oxidationsbeschränkende Substanz als die oxidationsrateneinstellende Substanz verwendet werden. Ein Beispiel, das eine oxidationsbeschränkende Substanz verwendet, wird nun in einer vierten Ausführungsform beschrieben.
  • Vierte Ausführungsform
  • Unter Bezugnahme auf 25: Die LOCOS-Technik oder ähnliches werden zur Ausbildung einer Feldoxidschicht 2 an einer Oberfläche eines Siliziumsubstrates 1 verwendet.
  • Unter Bezugnahme auf 26: Eine Maskierungsschicht 33, z.B. aus einer Siliziumoxidschicht (oder einer Siliziumnitridschicht), wird auf der gesamten Oberfläche ausgebildet. Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 34a auf der Maskierungsschicht 33 verwendet. Unter Verwendung des Resistmusters 34a als Maske wird die Maskierungsschicht 33 derart geätzt, daß ein Maskierungsmuster 33 in einem Bereich verbleibt, der ein anderer als der Bereich ist, in dem die Ausbildung einer dünnen Gateoxidschicht gewünscht ist, d.h. dem Bereich zur Ausbildung einer dünnen Gateoxidschicht. Dann wird das Resistmuster 30a entfernt.
  • Unter Bezugnahme auf 27: Ein Oberflächenabschnitt des Siliziumsubstrates 1, der nicht durch das Maskierungsmuster 33 bedeckt ist, wird einem Plasma ausgesetzt, das Stickstoff (N) enthält (insbesondere N2, O, NOx und ähnliches als das N enthaltende Gas). Derart wird Stickstoff 35 dem Oberflächenabschnitt des Silizumsubstrates 1 hinzugefügt, der nicht durch das Maskierungsmuster 33 bzw. die Feldoxidschicht 2 bedeckt ist. Der Stickstoff 35 wird so hinzugefügt, daß er sich nur innerhalb eines Tiefenbereiches von nicht mehr als 2nm von der Oberfläche des Silizumsubstrates 1 verteilt. Dann wird Fluorwasserstoffsäure zum Entfernen des Maskierungsmusters 33 verwendet. Falls das Maskierungsmuster 33 aus einer Silizumnitridschicht ausgebildet ist, wird warme (thermische) Phosphorsäure zum Entfernen des Maskierungsmusters 33 verwendet.
  • Unter Bezugnahme auf 28: Das Entfernen des Maskierungsmusters legt den Oberflächenabschnitt des Siliziumsubstrates 1 frei, in dem Stickstoff 35 nicht hinzugefügt worden ist. In diesem Zustand wird eine thermische Oxidationsbehandlung auf die Oberfläche des Silizumsubstrates 1 angewandt.
  • Unter Bezugnahme auf 29: Bei dieser thermischen Oxidationsbearbeitung ist die Oxidationsrate in dem Bereich mit dem hinzugefügten Stickstoff 35 aufgrund der oxidationsbegrenzenden bzw. -beschränkenden Wirkung des Stickstoffes 35 verlangsamt bzw. vermindert. Derart ist die Gateoxidschicht 6b in dem Bereich mit dem hinzugefügten Stickstoff 35 dünner als die Gateoxidschicht 6a in dem Bereich ohne hinzugefügten Stickstoff 35, wodurch ein Dual-Gateoxidschicht ausgebildet wird.
  • Unter Bezugnahme auf 30: Eine leitende Schicht 7, die als eine Gateelektrode dienen wird, wird auf der gesamten Oberfläche des Siliziumsubstrates 1 ausgebildet. Die leitende Schicht 7 ist z.B. aus polykristallinem Silizium, amorphem Silizium, W, WSi/polykristallinem Silizium, TiSi/polykristallinem Silizium, MoSi/polykristallinem Silizium oder ähnlichem, oder diese Schichten enthalten mindestens ein Element aus As, P, B und N. Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 34b auf der leitenden Schicht 7 verwendet. Die leitende Schicht 7 wird unter Verwendung des Resistmusters 34b als Maske geätzt. Dann wird das Resistmuster 34b entfernt.
  • Unter Bezugnahme auf 31, das Ätzen mustert die leitende Schicht 7 zur Ausbildung einer Gateelektrodenschicht 7. Unter Verwendung der Gateelektrodenschicht 7, der Feldoxidschicht 2 und ähnlichem als Maske wird ein Dotierstoff zur Ausbildung von Source/Drain-Bereichen 8a, 8b an der Oberfläche des Siliziumsubstrates 1 injiziert (implantiert). Derart werden ein MOS-Transistor 10a, der eine dicke Gateoxidschicht 6a aufweist, und ein MOS-Transistor 10b, der eine dünne Gateoxidschicht 6b aufweist, erhalten.
  • Bei einer derart hergestellten Halbleitervorrichtung ist eine oxidationsbegrenzende Substanz 35 wie Stickstoff in dem Oberflächenabschnitt des Siliziumsubstrates 1 hinzugefügt, der exakt unter der relativ dünnen Gateoxidschicht 6b liegt, wie es in 31 gezeigt ist. Die oxidationsbegrenzende Substanz 35 ist nur innerhalb eines Tiefenbereiches von 2nm von der Oberfläche des Siliziumsubstrates 1 verteilt.
  • Bei der vorliegenden Ausführungsform wird, wie es ähnlich bei der ersten Ausführungsform ist, eine oxidationsbegrenzende Substanz dem Siliziumsubstrat 1 durch Aussetzen der Oberfläche des Silizumsubstrates 1 an ein Plasma hinzugefügt. Derart kann die Beschädigung der Oberfläche des Siliziumsubstrates 1 verglichen mit derjenigen, die aus der herkömmlichen Ioneninjektion resultiert, reduziert werden. Dieses kann die Notwendigkeit des Hinzufügens eines neuen thermischen Oxidations- bzw. Behandlungsschrittes zum Reparieren einer solchen Beschädigung eliminieren und derart den Verfahrensablauf vereinfachen.
  • Des weiteren wird die Oberfläche des Siliziumsubstrates 1, die dem Plasma ausgesetzt wird, leicht geätzt und derart gereinigt. Derart weist die Gateoxidschicht, die in diesem Abschnitt ausgebildet wird, eine gute Schichtqualität auf, und ein MOS-Transistor mit guten Eigenschaften kann erhalten werden.
  • Während bei der ersten bis vierten Ausführungsform die Gateelektrode als eine Einzelschicht beschrieben worden ist, kann die Gateelektrode 7 eine gestapelte Struktur aus Polyzid, Salizid und ähnlichem aufweisen.
  • Ein Beispiel, bei dem eine Gateelektrodenschicht eine gestapelte Struktur aufweist, wird nun in einer fünften Ausführungsform beschrieben.
  • Fünfte Ausführungsform
  • Das Herstellungsverfahren entsprechend der vorliegenden Ausführungsform geht zuerst durch Schritte, die ähnlich bzw. identisch zu denjenigen entsprechend der zweiten Ausführungsform sind, die in den 9 bis 11 gezeigt sind. Dann werden, unter Bezugnahme auf 32, eine erste leitende Schicht 41, eine Isolierschicht 42, die z.B. aus einer Siliziumoxidschicht ausgebildet wird, und eine Deckschicht 43, die z.B. aus einer Siliziumnitridschicht ausgebildet wird, aufeinanderfolgend auf den Gateoxidschichten 6a und 6b ausgebildet. Die erste leitende Schicht 41 ist aus polykristallinem Silizium oder amorphem Silizium, das mindestens ein Element aus P, As, B und N enthält, ausgebildet.
  • Dann wird eine normale Photolithographietechnik zur Ausbildung eines Resistmusters 44a auf der Deckschicht 43 verwendet. Unter Verwendung des Resistmusters 44a als Maske werden die Deckschicht 43, die Isolierschicht 42 und die erste leitende Schicht 41 aufeinanderfolgend geätzt. Dann wird das Resistmuster 44a entfernt.
  • Unter Bezugnahme auf 33: Das Ätzen mustert die erste leitende Schicht 41, die Isolierschicht 42 und die Deckschicht 43 in ein vorbestimmtes Muster zur Ausbildung einer Maskierungsschicht 41, 42, 43, die aus den Schichten 41, 42 und 43 ausgebildet ist. Dann werden die Gateoxidschichten 6a, 6b und das Siliziumsubstrat 1 unter Verwendung der Maskierungsschicht 41, 42 und 43 als Maske geätzt.
  • Unter Bezugnahme auf 34: Das Ätzen bildet selektiv einen Zwischenraum (Graben, Spalt 21) in der Oberfläche des Silizumsubstrates 1.
  • Unter Bezugnahme auf 35: Eine Isolierschicht 22, die z.B. aus einer Siliziumoxidschicht ausgebildet wird, wird zum Füllen des Zwischenraums 21 und zum Bedecken der Maskierungsschicht 41, 42 und 43 ausgebildet. Dann werden die CMP-Technik oder das Rückätzen verwendet, um die Isolierschicht 22 zu entfernen, bis die obere Oberfläche der Deckschicht 43 freigelegt ist.
  • Unter Bezugnahme auf 36: Eine obere Oberfläche der Deckschicht 43 wird derart freigelegt. Dann wird eine Fluorwasserstoffsäurenbearbeitung angewandt, um die Deckschicht 43 wegzuätzen und die begrabene Isolierschicht 22 zu ätzen. Während der Fluorwasserstoffsäurenbearbeitung wird die mögliche Einstellung derart ausgeführt, daß die Oberfläche des Siliziumsubstrates 1 und die obere Oberfläche der begrabenen Isolierschicht 22 soweit wie möglich nivelliert, d.h. auf einem Niveau sind.
  • Unter Bezugnahme auf 37: Das Ätzen legt die Oberfläche der Isolierschicht 42 frei.
  • Unter Bezugnahme auf 38: Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 44b verwendet, das einen Bereich bedeckt, der ein anderer als der Bereich ist, dem das Halogen 5 hinzugefügt wurde. Dann wird unter Verwendung des Resistmusters 44b als Maske Fluorwasserstoffsäure zum isotropen Ätzen der Isolierschicht 42 und der begrabenen Isolierschicht 22 verwendet.
  • Unter Bezugnahme auf 39: Das Ätzen legt eine obere Oberfläche der ersten leitenden Schicht 41 frei und rundet eine Seitenwand der begrabenen Isolierschicht 22 sanft bzw. rund. Dann wird das Resistmuster 44b entfernt.
  • Unter Bezugnahme auf 40: Der freigelegte Abschnitt der ersten leitenden Schicht 41 wird rückgeätzt und derart bearbeitet, daß die obere Oberfläche der ersten leitenden Schicht 41 mit der Oberfläche der begrabenen Isolierschicht 22 an dem Ende C ausgerichtet, d.h. nivelliert ist. Währenddessen wird das entgegengesetzte Ende D der begrabenen Isolierschicht 22 derart gesputtert, daß die Ecke bzw. Kante gerundet wird und derart eine sanftere bzw. gerundete Form aufweist.
  • Unter Bezugnahme auf 41: Eine zweite leitende Schicht 45 und eine Isolierschicht 46, die z.B. aus einer Siliziumoxidschicht ausgebildet wird, werden aufeinanderfolgend auf der gesamten Oberfläche ausgebildet. Die zweite leitende Schicht 45 ist z.B. aus W, Co, Ti, Mo, Pt, Ni oder Ru oder ihren Silizidverbindungen ausgebildet.
  • Unter Bezugnahme auf 42: Eine normale Photolithographietechnik wird zur Ausbildung eines Resistmusters 44c auf der Isolierschicht 46 verwendet. Das Resistmuster 44c wird als eine Maske zum Ätzen der Isolierschicht 46 verwendet. Dann wird das Resistmuster 44c entfernt.
  • Unter Bezugnahme auf 43: Das Ätzen ermöglicht es, daß die Isolierschicht 46 in einem vorbestimmten Muster auf dem Bereich verbleibt, dem das Halogen 5 hinzugefügt worden ist.
  • Unter Bezugnahme auf 44: Unter Verwendung der Isolierschicht 46 als Maske werden die erste und die zweite leitende Schicht 41 und 45 zur Ausbildung einer ersten Gateelektrodenschicht 41 und 45, die aus der ersten und der zweiten leitenden Schicht 41 und 45 ausgebildet ist, geätzt. Desweiteren wird die Oberfläche der Isolierschicht 42 in dem Bereich freigelegt, dem kein Halogen 5 hinzugefügt worden ist. Dann werden Ionen in den Bereich, dem Halogen 5 hinzugefügt worden ist, injiziert.
  • Unter Bezugnahme auf 45: Die Ioneninjektion bildet Dotierstoffbereiche 8a mit einer relativ niedrigen Konzentration in der Oberfläche des Siliziumsubstrates 1 derart, daß sie einen Bereich unter der ersten Gateelektrodenschicht 41 und 45 nach Sandwichart zwischen sich aufweisen. Eine normale Photolithographietechnik wird verwendet zur Ausbildung eines Resistmusters 44d, das den Bereich, dem das Halogen 5 hinzugefügt worden ist, bedeckt und eine vorbestimmte Gestalt (Muster) in dem Bereich aufweist, dem das Halogen 5 nicht hinzugefügt worden ist. Das Resistmuster 44d wird als Maske beim Ätzen der Isolierschicht 42 und der ersten leitenden Schicht 41 verwendet.
  • Unter Bezugnahme auf 46: Das Ätzen mustert die erste leitende Schicht 41 derart, daß eine zweite Gateelektrodenschicht 41 ausgebildet wird. Unter Verwendung der zweiten Gateelektrodenschicht 41, der begrabenen Isolierschicht 22 und ähnlichem als Maske wird eine Ioneninjektion bei dem Siliziumsubstrat 1 zur Ausbildung eines Dotierungsbereiches 8b mit einer relativ niedrigen Konzentration an der Oberfläche des Siliziumsubstrates 1 ausgeführt. Dann wird das Resistmuster 44d entfernt.
  • Unter Bezugnahme auf 47: Eine Isolierschicht 47, die z.B. aus einer Siliziumoxidschicht ausgebildet wird, wird auf der gesamten Oberfläche ausgebildet und dann rückgeätzt.
  • Unter Bezugnahme auf 48: Das Rückätzen wird derart ausgeführt, daß die Isolierschicht 47 in der Form eines Seitenwandabstandshalters auf den Seitenwänden der ersten Gateelektrodenschicht 41 und 45 und den Seitenwänden der zweiten Gateelektrodenschicht 41 verbleibt. Das Rückätzen legt außerdem die Oberfläche des Dotierungsbereichs 8a, die Oberfläche des Dotierungsbereiches 8b und die obere Oberfläche der zweiten Gatelektrode 41 frei. Unter Verwendung der ersten Gateelektrodenschicht 41 und 45, der zweiten Gateelektrodenschicht 41, der Seitenwandisolierschicht 47, der begrabenen Isolierschicht 22 und ähnlichem als Maske wird ein Dotierstoff in das Siliziumsubstrat 1 ionenimplantiert (injiziert). Derart wird ein Dotierungsbereich 8c mit einer relativ hohen Konzentration in dem Bereich, dem das Halogen 5 hinzugefügt worden ist, und ein Dotierungsbereich 8d mit einer relativ hohen Konzentration in dem Bereich, dem kein Halogen 5 hinzugefügt worden ist, ausgebil det. Die Dotierungsbereiche 8a und 8c bilden einen Source/Drain-Bereich 8e, mit einer Struktur mit leicht dotiertem Drain (LDD-Struktur) und die Dotierungsbereiche 8b und 8d bilden einen Source/Drain-Bereich 8f, der eine LDD-Struktur aufweist.
  • Unter Bezugnahme auf 49: Eine dritte leitende Schicht 48 wird auf der gesamten Oberfläche ausgebildet. Die dritte leitende Schicht 48 wird z.B. aus Co, Ti, Mo, Pt, Ni oder Ru oder ihren Verbindungen ausgebildet. Dann wird eine thermische Behandlung zum Erzielen einer Silizidierung des Abschnittes der dritten leitenden Schicht, der in Kontakt mit den Source/Drain-Bereichen 8e und 8f ist, und des Abschnittes der dritten leitenden Schicht, der in Kontakt mit der zweiten Gateelektrodenschicht 41 ist, ausgeführt.
  • Bei der Silizidierung dienen die Isolierschichten 47 und 22, die z.B. aus Siliziumoxidschichten ausgebildet sind, als ein Silizidierungsschutz und die Silizidierung wird derart nur in den Bereichen erzielt, die nicht durch die Isolierschichten 47 und 22 bedeckt sind. Dann wird der Teil der dritten leitenden Schicht 48, der nicht reagiert hat, durch eine nasse Bearbeitung unter Verwendung von H2S4/H2O2 und ähnlichem entfernt.
  • Unter Bezugnahme auf 50: Die Silizidierung ermöglicht, daß eine Silizidschicht 49 an der oberen Oberfläche der zweiten Gateelektrodenschicht 41 und der Oberfläche der Source/Drain-Bereiche 8e, 8f ausgebildet wird. Derart werden ein MOS-Transistor 10a, der eine dicke Gateoxidschicht 6a aufweist, und ein MOS-Transistor 10b, der eine dünne Gateoxidschicht 6b aufweist, erhalten.
  • Die vorliegende Ausführungsform hat einen Vorteil dahingehend, daß bei dem Bearbeiten der Gateelektrode ein Rest kaum produziert wird. Dieser Vorteil wird nun im Detail beschrieben.
  • Die 51 bis 56 sind schematische Querschnittsansichten, die Schritte des Verfahrensablaufes zur Ausbildung einer leitenden Schicht für ein Gate nach der Ausbildung einer Grabentrennstruktur zeigen wenn ein herkömmliches Verfahren zur Erzeugung unterschiedlichen Gateoxiddicken eingesetzt werden soll. Unter Bezugnahme auf zuerst 51: Falls eine Grabentrennstruktur zuerst ausgebildet wird, kann eine obere Oberfläche der begrabenen Isolierschicht 22 von einer Oberfläche des Siliziumsubstrates 1 vorstehen, so daß nachteilhafterweise eine Stufe resultieren kann. Derart werden die erste und die zweite leitende Schicht 41 und 45 und die Isolierschicht 46 auf der Stufe ausgebildet.
  • Als Folge verbleibt, wenn die erste und die zweite leitende Schicht 41 und 45 unter Verwendung eines Resistmusters 44e gemustert werden, ein Rest 41a der ersten leitenden Schicht an einer Seitenwand der Stufe, die aus der Grabentrennstruktur resultiert, wie in 52 gezeigt ist. Des weiteren verbleibt außerdem, wenn eine dritte leitende Schicht 51 auf der gesamten Oberfläche abgeschieden wird, wie es in 53 gezeigt ist, und sie dann unter Verwendung eines Resistmusters 52a gemustert wird, ein Rest 51a der leitenden Schicht 51 an einer Seitenwand der ersten und der zweiten leitenden Schicht 41 und 45 und der Isolierschicht 46, wie in 54 gezeigt ist.
  • Weiterhin wird ein Resistmuster 52b als eine Maske zum Ätzen der darunterliegenden Schichten verwendet, wie es in 55 gezeigt ist, um dieselben in eine Gateelektrode zu mustern, wie es in 56 gezeigt ist, und ein Rest 41b der ersten leitenden Schicht 41 verbleibt an einer Seitenwand der Stufe der begrabenen Isolierschicht 22.
  • Derart werden, falls eine Grabentrennstruktur anfänglich ausgebildet und eine Gateelektrode mit einer mehrschichtigen Struktur dann ausgebildet wird, eine große Anzahl von Resten 41a, 41b und 51a, und diese Reste verursachen in signifikanter Weise Nachteile wie einen Kurzschluß zwischen diesen oder anderen leitenden Schichten.
  • Im Gegensatz dazu wird entsprechend des Herstellungsverfahrens der vorliegenden Ausführungsform die erste leitende Schicht 41, die als eine Gateelektrodenschicht dienen wird, zuerst ausge bildet, und eine Grabentrennstruktur wird dann ausgebildet. Derart verbleibt kein Rest der ersten leitenden Schicht 41, wenn die erste leitende Schicht 41 zur Ausbildung einer Gateelektrode gemustert wird.
  • Des weiteren wird, da die zweite leitende Schicht 45 auf einer Oberfläche mit einer sanften Gestalt ausgebildet wird, die durch das in den 39 und 40 gezeigte isotrope Ätzen vorgesehen worden ist, verhindert, daß irgendein Rest der zweiten leitenden Schicht 45 beim Mustern der zweiten leitenden Schicht 45 erzeugt wird.
  • Derart kann das Herstellungsverfahren entsprechend der vorliegenden Ausführungsform die Erzeugung eines Restes verhindern. Derart werden andere oder diese leitende Schichten nicht nachteilhafter Weise aufgrund eines Restes kurzgeschlossen.

Claims (7)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, die Gateoxidschichten (6a, 6b) mit jeweils einer unterschiedlichen Dicke auf einem ersten und einem zweiten Bereich einer Hauptoberfläche eines Halbleitersubstrates (1) aufweist, mit den Schritten: a) Aussetzen des ersten Bereiches der Hauptoberfläche des Halbleitersubstrates (1) an ein Plasma eines Gases, das eine Oxidationsrateneinstellsubstanz (5; 35) enthält, zum Hinzufügen der Oxidationsrateneinstellsubstanz (5; 35) zu dem ersten Bereich der Hauptoberfläche des Halbleitersubstrates (1), wobei die Oxidationsrateneinstellsubstanz (5; 35) dem zweiten Bereich nicht hinzugefügt wird; und b) gleichzeitiges Oxidieren des ersten und des zweiten Bereiches der Hauptoberfläche des Halbleitersubstrates (1) zum Ausbilden einer ersten Gateoxidschicht (6a; 6b) auf dem ersten Bereich und zum Ausbilden einer zweiten Gateoxidschicht (6b; 6a) auf dem zweiten Bereich, die in der Dicke unterschiedlich von der ersten Gateoxidschicht (6a; 6b) ist.
  2. Verfahren nach Anspruch 1, bei dem die Oxidationsrateneintellsubstanz (5) eine oxidationsfördernde Substanz ist und die erste Gateoxidschicht (6a) dicker als die zweite Gateoxidschicht (6b) ausgebildet wird.
  3. Verfahren nach Anspruch 2, bei dem die oxidationsfördernde Substanz (5) ein Halogen ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Gas, das die Oxidationsrateneinstellsubstanz (5) enthält, ein Gas ist, das mindestens ein Element enthält, das aus der Gruppe ausgewählt ist, die aus NF3, SF6, F2, HF, ClF3, Cl2, HCl, BCl3 und HBr besteht.
  5. Verfahren nach Anspruch 1, bei dem die Oxidationsrateneinstellsubstanz (35) eine oxidationsbegrenzende Substanz ist und die erste Gateoxidschicht (6b) dünner als die zweite Gateoxidschicht (6a) ausgebildet wird.
  6. Verfahren nach Anspruch 5, bei dem die oxidationsbegrenzende Substanz (35) Stickstoff ist.
  7. Verfahren nach einem der Ansprüche 1, 5 oder 6, bei dem das Gas, das die Oxidationsrateneinstellsubstanz (35) enthält, ein Gas ist, das mindestens ein Element enthält, das aus der Gruppe ausgewählt ist, die aus N2, N2O und NOx besteht.
DE19857095A 1998-06-15 1998-12-10 Verfahren zum Herstellen einer Halbleitervorrichtung mit unterschiedlich dicken Gateoxidschichten Expired - Fee Related DE19857095B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-167160 1998-06-15
JP10167160A JP2000003965A (ja) 1998-06-15 1998-06-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19857095A1 DE19857095A1 (de) 1999-12-23
DE19857095B4 true DE19857095B4 (de) 2005-06-30

Family

ID=15844541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19857095A Expired - Fee Related DE19857095B4 (de) 1998-06-15 1998-12-10 Verfahren zum Herstellen einer Halbleitervorrichtung mit unterschiedlich dicken Gateoxidschichten

Country Status (4)

Country Link
US (1) US6410991B1 (de)
JP (1) JP2000003965A (de)
KR (1) KR100443532B1 (de)
DE (1) DE19857095B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3472727B2 (ja) * 1999-08-13 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6649543B1 (en) 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
KR100333057B1 (ko) * 2000-07-11 2002-04-22 윤종용 서로 다른 두께를 갖는 2가지 이상의 터널 절연막을 갖는비휘발성 메모리 소자의 제조방법
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
KR20020014055A (ko) * 2000-08-16 2002-02-25 박종섭 반도체 소자의 게이트 절연막 형성방법
KR100367740B1 (ko) * 2000-08-16 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 제조방법
US6458663B1 (en) * 2000-08-17 2002-10-01 Micron Technology, Inc. Masked nitrogen enhanced gate oxide
KR20020015875A (ko) * 2000-08-23 2002-03-02 박종섭 반도체장치의 제조방법
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
KR100364122B1 (en) * 2001-04-24 2002-12-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
KR100408001B1 (ko) * 2001-12-28 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 게이트 절연막 형성 방법
KR100469760B1 (ko) * 2001-12-28 2005-02-02 매그나칩 반도체 유한회사 복합 반도체 소자의 게이트 산화막 형성 방법
US6455405B1 (en) * 2002-01-23 2002-09-24 Taiwan Semiconductor Manufacturing Company Using implantation method to control gate oxide thickness on dual oxide semiconductor devices
US6541321B1 (en) * 2002-05-14 2003-04-01 Advanced Micro Devices, Inc. Method of making transistors with gate insulation layers of differing thickness
US20040110429A1 (en) * 2002-07-26 2004-06-10 Eberhard Wizgall Integrated intake manifold and heat exchanger
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법
JP3612313B2 (ja) * 2002-08-14 2005-01-19 株式会社東芝 半導体集積回路装置
JP4040425B2 (ja) 2002-10-17 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TWI223408B (en) * 2003-05-09 2004-11-01 Nanya Technology Corp Trench type capacitor formation method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0244367A2 (de) * 1986-04-21 1987-11-04 SGS MICROELETTRONICA S.p.A. Integriertes Halbleiterbauelement des MOS-Typs mit einer nicht gleichförmigen Oxidsteuerelektrode und Verfahren zu seiner Herstellung
US5330920A (en) * 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US5371026A (en) * 1992-11-30 1994-12-06 Motorola Inc. Method for fabricating paired MOS transistors having a current-gain differential
EP0713249A1 (de) * 1994-10-28 1996-05-22 Texas Instruments Incorporated Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten unterschiedlicher Dicke
US5576226A (en) * 1994-04-21 1996-11-19 Lg Semicon Co., Ltd. Method of fabricating memory device using a halogen implant
US5963839A (en) * 1997-12-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of polysilicon contact resistance by nitrogen implantation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205944A (ja) 1987-02-23 1988-08-25 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法
US4748134A (en) * 1987-05-26 1988-05-31 Motorola, Inc. Isolation process for semiconductor devices
JPH0992729A (ja) 1995-09-22 1997-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0244367A2 (de) * 1986-04-21 1987-11-04 SGS MICROELETTRONICA S.p.A. Integriertes Halbleiterbauelement des MOS-Typs mit einer nicht gleichförmigen Oxidsteuerelektrode und Verfahren zu seiner Herstellung
US5371026A (en) * 1992-11-30 1994-12-06 Motorola Inc. Method for fabricating paired MOS transistors having a current-gain differential
US5330920A (en) * 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US5576226A (en) * 1994-04-21 1996-11-19 Lg Semicon Co., Ltd. Method of fabricating memory device using a halogen implant
EP0713249A1 (de) * 1994-10-28 1996-05-22 Texas Instruments Incorporated Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten unterschiedlicher Dicke
US5963839A (en) * 1997-12-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of polysilicon contact resistance by nitrogen implantation

Also Published As

Publication number Publication date
JP2000003965A (ja) 2000-01-07
US6410991B1 (en) 2002-06-25
KR20000005593A (ko) 2000-01-25
DE19857095A1 (de) 1999-12-23
KR100443532B1 (ko) 2004-08-09

Similar Documents

Publication Publication Date Title
DE19857095B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit unterschiedlich dicken Gateoxidschichten
DE69522992T2 (de) Verfahren zur Herstellung eines Widerstands
DE10141948B4 (de) Halbleiterspeichervorrichtung und Herstellungsverfahren dafür
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE4239142A1 (de)
DE102005002739B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE112006001025T5 (de) Implantationsprozess in der Halbleiterfabrikation
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE102005026315A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19638793C2 (de) Verfahren zum Herstellen von MOS-Transistoren
DE10260753B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauteils
DE19823212B4 (de) Halbleitereinrichtung mit einer Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben
DE102005062937A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE60037901T2 (de) Herstellungsverfahren eines halbleiterspeicherbauelements mit anti-reflektierender beschichtung
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor
DE102005014749B4 (de) Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE10137678A1 (de) Verfahren zur Herstellung eines Halbleiterprodukts mit einem Speicher- und einem Logikbereich
DE10241397B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 218234

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee