DE102022107056A1 - Selbstjustierte mehrschichtige abstandshaltermatrix für transistorarrays hoher dichte und verfahren zu ihrer bildung - Google Patents

Selbstjustierte mehrschichtige abstandshaltermatrix für transistorarrays hoher dichte und verfahren zu ihrer bildung Download PDF

Info

Publication number
DE102022107056A1
DE102022107056A1 DE102022107056.5A DE102022107056A DE102022107056A1 DE 102022107056 A1 DE102022107056 A1 DE 102022107056A1 DE 102022107056 A DE102022107056 A DE 102022107056A DE 102022107056 A1 DE102022107056 A1 DE 102022107056A1
Authority
DE
Germany
Prior art keywords
dielectric
layer
spacer
dimensional array
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022107056.5A
Other languages
English (en)
Inventor
Gao-Ming Wu
Katherine H. Chiang
Chien-Hao Huang
Chung-Te Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/697,101 external-priority patent/US12137573B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022107056A1 publication Critical patent/DE102022107056A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Vibration Prevention Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Ein zweidimensionales Array diskreter dielektrischer Schablonenstrukturen wird über einem Substrat gebildet. Eine erste dielektrische Abstandshaltermatrix kann in unteren Abschnitten der Gräben zwischen den diskreten dielektrischen Schablonenstrukturen gebildet werden. Eine zweite dielektrische Abstandshaltermatrixschicht kann in oberen Abschnitten der Gräben gebildet werden. Ein Paar aus einem Source-Hohlraum und einem Drain-Hohlraum kann innerhalb eines Volumens jeder der diskreten dielektrischen Schablonenstrukturen gebildet werden. Eine Source-Elektrode und eine Drain-Elektrode können in jedem Source-Hohlraum bzw. in jedem Drain-Hohlraum gebildet werden. Die Gate-Elektroden können vor oder nach der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen gebildet werden, um ein zweidimensionales Array von Feldeffekttransistoren bereitzustellen, die mit Speicherelementen verbunden sein oder Speicherelemente aufweisen können.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der am 9. Dezember 2021 eingereichten vorläufigen US-Anmeldung Serien-Nr. 63/287,741 mit dem Titel „Semiconductor Device and Manufacturing Method Thereof“, deren gesamter Inhalt hiermit durch Bezugnahme in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Es sind eine Vielzahl verschiedener Transistorstrukturen entwickelt worden, um verschiedene Designkriterien zu erfüllen. Aus Oxid-Halbleitern hergestellte Dünnfilmtransistoren (Thin Film Transistors, TFTs) sind eine attraktive Option für die Back-End-of-Line-Integration (BEOL-Integration), da TFTs bei niedrigen Temperaturen verarbeitet werden können und daher keine zuvor gefertigten Bauelemente beschädigen. Zum Beispiel beschädigen die Fertigungsbedingungen und -techniken keine zuvor gefertigten Front-End-of-Line-Bauelemente (FEOL-Bauelemente) und Middle-End-of-Line-Bauelemente (MEOL-Bauelemente).
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können vielmehr im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
  • Unter den Figuren, die mit einer Kombination aus einer Figurenzahl und einem alphabetischen Suffix gekennzeichnet sind, entsprechen Figuren mit derselben Figurenzahl demselben Verarbeitungsschritt. Unter Figuren mit einer Figurenzahl im Bereich von 2 bis 12 sind Figuren, die mit einer Kombination aus einer Figurenzahl und dem alphabetischen Suffix „A“ beschriftet sind, Draufsichten. Unter Figuren mit einer Figurenzahl im Bereich von 2 bis 12 sind Figuren, die mit einer Kombination aus einer Figurenzahl und einem alphabetischen Suffix, das aus „B“, „C“, „D“ oder „E“ ausgewählt ist, beschriftet sind, vertikale Querschnittsansichten entlang einer vertikalen Ebene B - B', C - C', D - D' bzw. E - E' einer Struktur, die in einer Figur veranschaulicht ist, die mit derselben Figurenzahl und dem alphabetischen Index „A“ beschriftet ist. Unter Figuren mit einer Figurenzahl im Bereich von 2 bis 12 sind die vertikalen Querschnittsebenen B - B', C - C', D - D' und E - E' in verschiedenen Draufsichten bzw. verschiedenen vertikalen Querschnittsansichten dargestellt.
    • 1 ist eine vertikale Querschnittsansicht einer ersten beispielhaften Struktur nach der Bildung von komplementären Metall-Oxid-Halbleiter-Transistoren (CMOS-Transistoren), ersten Metall-Interconnect-Strukturen, die in dielektrischen Materialschichten einer unteren Ebene gebildet werden, und einer dielektrischen Isolationsschicht gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 2A - 2C sind verschiedene Ansichten eines Abschnitts einer Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung einer prozessinternen Isolierschicht auf einer Gate-Ebene und von Wortleitungen gemäß einer ersten Ausführungsform der vorliegenden Offenbarung. 2A ist eine Draufsicht, und 2B und 2C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 2A.
    • 3A - 3C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung von Gate-Verbindungs-Durchkontaktierungsstrukturen und Gate-Elektroden gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 3A ist eine Draufsicht, und 3B und 3C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 3A.
    • 4A -4C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung einer Gate-Dielektrikumschicht, einer kontinuierlichen aktiven Schicht, einer dielektrischen Schablonenmaterialschicht und einer Hartmaskenschicht gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 4A ist eine Draufsicht, und 4B und 4C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 4A.
    • 5A - 5C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung einer strukturierten Hartmaskenschicht, diskreter dielektrischer Schablonenstrukturen und aktiver Schichten gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 5A ist eine Draufsicht, und 5B und 5C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 5A.
    • 6A - 6C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung einer dielektrischen Ätzstoppauskleidung und einer ersten dielektrischen Abstandshaltermatrixschicht in Gräben zwischen den diskreten dielektrischen Schablonenstrukturen gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 6A ist eine Draufsicht, und 6B und 6C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 6A.
    • 7A - 7C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach dem vertikalen Aussparen der ersten dielektrischen Abstandshaltermatrixschicht, die für die diskreten dielektrischen Schablonenstrukturen selektiv ist, gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 7A ist eine Draufsicht, und 7B und 7C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 7A.
    • 8A - 8C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung einer zweiten dielektrischen Abstandshaltermatrixschicht in ausgesparten Volumen der Gräben gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 8A ist eine Draufsicht, und 8B und 8C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 8A.
    • 9A - 9D sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung einer Ätzmaskenmaterialschicht, mindestens einer Strukturtransferunterstützungsschicht und einer strukturierten Photoresistschicht gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 9A ist eine Draufsicht, und 9B, 9C und 9D sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C' bzw. D - D' von 9A.
    • 10A - 10D sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung von Source-Hohlräumen und Drain-Hohlräumen durch den Transfer einer Struktur in der Photoresistschicht durch die diskreten dielektrischen Schablonenstrukturen hindurch - für die zweite dielektrische Abstandshaltermatrixschicht selektiv - gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 10A ist eine Draufsicht, und 10B, 10 und 10D sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C' bzw. D - D' von 10A.
    • 11A - 11D sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Abscheidung von mindestens einem metallischen Material in den Source-Hohlräumen und den Drain-Hohlräumen gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 11A ist eine Draufsicht, und 11B, 11C und 11D sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C' bzw. D - D' von 11A.
    • 12A - 12E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung von Source-Elektroden und Drain-Elektroden gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 12A ist eine Draufsicht, und 12B, 12C, 12D und 12E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 12A.
    • 13A - 13E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung von mindestens einer ersten dielektrischen Materialschicht auf Verbindungsebene und ersten Metall-Interconnect-Strukturen auf Verbindungsebene gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 13A ist eine Draufsicht, und 13B, 13C, 13D und 13E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 13A.
    • 14A - 14E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung von mindestens einer zweiten dielektrischen Materialschicht auf Verbindungsebene und zweiten Metall-Interconnect-Strukturen auf Verbindungsebene gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 14A ist eine Draufsicht, und 14B, 14C, 14D und 14E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 14A.
    • 15A - 15E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung eines zweidimensionalen Arrays von Kondensatorstrukturen gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 15A ist eine horizontale Querschnittsansicht entlang der in den
    • 15B - 15E gezeigten horizontalen Ebene A - A', und 15B, 15C, 15D und 15E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 15A.
    • 16A - 16E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion einer ersten alternativen Einrichtung der ersten beispielhaften Struktur nach der Bildung eines zweidimensionalen Arrays von Widerstandsspeicherelementen gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 16A ist eine horizontale Querschnittsansicht entlang der in den 16B - 16E gezeigten horizontalen Ebene A - A', und 16B, 16C, 16D und 16E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 16A.
    • 17 ist eine vertikale Querschnittsansicht der ersten beispielhaften Struktur nach der Bildung zusätzlicher dielektrischer Materialschichten auf Verbindungsebene und zusätzlicher Metall-Interconnect-Strukturen einer oberen Ebene gemäß der ersten Ausführungsform der vorliegenden Offenbarung.
    • 18A - 18C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion einer zweiten alternativen Einrichtung der ersten beispielhaften Struktur nach der Bildung von Source-Elektroden und Drain-Elektroden gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 18A ist eine Draufsicht, und 18B und 18C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 19A.
    • 19A - 19C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion einer dritten alternativen Einrichtung der ersten beispielhaften Struktur nach der Bildung von Source-Elektroden und Drain-Elektroden gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 19A ist eine Draufsicht, und 19B und 19C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 19A.
    • 20A - 20C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion einer zweiten alternativen Einrichtung der ersten beispielhaften Struktur nach der Bildung von Source-Elektroden und Drain-Elektroden gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 20A ist eine Draufsicht, und 20B und 20C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 20A.
    • 21A - 21C sind verschiedene Ansichten des Abschnitts einer Speicherarrayregion einer zweiten beispielhaften Struktur nach der Bildung eines zweidimensionalen Arrays von Speicherstrukturen und Metall-Interconnect-Strukturen auf Verbindungsebene, die in dielektrischen Materialschichten auf Verbindungsebene eingebettet sind, gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung. 21A ist eine Draufsicht, und 21B und 21C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 21A.
    • 22A - 22C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der ersten beispielhaften Struktur nach der Bildung einer Gate-Dielektrikumschicht, einer kontinuierlichen aktiven Schicht, einer dielektrischen Schablonenmaterialschicht und einer Hartmaskenschicht gemäß der ersten Ausführungsform der vorliegenden Offenbarung. 22A ist eine Draufsicht, und 22B und 22C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 22A.
    • 23A - 23C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung einer strukturierten Hartmaskenschicht und diskreter dielektrischer Schablonenstrukturen gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 23A ist eine Draufsicht, und 23B und 23C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 23A.
    • 24A - 24C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung einer dielektrischen Ätzstoppauskleidung und einer ersten dielektrischen Abstandshaltermatrixschicht in Gräben zwischen den diskreten dielektrischen Schablonenstrukturen gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 24A ist eine Draufsicht, und 24B und 24C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 24A.
    • 25A - 25C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach dem vertikalen Aussparen der ersten dielektrischen Abstandshaltermatrixschicht, die für die diskreten dielektrischen Schablonenstrukturen selektiv ist, gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 25A ist eine Draufsicht, und 25B und 25C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 25A.
    • 26A - 26C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung einer zweiten dielektrischen Abstandshaltermatrixschicht in ausgesparten Volumen der Gräben gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 26A ist eine Draufsicht, und 26B und 26C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 26A.
    • 27A - 27D sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung einer Ätzmaskenmaterialschicht, mindestens einer Strukturtransferunterstützungsschicht und einer strukturierten Photoresistschicht gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 27A ist eine Draufsicht, und 27B, 27C und 27D sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C' bzw. D - D' von 27A.
    • 28A - 28D sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung von Source-Hohlräumen und Drain-Hohlräumen durch den Transfer einer Struktur in der Photoresistschicht durch die diskreten dielektrischen Schablonenstrukturen hindurch - für die zweite dielektrische Abstandshaltermatrixschicht selektiv - gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 28A ist eine Draufsicht, und 28B, 28C und 28D sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C' bzw. D - D' von 28A.
    • 29A - 29D sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Abscheidung von mindestens einem metallischen Material in den Source-Hohlräumen und den Drain-Hohlräumen gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 29A ist eine Draufsicht, und 29B, 29C und 29D sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C' bzw. D - D' von 29A.
    • 30A - 30E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung von Source-Elektroden und Drain-Elektroden gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 30A ist eine Draufsicht, und 30B, 30C, 30D und 30E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 30A.
    • 31A - 31E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung eines zweidimensionalen Arrays aktiver Schichten gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 31A ist eine Draufsicht, und 31B, 31C, 31D und 31E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 31A.
    • 32A - 32E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung einer Gate-Dielektrikumschicht und von Gate-Elektroden gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 32A ist eine Draufsicht, und 32B, 32C, 32D und 32E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 32A.
    • 33A - 33E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der zweiten beispielhaften Struktur nach der Bildung einer Isolierschicht auf einer Gate-Ebene gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 33A ist eine horizontale Querschnittsansicht entlang der horizontalen Ebene A - A' der 33B, 33C, 33D und 33E, und die 33B, 33C, 33D und 33E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 33A.
    • 34A - 34C sind verschiedene Ansichten eines Abschnitts einer Speicherarrayregion einer dritten beispielhaften Struktur nach der Bildung einer prozessinternen Isolierschicht auf einer Gate-Ebene und von Wortleitungen gemäß einer dritten Ausführungsform der vorliegenden Offenbarung. 34A ist eine Draufsicht, und 34B und 34C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 34A.
    • 35A - 35C sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der dritten beispielhaften Struktur nach der Bildung eines zweidimensionalen Arrays von Stapeln aus einer Gate-Elektrode, einer dielektrischen Sperrschicht und einem Ladungsspeicherelement gemäß der dritten Ausführungsform der vorliegenden Offenbarung. 3A ist eine Draufsicht, und 3B und 3C sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B' bzw. C - C' von 3A.
    • 36A - 36E sind verschiedene Ansichten des Abschnitts der Speicherarrayregion der dritten beispielhaften Struktur nach der Bildung eines zweidimensionalen Arrays von Flash-Speicherbauelementen, mindestens einer ersten dielektrischen Schicht auf Verbindungsebene und erster Metall-Interconnect-Strukturen auf Verbindungsebene gemäß der dritten Ausführungsform der vorliegenden Offenbarung. 36A ist eine Draufsicht, und 36B, 36C, 36D und 36E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 36A.
    • 37A - 37E sind verschiedene Ansichten des Abschnitts einer Speicherarrayregion einer vierten beispielhaften Struktur nach der Bildung einer dielektrischen Tunnelschicht und eines zweidimensionalen Arrays von Stapeln aus einem Ladungsspeicherelement, einer dielektrischen Sperrschicht und einer Gate-Elektrode gemäß der vierten Ausführungsform der vorliegenden Offenbarung. 37A ist eine Draufsicht, und 37B, 37C, 37D und 37E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B, C - C', D - D' bzw. E - E' von 37A.
    • 38A - 38E sind verschiedene Ansichten des Abschnitts einer Speicherarrayregion einer vierten beispielhaften Struktur nach der Bildung eines zweidimensionalen Arrays von Flash-Speichervorrichtungen gemäß der vierten Ausführungsform der vorliegenden Offenbarung. 38A ist eine Draufsicht, und 38B, 38C, 38D und 38E sind vertikale Querschnittsansichten entlang der vertikalen Ebene B - B', C - C', D - D' bzw. E - E' von 38A.
    • 39 ist eine vertikale Querschnittsansicht einer fünften alternativen Einrichtung der ersten beispielhaften Struktur gemäß der ersten Ausführungsform der vorliegenden Offenbarung.
    • 40 ist eine vertikale Querschnittsansicht einer alternativen Einrichtung der zweiten beispielhaften Struktur gemäß der zweiten Ausführungsform der vorliegenden Offenbarung.
    • 41 ist eine vertikale Querschnittsansicht einer alternativen Einrichtung der dritten beispielhaften Struktur gemäß der dritten Ausführungsform der vorliegenden Offenbarung.
    • 42 ist eine vertikale Querschnittsansicht einer alternativen Einrichtung der vierten beispielhaften Struktur gemäß der vierten Ausführungsform der vorliegenden Offenbarung.
    • 43 ist eine vertikale Querschnittsansicht einer alternativen Einrichtung für eine beliebige der beispielhaften Strukturen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 44 ist ein erstes Flussdiagramm, das die allgemeinen Verarbeitungsschritte zum Herstellen der Halbleitervorrichtungen gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • 45 ist ein zweites Flussdiagramm, das die allgemeinen Verarbeitungsschritte zum Herstellen der Halbleitervorrichtungen gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Bildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Strukturelement in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen dem ersten und dem zweiten Strukturelement gebildet sein können, so dass das erste und das zweite Strukturelement nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Einrichtungen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden. Elemente mit den gleichen Bezugszahlen beziehen sich auf dasselbe Element, und es wird davon ausgegangen, dass sie die gleiche Materialzusammensetzung und den gleichen Dickenbereich aufweisen, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Allgemein können die Strukturen und Verfahren der vorliegenden Offenbarung verwendet werden, um einen eingebetteten Direktzugriffsspeicher (Random Access Memory, RAM) in Back-End-of-Line-Strukturen (BEOL-Strukturen) in hochentwickelten Knoten zu bilden. Ein solcher eingebetteter RAM kann im Vergleich zu einem statischen Direktzugriffsspeicher (Static Random Access Memory, SRAM) Vorteile in Bezug auf die Bauelementdichte bieten. Die vorliegende Offenbarung verwendet Transistoren (zum Beispiel Dünnfilmtransistoren), die eine aktive Schicht aus halbleitendem Metalloxid aufweisen. Insofern kann der eingebettete RAM der vorliegenden Offenbarung eine BEOL-Struktur aufweisen und nimmt im Gegensatz zu einkristallinen Silizium-basierten Feldeffekttransistoren oder Finnen-Feldeffekttransistoren, die einkristalline Halbleiterfinnen verwenden, keine Bauelementfläche auf einer Front-End-Of-Line-Ebene (FEOL-Ebene) in Anspruch. Die Zugangstransistoren des RAM können als Dünnfilmtransistoren unter Verwendung einer selbstjustierten dielektrischen Verbundmatrix gebildet werden, die eine erste dielektrische Abstandshaltermatrixschicht aufweist, die durch die Verwendung eines dielektrischen Materials mit niedrigem k-Wert für eine verringerte kapazitive Kopplung zwischen benachbarten Paaren von Zugangstransistoren sorgen kann, sowie eine zweite dielektrische Abstandshaltermatrixschicht aufweist, die über der ersten dielektrischen Abstandshaltermatrixschicht liegt und als eine selbstjustierte Ätzmaske zum Bilden von Source-Hohlräumen und Drain-Hohlräumen fungiert. Insofern sind die Source-Regionen und die Drain-Regionen zu der dielektrischen Verbundmatrix selbstjustiert, und elektrische Verbindungen zwischen benachbarten Zugangstransistoren können vermieden werden. Die verschiedenen Ausführungsformen der vorliegenden Offenbarung werden nun unter Bezug auf beigefügte Zeichnungen beschrieben.
  • Unter Bezug auf 1 ist eine erste beispielhafte Struktur gemäß einer ersten Ausführungsform der vorliegenden Offenbarung veranschaulicht. Die erste beispielhafte Struktur weist ein Substrat 8 auf, das ein Halbleitersubstrat, wie zum Beispiel ein handelsübliches Siliziumsubstrat, sein kann. Das Substrat 8 kann mindestens in seinem oberen Abschnitt eine Halbleitermaterialschicht 9 aufweisen. Die Halbleitermaterialschicht 9 kann ein Oberflächenabschnitt eines Volumenhalbleitersubstrats sein, oder kann eine oberste Halbleiterschicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) sein. In einer Ausführungsform enthält die Halbleitermaterialschicht 9 ein einkristallines Halbleitermaterial, wie zum Beispiel einkristallines Silizium. In einer Ausführungsform kann das Substrat 8 ein Substrat aus einkristallinem Silizium aufweisen, das ein einkristallines Siliziummaterial enthält.
  • Flachgrabenisolationsstrukturen 720, die ein dielektrisches Material wie zum Beispiel Siliziumoxid enthalten, können in einem oberen Abschnitt der Halbleitermaterialschicht 9 gebildet werden. Geeignete dotierte Halbleitermulden, wie zum Beispiel p-Mulden und n-Mulden, können innerhalb jedes Bereichs gebildet werden, der seitlich von einem Abschnitt der Flachgrabenisolationsstrukturen 720 umschlossen ist. Feldeffekttransistoren 701 können über der Oberseite der Halbleitermaterialschicht 9 gebildet werden. Zum Beispiel kann jeder Feldeffekttransistor 701 eine Source-Elektrode 732, eine Drain-Elektrode 738, einen Halbleiterkanal 735, der einen Oberflächenabschnitt des Substrats 8 aufweist, der sich zwischen der Source-Elektrode 732 und der Drain-Elektrode 738 erstreckt, und eine Gate-Struktur 750 aufweisen. Der Halbleiterkanal 735 kann ein einkristallines Halbleitermaterial aufweisen. Jede Gate-Struktur 750 kann eine Gate-Dielektrikum-Schicht 752, eine Gate-Elektrode 754, ein Gate-Kappendielektrikum 758 und einen dielektrischen Gate-Abstandshalter 756 aufweisen. Eine Source-seitige Metall-Halbleiter-Legierungsregion 742 kann auf jeder Source-Elektrode 732 gebildet werden, und eine Drain-seitige Metall-Halbleiter-Legierungsregion 748 kann auf jeder Drain-Elektrode 738 gebildet werden.
  • Die erste beispielhafte Struktur kann eine Speicherarrayregion 100 aufweisen, in der anschließend ein Array von Speicherzellen gebildet werden kann. Die erste beispielhafte Struktur kann des Weiteren eine periphere Region 200 aufweisen, in der eine Metallverdrahtung für das Array von Speichervorrichtungen angeordnet ist. Allgemein können die Feldeffekttransistoren 701 in der CMOS-Schaltung 700 elektrisch mit einer Elektrode einer jeweiligen Speicherzelle durch einen jeweiligen Satz Metall-Interconnect-Strukturen verbunden sein.
  • Vorrichtungen (zum Beispiel Feldeffekttransistoren 701) in der peripheren Region 200 können Funktionen bereitstellen, die das anschließend zu bildende Array von Speicherzellen betreiben. Genauer gesagt, können Vorrichtungen in der peripheren Region so eingerichtet sein, dass sie den Programmiervorgang, den Löschvorgang und den Abfühlvorgang (Lesevorgang) des Arrays von Speicherzellen steuern. Zum Beispiel können die Vorrichtungen in der peripheren Region eine Abfühlschaltung und/oder eine Programmierschaltung aufweisen. Die auf der Oberseite der Halbleitermaterialschicht 9 gebildeten Vorrichtungen können komplementäre Metall-Oxid-Halbleiter-Transistoren (CMOS-Transistoren) und optional zusätzliche Halbleitervorrichtungen (wie zum Beispiel Widerstände, Dioden, Kondensatorstrukturen usw.) aufweisen und werden gemeinsam als CMOS-Schaltung 700 bezeichnet.
  • Einer oder mehrere der Feldeffekttransistoren 701 in der CMOS-Schaltung 700 können einen Halbleiterkanal 735 aufweisen, der einen Abschnitt der Halbleitermaterialschicht 9 in dem Substrat 8 aufweist. Wenn die Halbleitermaterialschicht 9 ein einkristallines Halbleitermaterial wie zum Beispiel einkristallines Silizium enthält, so kann der Halbleiterkanal 735 jedes Feldeffekttransistors 701 in der CMOS-Schaltung 700 einen einkristallinen Halbleiterkanal wie zum Beispiel einen Kanal aus einkristallinem Silizium aufweisen. In einer Ausführungsform können mehrere Feldeffekttransistoren 701 in der CMOS-Schaltung 700 einen jeweiligen Knoten aufweisen, der anschließend elektrisch mit einem Knoten einer anschließend zu bildenden jeweiligen Speicherzelle verbunden wird. Zum Beispiel können mehrere Feldeffekttransistoren 701 in der CMOS-Schaltung 700 eine jeweilige Source-Elektrode 732 oder eine jeweilige Drain-Elektrode 738 aufweisen, die anschließend elektrisch mit einem Knoten einer anschließend zu bildenden jeweiligen Speicherzelle verbunden wird.
  • In einer Ausführungsform kann die CMOS-Schaltung 700 eine Programmiersteuerschaltung aufweisen, die so eingerichtet ist, dass sie Gate-Spannungen eines Satzes von Feldeffekttransistoren 701 steuert, die zum Programmieren einer jeweiligen Speicherzelle verwendet werden, sowie Gate-Spannungen von anschließend zu bildenden Transistoren steuert. In dieser Ausführungsform kann die Programmiersteuerschaltung so eingerichtet sein, dass sie einen ersten Programmierimpuls bereitstellt, der eine jeweilige dielektrische Materialschicht in einer ausgewählten Speicherzelle in einen ersten Polarisationszustand programmiert, in dem die elektrische Polarisation in der dielektrischen Materialschicht auf eine erste Elektrode der ausgewählten Speicherzelle zeigt, und einen zweiten Programmierimpuls bereitstellt, der die dielektrische Materialschicht in der ausgewählten Speicherzelle in einen zweiten Polarisationszustand programmiert, in dem die elektrische Polarisation in der dielektrischen Materialschicht auf eine zweite Elektrode der ausgewählten Speicherzelle zeigt.
  • In einer Ausführungsform kann das Substrat 8 ein Substrat aus einkristallinem Silizium aufweisen, und die Feldeffekttransistoren 701 können einen jeweiligen Abschnitt des Substrats aus einkristallinem Silizium als einen halbleitenden Kanal aufweisen. Im Sinne des vorliegenden Textes bezieht sich ein „halbleitendes“ Element auf ein Element mit einer elektrischen Leitfähigkeit im Bereich von 1,0 × 10-6 S/cm bis 1,0 × 105 S/cm. Im Sinne des vorliegenden Textes bezieht sich ein „Halbleitermaterial“ auf ein Material mit einer elektrischen Leitfähigkeit im Bereich von 1,0 × 10-6 S/cm bis 1,0 × 105 S/cm bei Nichtvorhandensein elektrischer Dotanden in dem Material und ist in der Lage, ein dotiertes Material mit einer elektrischen Leitfähigkeit im Bereich von 1,0 S/cm bis 1,0 × 105 S/cm bei geeigneter Dotierung mit einem elektrischen Dotanden herzustellen.
  • Gemäß einem Aspekt der vorliegenden Offenbarung können die Feldeffekttransistoren 701 anschließend elektrisch mit Drain-Elektroden und Gate-Elektroden - und optional mit Source-Elektroden - von Zugangstransistoren verbunden werden, die halbleitende Metalloxidplatten aufweisen, die über den Feldeffekttransistoren 701 gebildet werden sollen. In einer Ausführungsform kann eine Teilmenge der Feldeffekttransistoren 701 anschließend elektrisch mit mindestens einer der Drain-Elektroden und Gate-Elektroden verbunden werden. Zum Beispiel können die Feldeffekttransistoren 701 erste Wortleitungstreiber umfassen, die so eingerichtet sind, dass sie eine erste Gate-Spannung an erste Wortleitungen über eine erste Teilmenge von anschließend zu bildenden Metall-Interconnect-Strukturen einer unteren Ebene anlegen, sowie zweite Wortleitungstreiber umfassen, die so eingerichtet sind, dass sie eine zweite Gate-Spannung an zweite Wortleitungen über eine zweite Teilmenge der Metall-Interconnect-Strukturen einer unteren Ebene anlegen. Des Weiteren können die Feldeffekttransistoren 701 Bitleitungstreiber umfassen, die so eingerichtet sind, dass sie eine Bitleitungsvorspannung an anschließend zu bildende Bitleitungen anlegen, sowie Leseverstärker umfassen, die so eingerichtet sind, dass sie elektrischen Strom detektieren, der während eines Lesevorgangs durch die Bitleitungen fließt.
  • Verschiedene Metall-Interconnect-Strukturen, die innerhalb von dielektrischen Materialschichten gebildet werden, können anschließend über dem Substrat 8 und den darauf befindlichen Halbleitervorrichtungen (zum Beispiel Feldeffekttransistoren 701) gebildet werden. In einem veranschaulichenden Beispiel können die dielektrischen Materialschichten zum Beispiel aufweisen: eine erste dielektrische Materialschicht 601, die eine Schicht sein kann, die die mit der Source und den Drains verbundene Kontaktstruktur umgibt (mitunter als eine dielektrische Materialschicht 601 auf einer Kontaktebene bezeichnet), eine erste dielektrische Materialschicht 610 auf einer Interconnect-Ebene, und eine zweite dielektrische Materialschicht 620 auf einer Interconnect-Ebene. Die Metall-Interconnect-Strukturen können aufweisen: Vorrichtungskontakt-Durchkontaktierungsstrukturen 612, die in der ersten dielektrischen Materialschicht 601 gebildet sind und eine jeweilige Komponente der CMOS-Schaltung 700 kontaktieren, erste Metallleitungsstrukturen 618, die in der ersten dielektrischen Materialschicht 610 auf einer Interconnect-Ebene gebildet sind, erste Metall-Durchkontaktierungsstrukturen 622, die in einem unteren Abschnitt der zweiten dielektrischen Materialschicht 620 auf einer Interconnect-Ebene gebildet sind, und zweite Metallleitungsstrukturen 628, die in einem oberen Abschnitt der zweiten dielektrischen Materialschicht 620 auf einer Interconnect-Ebene gebildet sind.
  • Jede der dielektrischen Materialschichten (601, 610, 620) kann ein dielektrisches Material wie zum Beispiel undotiertes Silikatglas, ein dotiertes Silikatglas, Organosilikatglas, amorphen fluorierten Kohlenstoff, porenhaltige Varianten davon, oder Kombinationen davon enthalten. Jede der Metall-Interconnect-Strukturen (612, 618, 622, 628) kann mindestens ein leitfähiges Material enthalten, das eine Kombination aus einer metallischen Auskleidungsschicht (wie zum Beispiel ein metallisches Nitrid oder ein metallisches Carbid) und einem metallischen Füllmaterial sein kann. Jede metallische Auskleidungsschicht kann TiN, TaN, WN, TiC, TaC und WC enthalten, und jeder metallische Füllmaterialanteil kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon, und/oder Kombinationen davon enthalten. Es können auch andere geeignete metallische Auskleidungs- und metallische Füllmaterialien innerhalb des in Betracht gezogenen Geltungsbereichs der Offenbarung verwendet werden. In einer Ausführungsform können die ersten Metall-Durchkontaktierungsstrukturen 622 und die zweiten Metallleitungsstrukturen 628 als integrierte Leitungs- und Durchkontaktierungsstrukturen durch einen Dualdamaszenprozess gebildet werden. Die dielektrischen Materialschichten (601, 610, 620) werden im vorliegenden Text als dielektrische Materialschichten einer unteren Ebene bezeichnet. Die Metall-Interconnect-Strukturen (612, 618, 622, 628), die innerhalb der dielektrischen Materialschichten einer unteren Ebene gebildet werden, werden im vorliegenden Text als Metall-Interconnect-Strukturen einer unteren Ebene bezeichnet.
  • Obgleich die vorliegende Offenbarung anhand einer Ausführungsform beschrieben wird, bei der ein Array von Speicherzellen über der zweiten dielektrischen Materialschicht 620 auf einer Leitungs- und Durchkontaktierungsebene gebildet werden kann, werden im vorliegenden Text ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen das Array von Speicherzellen auf einer anderen Metall-Interconnect-Ebene gebildet werden kann.
  • Ein Array von Transistoren und ein Array von Speicherzellen kann anschließend über den dielektrischen Materialschichten (601, 610, 620) abgeschieden werden, in denen die Metall-Interconnect-Strukturen (612, 618, 622, 628) gebildet wurden. Der Satz aller dielektrischen Materialschichten, die vor der Bildung eines Arrays von Transistoren oder eines Arrays von Speicherzellen gebildet werden, wird gemeinsam als dielektrische Materialschichten (601, 610, 620) einer unteren Ebene bezeichnet. Der Satz aller Metall-Interconnect-Strukturen, der innerhalb der dielektrischen Materialschichten (601, 610, 620) einer unteren Ebene gebildet wird, wird im vorliegenden Text als erste metallische Interconnect-Strukturen (612, 618, 622, 628) bezeichnet. Allgemein können erste Metall-Interconnect-Strukturen (612, 618, 622, 628), die innerhalb mindestens einer dielektrischen Materialschicht (601, 610, 620) einer unteren Ebene gebildet werden, über der Halbleitermaterialschicht 9, die sich in dem Substrat 8 befindet, gebildet werden.
  • Gemäß einem Aspekt der vorliegenden Offenbarung können Transistoren (zum Beispiel Dünnfilmtransistoren (Thin Film Transistors, TFTs)) anschließend in einer Metall-Interconnect-Ebene gebildet werden, die über jenen Metall-Interconnect-Ebenen liegt, die die dielektrischen Materialschichten (601, 610, 620) einer unteren Ebene und die ersten Metall-Interconnect-Strukturen (612, 618, 622, 628) aufweisen. In einer Ausführungsform kann eine planare dielektrische Materialschicht, die eine gleichmäßige Dicke aufweist, über den dielektrischen Materialschichten (601, 610, 620) einer unteren Ebene gebildet werden. Die planare dielektrische Materialschicht wird im vorliegenden Text als eine prozessinterne Isolierschicht 635' auf einer Gate-Ebene bezeichnet. Die prozessinterne Isolierschicht 635' auf einer Gate-Ebene enthält ein dielektrisches Material, wie zum Beispiel undotiertes Silikatglas, ein dotiertes Silikatglas, Organosilikatglas oder ein porenhaltiges dielektrisches Material, und kann durch chemische Aufdampfung abgeschieden werden. Die Dicke der prozessinternen Isolierschicht 635' auf einer Gate-Ebene kann in einem Bereich von 20 nm bis 300 nm liegen, obgleich auch geringere und größere Dicken verwendet werden können. Zusätzliche Isolierschichten können der prozessinternen Isolierschicht 635 auf einer Gate-Ebene in anschließenden Verarbeitungsschritten hinzugefügt werden und können die Dicke der prozessinternen Isolierschicht 635 auf einer Gate-Ebene erhöhen.
  • Allgemein können dielektrische Schichten auf einer Interconnect-Ebene (wie zum Beispiel die dielektrische Materialschicht (601, 610, 620) einer unteren Ebene), die die Metall-Interconnect-Strukturen (wie zum Beispiel die ersten Metall-Interconnect-Strukturen (612, 618, 622, 628)) aufweisen, über Halbleitervorrichtungen gebildet werden. Die prozessinterne Isolierschicht 635' auf einer Gate-Ebene kann über den dielektrischen Schichten auf einer Interconnect-Ebene gebildet werden.
  • In einer Ausführungsform kann das Substrat 8 eine Schicht aus einkristallinem Halbleitermaterial (wie zum Beispiel eine Halbleitermaterialschicht 9) aufweisen, und Feldeffekttransistoren (wie zum Beispiel komplementäre Metall-Oxid-Halbleiter-Transistoren (CMOS-Transistoren)) können einen entsprechenden Abschnitt der Schicht aus einkristallinem Halbleitermaterial aufweisen da eine entsprechende Kanalregion auf dem Substrat 8 gebildet werden Kann. Ein Speicherarray, das ein zweidimensionales Array von Einheitszellenstrukturen aufweist, kann anschließend über der in 1 veranschaulichten ersten beispielhaften Struktur gebildet werden.
  • Unter Bezug auf die 2A - 2C kann eine Photoresistschicht (nicht gezeigt) über der prozessinternen Isolierschicht 635' auf einer Gate-Ebene aufgebracht und lithografisch strukturiert werden, um eine Leitung-und-Zwischenraum-Struktur zu bilden. Jedes Leitungsstruktur in der strukturierten Photoresistschicht kann seitlich entlang einer ersten horizontalen Richtung hd1 beabstandet sein und kann sich seitlich entlang einer zweiten horizontalen Richtung hd2 erstrecken, die senkrecht zu der ersten horizontalen Richtung hd1 verläuft. In einer Ausführungsform kann die Leitung-und-Zwischenraum-Struktur in der strukturierten Photoresistschicht eine periodische Struktur mit einer Periodizität entlang der ersten horizontalen Richtung hd1 sein. Ein Bereich zum Bilden einer Einheitszellenstruktur ist mit einem gestrichelten Rechteck mit der Bezeichnung „UC“ markiert und wird im vorliegenden Text als ein Einheitszellenbereich UC bezeichnet. Gemäß einer Ausführungsform der vorliegenden Offenbarung erstrecken sich mindestens vier Zwischenräume in der Leitung-und-Zwischenraum-Struktur seitlich durch jeden Einheitszellenbereich UC. Mit anderen Worten: Jeder Einheitszellenbereich UC weist Segmente von mindestens vier Zwischenraumstrukturen auf.
  • Ein anisotroper Ätzprozess kann durchgeführt werden, um die Struktur der Zwischenräume in dem Photoresist in einen oberen Abschnitt der prozessinternen Isolierschicht 635' auf einer Gate-Ebene zu transferieren. In den Zwischenräumen, aus denen das Material der prozessinternen Isolierschicht 635' auf einer Gate-Ebene durch den anisotropen Ätzprozess entfernt wird, können Leitungsgräben gebildet werden, die im vorliegenden Text als Wortleitungsgräben bezeichnet werden. Die Wortleitungsgräben können sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken und können seitlich voneinander entlang der ersten horizontalen Richtung hd1 beabstandet sein. In einer Ausführungsform können die Wortleitungsgräben gerade Leitungsgräben mit geraden Seitenwänden umfassen, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken. Die Wortleitungsgräben können entlang der ersten horizontalen Richtung hd1 eine Periodizität aufweisen, die die gleiche ist wie die Breite des Einheitszellenbereichs UC entlang der ersten horizontalen Richtung hd1. In einer Ausführungsform können die Wortleitungsgräben - ungeachtet ihrer Position - entlang der ersten horizontalen Richtung hd1 eine gleiche Breite aufweisen. Die Tiefe der Wortleitungsgräben kann in einem Bereich von 10 nm bis 300 nm liegen, wie zum Beispiel von 30 nm bis 100 nm, obgleich auch kleinere oder größere Dicken verwendet werden können. Die strukturiere Photoresistschicht kann anschließend zum Beispiel durch Ashing entfernt werden.
  • Mindestens ein metallisches Material kann in den Wortleitungsgräben abgeschieden werden. Zum Beispiel können eine metallische Wortleitungs-Auskleidungsschicht, die ein metallisches Sperrmaterial enthält, und eine metallische Wortleitungs-Füllmaterialschicht, die ein metallisches Füllmaterial enthält, nacheinander in den Wortleitungsgräben und über der prozessinternen Isolierschicht 635' auf einer Gate-Ebene abgeschieden werden. Die metallische Wortleitungs-Auskleidungsschicht kann ein metallisches Sperrmaterial, wie zum Beispiel TiN, TaN, WN, TiC, TaC, WC oder einen Stapel davon, enthalten und kann durch physikalische Aufdampfung oder chemische Aufdampfung abgeschieden werden. Andere metallische Auskleidungsmaterialien liegen ebenfalls innerhalb des in Betracht gezogenen Geltungsbereichs der Offenbarung. Die Dicke der metallischen Wortleitungs-Auskleidungsschicht kann im Bereich von 1 nm bis 30 nm liegen, obgleich auch geringere und größere Dicken verwendet werden können. Die metallische Wortleitungs-Füllmaterialschicht kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon enthalten. Andere metallische Füllmaterialien liegen ebenfalls innerhalb des in Betracht gezogenen Geltungsbereichs der Offenbarung. Die Dicke der metallischen Wortleitungs-Füllmaterialschicht kann so gewählt werden, dass jeder der Wortleitungsgräben mit der Kombination aus der metallischen Wortleitungs-Auskleidungsschicht und der metallischen Wortleitungs-Füllmaterialschicht gefüllt ist.
  • Ein Planarisierungsprozess, wie zum Beispiel ein chemisch-mechanischer Polierprozess (CMP-Prozess), kann durchgeführt werden, um Abschnitte der metallischen Wortleitungs-Auskleidungsschicht und der metallischen Wortleitungs-Füllmaterialschicht zu entfernen, die über der horizontalen Ebene liegen, die die Oberseite der prozessinternen Isolierschicht 635' auf einer Gate-Ebene umfasst. Jeder verbleibende zusammenhängende Abschnitt der metallischen Wortleitungs-Auskleidungsschicht und der metallischen Wortleitungs-Füllmaterialschicht, die einen jeweiligen Wortleitungsgraben füllen, bildet eine Wortleitung 3. Jede Wortleitung 3 kann eine metallische Wortleitungs-Auskleidung 4 und einen metallischen Wortleitungs-Füllmaterialabschnitt 5 aufweisen. Jede metallische Wortleitungs-Auskleidung 4 ist ein Abschnitt der metallischen Wortleitungs-Auskleidungsschicht, der nach dem Planarisierungsprozess übrig bleibt. Jeder metallische Wortleitungs-Füllmaterialabschnitt 5 ist ein Abschnitt der metallischen Wortleitungs-Füllmaterialschicht, der nach dem Planarisierungsprozess übrig bleibt.
  • Unter Bezug auf die 3A - 3C kann eine Isoliermaterialschicht (die im vorliegenden Text als eine Isolierschicht auf Gate-Durchkontaktierungsebene bezeichnet wird) über der prozessinternen Isolierschicht 635' auf einer Gate-Ebene abgeschieden werden und kann in die prozessinterne Isolierschicht 635' auf einer Gate-Ebene integriert werden. Die Dicke der prozessinternen Isolierschicht 635' auf einer Gate-Ebene kann um die Dicke der hinzugefügten Isoliermaterialschicht zunehmen, die zum Beispiel in einem Bereich von 30 nm bis 300 nm, wie zum Beispiel von 60 nm bis 150 nm, liegen kann, obgleich auch geringere und größere Dicken verwendet werden können.
  • Durchkontaktierungshohlräume können durch die prozessinterne Isolierschicht 635' auf einer Gate-Ebene hindurch so gebildet werden, dass die Oberseiten der Wortleitungen 3 am Boden jedes der Durchkontaktierungshohlräume physisch frei liegen können. Mindestens ein metallisches Material kann in den Durchkontaktierungshohlräumen abgeschieden werden. Zum Beispiel können eine metallische Durchkontaktierungs-Auskleidungsschicht, die ein metallisches Sperrmaterial enthält, und eine metallische Durchkontaktierungs-Füllmaterialschicht, die ein metallisches Füllmaterial enthält, nacheinander in den Durchkontaktierungshohlräumen und über der prozessinternen Isolierschicht 635' auf einer Gate-Ebene abgeschieden werden. Die metallische Durchkontaktierungs-Auskleidungsschicht kann ein metallisches Sperrmaterial, wie zum Beispiel TiN, TaN, WN, TiC, TaC, WC oder einen Stapel davon, enthalten und kann durch physikalische Aufdampfung oder chemische Aufdampfung abgeschieden werden. Die Dicke der metallischen Durchkontaktierungs-Auskleidungsschicht kann im Bereich von 1 nm bis 30 nm liegen, obgleich auch geringere und größere Dicken verwendet werden können. Die metallische Durchkontaktierungs-Füllmaterialschicht kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon enthalten. Die Dicke der metallischen Durchkontaktierungs-Füllmaterialschicht kann so gewählt werden, dass jeder der Durchkontaktierungshohlräume mit der Kombination aus der metallischen Durchkontaktierungs-Auskleidungsschicht und der metallischen Durchkontaktierungs-Füllmaterialschicht gefüllt ist.
  • Ein Planarisierungsprozess, wie zum Beispiel ein chemisch-mechanischer Polierprozess (CMP-Prozess), kann durchgeführt werden, um Abschnitte der metallischen Durchkontaktierungs-Auskleidungsschicht und der metallischen Durchkontaktierungs-Füllmaterialschicht zu entfernen, die über der horizontalen Ebene liegen, die die Oberseite der prozessinternen Isolierschicht 635' auf einer Gate-Ebene umfasst. Jeder verbleibende zusammenhängende Abschnitt der metallischen Durchkontaktierungs-Auskleidungsschicht und der metallischen Durchkontaktierungs-Füllmaterialschicht, die einen jeweiligen Durchkontaktierungshohlraum füllen, bildet eine Gate-Verbindungs-Durchkontaktierungsstruktur 12. Jede Gate-Verbindungs-Durchkontaktierungsstruktur 12 kann eine metallische Durchkontaktierungsauskleidung 13 und einen metallischen Durchkontaktierungs-Füllmaterialabschnitt 14 aufweisen. Jede metallische Durchkontaktierungs-Auskleidung 13 ist ein Abschnitt der metallischen Durchkontaktierungs-Auskleidungsschicht, der nach dem Planarisierungsprozess übrig bleibt. Jeder metallische Durchkontaktierungs-Füllmaterialabschnitt 14 ist ein Abschnitt der metallischen Durchkontaktierungs-Füllmaterialschicht, der nach dem Planarisierungsprozess übrig bleibt.
  • Eine zusätzliche Isoliermaterialschicht (die im vorliegenden Text als eine Isolierschicht auf einer Gate-Elektrodenebene bezeichnet wird) kann über der prozessinternen Isolierschicht 635' auf einer Gate-Ebene abgeschieden werden und kann in die prozessinterne Isolierschicht 635' auf einer Gate-Ebene integriert werden. Die Dicke der prozessinternen Isolierschicht 635' auf einer Gate-Ebene kann um die Dicke der hinzugefügten Isoliermaterialschicht zunehmen, die zum Beispiel in einem Bereich von 30 nm bis 300 nm, wie zum Beispiel von 60 nm bis 150 nm, liegen kann, obgleich auch geringere und größere Dicken verwendet werden können. Die prozessinterne Isolierschicht 635' auf einer Gate-Ebene wird zu einer Isolierschicht 635 auf einer Gate-Ebene, deren Dicke in anschließenden Verarbeitungsschritten nicht zunimmt.
  • Gate-Hohlräume (nicht gezeigt) können durch die Isolierschicht 635 auf einer Gate-Ebene hindurch so gebildet werden, dass Oberseiten der Gate-Verbindungs-Durchkontaktierungsstrukturen 12 am Boden der Gate-Hohlräume physisch frei liegen können. Eine Oberseite einer Gate-Verbindungs-Durchkontaktierungsstruktur 12 kann am Boden jedes Gate-Hohlraums physisch frei liegen.
  • In einer Ausführungsform kann jeder der Gate-Hohlräume eine jeweilige rechteckige horizontale Querschnittsform haben. Mindestens ein metallisches Material kann in den Gate-Hohlräumen abgeschieden werden. Zum Beispiel können eine metallische Gate-Auskleidungsschicht, die ein metallisches Sperrmaterial enthält, und eine metallische Gate-Füllmaterialschicht, die ein metallisches Füllmaterial enthält, nacheinander in den Gate-Hohlräumen und über der Isolierschicht 635 auf einer Gate-Ebene abgeschieden werden. Die metallische Gate-Auskleidungsschicht kann ein metallisches Sperrmaterial, wie zum Beispiel TiN, TaN, WN, TiC, TaC, WC oder einen Stapel davon, enthalten und kann durch physikalische Aufdampfung oder chemische Aufdampfung abgeschieden werden. Die Dicke der metallischen Gate-Auskleidungsschicht kann im Bereich von 1 nm bis 30 nm liegen, obgleich auch geringere und größere Dicken verwendet werden können. Die metallische Gate-Füllmaterialschicht kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon enthalten. Die Dicke der metallischen Gate-Füllmaterialschicht kann so gewählt werden, dass jeder der Gate-Hohlräume mit der Kombination aus der metallischen Gate-Auskleidungsschicht und der metallischen Gate-Füllmaterialschicht gefüllt ist.
  • Ein Planarisierungsprozess, wie zum Beispiel ein chemisch-mechanischer Polierprozess (CMP-Prozess), kann durchgeführt werden, um Abschnitte der metallischen Gate-Auskleidungsschicht und der metallischen Gate-Füllmaterialschicht zu entfernen, die über der horizontalen Ebene liegen, die die Oberseite der Isolierschicht 635 auf einer Gate-Ebene umfasst. Jeder verbleibende zusammenhängende Abschnitt der metallischen Gate-Auskleidungsschicht und der metallischen Gate-Füllmaterialschicht, die einen jeweiligen Gate-Hohlraum füllen, bildet eine Gate-Elektrode 15. Jede Gate-Elektrode 15 kann eine metallische Gate-Auskleidung 16 und einen metallischen Gate-Füllmaterialabschnitt 17 aufweisen. Jede metallische Gate-Auskleidung 16 ist ein Abschnitt der metallischen Gate-Auskleidungsschicht, der nach dem Planarisierungsprozess übrig bleibt. Jeder metallische Gate-Füllmaterialabschnitt 17 ist ein Abschnitt der metallischen Gate-Füllmaterialschicht, der nach dem Planarisierungsprozess übrig bleibt. Es kann ein Array von Gate-Elektroden 15 gebildet werden, das als ein eindimensionales periodisches Array von Gate-Elektroden 15 gebildet werden kann, das einen gleichmäßigen Mittenabstand entlang der ersten horizontalen Richtung hd1. Alternativ kann das Array von Gate-Elektroden 15 als ein zweidimensionales Array von Gate-Elektroden 15 gebildet werden, die eine flächige Überlappung mit einem jeweiligen Paar einer Source-Elektrode und einer Drain-Elektrode aufweisen, die anschließend gebildet werden sollen.
  • Unter Bezug auf die 4A - 4C können eine Gate-Dielektrikumschicht 10, eine kontinuierliche aktive Schicht 20L, eine dielektrische Schablonenmaterialschicht 42L und eine Hartmaskenschicht 47L nacheinander über der Isolierschicht 635 auf einer Gate-Ebene und den Gate-Elektroden 15 abgeschieden werden. Die Gate-Dielektrikumschicht 10 kann über der Isolierschicht 635 auf einer Gate-Ebene und den Gate-Elektroden 15 durch Abscheidung von mindestens einem Gate-Dielektrikum-Material gebildet werden. Das Gate-Dielektrikum-Material kann zum Beispiel Siliziumoxid, Siliziumoxynitrid, ein dielektrisches Metalloxid (wie zum Beispiel Aluminiumoxid, Hafniumoxid, Yttriumoxid, Lanthanoxid usw.) mit einer Dielektrizitätskonstante, die größer ist als die Dielektrizitätskonstante von Siliziumnitrid (die 7,9 beträgt) und allgemein als ein dielektrisches Material mit hohem k-Wert bezeichnet wird, oder einen Stapel davon enthalten. Andere geeignete dielektrische Materialien liegen ebenfalls innerhalb des in Betracht gezogenen Geltungsbereichs der Offenbarung. Das Gate-Dielektrikum-Material kann durch Atomschichtabscheidung oder chemische Aufdampfung abgeschieden werden. Die Dicke der Gate-Dielektrikumschicht 10 kann in einem Bereich von 1 nm bis 50 nm liegen, wie zum Beispiel von 3 nm bis 30 nm, obgleich auch geringere und größere Dicken verwendet werden können.
  • Die kontinuierliche aktive Schicht 20L, die ein halbleitendes Material enthält, kann über der Gate-Dielektrikumschicht 10 abgeschieden werden. Die kontinuierliche aktive Schicht 20L kann eine unstrukturierte (das heißt, flächendeckend abgeschiedene) Halbleitermaterialschicht sein. In einer Ausführungsform kann die kontinuierliche aktive Schicht 20L ein Verbundhalbleitermaterial umfassen. In einer Ausführungsform umfasst das halbleitende Material ein Material, das bei geeigneter Dotierung mit elektrischen Dotanden (die Dotanden vom p-Typ oder Dotanden vom n-Typ sein können) eine elektrische Leitfähigkeit in einem Bereich von 1,0 S/m bis 1,0 × 105 S/m besitzt. Zu beispielhaften halbleitenden Materialien, die für die kontinuierliche aktive Schicht 20L verwendet werden können, gehören unter anderem Indium-Gallium-Zink-Oxid (IGZO), Indium-Wolfram-Oxid, Indium-Zink-Oxid, Indium-Zinn-Oxid, Gallium-Oxid, Indium-Oxid, dotiertes Zink-Oxid, dotiertes Indium-Oxid, dotiertes Cadmium-Oxid und verschiedene andere davon abgeleitete dotierte Varianten. Allgemein kann die kontinuierliche aktive Schicht 20L Oxide mindestens eines Metalls, wie zum Beispiel mindestens zweier Metalle und/oder mindestens dreier Metalle, umfassen, die aus In, Zn, Ga, Sn, Pb, Zr, Sr, Ru, Mn, Mg, Nb, Ta, Hf, Al, La, Sc, Ti, V, Cr, Mo, W, Fe, Co, Ni, Pd, Ir, Ag und einer beliebigen Kombination des oben Genannten ausgewählt sind. Einige der Metallelemente können in einer Dotandenkonzentration zum Beispiel in einem Atomprozentsatz von weniger als 1,0 % vorhanden sein. Andere geeignete halbleitende Materialien liegen ebenfalls innerhalb des in Betracht gezogenen Geltungsbereichs der Offenbarung. In einer Ausführungsform kann das halbleitende Material der kontinuierlichen aktiven Schicht 20L Indium-Gallium-Zinkoxid enthalten.
  • Die kontinuierliche aktive Schicht 20L kann ein polykristallines halbleitendes Material oder ein amorphes halbleitendes Material enthalten, das anschließend zu einem polykristallinen halbleitenden Material mit einer größeren durchschnittlichen Korngröße getempert werden kann. Die kontinuierliche aktive Schicht 20L kann durch physikalische Aufdampfung abgeschieden werden, obgleich auch andere geeignete Abscheidungsprozesse verwendet werden können. Die Dicke der kontinuierlichen aktiven Schicht 20L kann in einem Bereich von 1 nm bis 50 nm liegen, wie zum Beispiel von 2 nm bis 30 nm und/oder von 4 nm bis 15 nm, obgleich auch geringere und größere Dicken verwendet werden können.
  • Die dielektrische Schablonenmaterialschicht 42L enthält ein dielektrisches Material, das eine elektrische Isolierung zwischen anschließend zu bildenden Source-Elektroden und Drain-Elektroden bereitstellen kann. Die dielektrische Schablonenmaterialschicht 42L enthält ein Material, das in anschließend durchzuführenden anschließenden Planarisierungsprozessen als eine Planarisierungsstoppschicht fungieren kann. In einer Ausführungsform kann die dielektrische Schablonenmaterialschicht 42L undotiertes Silikatglas oder ein dotiertes Silikatglas umfassen und/oder kann im Wesentlichen daraus bestehen. Die Dicke der dielektrischen Schablonenmaterialschicht 42L kann in einem Bereich von 2 nm bis 1.000 nm, wie zum Beispiel von 5 nm bis 200 nm, liegen, obgleich auch geringere und größere Dicken verwendet werden können.
  • Die Hartmaskenschicht 47L kann ein Hartmaskenmaterial enthalten, das während eines anschließenden anisotropen Ätzprozesses als eine Ätzmaske verwendet werden kann, um dafür verwendet zu werden, unmaskierte Abschnitte der dielektrischen Schablonenmaterialschicht 42L zu ätzen. In einer Ausführungsform kann die Hartmaskenschicht 47L Siliziumnitrid, Siliziumcarbidnitrid, amorphen Kohlenstoff oder ein dielektrisches Metalloxid umfassen und/oder im Wesentlichen daraus bestehen. Die Dicke der Hartmaskenschicht 47L kann in einem Bereich von 2 nm bis 50 nm liegen, obgleich auch geringere und größere Dicken verwendet werden können.
  • Unter Bezug auf die 5A - 5C kann eine Photoresistschicht (nicht gezeigt) über der Hartmaskenschicht 47L aufgebracht werden und kann lithografisch zu einem zweidimensionalen Array von strukturierten Photoresistmaterialabschnitten strukturiert werden. In einer Ausführungsform kann das zweidimensionale Array von strukturierten Photoresistmaterialabschnitten ein periodisches zweidimensionales Array von strukturierten Photoresistmaterialabschnitten sein, die eine erste Periodizität entlang der ersten horizontalen Richtung hd1 besitzen und eine zweite Periodizität entlang der zweiten horizontalen Richtung hd2 besitzen. In einer Ausführungsform kann die erste Periodizität in einem Bereich von 10 nm bis 500 nm liegen, und die zweite Periodizität kann in einem Bereich von 5 nm bis 500 nm liegen, obgleich für die erste Periodizität und für die zweite Periodizität auch kleinere und größere Abmessungen verwendet werden können. In einer Ausführungsform kann jeder strukturierte Photoresistmaterialabschnitt eine rechteckige horizontale Querschnittsform haben. In einer Ausführungsform kann der Spalt zwischen benachbarten Paaren der strukturierten Photoresistmaterialabschnitte in einem Bereich von 1 nm bis 40 nm, wie zum Beispiel von 2 nm bis 20 nm und/oder von 3 nm bis 10 nm, liegen, obgleich für jeden Spalt auch geringere und größere Abmessungen verwendet werden können. In einer Ausführungsform kann in jedem Einheitszellenbereich UC ein einzelner rechteckiger strukturierter Photoresistmaterialabschnitt gebildet werden.
  • Ein anisotroper Ätzprozess kann durchgeführt werden, um die Struktur in den strukturierten Photoresistmaterialabschnitten durch die Hartmaskenschicht 47L, die dielektrische Schablonenmaterialschicht 42L und die kontinuierliche aktive Schicht 20L hindurch zu transferieren. Die Struktur in den strukturierten Photoresistmaterialabschnitten kann in den strukturierten Abschnitten der Hartmaskenschicht 47L, in den strukturierten Abschnitten der dielektrischen Schablonenmaterialschicht 42L und in den strukturierten Abschnitten der kontinuierlichen aktiven Schicht 20L repliziert werden. Die strukturierten Abschnitte der Hartmaskenschicht 47L werden gemeinsam als eine strukturierte Hartmaskenschicht 47 bezeichnet. Die strukturierten Abschnitte der dielektrischen Schablonenmaterialschicht 42L bilden ein zweidimensionales Array von diskreten dielektrischen Schablonenstrukturen 42T. Die strukturierten Abschnitte der kontinuierlichen aktiven Schicht 20L bilden ein zweidimensionales Array aktiver Schichten 20.
  • In einer Ausführungsform können Seitenwände der strukturierten Hartmaskenschicht 47 vertikal oder im Wesentlichen vertikal sein. In einer Ausführungsform können Seitenwände der diskreten dielektrischen Schablonenstrukturen 42T vertikal oder im Wesentlichen vertikal sein. In einer Ausführungsform können Seitenwände der aktiven Schichten 20 vertikal oder im Wesentlichen vertikal sein. Die strukturierte Hartmaskenschicht 47 kann mindestens während eines Endabschnitts des anisotropen Ätzprozesses als eine Ätzmaskenstruktur verwendet werden und kann das vertikale Profil der Seitenwände der diskreten dielektrischen Schablonenstrukturen 42T und ein vertikales Profil der Seitenwände der aktiven Schichten 20 verbessern. Mit anderen Worten: Seitenwände der diskreten dielektrischen Schablonenstrukturen 42T und die Seitenwände der aktiven Schichten 20 können durch die Verwendung der strukturierten Hartmaskenschicht 47 vertikaler werden. Die strukturierten Photoresistmaterialabschnitte können während des anisotropen Ätzprozesses aufgezehrt werden, oder können nach dem anisotropen Ätzprozess zum Beispiel durch Ashing entfernt werden.
  • Ein periodisches zweidimensionales Array von Schichtstapeln aus einer aktiven Schicht 20, einer diskreten dielektrischen Schablonenstruktur 42T und einem Abschnitt der strukturierten Hartmaskenschicht 47 (das heißt, einem Hartmaskenabschnitt) kann über der Gate-Dielektrikumschicht 10 gebildet werden. Seitenwände einer aktiven Schicht 20, einer diskreten dielektrischen Schablonenstruktur 42T und eines Hartmaskenabschnitts innerhalb jedes Schichtstapels können vertikal übereinstimmen, das heißt, sie können übereinander oder untereinander liegen und sich innerhalb einer jeweiligen vertikalen Ebene befinden. Allgemein können die dielektrische Schablonenmaterialschicht 42L und die kontinuierliche aktive Schicht 20L zu einem Stapel aus dem zweidimensionalen Array diskreter dielektrischer Schablonenstrukturen 42T und einem zweidimensionalen Array aktiver Schichten 20, die die gleiche horizontale Querschnittsform aufweisen und die gleiche zweidimensionale Periodizität besitzen, strukturiert werden. In Ausführungsformen, in denen jede aktive Schicht 20 eine rechteckige horizontale Querschnittsform aufweist, die ein Paar Längsränder aufweist, die sich entlang der ersten horizontalen Richtung hd1 erstrecken, sowie ein Paar Breitenränder aufweist, die sich entlang der zweiten horizontalen Richtung hd2 erstrecken, wird die Länge der Längsränder im vorliegenden Text als eine Länge AL_L einer aktiven Schicht bezeichnet, und die Länge der Breitenränder wird im vorliegenden Text als eine Breite AL_W einer aktiven Schicht bezeichnet. Die Länge AL_L einer aktiven Schicht kann in einem Bereich von 8 nm bis 480 nm liegen, und die Breite AL_W einer aktiven Schicht kann in einem Bereich von 3 nm bis 480 nm liegen, obgleich für die Länge AL_L einer aktiven Schicht und für die Breite AL_W einer aktiven Schicht auch geringere und größere Abmessungen verwendet werden können.
  • Die diskreten dielektrischen Schablonenstrukturen 42T innerhalb des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen 42T können durch Gräben 41 voneinander beabstandet sein. Die Gräben 41 umfassen erste Gräben, die sich seitlich entlang der ersten horizontalen Richtung hd1 erstrecken, und zweite Gräben, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken. Die Breite jedes Grabens 41 kann in einem Bereich von 1 nm bis 20 nm liegen, obgleich auch geringere und größere Breiten verwendet werden können. Unterseiten des zweidimensionalen Arrays aktiver Schichten 20 können innerhalb einer ersten horizontalen Ebene HP1 gebildet werden, die eine Oberseite der Gate-Dielektrikumschicht 10 aufweist. Oberseiten des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen 42T können innerhalb einer zweiten horizontalen Ebene HP2 gebildet werden.
  • Unter Bezug auf die 6A bis 6C kann eine dielektrische Ätzstoppauskleidung 43 optional an allen Seitenwänden der aktiven Schichten 20 und der diskreten dielektrischen Schablonenstrukturen 42T sowie auf physisch frei liegenden Abschnitten der Gate-Dielektrikumschicht 10 gebildet werden. In Ausführungsformen, in denen die strukturierte Hartmaskenschicht 47 vorhanden ist, kann die dielektrische Ätzstoppauskleidung 43 auf Flächen der strukturierten Hartmaskenschicht 47 gebildet werden. Alternativ kann die strukturierte Hartmaskenschicht 47 vor der Bildung der dielektrischen Ätzstoppauskleidung 43 selektiv für Materialien der aktiven Schichten 20 und der diskreten dielektrischen Schablonenstrukturen 42T entfernt werden. In dieser Ausführungsform kann die dielektrische Ätzstoppauskleidung 43 auf den Oberseiten der diskreten dielektrischen Schablonenstrukturen 42T gebildet werden. Die dielektrische Ätzstoppauskleidung 43 umfasst ein nicht-porenhaltiges dielektrisches Material, das als eine Ätzstoppschicht während eines anschließenden anisotropen Ätzprozesses fungieren kann, der unmaskierte Abschnitte der diskreten dielektrischen Schablonenstrukturen 42T entfernt. Zum Beispiel kann die dielektrische Ätzstoppauskleidung 43 ein dielektrisches Material, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbidnitrid oder ein dielektrisches Metalloxid mit einer Dielektrizitätskonstante von mehr als 7,9, das heißt, ein dielektrisches Material mit hohem k-Wert, umfassen. Die Dicke der dielektrischen Ätzstoppauskleidung 43 kann in einem Bereich von 0,3 nm bis 3 nm liegen, wie zum Beispiel von 0,6 nm bis 1,5 nm, obgleich auch kleinere oder größere Dicken verwendet werden können. Die dielektrische Ätzstoppauskleidung 43 kann unter Verwendung eines konformen Abscheidungsprozesses, wie zum Beispiel eines Atomschichtabscheidungsprozesse oder eines chemischen Aufdampfungsprozesses, abgeschieden werden.
  • Eine erste dielektrische Abstandshaltermatrixschicht 44 kann in verbleibenden Volumen der Gräben 41 zwischen den diskreten dielektrischen Schablonenstrukturen 42T abgeschieden werden. Die erste dielektrische Abstandshaltermatrixschicht 44 umfasst ein erstes dielektrisches Abstandshaltermaterial, das sich von den Materialien der diskreten dielektrischen Schablonenstrukturen 42T und der dielektrischen Ätzstoppauskleidung 43 unterscheidet. In einer Ausführungsform umfasst die erste dielektrische Abstandshaltermatrixschicht 44 ein Material, das anschließend - für das Material der diskreten dielektrischen Schablonenstrukturen 42T selektiv - ausgespart werden kann. Zum Beispiel kann in Ausführungsformen, in denen die diskreten dielektrischen Schablonenstrukturen 42T undotiertes Silikatglas oder ein dotiertes Silikatglas umfassen, die erste dielektrische Abstandshaltermatrixschicht 44 ein porenhaltiges oder nicht-porenhaltiges dielektrisches Material mit niedrigem k-Wert umfassen, das eine Dielektrizitätskonstante von weniger als 3,9 aufweist. In einer Ausführungsform kann die erste dielektrische Abstandshaltermatrixschicht 44 nicht-poröses Organosilikatglas umfassen, und/oder kann im Wesentlichen aus nicht-porösem Organosilikatglas oder aus einem solchen bestehen. In einem anderen Beispiel kann die erste dielektrische Abstandshaltermatrixschicht 44 ein dielektrisches Diffusionssperrmaterial umfassen (und/oder kann im Wesentlichen daraus bestehen), das die Diffusion von Sauerstoffatomen oder Wasserstoffatomen wirksam blockieren kann. Zum Beispiel kann die erste dielektrische Abstandshaltermatrixschicht 44 ein dielektrisches Metalloxidmaterial, wie zum Beispiel ein dielektrisches Metalloxidmaterial mit hohem k-Wert, Siliziumnitrid oder Siliziumcarbidnitrid umfassen und/oder kann im Wesentlichen daraus bestehen. Alternativ dazu kann die erste dielektrische Abstandshaltermatrixschicht 44 aber auch ein Silikatglasmaterial umfassen. In dieser Ausführungsform wird das Material der ersten dielektrischen Abstandshaltermatrixschicht 44 so gewählt, dass die erste dielektrische Abstandshaltermatrixschicht 44 anschließend - für das Material der diskreten dielektrischen Schablonenstrukturen 42T selektiv - ausgespart werden kann. In einem veranschaulichenden Beispiel können die diskreten dielektrischen Schablonenstrukturen 42T undotiertes Silikatglas umfassen, und die erste dielektrische Abstandshaltermatrixschicht 44 kann ein dotiertes Silikatglas umfassen, das eine höhere Ätzrate bietet als undotiertes Silikatglas (wie zum Beispiel Borosilikatglas). Die erste dielektrische Abstandshaltermatrixschicht 44 kann durch einen konformen Abscheidungsprozess, wie zum Beispiel einen chemischen Aufdampfungsprozess oder einen Atomschichtabscheidungsprozess, abgeschieden werden.
  • Ein Planarisierungsprozess kann durchgeführt werden, um Abschnitte der ersten dielektrischen Abstandshaltermatrixschicht 44 und der optionalen dielektrischen Ätzstoppauskleidung 43 von oberhalb der zweiten horizontalen Ebene HP2 zu entfernen, das heißt, der horizontalen Ebene, die die Oberseiten der diskreten dielektrischen Schablonenstrukturen 42T aufweist. In Ausführungsformen, in denen die strukturierte Hartmaskenschicht 47 vorhanden ist, kann ein chemisch-mechanischer Polierprozess oder Aussparungsätzprozess unter Verwendung der strukturierten Hartmaskenschicht 47 als eine Polierstoppstruktur oder als eine Ätzstoppstruktur durchgeführt werden. Der Aussparungsätzprozess kann erweitert werden, oder es kann ein zusätzlicher Aussparungsätzprozess durchgeführt werden, um verbleibende Abschnitte der ersten dielektrischen Abstandshaltermatrixschicht 44 und der optionalen dielektrischen Ätzstoppauskleidung 43 von oberhalb der zweiten horizontalen Ebene HP2 vertikal auszusparen. Anschließend kann die strukturierte Hartmaskenschicht 47 - für die diskreten dielektrischen Schablonenstrukturen 42T selektiv - zum Beispiel durch einen Nassätzprozess entfernt werden. In Ausführungsformen, in denen die strukturierte Hartmaskenschicht 47 vor der Abscheidung der optionalen dielektrischen Ätzstoppauskleidung 43 und der ersten dielektrischen Abstandshaltermatrixschicht 44 entfernt wird, können die diskreten dielektrischen Schablonenstrukturen 42T als eine Polierstoppstruktur oder als eine Ätzstoppstruktur verwendet werden.
  • Unter Bezug auf die 7A - 7C kann die erste dielektrische Abstandshaltermatrixschicht 44 - für die diskreten dielektrischen Schablonenstrukturen 42T selektiv - vertikal ausgespart werden, indem ein selektiver Ätzprozess durchgeführt wird. Die Chemie des selektiven Ätzprozesses kann so gewählt werden, dass der selektive Ätzprozess das Material der ersten dielektrischen Abstandshaltermatrixschicht 44 entfernt, ohne das Material der diskreten dielektrischen Schablonenstrukturen 42T zu entfernen, oder mit nur minimalem Entfernen des Materials der diskreten dielektrischen Schablonenstrukturen 42T. Der selektive Ätzprozess kann einen anisotropen Ätzprozess oder einen isotropen Ätzprozess umfassen. Alternativ kann in Ausführungsformen, in denen bei den Verarbeitungsschritten der 6A - 6C ein Aussparungsätzprozess verwendet wird, die Dauer des Aussparungsätzprozesses bei den Verarbeitungsschritten der 6A - 6C so verlängert werden, dass die Oberseite der ersten dielektrischen Abstandshaltermatrixschicht 44 vertikal unter die zweite horizontale Ebene HP2 ausgespart wird. In einigen Ausführungsformen kann das Entfernen der strukturierten Hartmaskenschicht 47 durchgeführt werden, nachdem die Oberseite der ersten dielektrischen Abstandshaltermatrixschicht 44 unter die zweite horizontale Ebene HP2 ausgespart wurde.
  • Eine Aussparungsregion 45 kann zwischen der ausgesparten horizontalen Fläche der ersten dielektrischen Abstandshaltermatrixschicht 44 und der zweiten horizontalen Ebene HP2 innerhalb der Volumen oberer Abschnitte der Gräben 41 gebildet werden, wie sie in den Verarbeitungsschritten der 5A - 5C gebildet wurden. Die Tiefe der Aussparungsregion 45 kann in einem Bereich von 10 % bis 90 %, wie zum Beispiel von 20 % bis 80 %, und/oder von 30 % bis 70 % der Höhe (das heißt, der Dicke) der diskreten dielektrischen Schablonenstrukturen 42T liegen. Zum Beispiel kann die Tiefe der Aussparungsregion 45 in einem Bereich von 1 nm bis 900 nm, wie zum Beispiel von 10 nm bis 200 nm, und/oder von 5 nm bis 50 nm liegen, obgleich auch geringere und größere Tiefen verwendet werden können. In einer Ausführungsform können Abschnitte der dielektrischen Ätzstoppauskleidung 43, die über die ausgesparte Oberseite der ersten dielektrischen Abstandshaltermatrixschicht 44 hinausragen, durch Ausführen eines isotropen Ätzprozesses entfernt werden. Allgemein können untere Abschnitte der Gräben 41 mit der optionalen dielektrischen Ätzstoppauskleidung 43 und der ersten dielektrischen Abstandshaltermatrixschicht 44 gefüllt werden. Der Aussparungsregion 45 kann in oberen Abschnitten der Gräben 41 vorhanden sein.
  • Unter Bezug auf die 8A - 8C kann eine zweite dielektrische Abstandshaltermatrixschicht 46, die ein zweites dielektrisches Abstandshaltermaterial umfasst, in der Aussparungsregion 45, die ausgesparte Volumen der Gräben 41 umfasst, abgeschieden werden. Das zweite dielektrische Abstandshaltermaterial unterscheidet sich von den Materialien der diskreten dielektrischen Schablonenstrukturen 42T und der ersten dielektrischen Abstandshaltermatrixschicht 44. Das zweite dielektrische Abstandshaltermaterial kann das gleiche sein wie, oder kann ein anderes sein als, das Material der dielektrischen Ätzstoppauskleidung 43. In einer Ausführungsform umfasst die zweite dielektrische Abstandshaltermatrixschicht 46 ein Material, das während eines anschließenden anisotropen Ätzprozesses, der das Material der diskreten dielektrischen Schablonenstrukturen 42T ätzt, als ein Ätzmaskenmaterial fungieren kann. In Ausführungsformen, in denen die diskreten dielektrischen Schablonenstrukturen 42T undotiertes Silikatglas oder ein dotiertes Silikatglas umfassen, kann zum Beispiel die zweite dielektrische Abstandshaltermatrixschicht 46 Siliziumnitrid, Siliziumcarbidnitrid, Siliziumoxynitrid, ein dielektrisches Metalloxid mit einer Dielektrizitätskonstante von mehr als 7,9, das heißt, ein dielektrisches Metalloxidmaterial mit hohem k-Wert, umfassen. Alternativ kann die zweite dielektrische Abstandshaltermatrixschicht 46 ein stickstoffdotiertes dielektrisches Material mit niedrigem k-Wert umfassen, wie zum Beispiel stickstoffdotiertes Organosilikatglas. Alternativ kann aber auch die erste dielektrische Abstandshaltermatrixschicht 44 ein dotiertes Silikatglasmaterial, wie zum Beispiel Borsilikatglas oder Fluorsilikatglas, umfassen, und die zweite dielektrische Abstandshaltermatrixschicht 46 kann undotiertes Silikatglas umfassen, das während eines anschließenden anisotropen Ätzprozesses als ein Ätzmaskenmaterial für das dotierte Silikatglasmaterial fungieren kann. Die zweite dielektrische Abstandshaltermatrixschicht 46 kann durch einen konformen Abscheidungsprozess, wie zum Beispiel einen chemischen Aufdampfungsprozess oder einen Atomschichtabscheidungsprozess, abgeschieden werden.
  • Ein Planarisierungsprozess kann durchgeführt werden, um Abschnitte der zweiten dielektrischen Abstandshaltermatrixschicht 46 von oberhalb der zweiten horizontalen Ebene HP2 zu entfernen, das heißt, der horizontalen Ebene, die die Oberseiten der diskreten dielektrischen Schablonenstrukturen 42T aufweist. Es kann ein chemisch-mechanischer Polierprozess oder Aussparungsätzprozess durchgeführt werden, um die Abschnitte der zweiten dielektrischen Abstandshaltermatrixschicht 46 von oberhalb der zweiten horizontalen Ebene HP2 zu entfernen. In Ausführungsformen, in denen das Überpolieren oder Überätzen während des Planarisierungsprozesses verwendet wird, kann die zweite horizontale Ebene HP2 um die Überpolierdistanz oder die Überätzungsdistanz, der in einem Bereich von 0 nm bis 50 nm, wie zum Beispiel von 0 nm bis 5 nm, und/oder von 0 nm bis 1 nm liegen kann, vertikal nach unten verschoben werden. Die planarisierte Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 kann sich innerhalb einer selben horizontalen Ebene befinden wie die horizontale Ebene, die die Oberseiten der diskreten dielektrischen Schablonenstrukturen 42T aufweist, das heißt, die zweite horizontale Ebene HP2.
  • Die Kombination aus der optionalen dielektrischen Ätzstoppauskleidung 43, der ersten dielektrischen Abstandshaltermatrixschicht 44 und der zweiten dielektrischen Abstandshaltermatrixschicht 46 wird im vorliegenden Text als eine dielektrische Verbundmatrix (43,44, 46) bezeichnet, die das zweidimensionale Array diskreter dielektrischer Schablonenstrukturen 42T seitlich umgibt. Mit anderen Worten: Jede diskrete dielektrische Schablonenstruktur 42T innerhalb des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen 42T ist seitlich von der dielektrischen Verbundmatrix (43, 44, 46) umgeben. In Ausführungsformen, in denen die dielektrische Verbundmatrix (43, 44, 46) die dielektrische Ätzstoppauskleidung 43 umfasst, kann die dielektrische Ätzstoppauskleidung 43 die gesamte Unterseite und die gesamten Seitenwände der ersten dielektrischen Abstandshaltermatrixschicht 44 sowie die unteren Abschnitte jeder der diskreten dielektrischen Schablonenstrukturen 42T kontaktieren. Die dielektrische Ätzstoppauskleidung 43 kann Segmente der Unterseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 kontaktieren.
  • In einer Ausführungsform können sich die Unterseite der dielektrischen Verbundmatrix (43,44,46) und Unterseiten der aktiven Schichten 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 innerhalb derselben horizontalen Ebene, das heißt, der ersten horizontalen Ebene HP1, befinden. In einer Ausführungsform kann sich die Unterseite jeder aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 innerhalb einer horizontalen Ebene befinden, die die Unterseite der dielektrischen Verbundmatrix (43, 44, 46) aufweist, das heißt, innerhalb der ersten horizontalen Ebene HP1.
  • Unter Bezug auf die 9A - 9D können eine Ätzmaskenmaterialschicht 71L, mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) und eine Photoresistschicht 77 nacheinander über dem zweidimensionalen Array diskreter dielektrischer Schablonenstrukturen 42T und der dielektrischen Verbundmatrix (43,44,46) gebildet werden.
  • Die Ätzmaskenmaterialschicht 71L kann ein Material enthalten, das während eines anisotropen Ätzschrittes, der das Material der ersten dielektrischen Abstandshaltermatrixschicht 44 ätzt, als ein Ätzmaskenmaterial fungieren kann. In Ausführungsformen, in denen die erste dielektrische Abstandshaltermatrixschicht 44 ein Silikatglasmaterial umfasst, kann zum Beispiel die Ätzmaskenmaterialschicht 71L Siliziumnitrid, Siliziumcarbidnitrid, Siliziumoxynitrid oder ein dielektrisches Metalloxidmaterial mit einer Dielektrizitätskonstante von mehr als 7,9 umfassen. In Ausführungsformen, in denen die erste dielektrische Abstandshaltermatrixschicht 44 nichtporenhaltiges Organosilikatglas umfasst, kann die Ätzmaskenmaterialschicht 71L Siliziumoxid umfassen. Die Ätzstoppmaterialschicht 71L kann durch einen konformen oder nicht-konformen Abscheidungsprozess gebildet werden. Die Dicke der Ätzstoppmaterialschicht 71L kann in einem Bereich von 2 nm bis 100 nm liegen, wie zum Beispiel von 5 nm bis 50 nm, und/oder von 10 nm bis 30 nm, obgleich auch geringere und größere Dicken verwendet werden können.
  • Die mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) kann mindestens ein Material umfassen, das vorteilhafterweise verwendet werden kann, um die Präzision des Bildtransfers von der Photoresistschicht 77 auf unmaskierte Abschnitte der diskreten dielektrischen Schablonenstrukturen 42T zu verbessern. In einem veranschaulichenden Beispiel kann die mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) eine erste Strukturtransferunterstützungsschicht 73L und eine zweite Strukturtransferunterstützungsschicht 75L umfassen. Die erste Strukturtransferunterstützungsschicht 73L kann eine untere Antireflexionsschicht (Bottom Anti Reflection Coating, BARC) umfassen, wie sie dem Fachmann bekannt ist. Die zweite Strukturtransferunterstützungsschicht 75L kann ein Aufschleuderoxidmaterial (Spin-On-Oxid, SOG-Material) mit einer Dicke im Bereich von 10 nm bis 35 nm umfassen. Allgemein ausgedrückt, kann für die mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) jeder beliebige lithografische Materialstapel verwendet werden, der die Bildbildung in der Photoresistschicht 77 verbessern kann und/oder die Präzision des Strukturtransfers in darunter liegende Materialschichten verbessern kann.
  • Die Photoresistschicht 77 kann über der Ätzstoppmaterialschicht 71L und der mindestens einen optionalen Strukturtransferunterstützungsschicht (73L, 75L) gebildet werden. Gemäß einem Aspekt der vorliegenden Offenbarung kann ein zweidimensionales Array von Öffnungen in der Photoresistschicht 77 durch lithografische Belichtung und Entwicklung gebildet werden. Die Struktur der Öffnungen in der Photoresistschicht 77 kann so gewählt werden, dass jede Öffnung in dem zweidimensionalen Array von Öffnungen in der Photoresistschicht 77 einen jeweiligen Bereich aufweist, der sich kontinuierlich über ein benachbartes Paar dielektrischer Schablonenstrukturen 42T erstreckt, die aus den diskreten dielektrischen Schablonenstrukturen 42T ausgewählt werden, die seitlich entlang der ersten horizontalen Richtung hd1 beabstandet sind, die die horizontale Richtung ist, entlang der eine erste Teilmenge der Gräben 41 (das heißt, der ersten Gräben) seitlich voneinander beabstandet sind, sowie über einen Abschnitt der zweiten dielektrischen Abstandshaltermatrixschicht 46 erstreckt. Mit anderen Worten: Jede Öffnung in der Photoresistschicht 77 erstreckt sich kontinuierlich über einen Abschnitt einer ersten diskreten dielektrischen Schablonenstruktur 42T, einen Abschnitt einer zweiten diskreten dielektrischen Schablonenstruktur 42T, der seitlich von dem Abschnitt der ersten diskreten dielektrischen Schablonenstruktur 42T entlang der ersten horizontalen Richtung hd1 beabstandet ist, und den Abschnitt der dielektrischen Verbundmatrix (43, 44, 46), der sich zwischen dem Abschnitt der ersten diskreten dielektrischen Schablonenstruktur 42T und dem Abschnitt der zweiten diskreten dielektrischen Schablonenstruktur 42T befindet.
  • In einer Ausführungsform kann die Photoresistschicht 77 mit einer Leitung-und-Zwischenraum-Struktur strukturiert werden, in der die Öffnungen in der Photoresistschicht 77 gerade Ränder haben, die sich seitlich entlang einer zweiten horizontalen Richtung hd2 erstrecken, die senkrecht zu der ersten horizontalen Richtung hd1 verläuft. In einer Ausführungsform kann jede Öffnung in der Photoresistschicht 77 einen ersten geraden Rand aufweisen, der sich über eine erste Spalte der diskreten dielektrischen Schablonenstrukturen 42T erstreckt, die entlang der zweiten horizontalen Richtung hd2 angeordnet sind, und kann einen zweiten geraden Rand aufweisen, der sich über eine zweite Spalte der diskreten dielektrischen Schablonenstrukturen 42T erstreckt. Die zweite Spalte kann seitlich von der ersten Spalte um weniger als einen Mittenabstand des zweidimensionalen Arrays der diskreten dielektrischen Schablonenstrukturen 42T entlang der ersten horizontalen Richtung hd1 versetzt sein. Ein Abschnitt der dielektrischen Verbundmatrix (43, 44, 46), der einen zweiten Graben füllt, das heißt, einen Graben 41, der sich seitlich entlang der zweiten horizontalen Richtung hd2 erstreckt, liegt unter jeder Öffnung in der Photoresistschicht 77.
  • Unter Bezug auf die 10A - 10D kann die Struktur in der Photoresistschicht 77 durch mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) und die Ätzmaskenmaterialschicht 71L hindurch und in Abschnitte der diskreten dielektrischen Schablonenstrukturen 42T, die für das Material der zweiten dielektrischen Abstandshaltermatrixschicht 46 selektiv sind, hinein transferieren werden, indem ein anisotroper Ätzprozess durchgeführt wird. In einer Ausführungsform kann der anisotrope Ätzprozess einen ersten anisotropen Ätzschritt umfassen, der die Struktur in der Photoresistschicht 77 durch mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) und die Ätzmaskenmaterialschicht 71L hindurch transferiert. Die Ätzmaskenmaterialschicht 71L kann in Ätzmaskenmaterialabschnitte 71 hinein strukturiert werden, die die Struktur der Öffnungen in der Photoresistschicht 77 replizieren. In einer Ausführungsform können die Ätzmaskenmaterialabschnitte 71 als ein eindimensionales periodisches Array von Ätzmaskenmaterialabschnitten 71 gebildet werden, die eine Leitung- und-Zwischenraum-Struktur mit der Periodizität entlang der ersten horizontalen Richtung hd1 umfassen, die die gleiche ist wie die Periodizität der Gate-Elektroden 15 und die Periodizität der aktiven Schichten 20 entlang der ersten horizontalen Richtung hd1. In einer Ausführungsform kann jeder Ätzmaskenmaterialabschnitt 71 ein Paar gerader Längsränder aufweisen, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken und über die hinweg sich eine Spalte diskreter dielektrischer Schablonenstrukturen 42T und eine darunter liegende Spalte aktiver Schichten 20, die entlang der zweiten horizontalen Richtung hd2 angeordnet sind, spreizen können. In einer Ausführungsform kann jeder Ätzmaskenmaterialabschnitt 71 durchgängig eine gleichmäßige Breite aufweisen und kann sich in einem mittleren Abschnitt jeder diskreten dielektrischen Schablonenstruktur 42T innerhalb einer jeweiligen Spalte diskreter dielektrischer Schablonenstrukturen 42T befinden.
  • Der anisotrope Ätzprozess kann einen zweiten anisotropen Ätzschritt umfassen, der das Material der diskreten dielektrischen Schablonenstrukturen 42T selektiv zum Material der zweiten dielektrischen Abstandshaltermatrixschicht 46 ätzt. Im Sinne des vorliegenden Textes wird ein Ätzprozess, der ein erstes Material ätzt, als ein selektives Ätzen eines zweiten Materials bezeichnet, wenn die Ätzrate des zweiten Materials während des Ätzprozesses weniger als 1/3 der Ätzrate des ersten Materials während des Ätzprozesses beträgt. Somit beträgt die Ätzrate des Materials der zweiten dielektrischen Abstandshaltermatrixschicht 46 während des zweiten anisotropen Ätzschrittes weniger als 1/3, und bevorzugt weniger als 1/10 und/oder weniger als 1/30, der Ätzrate des Materials der diskreten dielektrischen Schablonenstrukturen 42T während des zweiten anisotropen Ätzschrittes. Der zweite anisotrope Ätzschritt ätzt anisotrop Abschnitte der diskreten dielektrischen Schablonenstrukturen 42T, die nicht durch die strukturierte Ätzmaskenmaterialschicht maskiert sind, das heißt, die Ätzmaskenmaterialabschnitte 71. Oder anders ausgedrückt: Die Photoresistschicht 77 und die zweite dielektrische Abstandshaltermatrixschicht 46 können beliebige darunter liegende Materialien vor dem anisotropen Ätzprozess maskieren. In einer Ausführungsform kann die Chemie des zweiten anisotropen Ätzschrittes für das Material der dielektrischen Ätzstoppauskleidung 43 selektiv sein. Mit anderen Worten: In Ausführungsformen, in denen die dielektrische Ätzstoppauskleidung 43 vorhanden ist, kann die dielektrische Ätzstoppauskleidung 43 als eine Ätzstoppstruktur verwendet werden, um die erste dielektrische Abstandshaltermatrixschicht 44 während des zweiten anisotropen Ätzschrittes vor kollateralem Ätzen zu schützen.
  • Allgemein können Abschnitte der diskreten dielektrischen Schablonenstrukturen 42T, die sich innerhalb von Bereichen der Öffnungen in der Photoresistschicht 77 befinden, während des zweiten anisotropen Ätzschrittes für das Material der zweiten dielektrischen Abstandshaltermatrixschicht 46 selektiv geätzt werden. Source-Hohlräume 51 und Drain-Hohlräume 59 können in den Volumen gebildet werden, die gebildet werden können, wenn Abschnitte diskreter dielektrischer Schablonenstrukturen 42T durch den Ätzprozess entfernt werden. Die Struktur der Öffnungen in der Photoresistschicht 77 kann durch die diskreten dielektrischen Schablonenstrukturen 42T hindurch - für die zweite dielektrische Abstandshaltermatrixschicht 46 selektiv - transferiert werden. Somit kann die Struktur der Source-Hohlräume 51 und der Drain-Hohlräume 59 eine Verbundstruktur sein, die eine Verknüpfung der Struktur der Öffnungen in der Photoresistschicht 77 und der Struktur der diskreten dielektrischen Schablonenstrukturen 42T ist. Mit anderen Worten: Die Struktur der Source-Hohlräume 51 und der Drain-Hohlräume 59 weist Bereiche auf, die sich innerhalb einer jeweiligen der Öffnungen in der Photoresistschicht 77 und innerhalb einer jeweiligen der diskreten dielektrischen Schablonenstrukturen 42T befinden. Eine Oberseite einer aktiven Schicht 20 kann sowohl am Boden jedes Source-Hohlraums 51 als auch am Boden jedes Drain-Hohlraums 59 physisch frei liegen.
  • Ein Paar aus einem Source-Hohlraum 51 und einem Drain-Hohlraum 59 kann innerhalb eines Volumens jeder der diskreten dielektrischen Schablonenstrukturen 42T gebildet werden. Ein Volumen des Source-Hohlraums 51 und ein Volumen des Drain-Hohlraums 59 können gleich oder im Wesentlichen gleich sein oder können in einem Bereich von 50 % bis 200 % und/oder von 75 % bis 133 % und/oder von 90 % bis 110 % voneinander für jedes Paar aus Source-Hohlraum 51 und Drain-Hohlraum 59 liegen, das durch Entfernen von Abschnitten derselben diskreten dielektrischen Schablonenstruktur 42T gebildet wird. Jeder verbleibende Abschnitt der diskreten dielektrischen Schablonenstrukturen 42T nach dem zweiten anisotropen Ätzschritt enthält einen dielektrischen Zwischenelektroden-Abstandshalter 42, der den Source-Hohlraum 51 und den Drain-Hohlraum 59 trennt. Jeder dielektrische Zwischenelektroden-Abstandshalter 42 befindet sich zwischen einem jeweiligen der Source-Hohlräume 51 und einem jeweiligen der Drain-Hohlräume 59 und liegt physisch zu ihnen hin frei. In einem anschließenden Verarbeitungsschritt kann in jedem Source-Hohlraum 51 eine Source-Elektrode 52 gebildet werden, und in einem anschließenden Verarbeitungsschritt kann in jedem Drain-Hohlraum 59 eine Drain-Elektrode 56 gebildet werden. Nach der Bildung der Source-Elektroden 52 und der Drain-Elektroden 56 kann jeder dielektrische Zwischenelektroden-Abstandshalter 42 zwischen einer Source-Elektrode 52 und der Drain-Elektrode 56 positioniert werden.
  • Gemäß einem Aspekt der vorliegenden Offenbarung liegt ein Ätzmaskenmaterialabschnitt 71 über einer Spalte von dielektrischen Zwischenelektroden-Abstandshaltern 42, die entlang der zweiten horizontalen Richtung hd2 angeordnet sind. Der Ätzmaskenmaterialabschnitt 71 schützt physisch frei liegende Seitenwandflächen der Spalte der dielektrischen Zwischenelektroden-Abstandshalter 42 während des gesamten zweiten anisotropen Ätzschrittes vor Eckenerosion. Somit kann sich die Gesamtheit aller physisch frei liegenden Seitenwände der dielektrischen Zwischenelektroden-Abstandshalter 42 innerhalb vertikaler Ebenen befinden, die vertikal mit den Längsseitenwänden der Ätzmaskenmaterialabschnitte 71 übereinstimmen, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken.
  • Im Gegensatz dazu können die oberen Eckabschnitte der zweiten dielektrischen Abstandshaltermatrixschicht 46, die sich neben den Source-Hohlräumen 51 oder den Drain-Hohlräumen 59 befinden, während des zweiten anisotropen Ätzschrittes einem kollateralen Ätzen unterzogen werden, wenn auch mit einer geringeren Ätzrate. Somit kann es während des zweiten anisotropen Ätzschrittes an den oberen Eckabschnitten der zweiten dielektrischen Abstandshaltermatrixschicht 46, die sich neben den Source-Hohlräumen 51 oder den Drain-Hohlräume 59 befinden, zu einer Eckenabrundung kommen. In verschiedenen Ausführungsformen kann jeder Source-Hohlraum 51 und jeder Drain-Hohlraum 59 mindestens eine konturierte Seitenwand umfassen, die an eine Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 grenzt, wie zum Beispiel drei konturierte Seitenwände, die an eine Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 grenzen. Jede konturierte Seitenwand kann ein sich verjüngendes konvexes Oberflächensegment der zweiten dielektrischen Abstandshaltermatrixschicht 46 umfassen, das an ein sich vertikal erstreckendes Oberflächensegment der zweiten dielektrischen Abstandshaltermatrixschicht 46 grenzt. Das sich vertikal erstreckende Oberflächensegment der zweiten dielektrischen Abstandshaltermatrixschicht 46 kann an eine vertikale Seitenwand der dielektrischen Ätzstoppauskleidung 43 grenzen oder kann in Ausführungsformen, in denen keine dielektrische Ätzstoppauskleidung vorhanden ist, an eine vertikale Seitenwand der ersten dielektrischen Abstandshaltermatrixschicht 44 grenzen.
  • Unter Bezug auf die 11A -11D kann mindestens ein metallisches Material in den Source-Hohlräumen 51 und den Drain-Hohlräumen 59 und über den Ätzmaskenmaterialabschnitten 71 (das heißt, den strukturierten Abschnitten der Ätzmaskenmaterialschicht 71L), einem zweidimensionalen Array dielektrischer Zwischenelektroden-Abstandshalter 42 und der dielektrischen Verbundmatrix (43, 44, 46) abgeschieden werden. Das mindestens eine metallische Material kann ein metallisches Auskleidungsmaterial und ein metallisches Füllmaterial umfassen. Zum Beispiel kann eine metallische Auskleidungsschicht 53L, die ein metallisches Auskleidungsmaterial enthält, abgeschieden werden, und anschließend kann eine metallische Füllmaterialschicht 54L, die ein metallisches Füllmaterial enthält, abgeschieden werden. Die metallische Auskleidungsschicht 53L kann ein leitfähiges Metallnitrid oder ein leitfähiges Metallcarbid wie zum Beispiel TiN, TaN, WN, TiC, TaC und/oder WC enthalten. Es können auch andere geeignete Materialien innerhalb des in Betracht gezogenen Geltungsbereichs der Offenbarung verwendet werden. Die metallische Auskleidungsschicht 53L kann durch einen nicht-konformen Abscheidungsprozess, wie zum Beispiel einen physikalischen Aufdampfungsprozess, abgeschieden werden, oder kann durch einen konformen Abscheidungsprozess, wie zum Beispiel einen chemischen Aufdampfungsprozess, abgeschieden werden. Die Dicke der sich horizontal erstreckenden Abschnitte der metallischen Auskleidungsschicht 53L, die eine Oberseite einer jeweiligen der aktiven Schichten 20 kontaktieren, kann in einem Bereich von 1 nm bis 30 nm liegen, wie zum Beispiel von 2 nm bis 10 nm, wobei auch geringere und größere Dicken verwendet werden können. Die metallische Füllmaterialschicht 54L kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon enthalten. Es können auch andere geeignete Materialien innerhalb des in Betracht gezogenen Geltungsbereichs der Offenbarung verwendet werden. Die metallische Füllmaterialschicht 54L kann durch physikalische Aufdampfung, chemische Aufdampfung, Galvanisieren und/oder stromlose Abscheidung gebildet werden. Die Dicke der metallischen Füllmaterialschicht 54L kann so gewählt werden, dass die Source-Hohlräume 51 und die Drain-Hohlräume 59 mit der Kombination aus der metallischen Auskleidungsschicht 53L und der metallischen Füllmaterialschicht 54L gefüllt sind.
  • Unter Bezug auf die 12A - 12E können überschüssige Abschnitte des mindestens einen metallischen Materials von oberhalb der zweiten horizontalen Ebene HP2, das heißt, der horizontalen Ebene, die die Oberseite der dielektrischen Verbundmatrix (43,44, 46) und das zweidimensionale Array der dielektrischen Zwischenelektroden-Abstandshalter 42 aufweist, durch einen Planarisierungsprozess entfernt werden. Der Planarisierungsprozess kann einen chemisch-mechanischen Polierprozess (CMP-Prozess) und/oder einen Aussparungsätzprozess umfassen. Die Ätzmaskenmaterialabschnitte 71 können während des Planarisierungsprozesses kollateral entfernt werden. Es können auch andere geeignete Planarisierungsprozesse verwendet werden. Jeder verbleibende Abschnitt des mindestens einen metallischen Materials, das einen Source-Hohlraum 51 füllt, bildet eine Source-Elektrode 52. Jeder verbleibende Abschnitt des mindestens einen metallischen Materials, das einen Drain-Hohlraum 59 füllt, bildet eine Drain-Elektrode 56. Eine Source-Elektrode 52 und eine Drain-Elektrode 56 können in jedem Source-Hohlraum 51 bzw. in jedem Drain-Hohlraum 59 gebildet werden.
  • In einer Ausführungsform kann jede Source-Elektrode 52 eine metallische Source-Auskleidung 53 aufweisen, die ein verbleibender Abschnitt der in dem Source-Hohlraum 51 abgeschiedenen metallischen Auskleidungsschicht 53L ist, und kann einen metallischen Source-Füllmaterialabschnitt 54 aufweisen, der ein verbleibender Abschnitt der in dem Source-Hohlraum 51 abgeschiedenen metallischen Füllmaterialschicht 54L ist. Jede Drain-Elektrode 56 kann eine metallische Drain-Auskleidung 57 aufweisen, die ein verbleibender Abschnitt der in dem Drain-Hohlraum 59 abgeschiedenen metallischen Auskleidungsschicht 53L ist, und kann einen metallischen Drain-Füllmaterialabschnitt 58 aufweisen, der ein verbleibender Abschnitt der in dem Drain-Hohlraum 59 abgeschiedenen metallischen Füllmaterialschicht 54L ist. Allgemein können eine Source-Elektrode 52 und eine Drain-Elektrode 56 auf einem jeweiligen Abschnitt einer Oberseite jeder aktiven Schicht 20 gebildet werden. In jedem Einheitszellenbereich UC kann ein Transistor (zum Beispiel ein Dünnfilmtransistor) gebildet werden.
  • In einer Ausführungsform erstrecken sich die Seitenwände der dielektrischen Zwischenelektroden-Abstandshalter 42, die senkrecht zu der ersten horizontalen Richtung hd1 verlaufen, gerade von einer Oberseite eines jeweiligen dielektrischen Zwischenelektroden-Abstandshalters 42 zu einer Unterseite des jeweiligen dielektrischen Zwischenelektroden-Abstandshalters 42. Somit ist die Gesamtheit jeder Grenzfläche zwischen den dielektrischen Zwischenelektroden-Abstandshaltern 42 und den Source-Elektroden 52 gerade und vertikal (das heißt, sie befindet sich innerhalb einer zweidimensionalen euklidischen Ebene), und die Gesamtheit jeder Grenzfläche zwischen den dielektrischen Zwischenelektroden-Abstandshaltern 42 und den Drain-Elektroden 56 ist gerade und vertikal.
  • In einer Ausführungsform kann mindestens eine Grenzfläche zwischen jeder der Source-Elektroden 52 und der dielektrischen Verbundmatrix (43, 44, 46) konturiert sein, das heißt, sie braucht sich nicht vollständig in einer euklidischen Ebene zu befinden, und sie kann verjüngt sein, das heißt, jeder Punkt hat eine Tangentialebene, die in Bezug auf eine vertikale Richtung einen Winkel verläuft. In einer Ausführungsform kann jede der mindestens einen Grenzflächen zwischen jeder der Source-Elektroden 52 und der dielektrischen Verbundmatrix (43,44,46) ein konturiertes und verjüngtes Grenzflächensegment, das sich von einem Rand einer horizontalen Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 nach unten erstreckt, sowie ein vertikales Grenzflächensegment, das an einen unteren Rand des konturierten und verjüngten Grenzflächensegments grenzt und sich nach unten zu einer Unterseite der dielektrischen Verbundmatrix (43, 44, 46) erstreckt, umfassen. In Ausführungsformen, in denen die dielektrische Ätzstoppauskleidung 43 vorhanden ist, kann das vertikale Grenzflächensegment eine Grenzfläche zwischen der dielektrischen Ätzstoppauskleidung 43 und einer jeweiligen der Source-Elektroden 52 und der Drain-Elektroden 56 aufweisen. In Ausführungsformen, in denen die dielektrische Ätzstoppauskleidung 43 nicht vorhanden ist, kann das vertikale Grenzflächensegment eine Grenzfläche zwischen der ersten dielektrischen Abstandshaltermatrixschicht 44 und einer jeweiligen der Source-Elektroden 52 und der Drain-Elektroden 56 aufweisen.
  • Die Kontur der Grenzflächen zwischen der dielektrischen Verbundmatrix (43, 44, 46) und jeder der Source-Elektroden 52 und der Drain-Elektroden 56 kann dazu führen, dass jede der Source-Elektroden 52 und der Drain-Elektroden 56 aufgeweitete vertikale Querschnittsprofile aufweist, bei denen die seitlichen Abmessungen jeder der Source-Elektroden 52 und der Drain-Elektroden 56 in der Nähe der oberen Abschnitte, die sich nahe der zweiten horizontalen Ebene HP2 befinden, allmählich zunehmen. Genauer gesagt, können die seitlichen Abmessungen jeder der Source-Elektroden 52 und der Drain-Elektroden 56, entlang der ersten horizontalen Richtung hd1 und/oder entlang der zweiten horizontalen Richtung hd2 als eine Funktion einer vertikalen Distanz von dem Substrat gemessen, unterhalb der Grenzfläche zwischen der ersten dielektrischen Abstandshaltermatrixschicht 44 und der zweiten dielektrischen Abstandshaltermatrixschicht 46 gleichmäßig sein und können mit der vertikalen Distanz von dem Substrat auf der Ebene der zweiten dielektrischen Abstandshaltermatrixschicht 46 allmählich zunehmen, das heißt, sie können aufgeweitete Eigenschaften aufweisen.
  • Die Länge der Unterseite einer Source-Elektrode 52 entlang der ersten horizontalen Richtung hd1, an einer Grenzfläche mit einer darunter liegenden aktiven Schicht 20 gemessen, wird im vorliegenden Text als eine untere Source-Länge (Source Bottom Length, SBL) bezeichnet. Die Länge der Oberseite einer Source-Elektrode 52 (die in der zweiten horizontalen Ebene HP2 enthalten ist) entlang der ersten horizontalen Richtung hd1 wird im vorliegenden Text als eine obere Source-Länge (Source Top Length, STL) bezeichnet. Gemäß einem Aspekt der vorliegenden Offenbarung kann die obere Source-Länge STL größer sein als die untere Source-Länge SBL. Die Länge jeder Source-Elektrode 52 entlang der ersten horizontalen Richtung hd1 auf der Ebene der ersten dielektrischen Abstandshaltermatrixschicht 44 kann gleichmäßig sein und kann die gleiche wie die untere Source-Länge SBL sein. Die Länge jeder Source-Elektrode 52 entlang der horizontalen Richtung hd1 auf der Ebene der zweiten dielektrischen Abstandshaltermatrixschicht 46 nimmt allmählich mit einer vertikalen Distanz vom Substrat zwischen der unteren Source-Länge SBL und der obere Source-Länge STL zu. Die Differenz zwischen der oberen Source-Länge STL und der unteren Source-Länge SBL kann in einem Bereich von 0,5 nm bis 10 nm liegen, wie zum Beispiel von 1 nm bis 8 nm und/oder von 2 nm bis 6 nm, obgleich auch kleinere und größere Abmessungen verwendet werden können.
  • Die Länge der Unterseite einer Drain-Elektrode 56 entlang der ersten horizontalen Richtung hd1, an einer Grenzfläche mit einer darunter liegenden aktiven Schicht 20 gemessen, wird im vorliegenden Text als eine untere Drain-Länge (Drain Bottom Length, DBL) bezeichnet. Die Länge der Oberseite einer Drain-Elektrode 56 (die in der zweiten horizontalen Ebene HP2 enthalten ist) entlang der ersten horizontalen Richtung hd1 wird im vorliegenden Text als eine obere Drain-Länge (Drain Top Length, DTL) bezeichnet. Gemäß einem Aspekt der vorliegenden Offenbarung kann die obere Drain-Länge DTL größer sein als die untere Drain-Länge DBL. Die Länge jeder Drain-Elektrode 56 entlang der ersten horizontalen Richtung hd1 auf der Ebene der ersten dielektrischen Abstandshaltermatrixschicht 44 kann gleichmäßig sein und kann die gleiche wie die untere Drain-Länge DBL sein. Die Länge jeder Drain-Elektrode 56 entlang der horizontalen Richtung hd1 auf der Ebene der zweiten dielektrischen Abstandshaltermatrixschicht 46 nimmt allmählich mit einer vertikalen Distanz vom Substrat zwischen der unteren Drain-Länge DBL und der obere Drain-Länge DTL zu. Die Differenz zwischen der oberen Drain-Länge DTL und der unteren Drain-Länge DBL kann in einem Bereich von 0,5 nm bis 10 nm liegen, wie zum Beispiel von 1 nm bis 8 nm und/oder von 2 nm bis 6 nm, obgleich auch kleinere und größere Abmessungen verwendet werden können.
  • Die Länge jedes dielektrischen Zwischenelektroden-Abstandshalters 42 entlang der ersten horizontalen Richtung hd1 definiert die Kanallänge eines jeweiligen Dünnfilmtransistors und wird im vorliegenden Text als eine Gate-Länge GL bezeichnet. Die Summe aus der untere Source-Länge SBL, der Gate-Länge GL und der untere Drain-Länge DBL kann gleiche sein wie die Länge AL_L einer aktiven Schicht.
  • Die Breite der Unterseite einer Source-Elektrode 52 entlang der zweiten horizontalen Richtung hd2, an einer Grenzfläche mit einer darunter liegenden aktiven Schicht 20 gemessen, wird im vorliegenden Text als eine untere Source-Breite (Source Bottom Width, SBW) bezeichnet. Die Breite der Oberseite einer Source-Elektrode 52 (die in der zweiten horizontalen Ebene HP2 enthalten ist) entlang der zweiten horizontalen Richtung hd2 wird im vorliegenden Text als eine obere Source-Breite (Source Top Width, STW) bezeichnet. Gemäß einem Aspekt der vorliegenden Offenbarung kann die obere Source-Breite STW größer sein als die untere Source-Breite SBW. Die Breite jeder Source-Elektrode 52 entlang der zweiten horizontalen Richtung hd2 auf der Ebene der zweiten dielektrischen Abstandshaltermatrixschicht 44 kann gleichmäßig sein und kann die gleiche wie die untere Source-Breite sein. Die Breite jeder Source-Elektrode 52 entlang der horizontalen Richtung hd2 auf der Ebene der zweiten dielektrischen Abstandshaltermatrixschicht 46 nimmt allmählich mit einer vertikalen Distanz vom Substrat zwischen der unteren Source-Breite SBW und der oberen Source-Breite STW zu. Die Differenz zwischen der oberen Source-Breite STW und der unteren Source-Breite SBW kann in einem Bereich von 1 nm bis 20 nm liegen, wie zum Beispiel von 2 nm bis 16 nm und/oder von 4 nm bis 12 nm, obgleich auch kleinere und größere Abmessungen verwendet werden können. Die untere Source-Breite SBW kann die gleiche sein wie die Breite AL_W einer aktiven Schicht, das heißt, die seitliche Abmessung einer darunter liegenden aktiven Schicht 20 entlang der zweiten horizontalen Richtung hd2.
  • Die Breite der Unterseite einer Drain-Elektrode 56 entlang der zweiten horizontalen Richtung hd2, an einer Grenzfläche mit einer darunter liegenden aktiven Schicht 20 gemessen, wird im vorliegenden Text als eine untere Drain-Breite bezeichnet. Die Breite der Oberseite einer Drain-Elektrode 56 (die in der zweiten horizontalen Ebene HP2 enthalten ist) entlang der zweiten horizontalen Richtung hd2 wird im vorliegenden Text als eine obere Drain-Breite (Drain Top Width, DTW) bezeichnet. Gemäß einem Aspekt der vorliegenden Offenbarung kann die obere Drain-Breite größer sein als die untere Drain-Breite DBW. Die Breite jeder Drain-Elektrode 56 entlang der zweiten horizontalen Richtung hd2 auf der Ebene der zweiten dielektrischen Abstandshaltermatrixschicht 44 kann gleichmäßig sein und kann die gleiche wie die untere Drain-Breite sein. Die Breite jeder Drain-Elektrode 56 entlang der horizontalen Richtung hd2 auf der Ebene der zweiten dielektrischen Abstandshaltermatrixschicht 46 nimmt allmählich mit einer vertikalen Distanz vom Substrat zwischen der unteren Drain-Breite und der oberen Drain-Breite zu. Der Differenz zwischen der oberen Drain-Breite und der unteren Drain-Breite kann in einem Bereich von 1 nm bis 20 nm liegen, wie zum Beispiel von 2 nm bis 16 nm und/oder von 4 nm bis 12 nm, obgleich auch geringere und größere Abmessungen verwendet werden können. Die untere Drain-Breite kann die gleiche sein wie die Breite AL_W einer aktiven Schicht, das heißt, die seitliche Abmessung einer darunter liegenden aktiven Schicht 20 entlang der zweiten horizontalen Richtung hd2.
  • Jede zusammenhängende Kombination aus einem dielektrischen Zwischenelektroden-Abstandshalter 42, einer Source-Elektrode 52 und einer Drain-Elektrode 56 wird im vorliegenden Text als eine Source-Abstandshalter-Drain-Kombination (52, 42, 56) bezeichnet. Jede Source-Abstandshalter-Drain-Kombination (52, 42, 56) ist seitlich von der dielektrischen Verbundmatrix (43, 44, 46) umgeben. Ein zweidimensionales Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) befindet sich über einem zweidimensionalen Array aktiver Schichten 20, dergestalt, dass ein unterer Umfangsrand jeder Source-Abstandshalter-Drain-Kombination (52, 42, 56) mit einem oberen Umfangsrand einer jeweiligen darunter liegenden aktiven Schicht 20 übereinstimmt. Mit anderen Worten: Die Länge AL_L einer aktiven Schicht (die die Abmessung jeder aktiven Schicht 20 entlang der ersten horizontalen Richtung hd1 ist) kann die gleiche sein wie die Summe der unteren Source-Länge SBL, der Gate-Länge GL und der unteren Drain-Länge DBL.
  • In einer Ausführungsform können sich eine Gesamtheit einer Grenzfläche zwischen dem dielektrischen Zwischenelektroden-Abstandshalter 42 und der Source-Elektrode 52 innerhalb jeder Source-Abstandshalter-Drain-Kombination (52, 42, 56) sowie eine Gesamtheit einer Grenzfläche zwischen dem dielektrischen Zwischenelektroden-Abstandshalter 42 und der Drain-Elektrode 56 innerhalb jeder Source-Abstandshalter-Drain-Kombination (52, 42, 56) innerhalb vertikaler Ebenen befinden. Im Gegensatz dazu kann eine Grenzfläche zwischen der Source-Elektrode 52 innerhalb jeder Source-Abstandshalter-Drain-Kombination (52, 42, 56) und der dielektrischen Verbundmatrix (43, 44, 46) ein konturiertes Grenzflächensegment umfassen, das an eine Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 grenzt. Ein verjüngtes konvexes Oberflächensegment der zweiten dielektrischen Abstandshaltermatrixschicht 46 kann ein verjüngtes konkaves Oberflächensegment der Source-Elektrode 52 an dem konturierten Grenzflächensegment kontaktieren. Gleichermaßen kann eine Grenzfläche zwischen der Drain-Elektrode 56 innerhalb jeder Drain-Abstandshalter-Drain-Kombination (52, 42, 56) und der dielektrischen Verbundmatrix (43, 44, 46) ein konturiertes Grenzflächensegment umfassen, das an eine Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 grenzt. Ein verjüngtes konvexes Oberflächensegment der zweiten dielektrischen Abstandshaltermatrixschicht 46 kann ein verjüngtes konkaves Oberflächensegment der Drain-Elektrode 56 an dem konturierten Grenzflächensegment kontaktieren.
  • Allgemein kann ein zweidimensionales Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) über einem Substrat angeordnet sein und kann durch eine dielektrische Verbundmatrix (43,44,46) seitlich voneinander beabstandet sein. Jede aus dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) ausgewählte Source-Abstandshalter-Drain-Kombination (52,42,56) umfasst einen dielektrischen Zwischenelektroden-Abstandshalter 42 in Kontakt mit einer Source-Elektrode 52 und einer Drain-Elektrode 56. Die dielektrische Verbundmatrix (43, 44, 46) umfasst eine erste dielektrische Abstandshaltermatrixschicht 44, die ein erstes dielektrisches Abstandshaltermaterial umfasst, und eine zweite dielektrische Abstandshaltermatrixschicht 46, die ein zweites dielektrisches Abstandshaltermaterial umfasst und über der ersten dielektrischen Abstandshaltermatrixschicht 44 liegt. Jede Source-Abstandshalter-Drain-Kombination (52, 42, 56) innerhalb des zweidimensionalen Arrays von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) kontaktiert eine horizontale Oberfläche einer jeweiligen aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20.
  • Jede zusammenhängende Kombination aus einer Source-Elektrode 52, einer Drain-Elektrode 56 und einem dielektrischen Zwischenelektroden-Abstandshalter 42 kontaktiert eine horizontale Oberfläche eines jeweiligen Stapels aus einer aktiven Schicht 20, die aus dem zweidimensionalen Array aktiver Schichten 20 ausgewählt ist, einer Gate-Dielektrikumschicht 10 und einer Gate-Elektrode 15. In einer Ausführungsform befinden sich eine Oberseite der dielektrischen Verbundmatrix (43,44,46), Oberseiten der dielektrischen Zwischenelektroden-Abstandshalter 42 und Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56 innerhalb derselben horizontalen Ebene, das heißt, in der zweiten horizontalen Ebene HP2.
  • In einer Ausführungsform umfasst die dielektrische Verbundmatrix (43, 44, 46) eine dielektrische Ätzstoppauskleidung 43, die eine Unterseite und Seitenwände der ersten dielektrischen Abstandshaltermatrixschicht 44 kontaktiert und untere Abschnitte jeder der Source-Elektroden 52 und der Drain-Elektroden 56 kontaktiert sowie untere Abschnitte jedes dielektrischen Zwischenelektroden-Abstandshalters 42 kontaktiert. In einer Ausführungsform kann die dielektrische Ätzstoppauskleidung 43 alle Seitenwände einer aktiven Schichten 20 kontaktieren und kann eine Unterseite aufweisen, die sich innerhalb derselben horizontalen Ebene (das heißt, der ersten horizontalen Ebene HP1) befindet, die alle Unterseiten einer aktiven Schichten 20 aufweist.
  • Während die erste beispielhafte Struktur unter Verwendung einer Ausführungsform beschrieben wird, bei der Gate-Elektroden 15 vor der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen 42T gebildet werden, erlauben verschiedene Ausführungsformen der vorliegenden Offenbarung die Bildung von Gate-Elektroden 15 vor oder nach der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen 42T, wodurch ein zweidimensionales Array von Feldeffekttransistoren (einschließlich eines zweidimensionalen Arrays von Dünnfilmtransistoren) gebildet wird.
  • Allgemein kann ein zweidimensionales Array aktiver Schichten 20 vor oder nach der Bildung der Source-Elektroden 52 und der Drain-Elektroden 56 gebildet werden, dergestalt, dass jede der aktiven Schichten 20 eine flächige Überlappung innerhalb einer jeweiligen der Source-Elektroden 52 und mit einer jeweiligen der Drain-Elektroden 56 aufweist. Im Sinne des vorliegenden Textes meint eine „flächige Überlappung“ eine Überlappung in Bereichen in einer Draufsicht entlang einer vertikalen Richtung. Allgemein liegt das zweidimensionale Array aktiver Schichten 20 über oder unter dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56). Die Gate-Elektroden 15 sind von dem zweidimensionalen Array aktiver Schichten 20 durch eine dielektrische Gate-Schicht 10 beabstandet.
  • Unter Bezug auf die 13A - 13E können mindestens eine erste dielektrische Materialschicht auf Verbindungsebene (70) und erste metallische Interconnect-Strukturen auf Verbindungsebene (72, 74, 76, 78) über der dielektrischen Verbundmatrix (43, 44, 46) und den Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) gebildet werden. Die mindestens eine erste dielektrische Materialschicht 70 auf einer Verbindungsebene kann eine erste dielektrische Materialschicht auf einer Durchkontaktierungsebene, durch die hindurch sich Source-Kontakt-Durchkontaktierungsstrukturen 72 und Drain-Kontakt-Durchkontaktierungsstrukturen 76 vertikal erstrecken, sowie eine erste dielektrische Materialschicht auf einer Leitungsebene, in der Source-Verbindungspads 74 und Bitleitungen 78 gebildet sind, aufweisen. In einer Ausführungsform kann die erste dielektrische Materialschicht auf einer Durchkontaktierungsebene zuerst gebildet werden, und die Source-Kontakt-Durchkontaktierungsstrukturen 72 und die Drain-Kontakt-Durchkontaktierungsstrukturen 76 können durch die erste dielektrische Materialschicht auf einer Durchkontaktierungsebene hindurch gebildet werden. Die erste dielektrische Materialschicht auf einer Leitungsebene kann anschließend über der ersten dielektrischen Materialschicht auf einer Durchkontaktierungsebene gebildet werden, und die ersten Source-Verbindungspads 74 und die Bitleitungen 78 können anschließend durch die erste dielektrische Materialschicht auf einer Leitungsebene auf einer jeweiligen der Source-Kontakt-Durchkontaktierungsstrukturen 72 und der Drain-Kontakt-Durchkontaktierungsstrukturen 76 hindurch gebildet werden.
  • Alternativ können die erste dielektrische Materialschicht auf einer Durchkontaktierungsebene und die erste dielektrische Materialschicht auf einer Leitungsebene als eine einzelne dielektrische Materialschicht gebildet werden, und es kann ein Dualdamaszen-Prozess durchgeführt werden, um integrierte Leitungs- und Durchkontaktierungsstrukturen zu bilden. Die integrierten Leitungs- und Durchkontaktierungsstrukturen umfassen Source-seitige integrierte Leitungs- und Durchkontaktierungsstrukturen, die eine jeweilige Kombination aus einer Source-Kontakt-Durchkontaktierungsstruktur 72 und einem ersten Source-Verbindungspad 74 aufweisen, und Drain-seitige integrierte Leitungs- und Durchkontaktierungsstrukturen, die eine jeweilige Kombination aus Drain-Kontakt-Durchkontaktierungsstrukturen 76 und einer Bitleitung 78 aufweisen, die integral innerhalb der Drain-Kontakt-Durchkontaktierungsstrukturen 76 gebildet ist. In einer Ausführungsform erstreckt sich jede Bitleitung 78 seitlich entlang der ersten horizontalen Richtung hd1 und kann elektrisch mit einem Satz von Drain-Elektroden 56 verbunden sein, die entlang der ersten horizontalen Richtung hd1 angeordnet sind.
  • Allgemein können Source-Kontakt-Durchkontaktierungsstrukturen 72 auf den Source-Elektroden 52 gebildet werden, und Drain-Kontakt-Durchkontaktierungsstrukturen 76 können auf den Drain-Elektroden 56 gebildet werden. Bitleitungen 78 können auf der Drain-Kontakt-Durchkontaktierungsstruktur 76 so gebildet werden, dass sich jede der Bitleitungen 78 seitlich entlang einer horizontalen Richtung erstreckt, die senkrecht zu der Längsrichtung der Wortleitungen 3 verläuft. Die Bitleitungen 78 können sich seitlich entlang einer horizontalen Richtung (wie zum Beispiel der ersten horizontalen Richtung hd1) erstrecken, die sich von der zweiten horizontalen Richtung hd2 unterscheidet. In einer Ausführungsform kann jede der aktiven Schichten 20 eine rechteckige horizontale Querschnittsform mit ersten Seiten, die parallel zu der ersten horizontalen Richtung hd1 verlaufen, und mit zweiten Seiten, die parallel zu der zweiten horizontalen Richtung hd2 verlaufen, aufweisen.
  • Unter Bezug auf die 14A -14E können mindestens eine zweite dielektrische Materialschicht auf einer Verbindungsebene 80 und zweite Metall-Interconnect-Strukturen (82, 84) über der mindestens einen ersten dielektrischen Materialschicht 70 auf einer Verbindungsebene gebildet werden. Die mindestens eine zweite dielektrische Materialschicht 80 auf einer Verbindungsebene kann eine zweite dielektrische Materialschicht auf einer Durchkontaktierungsebene, durch die hindurch sich Source-Verbindungs-Durchkontaktierungsstrukturen 82 vertikal erstrecken, sowie eine zweite dielektrische Materialschicht auf einer Leitungsebene, in der zweite Source-Verbindungspads 84 gebildet sind, aufweisen. In einer Ausführungsform kann die zweite dielektrische Materialschicht auf einer Durchkontaktierungsebene gebildet werden, und die Source-Kontakt-Durchkontaktierungsstrukturen 82 können durch die zweite dielektrische Materialschicht auf einer Durchkontaktierungsebene hindurch gebildet werden. Die zweite dielektrische Materialschicht auf einer Leitungsebene kann anschließend über der zweiten dielektrischen Materialschicht auf einer Durchkontaktierungsebene gebildet werden, und die zweiten Source-Verbindungspads 84 können anschließend durch die zweite dielektrische Materialschicht auf einer Leitungsebene auf einer jeweiligen der Source-Verbindungs-Durchkontaktierungsstrukturen 82 hindurch gebildet werden.
  • Alternativ können die zweite dielektrische Materialschicht auf einer Durchkontaktierungsebene und die zweite dielektrische Materialschicht auf einer Leitungsebene als eine einzelne dielektrische Materialschicht gebildet werden, und es kann ein Dualdamaszen-Prozess durchgeführt werden, um integrierte Leitungs- und Durchkontaktierungsstrukturen zu bilden. Die integrierten Leitungs- und Durchkontaktierungsstrukturen weisen Source-seitige integrierte Leitungs- und Durchkontaktierungsstrukturen auf, die eine jeweilige Kombination aus einer Source-Verbindungs-Durchkontaktierungsstruktur 82 und einem zweiten Source-Verbindungspad 84 aufweisen.
  • Allgemein können über den Feldeffekttransistoren dielektrische Materialschichten (70, 80) auf einer Verbindungsebene gebildet werden. Source-Verbindungs-Metall-Interconnect-Strukturen (72, 74, 82, 84) können innerhalb der dielektrischen Materialschichten (70, 80) auf einer Verbindungsebene gebildet werden, die dafür verwendet werden können, jede der Source-Elektroden 52 mit einem leitenden Knoten eines jeweiligen anschließend zu bildenden Speicherelements elektrisch zu verbinden.
  • Unter Bezug auf die 15A - 15E kann ein zweidimensionales Array von Speicherstrukturen über dem zweidimensionalen Array von Feldeffekttransistoren gebildet werden. Die Metall-Interconnect-Strukturen (72, 74, 82, 84), die sich zwischen dem zweidimensionalen Array von Feldeffekttransistoren und dem zweidimensionalen Array von Speicherstrukturen befinden, können so eingerichtet sein, dass jede Speicherstruktur innerhalb des zweidimensionalen Arrays von Speicherstrukturen elektrisch mit einer Source-Elektrode 52 eines jeweiligen Feldeffekttransistors innerhalb des zweidimensionalen Arrays von Feldeffekttransistoren verbunden ist.
  • In einem veranschaulichenden Beispiel können Kondensatorstrukturen 98 und eine dielektrische Materialschicht 90 auf einer Speicherebene über den dielektrische Materialschichten (70, 80) auf einer Verbindungsebene gebildet werden. Zum Beispiel können erste Elektroden 92 (auch als erste Kondensatorplatten bezeichnet) auf Oberseiten der zweiten Source-Verbindungspads 84 durch Abscheidung und Strukturieren eines ersten leitfähigen Materials gebildet werden, das ein metallisches Material oder ein stark dotiertes Halbleitermaterial sein kann. Eine dielektrische Knotenschicht 94 kann auf jeder ersten Elektrode 92 durch Abscheidung eines dielektrischen Knotenmaterials wie zum Beispiel Siliziumnitrid und/oder eines dielektrischen Metalloxids (zum Beispiel Aluminiumoxid, Lanthanoxid und/oder Hafniumoxid) gebildet werden. Eine zweite Elektrode 96 (auch als eine zweite Kondensatorplatte oder eine erdungsseitige Platte bezeichnet) kann auf physisch frei liegenden Oberflächen des Knotendielektrikums durch Abscheidung und Strukturieren eines zweiten leitfähigen Materials gebildet werden, das ein metallisches Material oder ein stark dotiertes Halbleitermaterial sein kann. Jeder Abschnitt der dielektrischen Knotenschicht 94, der sich zwischen einer ersten Elektrode 92 und der zweiten Elektrode 96 befindet, stellt ein Knotendielektrikum dar. Jede zusammenhängende Kombination aus einer ersten Elektrode 92, einem Knotendielektrikum (das ein Abschnitt der dielektrischen Knotenschicht 94 ist) und der zweiten Elektrode 96 kann eine Kondensatorstruktur 98 darstellen. Die dielektrische Materialschicht 90 auf einer Speicherebene kann über den Kondensatorstrukturen 98 gebildet werden. Jede der Kondensatorstrukturen 98 kann innerhalb der dielektrischen Materialschicht 90 auf einer Speicherebene gebildet und seitlich von dieser umgeben sein.
  • In einer Ausführungsform kann jede der ersten Elektroden 92 elektrisch mit einer jeweiligen der Source-Elektroden 52 verbunden sein (das heißt, elektrisch mit dieser verbunden sein). Jede der zweiten Elektroden 96 kann zum Beispiel durch Bilden eines Arrays leitfähiger Durchkontaktierungsstrukturen (nicht gezeigt), die die zweiten Elektroden 96 kontaktieren und mit einer darüber liegenden Metallplatte (nicht gezeigt) verbunden sind, elektrisch geerdet sein. Allgemein können die Kondensatorstrukturen 98 über einer horizontalen Ebene gebildet werden, die eine Oberseite der Bitleitungen 78 aufweist. Jede der Kondensatorstrukturen 98 umfasst einen Knoten, der elektrisch mit einer jeweiligen der Source-Elektroden 52 verbunden ist. Auf diese Weise kann ein zweidimensionales Array von Speicherzellen 99 bereitgestellt werden. Jede Speicherzelle 99 umfasst einen jeweiligen Zugangstransistor (der einer der Dünnfilmtransistoren ist) und eine jeweilige Kondensatorstruktur 98. Jede Speicherzelle 99 kann innerhalb eines jeweiligen Einheitszellenbereichs UC gebildet werden.
  • Unter Bezug auf die 16A - 16E ist eine erste alternative Einrichtung der ersten beispielhaften Struktur veranschaulicht, die von der in den 14A - 14E veranschaulichten ersten beispielhaften Struktur abgeleitet werden kann, indem ein zweidimensionales Array von Widerstandsspeicherstrukturen 198 anstelle des in den 15A - 15E veranschaulichten zweidimensionalen Arrays von Kondensatorstrukturen gebildet wird. In dieser Ausführungsform kann jede Widerstandsspeicherstruktur 198 einen vertikalen Stapel aus einer jeweiligen ersten Elektrode 192, einem Widerstandsspeicherelement 194, das ein Material enthält, das mindestens zwei verschiedene Niveaus eines spezifischen elektrischen Widerstands bereitstellt, und einer zweiten Elektrode 196 umfassen. Jedes Widerstandsspeicherelement 194 kann ein beliebiges der im Stand der Technik bekannten Widerstandsspeicherelemente umfassen, die einen Phasenänderungsspeichermaterialabschnitt, eine magnetische Tunnelübergangszelle, einen sauerstoffvakanzmodulierten dielektrischen Metalloxidabschnitt (wie zum Beispiel Hafniumoxid), einen Metall-Isolator-Übergangs-Materialabschnitt (Metal-Insulator-Transition, MIT-Abschnitt) (der zum Beispiel VO2 oder Nb02 enthalten kann) usw. aufweisen. Die zweiten Elektroden 196 können je nach Bedarf elektrisch mit einer geeigneten Spannungsquelle oder einer elektrischen Erde verbunden werden. In dem veranschaulichten Beispiel kann eine Metallplatte 199 über dem zweidimensionalen Array der zweiten Elektroden 196 gebildet werden. Je nach Bedarf können auch alternative elektrische Verbindungsregimes verwendet werden. Auf diese Weise kann ein zweidimensionales Array von Speicherzellen 99 bereitgestellt werden. Jede Speicherzelle 99 umfasst einen jeweiligen Zugangstransistor (der einer der Dünnfilmtransistoren ist) und eine jeweilige Widerstandsspeicherstruktur 198. Jede Speicherzelle 99 kann innerhalb eines jeweiligen Einheitszellenbereichs UC gebildet werden.
  • Allgemein ausgedrückt, kann ein zweidimensionales Array von Speicherstrukturen über oder unter dem zweidimensionalen Array von Feldeffekttransistoren der vorliegenden Offenbarung gebildet werden. Metall-Interconnect-Strukturen (72, 74, 76, 78, 82, 84) können über oder unter dem zweidimensionalen Array von Feldeffekttransistoren gebildet werden, dergestalt, dass jede Speicherstruktur innerhalb des zweidimensionalen Arrays von Speicherstrukturen elektrisch mit einer Source-Elektrode 52 eines jeweiligen Feldeffekttransistors innerhalb des zweidimensionalen Arrays von Feldeffekttransistoren verbunden ist. In einigen Ausführungsformen umfasst das zweidimensionale Array von Speicherstrukturen ein zweidimensionales Array von Kondensatorstrukturen, das eine jeweilige erste Kondensatorplatte (wie zum Beispiel eine erste Elektrode 92), ein jeweiliges Knotendielektrikum (das ein Abschnitt einer dielektrischen Knotenschicht 94 in Kontakt mit der ersten Kondensatorplatte ist) und eine jeweilige zweite Kondensatorplatte (wie zum Beispiel eine zweite Elektrode 96) aufweist; oder ein zweidimensionales Array von Widerstandsspeicherstrukturen, das eine jeweilige erste Elektrode 192, ein Widerstandsspeicherelement 194, das ein Material enthält, das mindestens zwei verschiedene Niveaus eines spezifischen elektrischen Widerstands bereitstellt, und eine zweite Elektrode 196 aufweist.
  • Unter Bezug auf 17 ist die erste beispielhafte Struktur nach der Bildung eines zweidimensionalen Arrays von Speicherzellen 99 über der Isolierschicht 635 auf einer Gate-Ebene veranschaulicht. Verschiedene zusätzliche Metall-Interconnect-Strukturen (632, 668) können in der Isolierschicht 635 auf einer Gate-Ebene, der dielektrischen Schicht 40, den dielektrischen Materialschichten (70, 80) auf einer Verbindungsebene und der dielektrischen Materialschicht 90 auf einer Speicherebene gebildet werden. Die zusätzlichen Metall-Interconnect-Strukturen (632, 668) können zum Beispiel zweite Metall-Durchkontaktierungsstrukturen 632 aufweisen, die durch die Isolierschicht 635 auf einer Gate-Ebene und die dielektrische Schicht 40 auf einer Oberseite einer jeweiligen der zweiten Metallleitungsstrukturen 628 hindurch gebildet werden können. Des Weiteren können die zusätzlichen Metall-Interconnect-Strukturen (632, 668) zum Beispiel Metallleitungsstrukturen aufweisen, die in oberen Abschnitten der dielektrischen Materialschicht 90 auf einer Speicherebene gebildet sind, die im vorliegenden Text als sechste Metallleitungsstrukturen 668 bezeichnet werden.
  • Anschließend können eine zusätzliche dielektrische Materialschicht auf einer Interconnect-Ebene und zusätzliche Metall-Interconnect-Strukturen gebildet werden. Zum Beispiel können über der dielektrischen Materialschicht 90 auf einer Speicherebene eine siebente dielektrische Materialschicht 670 auf einer Interconnect-Ebene gebildet werden, in die siebente Metallleitungsstrukturen 678 und sechste Metall-Durchkontaktierungsstrukturen 672 eingebettet sind. Obgleich die vorliegende Offenbarung unter Verwendung einer Ausführungsform beschrieben wird, bei der sieben Ebenen von Metallleitungsstrukturen verwendet werden, werden im vorliegenden Text ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen eine geringere oder größere Anzahl von Interconnect-Ebenen verwendet wird.
  • Allgemein können die Formen der Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56 in Abhängigkeit vom Grad und der Geometrie der Schrägung an oberen Rändern der zweiten dielektrischen Abstandshaltermatrixschicht 46 während des zweiten anisotropen Ätzschrittes bei den Verarbeitungsschritten der 10A - 10D variieren. 18A - 18C, 19A - 19C und 20A - 20C veranschaulichen Variationen in den Formen der Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56 bei den Verarbeitungsschritten 12A - 12E, die aufgrund von Variationen in den Verarbeitungsbedingungen während des zweiten anisotropen Ätzschrittes bei den Verarbeitungsschritten der 10A - 10D auftreten können.
  • 18A - 18C veranschaulichen eine zweite alternative Einrichtung der ersten beispielhaften Struktur nach der Bildung von Source-Elektroden 52 und Drain-Elektroden 56. In der zweiten alternativen Einrichtung können die Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56 eine jeweilige Form eines gerundeten Rechtecks haben.
  • 19A - 19C veranschaulichen eine dritte alternative Einrichtung der ersten beispielhaften Struktur nach der Bildung von Source-Elektroden 52 und Drain-Elektroden 56. In dieser Ausführungsform kann die Schrägung an den oberen Umfangsrändern der zweiten dielektrischen Abstandshaltermatrixschicht 46 während des zweiten anisotropen Ätzschrittes in den Verarbeitungsschritten der 10A - 10D ausgeprägter sein als in der zweiten alternativen Einrichtung der ersten beispielhaften Struktur. In der dritten alternativen Einrichtung kann der Abschnitt des oberen Umfangsrandes jeder der Source-Elektroden 52 und der Drain-Elektroden 56 in Kontakt mit der dielektrischen Verbundmatrix (43, 44, 46) ein jeweiliges Konturprofil aufweisen, dergestalt, dass die Gesamtheit oder ein überwiegender Abschnitt des oberen Umfangsrandes jeder der Source-Elektroden 52 und der Drain-Elektroden 56 in Kontakt mit der dielektrischen Verbundmatrix (43, 44, 46) gekrümmt ist.
  • 20A - 20C veranschaulichen eine vierte alternative Einrichtung der ersten beispielhaften Struktur nach der Bildung von Source-Elektroden 52 und Drain-Elektroden 56. In dieser Ausführungsform kann jede diskrete dielektrische Schablonenstruktur 42T mit einer nicht-rechtwinkligen horizontalen Querschnittsform gebildet werden, dergestalt, dass die Bereiche, in denen die Source-Elektroden 52 und die Drain-Elektroden 56 zu bilden sind, eine größere Breite entlang der zweiten horizontalen Richtung hd2 aufweisen als die Bereiche, in denen die dielektrischen Zwischenelektroden-Zwischenelektroden-Abstandshalter 42 anschließend zu bilden sind. In der vierten alternativen Einrichtung können Endabschnitte jeder der Source-Elektroden 52 und der Drain-Elektroden 56, die seitlich entlang der zweiten horizontalen Richtung hd2 vorstehen, ein gerundetes horizontales Querschnittsprofil aufweisen.
  • Wir betrachten insgesamt die 18A - 18C, 19A - 19C und 20A - 20C, wo die horizontalen Querschnittsformen der diskreten dielektrischen Schablonenstrukturen 42T und die horizontalen Querschnittsformen der Source-Elektroden 52 und der Drain-Elektroden 56 so gewählt werden können, dass die Vorrichtungsleistung der Feldeffekttransistoren optimiert wird. Allgemein können die Ätzmaskenmaterialabschnitte 71 mit geraden Ränder gebildet werden, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken. In dieser Ausführungsform kann sich die Gesamtheit der vertikalen Seitenwände der dielektrischen Zwischenelektroden-Abstandshalter 42, die die Source-Elektroden 52 oder die Drain-Elektroden 56 kontaktieren, innerhalb einer jeweiligen euklidischen vertikalen Ebene befinden, das heißt, innerhalb einer jeweiligen vertikalen Ebene ohne Krümmung.
  • Eine Oberseite der dielektrischen Verbundmatrix (43,44,46), Oberseiten der dielektrischen Zwischenelektroden-Abstandshalter 42 und Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56 können innerhalb einer selben horizontalen Ebene, wie zum Beispiel der zweiten horizontalen Ebene HP2, gebildet werden. In einer Ausführungsform kann die Gesamtheit jeder Grenzfläche zwischen den dielektrischen Zwischenelektroden-Abstandshaltern 42 und den Source-Elektroden 52 gerade und vertikal sein und kann sich in einer jeweiligen vertikalen euklidischen Ebene befinden. In einer Ausführungsform kann die Gesamtheit jeder Grenzfläche zwischen den dielektrischen Zwischenelektroden-Abstandshaltern 42 und den Drain-Elektroden 56 gerade und vertikal sein und kann sich in einer jeweiligen vertikalen euklidischen Ebene befinden. In einer Ausführungsform umfasst mindestens eine, und/oder jede, Grenzfläche zwischen jeder der Source-Elektroden 52 und der dielektrischen Verbundmatrix (43, 44, 46) ein konturiertes und verjüngtes Grenzflächensegment, das sich von einem Rand einer horizontalen Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 nach unten erstreckt, sowie ein vertikales Grenzflächensegment, das an einen unteren Rand des konturierten und verjüngten Grenzflächensegments grenzt und sich nach unten zu einer Unterseite der dielektrischen Verbundmatrix (43, 44, 46) erstreckt. In einer Ausführungsform umfasst mindestens eine, und/oder jede, Grenzfläche zwischen jeder der Drain-Elektroden 56 und der dielektrischen Verbundmatrix (43, 44, 46) ein konturiertes und verjüngtes Grenzflächensegment, das sich von einem Rand einer horizontalen Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 nach unten erstreckt, sowie ein vertikales Grenzflächensegment, das an einen unteren Rand des konturierten und verjüngten Grenzflächensegments grenzt und sich nach unten zu einer Unterseite der dielektrischen Verbundmatrix (43,44,46) erstreckt.
  • Unter Bezug auf die 21A - 21C kann eine zweite beispielhafte Struktur gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung von der in 1 veranschaulichten ersten beispielhaften Struktur abgeleitet werden, indem die Bildung der prozessinternen Isolierschicht 635' auf einer Gate-Ebene weggelassen wird und indem ein zweidimensionales Array von Speicherstrukturen (98, 198) gebildet wird. Das zweidimensionale Array von Speicherstrukturen (98, 198) kann ein zweidimensionales Array von Kondensatorstrukturen 98 oder ein zweidimensionales Array von Widerstandsspeicherstrukturen 198 umfassen. Die Komponenten des zweidimensionalen Arrays von Speicherstrukturen (98, 198) können vertikal so angeordnet sein, dass eine erste Elektrode (92, 192) der Speicherstrukturen (98, 198) oben gebildet ist. In dieser Ausführungsform kann eine Teilmenge von Metall-Interconnect-Strukturen (wie zum Beispiel Source-Verbindungs-Durchkontaktierungsstrukturen 82), die anschließend gebildet werden sollen, eine Oberseite einer jeweiligen der ersten Elektroden (92, 192) der Speicherstrukturen (98, 198) kontaktieren. Allgemein kann das zweidimensionale Array von Speicherstrukturen (98, 198) innerhalb einer dielektrischen Materialschicht 90 auf einer Speicherebene gebildet werden.
  • Dielektrische Materialschichten (70, 80) auf einer Verbindungsebene können oberhalb des dielektrischen Materials 90 auf einer Speicherebene gebildet werden, und Metall-Interconnect-Strukturen (72, 74, 76, 78, 82, 84) können innerhalb der dielektrischen Materialschichten (70, 80) auf einer Verbindungsebene gebildet werden. Zum Beispiel können mindestens eine zweite dielektrische Materialschicht 80 auf einer Verbindungsebene und zweite Metall-Interconnect-Strukturen 82 auf einer oberen Ebene über der dielektrischen Materialschicht 90 auf einer Speicherebene gebildet werden. Die mindestens eine zweite dielektrische Materialschicht 80 auf einer Verbindungsebene kann eine zweite dielektrische Materialschicht auf einer Durchkontaktierungsebene aufweisen, durch die hindurch sich Source-Verbindungs-Durchkontaktierungsstrukturen 82 vertikal erstrecken. Jede der Source-Kontakt-Durchkontaktierungsstrukturen 82 kann eine jeweilige erste Elektrode der Speicherstrukturen (98, 198) kontaktieren.
  • Anschließend können mindestens eine erste dielektrische Materialschicht 70 auf einer Verbindungsebene und eine optionale dielektrische Ätzstoppschicht 171 gebildet werden. Erste Metall-Interconnect-Strukturen (72, 74, 76, 78) auf einer Verbindungsebene können in der mindestens einen ersten dielektrischen Materialschicht 70 auf einer Verbindungsebene und der optionalen elektrischen Ätzstoppschicht 171 gebildet werden. Die mindestens eine erste dielektrische Materialschicht 70 auf einer Verbindungsebene kann eine erste dielektrische Materialschicht auf einer Leitungsebene, in der Source-Verbindungspads 74 und Bitleitungen 78 gebildet sind, und eine erste dielektrische Materialschicht auf einer Durchkontaktierungsebene, durch die hindurch sich Source-Kontakt-Durchkontaktierungsstrukturen 72 und Drain-Kontakt-Durchkontaktierungsstrukturen 76 vertikal erstrecken, aufweisen.
  • Allgemein können Source-Kontakt-Durchkontaktierungsstrukturen 72 auf den Source-Elektroden 52 gebildet werden, und Drain-Kontakt-Durchkontaktierungsstrukturen 76 können auf den Drain-Elektroden 56 gebildet werden. Bitleitungen 78 können auf der Drain-Kontakt-Durchkontaktierungsstruktur 76 so gebildet werden, dass sich jede der Bitleitungen 78 seitlich entlang einer horizontalen Richtung erstreckt, die senkrecht zu der Längsrichtung der Wortleitungen 3 verläuft. Die Bitleitungen 78 können sich seitlich entlang einer horizontalen Richtung (wie zum Beispiel der ersten horizontalen Richtung hd1) erstrecken, die sich von der zweiten horizontalen Richtung hd2 unterscheidet. In einer Ausführungsform kann jede der aktiven Schichten 20 eine rechteckige horizontale Querschnittsform mit ersten Seiten, die parallel zu der ersten horizontalen Richtung hd1 verlaufen, und mit zweiten Seiten, die parallel zu der zweiten horizontalen Richtung hd2 verlaufen, aufweisen.
  • Source-Verbindungs-Metall-Interconnect-Strukturen (72, 74, 82) können innerhalb der dielektrischen Materialschichten (70, 80) auf der Verbindungsebene gebildet werden und können verwendet werden, um jede erste Elektrode der Speicherstrukturen (98, 198) elektrisch mit einer jeweiligen anschließend zu bildenden Source-Elektrode zu verbinden. In dieser Ausführungsform kann jede Source-Kontakt-Durchkontaktierungsstruktur 72 durch die dielektrische Ätzstoppschicht 171 hindurch an einer Stelle gebildet werden, an der anschließend eine Source-Elektrode gebildet werden soll. Gleichermaßen können Drain-Verbindungs-Metall-Interconnect-Strukturen (76, 78) innerhalb der dielektrischen Materialschichten (70, 80) auf der Verbindungsebene gebildet werden und können dafür verwendet werden, die Bitleitungen 78 elektrisch mit einer jeweiligen Teilmenge der anschließend zu bildenden Drain-Elektroden zu verbinden. In dieser Ausführungsform kann jede Drain-Kontakt-Durchkontaktierungsstruktur 78 durch die dielektrische Ätzstoppschicht 171 hindurch an einer Stelle gebildet werden, an der anschließend eine Drain-Elektrode gebildet werden soll. Die Source-Kontakt-Durchkontaktierungsstrukturen 72 können als ein zweidimensionales periodisches Array von Source-Kontakt-Durchkontaktierungsstrukturen 78 gebildet werden, und die Drain-Kontakt-Durchkontaktierungsstrukturen 76 können als ein zweidimensionales periodisches Array von Drain-Kontakt-Durchkontaktierungsstrukturen 76 gebildet werden.
  • Unter Bezug auf die 22A - 22C können eine dielektrische Schablonenmaterialschicht 42L und eine Hartmaskenschicht 47L über dem zweidimensionalen periodischen Array von Source-Kontakt-Durchkontaktierungsstrukturen 78 und dem zweidimensionalen periodischen Array von Drain-Kontakt-Durchkontaktierungsstrukturen 76 gebildet werden. Die Verarbeitungsschritte der 4A - 4C können verwendet werden, um die dielektrische Schablonenmaterialschicht 42L und die Hartmaskenschicht 47L zu bilden. Jede der dielektrischen Schablonenmaterialschicht 42L und der Hartmaskenschicht 47L kann die gleiche Materialzusammensetzung und den gleichen Dickenbereich wie in der ersten Ausführungsform der vorliegenden Offenbarung aufweisen.
  • Unter Bezug auf die 23A - 23C können die Verarbeitungsschritte der 5A - 5C durchgeführt werden, um die Hartmaskenschicht 47L und die dielektrische Schablonenmaterialschicht 42L zu einer strukturierten Hartmaskenschicht 47 und einem zweidimensionalen periodischen Array diskreter dielektrischer Schablonenstrukturen 42T zu strukturieren. Die Unterseiten der diskreten dielektrischen Schablonenstrukturen 42T können sich innerhalb einer ersten horizontalen Ebene HP1 befinden, und Oberseiten der diskreten dielektrischen Schablonenstrukturen 42T können sich innerhalb einer zweiten horizontalen Ebene HP2 befinden. Weil eine kontinuierliche aktive Schicht in der zweiten beispielhaften Struktur bei diesem Verarbeitungsschritt nicht vorhanden ist, kann der anisotrope Ätzprozess die dielektrische Ätzstoppschicht 171 als eine Ätzstoppstruktur während des Strukturierens der dielektrischen Schablonenmaterialschicht 42L zu den diskreten dielektrischen Schablonenstrukturen 42T verwenden.
  • Unter Bezug auf die 24A - 24C können die Verarbeitungsschritte der 6A - 6C durchgeführt werden, um eine dielektrische Ätzstoppauskleidung 43 und eine erste dielektrische Abstandshaltermatrixschicht 44 abzuscheiden und zu planarisieren. Die strukturierte Hartmaskenschicht 47 kann optional entfernt werden. Die Oberseite der ersten dielektrischen Abstandshaltermatrixschicht 44 kann koplanar - oder im Wesentlichen koplanar - mit den Oberseiten des zweidimensionalen periodischen Arrays diskreter dielektrischer Schablonenstrukturen 42T sein.
  • Unter Bezug auf die 25A - 25C können die Verarbeitungsschritte der 7A - 7C durchgeführt werden, um die Oberseite der ersten dielektrischen Abstandshaltermatrixschicht 44 vertikal auszusparen. Über der ausgesparten Oberseite der ersten dielektrischen Abstandshaltermatrixschicht 44 kann eine Aussparungsregion 45 gebildet werden.
  • Unter Bezug auf die 26A - 26C können die Verarbeitungsschritte der 8A - 8C durchgeführt werden, um eine zweite dielektrische Abstandshaltermatrixschicht 46 zu bilden, die eine Oberseite innerhalb der zweiten horizontalen Ebene HP2 aufweisen kann. Es wird eine dielektrische Verbundmatrix (43, 44, 46) gebildet, die die gleiche Höhe (das heißt, vertikale Dicke) wie das zweidimensionale Array diskreter dielektrischer Schablonenstrukturen 42T haben kann.
  • Unter Bezug auf die 27A - 27D können eine Ätzmaskenmaterialschicht 71L, mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) und eine Photoresistschicht 77 nacheinander über dem zweidimensionalen Array diskreter dielektrischer Schablonenstrukturen 42T und der dielektrischen Verbundmatrix (43,44,46) gebildet werden. Die Verarbeitungsschritte der 9A - 9D können verwendet werden. Die Photoresistschicht 77 kann in der gleichen Weise mit Öffnungen strukturiert werden, wie unter Bezug auf die 9A - 9D beschrieben.
  • Unter Bezug auf die 28A - 28D können die Verarbeitungsschritte der 10A - 10D durchgeführt werden, um die Struktur in der Photoresistschicht 77 durch mindestens eine optionale Strukturtransferunterstützungsschicht (73L, 75L) und die Ätzmaskenmaterialschicht 71L hindurch und in einen Abschnitt der diskreten dielektrischen Schablonenstrukturen 42T hinein - für das Material der zweiten dielektrischen Abstandshaltermatrixschicht 46 selektiv - zu transferieren. Ein anisotroper Ätzprozess kann auf die gleiche Weise durchgeführt werden, wie oben unter Bezug auf die 10A - 10D beschrieben. Die horizontalen Querschnittsprofile und die vertikalen Querschnittsprofile jedes der Source-Hohlräume 51, der Drain-Hohlräume 59 und der zweiten dielektrischen Abstandshaltermatrixschicht 46 können die gleichen sein, wie oben unter Bezug auf die 10A - 10D beschrieben.
  • Unter Bezug auf die 29A - 29D können die Verarbeitungsschritte der 11A - 11D durchgeführt werden, um mindestens ein metallisches Material in den Source-Hohlräumen 51 und den Drain-Hohlräumen 59 und über den Ätzmaskenmaterialabschnitten 71 (das heißt, den strukturierten Abschnitten der Ätzmaskenmaterialschicht 71L), einem zweidimensionalen Array dielektrischer Zwischenelektroden-Abstandshalter 42 und der dielektrischen Verbundmatrix (43, 44, 46) abzuscheiden. Zum Beispiel kann das mindestens eine metallische Material eine metallische Auskleidungsschicht 53L und eine metallische Füllmaterialschicht 54L umfassen.
  • Unter Bezug auf die 30A - 30E können die Verarbeitungsschritte der 12A - 12E durchgeführt werden, um das mindestens eine metallische Material zu planarisieren und Source-Elektroden 52 und Drain-Elektroden 56 zu bilden. Die horizontalen Querschnittsprofile und die vertikalen Querschnittsprofile jedes der Source-Elektroden 52, der Drain-Elektroden 56 und der zweiten dielektrischen Abstandshaltermatrixschicht 46 können die gleichen sein, wie oben unter Bezug auf die 12A - 12E beschrieben. Es wird ein zweidimensionales Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) gebildet.
  • Eine Oberseite der dielektrischen Verbundmatrix (43,44,46), Oberseiten der dielektrischen Zwischenelektroden-Abstandshalter 42 und Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56 können innerhalb einer selben horizontalen Ebene, wie zum Beispiel der zweiten horizontalen Ebene HP2, gebildet werden. In einer Ausführungsform kann die Gesamtheit jeder Grenzfläche zwischen den dielektrischen Zwischenelektroden-Abstandshaltern 42 und den Source-Elektroden 52 gerade und vertikal sein und kann sich in einer jeweiligen vertikalen euklidischen Ebene befinden. In einer Ausführungsform kann die Gesamtheit jeder Grenzfläche zwischen den dielektrischen Zwischenelektroden-Abstandshaltern 42 und den Drain-Elektroden 56 gerade und vertikal sein und kann sich in einer jeweiligen vertikalen euklidischen Ebene befinden. In einer Ausführungsform umfasst mindestens eine, und/oder jede, Grenzfläche zwischen jeder der Source-Elektroden 52 und der dielektrischen Verbundmatrix (43, 44, 46) ein konturiertes und verjüngtes Grenzflächensegment, das sich von einem Rand einer horizontalen Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 nach unten erstreckt, sowie ein vertikales Grenzflächensegment, das an einen unteren Rand des konturierten und verjüngten Grenzflächensegments grenzt und sich nach unten zu einer Unterseite der dielektrischen Verbundmatrix (43, 44, 46) erstreckt. In einer Ausführungsform umfasst mindestens eine, und/oder jede, Grenzfläche zwischen jeder der Drain-Elektroden 56 und der dielektrischen Verbundmatrix (43, 44, 46) ein konturiertes und verjüngtes Grenzflächensegment, das sich von einem Rand einer horizontalen Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 nach unten erstreckt, sowie ein vertikales Grenzflächensegment, das an einen unteren Rand des konturierten und verjüngten Grenzflächensegments grenzt und sich nach unten zu einer Unterseite der dielektrischen Verbundmatrix (43, 44, 46) erstreckt.
  • In einer Ausführungsform umfasst die dielektrische Verbundmatrix (43, 44, 46) eine dielektrische Ätzstoppauskleidung 43, die eine Unterseite und Seitenwände der ersten dielektrischen Abstandshaltermatrixschicht 44 kontaktiert und untere Abschnitte jeder der Source-Elektroden 52 und der Drain-Elektroden 56 kontaktiert sowie untere Abschnitte jedes dielektrischen Zwischenelektroden-Abstandshalters 42 kontaktiert. In einer Ausführungsform kann die dielektrische Ätzstoppauskleidung 43 eine Unterseite haben, die sich innerhalb einer selben horizontalen Ebene (das heißt, der ersten horizontalen Ebene HP1) befindet, die die Unterseiten der dielektrischen Zwischenelektroden-Abstandshalter 42 aufweist.
  • In der zweiten beispielhaften Struktur wird ein zweidimensionales Array von Speicherstrukturen (98, 198) vor der Bildung der Source-Elektroden 52 und der Drain-Elektroden 56 gebildet. Jede Speicherstruktur (98,198) innerhalb des zweidimensionalen Arrays von Speicherstrukturen (98, 198) ist elektrisch mit einer jeweiligen Source-Elektrode 52 innerhalb des zweidimensionalen Arrays von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) verbunden.
  • Unter Bezug auf die 31A - 31E kann eine kontinuierliche aktive Schicht über der dielektrischen Verbundmatrix (43, 44, 46) und dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52,42,56) abgeschieden werden. Die kontinuierliche aktive Schicht kann anschließend zu einem zweidimensionalen periodischen Array aktiver Schichten 20 strukturiert werden, das die gleiche Materialzusammensetzung und den gleichen Dickenbereich wie die aktiven Schichten 20 in der ersten beispielhaften Struktur aufweisen kann. In einer Ausführungsform kann das zweidimensionale Array aktiver Schichten 20 über den Source-Elektroden 52 und den Drain-Elektroden 56 gebildet werden, dergestalt, dass jede aktive Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 direkt auf Oberseiten eines jeweiligen Paares einer Source-Elektrode 52 und einer Drain-Elektrode 56 gebildet wird. In einer Ausführungsform kann sich eine Unterseite jeder aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 innerhalb einer horizontalen Ebene befinden, die eine Oberseite der dielektrischen Verbundmatrix (43, 44, 46) aufweist. In einer Ausführungsform kontaktiert jede Source-Abstandshalter-Drain-Kombination (52, 42, 56) innerhalb des zweidimensionalen Arrays von Source-Abstandshalter-Drain-Kombinationen (52, 42,56) eine horizontale Oberfläche einer jeweiligen aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20.
  • In einer Ausführungsform kann jede der aktiven Schichten 20 eine gleiche horizontale Querschnittsform haben, die eine rechteckige Form sein kann, die den gesamten obersten Bereich einer jeweiligen darunter liegenden Source-Abstandshalter-Drain-Kombination (52, 42, 56) bedeckt. In einer Ausführungsform können die Seitenwände jeder aktiven Schicht 20 von einem Umfang einer Oberseite einer darunter liegenden Source-Abstandshalter-Drain-Kombination (52, 42, 56) seitlich nach außen versetzt sein, ohne sich gegenseitig zu kontaktieren. Der Spalt zwischen benachbarten Paaren aktiver Schichten 20 kann in einem Bereich von 1 nm bis 40 nm liegen, wie zum Beispiel von 2 nm bis 20 nm, obgleich auch kleinere und größere Abmessungen für den Spalt verwendet werden können.
  • Unter Bezug auf die 32A - 32E können eine Gate-Dielektrikumschicht 10 und Gate-Elektroden 15 über dem zweidimensionalen Array aktiver Schichten 20 gebildet werden. Die Gate-Dielektrikumschicht 10 kann die gleiche Materialzusammensetzung und den gleichen Dickenbereich aufweisen wie die Gate-Dielektrikumschicht 10 der ersten Ausführungsform der vorliegenden Offenbarung. Die Gate-Elektroden 15 können sich seitlich entlang der zweiten horizontalen Richtung hd2 über einer jeweiligen Spalte von aktiven Schichten 20 erstrecken. Die seitliche Erstreckung der Gate-Elektroden 15 entlang der ersten horizontalen Richtung hd1 und die flächige Überlappung jeder Gate-Elektrode 15 mit einer jeweiligen darunter liegenden aktiven Schicht 20 in einer Draufsicht können die gleich oder ungefähr die gleiche sein wie in der ersten beispielhaften Struktur.
  • In der zweiten Ausführungsform können die Gate-Elektroden 15 nach der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen 42T, der Source-Elektroden 52 und der Drain-Elektroden 56 gebildet werden. Unterseiten der aktiven Schichten 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 und Segmente einer Unterseite der Gate-Dielektrikumschicht 10, die die zweite dielektrische Abstandshaltermatrixschicht 46 kontaktieren, können sich innerhalb einer selben horizontalen Ebene (wie zum Beispiel der zweiten horizontalen Ebene HP2) befinden wie Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56 und der zweiten dielektrischen Abstandshaltermatrixschicht 46.
  • Unter Bezug auf die 33A - 33E kann eine Isolierschicht 635 auf der Gate-Ebene über den Gate-Elektroden 15 abgeschieden und planarisiert werden, um ein zweidimensionales Array von Speicherzellen 99 zu bilden.
  • Wir betrachten insgesamt die 1 - 33E, wo ein zweidimensionales Array von Speicherstrukturen (98, 198) über oder unter einem zweidimensionalen Array von Feldeffekttransistoren (das ein zweidimensionales Array von Dünnfilmtransistoren aufweisen kann) gebildet werden kann. Metall-Interconnect-Strukturen (72, 74, 76, 78, 82, 84) können über oder unter dem zweidimensionalen Array von Feldeffekttransistoren gebildet werden, dergestalt, dass jede Speicherstruktur (98, 198) innerhalb des zweidimensionalen Arrays von Speicherstrukturen (98, 198) elektrisch mit einer Source-Elektrode 52 eines jeweiligen Feldeffekttransistors innerhalb des zweidimensionalen Arrays von Feldeffekttransistoren verbunden ist.
  • Innerhalb des zweidimensionalen Arrays von Feldeffekttransistoren liegt ein zweidimensionales Array aktiver Schichten 20 über oder unter einem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56). In einer Ausführungsform kontaktiert jede zusammenhängende Kombination aus einer Source-Elektrode 52, einer Drain-Elektrode 56 und einem dielektrischen Zwischenelektroden-Abstandshalter 42 eine horizontale Oberfläche eines jeweiligen Stapels aus einer aktiven Schicht 20, die aus dem zweidimensionalen Array aktiver Schichten 20 ausgewählt ist, einer Gate-Dielektrikumschicht 10 und einer Gate-Elektrode 15.
  • Die Gate-Elektroden 15 können vor oder nach der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen 42T, der Source-Elektroden 52 und der Drain-Elektroden 56 gebildet werden. Das zweidimensionale Array aktiver Schichten 20 kann vor oder nach der Bildung der Source-Elektroden 52 und der Drain-Elektroden 56 gebildet werden, dergestalt, dass jede der aktiven Schichten 20 eine flächige Überlappung innerhalb einer jeweiligen der Source-Elektroden 52 und mit einer jeweiligen der Drain-Elektroden 56 aufweist. Eine Unterseite jeder aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 kann sich innerhalb einer horizontalen Ebene befinden, die eine Oberseite der dielektrischen Verbundmatrix (43, 44, 46) oder eine Unterseite der dielektrischen Verbundmatrix (43, 44, 46) aufweist. Die horizontale Ebene kann eine erste horizontale Ebene HP1, die oben beschrieben wurde, oder eine zweite horizontale Ebene HP2, die oben beschrieben wurde, sein.
  • Unter Bezug auf die 34A - 34C kann eine dritte beispielhafte Struktur gemäß einer dritten Ausführungsform der vorliegenden Offenbarung die gleiche oder im Wesentlichen die gleiche sein wie die in den 2A - 2C veranschaulichte erste Ausführungsform der vorliegenden Offenbarung. Die Breite jeder Wortleitung 3 kann entlang der zweiten horizontalen Richtung hd2 gleichmäßig sein und kann nach Bedarf optimiert werden. In einer Ausführungsform kann die Breite jeder Wortleitung 3 größer sein als die seitliche Abmessung entlang der ersten horizontalen Richtung hd1 eines Stapels aus einer Gate-Elektrode, einer dielektrischen Sperrschicht und einem anschließend zu bildenden Ladungsspeicherelement.
  • Unter Bezug auf die 35A -35C kann ein zweidimensionales Array von Stapeln aus einer Gate-Elektrode 15, einer dielektrischen Sperrschicht 152 und einem Ladungsspeicherelement 154 über den Wortleitungen 3 gebildet werden. Zum Beispiel können eine Gate-Elektrodenmaterialschicht, eine kontinuierliche dielektrische Sperrschicht und eine kontinuierliche Ladungsspeichermaterialschicht über den Wortleitungen 3 abgeschieden werden. Eine Photoresistschicht (nicht gezeigt) kann über der kontinuierlichen Ladungsspeichermaterialschicht abgeschieden werden und kann lithografisch zu einem zweidimensionalen Array diskreter Photoresistmaterialabschnitte strukturiert werden, die sich in einer Draufsicht innerhalb von Bereichen der Wortleitungen 3 befinden. Ein anisotroper Ätzprozess kann durchgeführt werden, um die Struktur in der Photoresistschicht durch die kontinuierliche Ladungsspeichermaterialschicht, die kontinuierliche dielektrische Sperrschicht und die Gate-Elektrodenmaterialschicht hindurch zu transferieren. Die kontinuierliche Ladungsspeichermaterialschicht kann in ein zweidimensionales Array von Ladungsspeicherelementen 154 unterteilt werden. Die kontinuierliche dielektrische Sperrschicht kann in ein zweidimensionales Array von dielektrischen Sperrschichten 152 unterteilt werden. Die Gate-Elektrodenmaterialschicht kann in ein zweidimensionales Array von Gate-Elektroden 15 unterteilt werden. Innerhalb jedes Stapels aus einer Gate-Elektrode 15, einer dielektrischen Sperrschicht 152 und einem Ladungsspeicherelement 154 können Seitenwände der Gate-Elektrode 15, der dielektrischen Sperrschicht 152 und des Ladungsspeicherelements 154 vertikal übereinstimmen, das heißt, sie können sich innerhalb einer selben vertikalen Ebene befinden.
  • Jede Gate-Elektrode 15 umfasst mindestens ein leitfähiges Material, wie zum Beispiel mindestens ein metallisches Material. Die Dicke jeder Gate-Elektrode 15 kann in einem Bereich von 10 nm bis 150 nm liegen, wie zum Beispiel von 30 nm bis 100 nm, obgleich auch geringere und größere Dicken verwendet werden können. Jede dielektrische Sperrschicht 152 umfasst mindestens ein dielektrisches Material, das das Tunneln von Elektronen effektiv blockieren kann. Zum Beispiel kann jede dielektrische Sperrschicht 152 Siliziumoxid und/oder ein dielektrisches Metalloxid (wie zum Beispiel Aluminiumoxid) umfassen. Die Dicke jeder dielektrischen Sperrschicht 152 kann in einem Bereich von 5 nm bis 30 nm liegen, wie zum Beispiel von 8 nm bis 15 nm, obgleich auch geringere und größere Dicken verwendet werden können. Jedes Ladungsspeicherelement 154 umfasst einem Material, in dem elektrische Ladungen gespeichert werden können. Zum Beispiel kann jedes Ladungsspeicherelement 154 ein dielektrisches Ladungseinfangmaterial (wie zum Beispiel Siliziumnitrid) umfassen, oder kann ein potenzialfreies Gate-Material (das ein Halbleitermaterial oder ein metallisches Material umfassen kann) umfassen. Die Dicke jedes Ladungsspeicherelements 154 kann in einem Bereich von 5 nm bis 100 nm, zum Beispiel von 10 nm bis 30 nm, liegen, obgleich auch geringere und größere Dicken verwendet werden können. Eine zusätzliche Isoliermaterialschicht (die im vorliegenden Text als eine Isolierschicht auf einer Gate-Elektrodenebene bezeichnet wird) kann über der prozessinternen Isolierschicht 635' auf einer Gate-Ebene abgeschieden werden und kann in die prozessinterne Isolierschicht 635' auf einer Gate-Ebene integriert werden, um eine Isolierschicht 635 auf einer Gate-Ebene bereitzustellen.
  • Unter Bezug auf die 36A - 36E können die Verarbeitungsschritte der 4A - 4C bis FIGUREN mit der Modifizierung durchgeführt werden, dass eine dielektrische Tunnelschicht 156 anstelle der Gate-Dielektrikumschicht 10 verwendet wird. Die dielektrische Tunnelschicht 156 ist eine Art Gate-Dielektrikumschicht, die das Tunneln von Ladungsträgern durch sie hindurch erlaubt. Die dielektrische Tunnelschicht 156 enthält somit ein dielektrisches Material, durch das hindurch Ladungsträger (wie zum Beispiel Elektronen oder Löcher) tunneln können. Für die dielektrische Tunnelschicht 156 kann jedes beliebige dem Fachmann bekannte dielektrische Tunnelmaterial verwendet werden. In einem veranschaulichenden Beispiel kann die dielektrische Tunnelschicht 156 Siliziumoxid oder einen Schichtstapel aus einer ersten Siliziumoxidschicht, einer Siliziumoxynitridschicht und einer zweiten Siliziumoxidschicht (im Stand der Technik als ein ONO-Stapel bekannt) umfassen. Die Dicke der dielektrischen Tunnelschicht 156 kann in einem Bereich von 1 nm bis 6 nm liegen, wie zum Beispiel von 2 nm bis 4 nm, obgleich auch geringere und größere Dicken verwendet werden können.
  • Die horizontalen Querschnittsprofile und vertikalen Querschnittsprofile jeder der Source-Elektroden 52, der Drain-Elektroden 56 und der zweiten dielektrischen Abstandshaltermatrixschicht 46 können die gleichen sein wie in den ersten und zweiten beispielhaften Strukturen. Allgemein wird ein Stapel, der eine dielektrische Tunnelschicht 156, ein Ladungsspeicherelement 154 und eine dielektrische Sperrschicht 152 aufweist, zwischen jeder der Gate-Elektroden 15 und einem jeweiligen benachbarten Paar einer Source-Elektrode 52 und Drain-Elektrode 56, das aus den Source-Elektroden 52 und den Drain-Elektroden 56 ausgewählt ist, gebildet. Ein zweidimensionales Array von Schichtstapeln (15, 152, 154) ist unterhalb der dielektrischen Tunnelschicht 156 bereitgestellt. Jeder der Schichtstapel (15, 152, 154) umfasst ein Ladungsspeicherelement 154, eine dielektrische Sperrschicht 152 und eine Gate-Elektrode 15 und ist von einer jeweiligen aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 durch die dielektrische Tunnelschicht 156 beabstandet.
  • Eine Unterseite der dielektrischen Verbundmatrix (43, 44, 46) und Unterseiten der aktiven Schichten 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 befinden sich innerhalb einer selben horizontalen Ebene, wie zum Beispiel der ersten horizontalen Ebene HP1. Eine Unterseite jeder aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 befindet sich innerhalb einer horizontalen Ebene, die eine Unterseite der dielektrischen Verbundmatrix (43, 44, 46) aufweist, wie zum Beispiel der ersten horizontalen Ebene HP1. Jede Source-Abstandshalter-Drain-Kombination (52, 42, 56) innerhalb des zweidimensionalen Arrays von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) kontaktiert eine horizontale Oberfläche (wie zum Beispiel die Oberseite) einer jeweiligen aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20.
  • Anschließend können dielektrische Materialschichten auf einer Verbindungsebene (nicht gezeigt) über den Source-Elektroden 52 und den Drain-Elektroden 56 gebildet werden, und Metall-Interconnect-Strukturen (nicht gezeigt) können in den dielektrischen Materialschichten auf einer Verbindungsebene gebildet werden, um eine elektrische Verbindung mit den Source-Elektroden 52 und den Drain-Elektroden 56 herzustellen. In einer Ausführungsform kann jede Source-Elektrode 52 durch einen jeweiligen Knoten in der CMOS-Schaltung 700 elektrisch vorgespannt werden, und jede Drain-Elektrode 56 kann durch einen jeweiligen Knoten in der CMOS-Schaltung 700 elektrisch vorgespannt werden. In einem veranschaulichenden Beispiel können die Source-Elektroden 52 elektrisch geerdet sein, und eine Drain-Elektrode 56 kann mit Bitleitungstreibern innerhalb der CMOS-Schaltung 700 verbunden sein.
  • Unter Bezug auf die 37A - 37E kann eine vierte beispielhafte Struktur gemäß der vierten Ausführungsform der vorliegenden Offenbarung von der in den 32A - 32E veranschaulichten zweiten beispielhaften Struktur abgeleitet werden, indem die Bildung des zweidimensionalen Arrays von Speicherstrukturen (98, 198) in den Verarbeitungsschritten der 21A - 21C weggelassen wird, indem elektrische Verbindungen für Source-Verbindungs-Durchkontaktierungsstrukturen 82, 184 so modifiziert werden, dass jede Source-Elektrode 52 elektrisch mit einem jeweiligen Knoten in der CMOS-Schaltung 700 verbunden ist, indem eine dielektrische Tunnelschicht 156 anstelle einer Gate-Dielektrikumschicht 10 gebildet wird, und indem ein zweidimensionales Array von Schichtstapeln (15, 152, 154) anstelle der in der zweiten beispielhaften Struktur verwendeten Gate-Elektroden 15 gebildet wird. Somit kann jede Source-Elektrode 52 durch einen jeweiligen Knoten in der CMOS-Schaltung 700 elektrisch vorgespannt werden, und jede Drain-Elektrode 56 kann durch einen jeweiligen Knoten in der CMOS-Schaltung 700 elektrisch vorgespannt werden. In einem veranschaulichenden Beispiel können die Source-Elektroden 52 elektrisch geerdet sein, und eine Drain-Elektrode 56 kann mit Bitleitungstreibern innerhalb der CMOS-Schaltung 700 verbunden sein.
  • Die dielektrische Tunnelschicht 156 ist eine Art Gate-Dielektrikumschicht, die das Tunneln von Ladungsträgern durch sie hindurch erlaubt. Die dielektrische Tunnelschicht 156 in der vierten beispielhaften Struktur kann die gleiche Materialzusammensetzung und den gleichen Dickenbereich wie die dielektrische Tunnelschicht 156 in der dritten beispielhaften Struktur haben. Das zweidimensionale Array von Schichtstapeln (15, 152, 154) in der vierten beispielhaften Struktur kann die gleiche, oder im Wesentlichen die gleiche, sein wie das zweidimensionale Array von Schichtstapeln (15, 152, 154) in der dritten beispielhaften Struktur, außer dass die vertikale Reihenfolge von Schichten innerhalb eines jeden Schichtstapels (15, 152, 154) umgekehrt ist. In einer Ausführungsform kann das zweidimensionale Array von Schichtstapeln (15, 152, 154) in der vierten beispielhaften Struktur durch aufeinanderfolgendes Abscheiden und anschließendes Strukturieren einer kontinuierlichen Ladungsspeichermaterialschicht, einer kontinuierlichen dielektrischen Sperrschicht und einer Gate-Elektrodenmaterialschicht gebildet werden.
  • Die horizontalen Querschnittsprofile und vertikalen Querschnittsprofile jeder der Source-Elektroden 52, der Drain-Elektroden 56 und der zweiten dielektrischen Abstandshaltermatrixschicht 46 können die gleichen sein wie in den ersten und zweiten beispielhaften Strukturen. Allgemein wird ein Stapel, der eine dielektrische Tunnelschicht 156, ein Ladungsspeicherelement 154 und eine dielektrische Sperrschicht 152 aufweist, zwischen jeder der Gate-Elektroden 15 und einem jeweiligen benachbarten Paar einer Source-Elektrode 52 und Drain-Elektrode 56, das aus den Source-Elektroden 52 und den Drain-Elektroden 56 ausgewählt ist, gebildet. Ein zweidimensionales Array von Schichtstapeln (154, 152, 15) ist oberhalb der dielektrischen Tunnelschicht 156 bereitgestellt. Jeder der Schichtstapel (154, 152, 15) umfasst ein Ladungsspeicherelement 154, eine dielektrische Sperrschicht 152 und eine Gate-Elektrode 15 und ist von einer jeweiligen aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 durch die dielektrische Tunnelschicht 156 beabstandet.
  • In einer Ausführungsform befinden sich Unterseiten der aktiven Schichten 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 und Segmente einer Unterseite einer dielektrischen Tunnelschicht 156 (die eine Gate-Dielektrikumschicht ist, die das Tunneln von Ladungen durch sie hindurch erlaubt), die die zweite dielektrische Abstandshaltermatrixschicht 46 kontaktieren, innerhalb einer selben horizontalen Ebene (wie zum Beispiel der zweiten horizontalen Ebene HP2) wie Oberseiten der Source-Elektroden 52 und der Drain-Elektroden 56. In einer Ausführungsform befindet sich eine Unterseite jeder aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 innerhalb einer horizontalen Ebene, die eine Oberseite der dielektrischen Verbundmatrix (43,44,46) aufweist.
  • Unter Bezug auf die 38A - 38E kann eine dielektrische Materialschicht 635 auf einer Gate-Ebene über dem zweidimensionalen Array von Schichtstapeln (154, 152, 15) gebildet werden. Leitungsgräben, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken, können in einem oberen Abschnitt der dielektrischen Materialschicht 635 auf einer Gate-Ebene gebildet werden, dergestalt, dass Oberseiten einer Spalte der Gate-Elektroden 15 am Boden jedes Leitungsgrabens physisch frei liegen. Mindestens ein leitfähiges Material kann in den Leitungsgräben abgeschieden werden, und überschüssige Abschnitte des mindestens einen leitfähigen Materials können von oberhalb der horizontalen Ebene entfernt werden, die die Oberseite der dielektrischen Materialschicht 635 auf einer Gate-Ebene aufweist. Verbleibende Abschnitte des mindestens einen leitfähigen Materials bilden Wortleitungen 3. Jede Wortleitung 3 kontaktiert eine jeweilige Spalte der Gate-Elektroden 15 und erstreckt sich seitlich entlang der zweiten horizontalen Richtung hd2.
  • Es können verschiedene alternative Einrichtungen der zuvor beschriebenen beispielhaften Strukturen bereitgestellt werden. Gemäß einem Aspekt der vorliegenden Offenbarung kann die erste dielektrische Abstandshaltermatrixschicht 44 durch Abscheiden und vertikales Aussparen von mehr als zwei dielektrischen Materialien gebildet werden. Die dielektrische Ätzstoppauskleidung 43 kann gegebenenfalls in jeder der verschiedenen alternativen Einrichtungen verwendet werden. Obgleich Beispiele der alternativen Einrichtungen, die anschließend beschrieben werden, keine dielektrische Ätzstoppauskleidung 43 verwenden, werden im vorliegenden Text ausdrücklich Ausführungsformen in Betracht gezogen, bei denen eine dielektrische Ätzstoppauskleidung 43 in Verbindung mit den Modifizierungen in den alternativen Einrichtungen, die unten beschrieben werden, verwendet wird.
  • Unter Bezug auf 39 kann eine fünfte alternative Einrichtung der ersten beispielhaften Struktur von der ersten beispielhaften Struktur oder einer beliebigen der zuvor beschriebenen alternativen Einrichtungen der ersten beispielhaften Struktur abgeleitet werden, indem eine Kombination aus einer ersten dielektrischen Abstandshalter-Teilschicht 44A und einer zweiten dielektrischen Abstandshalter-Teilschicht 44B verwendet wird. Die erste dielektrische Abstandshalter-Teilschicht 44A kann ein beliebiges dielektrisches Material umfassen, das - für das Material der diskreten dielektrischen Schablonenstrukturen 42T selektiv - vertikal ausgespart werden kann. Die erste dielektrische Abstandshalter-Teilschicht 44A kann durch Abscheiden eines ersten dielektrischen Abstandshalter-Teilschichtmaterials in den Gräben 41 und vertikales Aussparen der Oberseite der ersten dielektrischen Abstandshalter-Teilschicht 44A unterhalb der zweiten horizontalen Ebene HP2 gebildet werden. Die zweite dielektrische Abstandshalter-Teilschicht 44B kann ein beliebiges dielektrisches Material umfassen, das - für das Material der diskreten dielektrischen Schablonenstrukturen 42T selektiv - vertikal ausgespart werden kann und sich vom Material der ersten dielektrischen Abstandshalter-Teilschicht 44A unterscheidet. Die zweite dielektrische Abstandshalter-Teilschicht 44B kann durch Abscheiden eines zweiten dielektrischen Abstandshalter-Teilschichtmaterials in den Gräben 41 über der Oberseite der ersten dielektrischen Abstandshalter-Teilschicht 44A und vertikales Aussparen der Oberseite der zweiten dielektrischen Abstandshalter-Teilschicht 44A unterhalb der zweiten horizontalen Ebene HP2 gebildet werden. Die Kombination aus der ersten dielektrischen Abstandshalter-Teilschicht 44A und der zweiten dielektrischen Abstandshalter-Teilschicht 44B bildet die erste dielektrische Abstandshaltermatrixschicht 44. Eine zweite dielektrische Abstandshaltermatrixschicht 46 kann oberhalb der ersten dielektrischen Abstandshaltermatrixschicht 44 gebildet werden, dergestalt, dass sich eine Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht 46 innerhalb der zweiten horizontalen Ebene HP2 befindet. Allgemein können die Materialien der ersten dielektrischen Abstandshalter-Teilschicht 44A und der zweiten dielektrischen Abstandshalter-Teilschicht 44B aus einem beliebigen Material ausgewählt werden, das für die erste dielektrische Abstandshaltermatrixschicht 44 der zuvor beschriebenen Ausführungsformen verwendet werden kann.
  • Unter Bezug auf 40 kann eine alternative Einrichtung der zweiten beispielhaften Struktur von der zweiten beispielhaften Struktur abgeleitet werden, indem die erste dielektrische Abstandshaltermatrixschicht 44 in der zweiten beispielhaften Struktur, wie oben beschrieben, durch eine Kombination aus einer ersten dielektrischen Abstandshalter-Teilschicht 44A und einer zweiten dielektrischen Abstandshalter-Teilschicht 44B ersetzt wird. Die Verarbeitungsschritte, die unter Bezug auf die fünfte alternative Einrichtung der in 39 veranschaulichten ersten beispielhaften Struktur beschrieben wurden, können verwendet werden, um die Kombination aus einer ersten dielektrischen Abstandshalter-Teilschicht 44A und einer zweiten dielektrischen Abstandshalter-Teilschicht 44B in der alternativen Einrichtung der zweiten beispielhaften Struktur bereitzustellen.
  • Unter Bezug auf 41 kann eine alternative Einrichtung der dritten beispielhaften Struktur von der dritten beispielhaften Struktur abgeleitet werden, indem die erste dielektrische Abstandshaltermatrixschicht 44 in der dritten beispielhaften Struktur, wie oben beschrieben, durch eine Kombination aus einer ersten dielektrischen Abstandshalter-Teilschicht 44A und einer zweiten dielektrischen Abstandshalter-Teilschicht 44B ersetzt wird. Die Verarbeitungsschritte, die unter Bezug auf die fünfte alternative Einrichtung der in 39 veranschaulichten ersten beispielhaften Struktur beschrieben wurden, können verwendet werden, um die Kombination aus einer ersten dielektrischen Abstandshalter-Teilschicht 44A und einer zweiten dielektrischen Abstandshalter-Teilschicht 44B in der alternativen Einrichtung der dritten beispielhaften Struktur bereitzustellen.
  • Unter Bezug auf 42 kann eine alternative Einrichtung der vierten beispielhaften Struktur von der vierten beispielhaften Struktur abgeleitet werden, indem die erste dielektrische Abstandshaltermatrixschicht 44 in der vierten beispielhaften Struktur, wie oben beschrieben, durch eine Kombination aus einer ersten dielektrischen Abstandshalter-Teilschicht 44A und einer zweiten dielektrischen Abstandshalter-Teilschicht 44B ersetzt wird. Die Verarbeitungsschritte, die unter Bezug auf die fünfte alternative Einrichtung der in 39 veranschaulichten ersten beispielhaften Struktur beschrieben wurden, können verwendet werden, um die Kombination aus einer ersten dielektrischen Abstandshalter-Teilschicht 44A und einer zweiten dielektrischen Abstandshalter-Teilschicht 44B in der alternativen Einrichtung der vierten beispielhaften Struktur bereitzustellen.
  • Unter Bezug auf 43 ist eine alternative Einrichtung für eine beliebige der beispielhaften Strukturen gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. Die in 43 veranschaulichte alternative Einrichtung kann von einer beliebigen der oben beschriebenen beispielhaften Strukturen abgeleitet werden, indem mehrere zweidimensionale Arrays von Speicherzellen 99 vertikal gestapelt werden. Während eine Einrichtung, in der vier zweidimensionale Arrays von Speicherzellen 99 vertikal gestapelt sind, in 44 veranschaulicht ist, werden im vorliegenden Text ausdrücklich auch zusätzliche Einrichtungen in Betracht gezogen, in denen zwei, drei, fünf oder mehr zweidimensionale Arrays von Speicherzellen 99 vertikal gestapelt sind.
  • Unter Bezug auf 44 veranschaulicht ein erstes Flussdiagramm einen ersten Satz allgemeiner Verarbeitungsschritte zum Herstellen der Halbleitervorrichtungen gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Unter Bezug auf Schritt 4410 und die 1 - 3C und 34A - 35C werden Gate-Elektroden 15 über einem Substrat gebildet.
  • Unter Bezug auf Schritt 4420 und die 4A - 5C und 36A - 36E wird ein zweidimensionales Array von diskreten dielektrischen Schablonenstrukturen 42T gebildet. Die diskreten dielektrischen Schablonenstrukturen 42T sind durch Gräben 41 voneinander beabstandet.
  • Unter Bezug auf Schritt 4430 und die 6A - 7C, 36A - 36E, 39 und 41 wird eine erste dielektrische Abstandshaltermatrixschicht 44 gebildet, indem ein erstes dielektrisches Abstandshaltermaterial in unteren Abschnitten der Gräben 41 abgeschieden wird.
  • Unter Bezug auf Schritt 4440 und die 8A - 8C und 36A - 36E wird eine zweite dielektrische Abstandshaltermatrixschicht 46 gebildet, indem ein zweites dielektrisches Abstandshaltermaterial in oberen Abschnitten der Gräben 41 abgeschieden wird.
  • Unter Bezug auf Schritt 4450 und die 9A - 10D und 36A - 36E wird ein Paar aus einem Source-Hohlraum 51 und einem Drain-Hohlraum 59 innerhalb eines Volumens jeder der diskreten dielektrischen Schablonenstrukturen 42T gebildet.
  • Unter Bezug auf Schritt 4460 und die 11A - 17, 18A - 18C, 19A - 19C, 20A - 20C und 36A - 36E werden eine Source-Elektrode 52 und eine Drain-Elektrode 56 in jedem Source-Hohlraum 51 bzw. jedem Drain-Hohlraum 59 gebildet.
  • Unter Bezug auf 45 veranschaulicht ein zweites Flussdiagramm einen zweiten Satz allgemeiner Verarbeitungsschritte zum Herstellen der Halbleitervorrichtungen gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Unter Bezug auf Schritt 4510 und die 21A - 23C und 37A - 37E wird ein zweidimensionales Array von diskreten dielektrischen Schablonenstrukturen 42T gebildet. Die diskreten dielektrischen Schablonenstrukturen 42T sind durch Gräben 41 voneinander beabstandet.
  • Unter Bezug auf Schritt 4520 und die 24A - 25C, 37A - 37E, 40 und 42 wird eine erste dielektrische Abstandshaltermatrixschicht 44 gebildet, indem ein erstes dielektrisches Abstandshaltermaterial in unteren Abschnitten der Gräben 41 abgeschieden wird.
  • Unter Bezug auf Schritt 4530 und die 26A - 26C und 37A - 37E wird eine zweite dielektrische Abstandshaltermatrixschicht 46 gebildet, indem ein zweites dielektrisches Abstandshaltermaterial in oberen Abschnitten der Gräben 41 abgeschieden wird.
  • Unter Bezug auf Schritt 4540 und die 27A - 28D und 37A - 37E wird ein Paar aus einem Source-Hohlraum 51 und einem Drain-Hohlraum 59 innerhalb eines Volumens jeder der diskreten dielektrischen Schablonenstrukturen 42T gebildet.
  • Unter Bezug auf Schritt 4550 und die 29A - 30E und 37A - 37E werden eine Source-Elektrode 52 und eine Drain-Elektrode 56 in jedem Source-Hohlraum 51 bzw. jedem Drain-Hohlraum 59 gebildet.
  • Unter Bezug auf Schritt 4560 und die 31A - 33E, 37A - 37E und 38A - 38E werden Gate-Elektroden 15 über den Source-Elektroden 52 und den Drain-Elektroden 56 gebildet.
  • Unter Bezug auf alle Zeichnungen und gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung wird eine Halbleiterstruktur bereitgestellt, die umfasst: ein zweidimensionales Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56), die über einem Substrat angeordnet und durch eine dielektrische Verbundmatrix (43,44,46) seitlich voneinander beabstandet sind, wobei jede Source-Abstandshalter-Drain-Kombination (52, 42, 56), die aus dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) ausgewählt ist, einen dielektrischen Zwischenelektroden-Abstandshalter 42 in Kontakt mit einer Source-Elektrode 52 und einer Drain-Elektrode 56 umfasst, und wobei die dielektrische Verbundmatrix (43,44,46) eine erste dielektrische Abstandshaltermatrixschicht 44 umfasst, die ein erstes dielektrisches Abstandshaltermaterial umfasst, sowie eine zweite dielektrische Abstandshaltermatrixschicht 46 umfasst, die ein zweites dielektrisches Abstandshaltermaterial umfasst und über der ersten dielektrischen Abstandshaltermatrixschicht liegt; ein zweidimensionales Array aktiver Schichten 20, das über oder unter dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) liegt; Gate-Elektroden 15, die von dem zweidimensionalen Array aktiver Schichten 20 durch eine Gate-Dielektrikumschicht 10 beabstandet sind; und ein zweidimensionales Array von Speicherstrukturen (98, 198), wobei jede Speicherstruktur (98, 198) innerhalb des zweidimensionalen Arrays von Speicherstrukturen (98, 198) elektrisch mit einer jeweiligen Source-Elektrode 52 innerhalb des zweidimensionalen Arrays von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) verbunden ist.
  • Unter Bezug auf alle Zeichnungen und gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung wird eine Halbleiterstruktur bereitgestellt, die umfasst: ein zweidimensionales Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56), die über einem Substrat angeordnet und durch eine dielektrische Verbundmatrix (43,44,46) seitlich voneinander beabstandet sind, wobei jede Source-Abstandshalter-Drain-Kombination (52, 42, 56), die aus dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) ausgewählt ist, einen dielektrischen Zwischenelektroden-Abstandshalter 42 in Kontakt mit einer Source-Elektrode 52 und einer Drain-Elektrode 56 umfasst, und wobei die dielektrische Verbundmatrix (43,44,46) eine erste dielektrische Abstandshaltermatrixschicht 44 umfasst, die ein erstes dielektrisches Abstandshaltermaterial umfasst, sowie eine zweite dielektrische Abstandshaltermatrixschicht 46 umfasst, die ein zweites dielektrisches Abstandshaltermaterial umfasst und über der ersten dielektrischen Abstandshaltermatrixschicht liegt; ein zweidimensionales Array aktiver Schichten 20, das über oder unter dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen (52, 42, 56) liegt; und ein zweidimensionales Array von Schichtstapeln (15, 152, 154), wobei jeder der Schichtstapel (15, 152, 154) ein Ladungsspeicherelement 154, eine dielektrische Sperrschicht 152 und eine Gate-Elektrode 15 umfasst und von einer jeweiligen aktiven Schicht 20 innerhalb des zweidimensionalen Arrays aktiver Schichten 20 durch eine dielektrische Tunnelschicht 156 beabstandet ist.
  • Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können verwendet werden, um ein zweidimensionales Array von Transistoren (zum Beispiel Dünnfilmtransistoren) bereitzustellen, die seitlich durch eine dielektrische Verbundmatrix (43,44,46) voneinander beabstandet sind, wodurch seitliche Erstreckungen der Source-Elektroden 52 und der Drain-Elektroden 56 während des Herstellungsprozesses begrenzt werden. Insofern sind die Source-Elektroden 52 und die Drain-Elektroden 56 der Transistoren selbstjustiert. Die Selbstjustierung des zweidimensionalen Arrays von Transistoren erlaubt eine Herstellung mit verbesserter Produktausbeute und eine geringere Leistungsvariabilität.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zum Bilden einer Halbleiterstruktur, das umfasst: Bilden eines zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen über einem Substrat, wobei die diskreten dielektrischen Schablonenstrukturen durch Gräben voneinander beabstandet sind; Bilden einer ersten dielektrischen Abstandshaltermatrixschicht durch Abscheiden eines ersten dielektrischen Abstandshaltermaterials in unteren Abschnitten der Gräben; Bilden einer zweiten dielektrischen Abstandshaltermatrixschicht durch Abscheiden eines zweiten dielektrischen Abstandshaltermaterials in oberen Abschnitten der Gräben; Bilden eines Paares eines Source-Hohlraums und eines Drain-Hohlraums innerhalb eines Volumens jeder der diskreten dielektrischen Schablonenstrukturen; Bilden einer Source-Elektrode und einer Drain-Elektrode in jedem Source-Hohlraum bzw. jedem Drain-Hohlraum; und Bilden von Gate-Elektroden vor oder nach der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen, wodurch ein zweidimensionales Array von Feldeffekttransistoren gebildet wird.
  2. Verfahren nach Anspruch 1, das des Weiteren umfasst: Abscheiden und Strukturieren einer Photoresistschicht über dem zweidimensionalen Array diskreter dielektrischer Schablonenstrukturen und der zweiten dielektrischen Abstandshaltermatrixschicht, um ein zweidimensionales Array von Öffnungen zu bilden; und anisotropes Ätzen - für ein Material der zweiten dielektrischen Abstandshaltermatrixschicht selektiv - von Abschnitten der diskreten dielektrischen Schablonenstrukturen, die sich innerhalb von Bereichen der Öffnungen in der Photoresistschicht befinden.
  3. Verfahren nach Anspruch 2, wobei jede Öffnung in dem zweidimensionalen Array von Öffnungen einen jeweiligen Bereich aufweist, der sich kontinuierlich über ein benachbartes Paar, das aus den diskreten dielektrischen Schablonenstrukturen ausgewählt ist, die seitlich entlang einer ersten horizontalen Richtung beabstandet sind, entlang der sich eine erste Teilmenge der Gräben seitlich erstreckt, sowie über einen Abschnitt der zweiten dielektrischen Abstandshaltermatrixschicht erstreckt.
  4. Verfahren nach Anspruch 3, wobei: die Photoresistschicht mit einer Leitung-und-Zwischenraum-Struktur strukturiert wird, in der die Öffnungen gerade Ränder haben, die sich seitlich entlang einer zweiten horizontalen Richtung erstrecken, die senkrecht zu der ersten horizontalen Richtung verläuft; und jede Öffnung in der Photoresistschicht einen ersten geraden Rand aufweist, der sich über eine erste Spalte der diskreten dielektrischen Schablonenstrukturen erstreckt, die entlang der zweiten horizontalen Richtung angeordnet sind, und einen zweiten geraden Rand aufweist, der sich über eine zweite Spalte der diskreten dielektrischen Schablonenstrukturen erstreckt, wobei die zweite Spalte seitlich von der ersten Spalte um weniger als einen Mittenabstand eines zweidimensionalen Arrays der diskreten dielektrischen Schablonenstrukturen entlang der ersten horizontalen Richtung versetzt ist.
  5. Verfahren nach Anspruch 2, das des Weiteren umfasst: Bilden einer Ätzmaskenmaterialschicht über der zweiten dielektrischen Abstandshaltermatrixschicht; Strukturieren der Ätzmaskenmaterialschicht durch Ausführen eines ersten anisotropen Ätzschrittes, der eine Struktur in der Photoresistschicht durch die Ätzmaskenmaterialschicht hindurch transferiert; und anisotropes Ätzen von Abschnitten der diskreten dielektrischen Schablonenstrukturen, die nicht durch die strukturierte Ätzmaskenmaterialschicht maskiert sind, durch Ausführen eines zweiten anisotropen Ätzschrittes, der ein Material des zweidimensionalen Arrays der diskreten dielektrischen Schablonenstrukturen - zu einem Material der zweiten dielektrischen Abstandshaltermatrixschicht selektiv - ätzt.
  6. Verfahren nach Anspruch 5, wobei: jeder verbleibende Abschnitt der diskreten dielektrischen Schablonenstrukturen nach dem zweiten anisotropen Ätzschritt einen dielektrischen Zwischenelektroden-Abstandshalter umfasst, der sich zwischen einem jeweiligen der Source-Hohlräume und einem jeweiligen der Drain-Hohlräume befindet und physisch zu ihnen hin frei liegt; das Verfahren das Bilden eines zweidimensionalen Arrays aktiver Schichten vor oder nach der Bildung der Source-Elektroden und der Drain-Elektroden umfasst, dergestalt, dass jede des zweidimensionalen Arrays aktiver Schichten eine flächige Überlappung innerhalb einer jeweiligen der Source-Elektroden und mit einer jeweiligen der Drain-Elektroden aufweist; und jede zusammenhängende Kombination aus einer Source-Elektrode, einer Drain-Elektrode und einem dielektrischen Zwischenelektroden-Abstandshalter eine horizontale Oberfläche eines jeweiligen Stapels aus einer aktiven Schicht, die aus dem zweidimensionalen Array aktiver Schichten ausgewählt ist, einer Gate-Dielektrikumschicht und einer Gate-Elektrode, die aus den Gate-Elektroden ausgewählt ist, kontaktiert.
  7. Verfahren nach Anspruch 1, wobei: die Gate-Elektroden vor der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen gebildet werden; und das Verfahren umfasst: Bilden einer Gate-Dielektrikumschicht, einer kontinuierlichen aktiven Schicht und einer dielektrischen Schablonenmaterialschicht über den Gate-Elektroden; und Strukturieren der dielektrischen Schablonenmaterialschicht und der kontinuierlichen aktiven Schicht zu einem Stapel aus dem zweidimensionalen Array diskreter dielektrischer Schablonenstrukturen und einem zweidimensionalen Array aktiver Schichten.
  8. Verfahren nach Anspruch 1, wobei: die Gate-Elektroden nach der Bildung des zweidimensionalen Arrays diskreter dielektrischer Schablonenstrukturen gebildet werden; und das Verfahren umfasst: Bilden eines zweidimensionalen Arrays aktiver Schichten über den Source-Elektroden und den Drain-Elektroden, wobei jede aktive Schicht innerhalb des zweidimensionalen Arrays aktiver Schichten direkt auf Oberseiten eines jeweiligen Paares einer Source-Elektrode und einer Drain-Elektrode gebildet wird; und Bilden einer Gate-Dielektrikumschicht über dem zweidimensionalen Array aktiver Schichten, wobei die Gate-Elektroden über der Gate-Dielektrikumschicht gebildet werden.
  9. Verfahren nach Anspruch 1, das des Weiteren umfasst: Bilden eines zweidimensionalen Arrays von Speicherstrukturen über oder unter dem zweidimensionalen Array von Feldeffekttransistoren; und Bilden von Metall-Interconnect-Strukturen über oder unter dem zweidimensionalen Array von Feldeffekttransistoren, dergestalt, dass jede Speicherstruktur innerhalb des zweidimensionalen Arrays von Speicherstrukturen elektrisch mit einer Source-Elektrode eines jeweiligen Feldeffekttransistors innerhalb des zweidimensionalen Arrays von Feldeffekttransistoren verbunden ist.
  10. Verfahren nach Anspruch 1, das des Weiteren das Bilden eines Stapels umfasst, der eine dielektrische Tunnelschicht, ein Ladungsspeicherelement und eine dielektrische Sperrschicht zwischen jeder der Gate-Elektroden und einem jeweiligen benachbarten Paar einer Source-Elektrode und einer Drain-Elektrode, die aus den Source-Elektroden und den Drain-Elektroden ausgewählt sind, aufweist.
  11. Halbleiterstruktur, die umfasst: ein zweidimensionales Array von Source-Abstandshalter-Drain-Kombinationen, die über einem Substrat angeordnet und durch eine dielektrische Verbundmatrix seitlich voneinander beabstandet sind, wobei jede Source-Abstandshalter-Drain-Kombination, die aus dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen ausgewählt ist, einen dielektrischen Zwischenelektroden-Abstandshalter in Kontakt mit einer Source-Elektrode und einer Drain-Elektrode umfasst, und wobei die dielektrische Verbundmatrix eine erste dielektrische Abstandshaltermatrixschicht umfasst, die ein erstes dielektrisches Abstandshaltermaterial umfasst, sowie eine zweite dielektrische Abstandshaltermatrixschicht umfasst, die ein zweites dielektrisches Abstandshaltermaterial umfasst und über der ersten dielektrischen Abstandshaltermatrixschicht liegt; ein zweidimensionales Array aktiver Schichten, das über oder unter dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen liegt; Gate-Elektroden, die von dem zweidimensionalen Array aktiver Schichten durch eine Gate-Dielektrikumschicht beabstandet sind; und ein zweidimensionales Array von Speicherstrukturen, wobei jede Speicherstruktur innerhalb des zweidimensionalen Arrays von Speicherstrukturen elektrisch mit einer jeweiligen Source-Elektrode innerhalb des zweidimensionalen Arrays von Source-Abstandshalter-Drain-Kombinationen verbunden ist.
  12. Halbleiterstruktur nach Anspruch 11, wobei sich eine Oberseite der dielektrischen Verbundmatrix, Oberseiten der dielektrischen Zwischenelektroden-Abstandshalter und Oberseiten der Source-Elektroden und der Drain-Elektroden innerhalb einer selben horizontalen Ebene befinden.
  13. Halbleiterstruktur nach Anspruch 11, wobei: eine Gesamtheit jeder Grenzfläche zwischen den dielektrischen Zwischenelektroden-Abstandshaltern und den Source-Elektroden gerade ist; und mindestens eine Grenzfläche zwischen jeder der Source-Elektroden und der dielektrischen Verbundmatrix ein konturiertes und verjüngtes Grenzflächensegment umfasst, das sich von einem Rand einer horizontalen Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht nach unten erstreckt, sowie ein vertikales Grenzflächensegment umfasst, das an einen unteren Rand des konturierten und verjüngten Grenzflächensegments grenzt und sich nach unten zu einer Unterseite der dielektrischen Verbundmatrix erstreckt.
  14. Halbleiterstruktur nach Anspruch 11, wobei die dielektrische Verbundmatrix eine dielektrische Ätzstoppauskleidung umfasst, die eine Unterseite und Seitenwände der ersten dielektrischen Abstandshaltermatrixschicht kontaktiert und untere Abschnitte jeder der Source-Elektroden und der Drain-Elektroden kontaktiert sowie untere Abschnitte jedes dielektrischen Zwischenelektroden-Abstandshalters kontaktiert.
  15. Halbleiterstruktur nach Anspruch 11, wobei das zweidimensionale Array von Speicherstrukturen umfasst: ein zweidimensionales Array von Kondensatorstrukturen, das eine jeweilige erste Kondensatorplatte, ein jeweiliges Knotendielektrikum und eine jeweilige zweite Kondensatorplatte aufweist; oder ein zweidimensionales Array von Widerstandsspeicherstrukturen, das eine jeweilige erste Elektrode, ein Widerstandsspeicherelement, das ein Material enthält, das mindestens zwei verschiedene Niveaus eines spezifischen elektrischen Widerstands bereitstellt, und eine zweite Elektrode aufweist.
  16. Halbleiterstruktur, die umfasst: ein zweidimensionales Array von Source-Abstandshalter-Drain-Kombinationen, die über einem Substrat angeordnet und durch eine dielektrische Verbundmatrix seitlich voneinander beabstandet sind, wobei jede Source-Abstandshalter-Drain-Kombination, die aus dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen ausgewählt ist, einen dielektrischen Zwischenelektroden-Abstandshalter in Kontakt mit einer Source-Elektrode und einer Drain-Elektrode umfasst, und wobei die dielektrische Verbundmatrix eine erste dielektrische Abstandshaltermatrixschicht umfasst, die ein erstes dielektrisches Abstandshaltermaterial umfasst, sowie eine zweite dielektrische Abstandshaltermatrixschicht umfasst, die ein zweites dielektrisches Abstandshaltermaterial umfasst und über der ersten dielektrischen Abstandshaltermatrixschicht liegt; ein zweidimensionales Array aktiver Schichten, das über oder unter dem zweidimensionalen Array von Source-Abstandshalter-Drain-Kombinationen liegt; und ein zweidimensionales Array von Schichtstapeln, wobei jeder der Schichtstapel ein Ladungsspeicherelement, eine dielektrische Sperrschicht und eine Gate-Elektrode umfasst und von einer jeweiligen aktiven Schicht innerhalb des zweidimensionalen Arrays aktiver Schichten durch eine dielektrische Tunnelschicht beabstandet ist.
  17. Halbleiterstruktur nach Anspruch 16, wobei sich eine Unterseite der dielektrischen Verbundmatrix und Unterseiten der aktiven Schichten innerhalb des zweidimensionalen Arrays aktiver Schichten innerhalb einer selben horizontalen Ebene befinden.
  18. Halbleiterstruktur nach Anspruch 16, wobei sich Unterseiten der aktiven Schichten innerhalb des zweidimensionalen Arrays aktiver Schichten und Segmente einer Unterseite der Gate-Dielektrikumschicht, die die zweite dielektrische Abstandshaltermatrixschicht kontaktieren, innerhalb einer selben horizontalen Ebene befinden wie Oberseiten der Source-Elektroden und der Drain-Elektroden.
  19. Halbleiterstruktur nach Anspruch 16, wobei: sich eine Gesamtheit einer Grenzfläche zwischen dem dielektrischen Zwischenelektroden-Abstandshalter und der Source-Elektrode innerhalb jeder Source-Abstandshalter-Drain-Kombination und eine Gesamtheit einer Grenzfläche zwischen dem dielektrischen Zwischenelektroden-Abstandshalter und der Drain-Elektrode innerhalb jeder Source-Abstandshalter-Drain-Kombination innerhalb vertikaler Ebenen befinden; eine Grenzfläche zwischen der Source-Elektrode innerhalb jeder Source-Abstandshalter-Drain-Kombination und der dielektrischen Verbundmatrix ein konturiertes Grenzflächensegment umfasst, das an eine Oberseite der zweiten dielektrischen Abstandshaltermatrixschicht grenzt; und ein verjüngtes konvexes Oberflächensegment der zweiten dielektrischen Abstandshaltermatrixschicht ein verjüngtes konkaves Oberflächensegment der Source-Elektrode an dem konturierten Grenzflächensegment kontaktiert.
  20. Halbleiterstruktur nach Anspruch 16, wobei sich eine Unterseite jeder aktiven Schicht innerhalb des zweidimensionalen Arrays aktiver Schichten 20 innerhalb einer horizontalen Ebene befindet, die eine Oberseite der dielektrischen Verbundmatrix oder eine Unterseite der dielektrischen Verbundmatrix aufweist; und jede Source-Abstandshalter-Drain-Kombination innerhalb des zweidimensionalen Arrays von Source-Abstandshalter-Drain-Kombinationen eine horizontale Oberfläche einer jeweiligen aktiven Schicht innerhalb des zweidimensionalen Arrays aktiver Schichten kontaktiert.
DE102022107056.5A 2021-12-09 2022-03-25 Selbstjustierte mehrschichtige abstandshaltermatrix für transistorarrays hoher dichte und verfahren zu ihrer bildung Pending DE102022107056A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163287741P 2021-12-09 2021-12-09
US63/287,741 2021-12-09
US17/697,101 2022-03-17
US17/697,101 US12137573B2 (en) 2022-03-17 Self-aligned multilayer spacer matrix for high-density transistor arrays and methods for forming the same

Publications (1)

Publication Number Publication Date
DE102022107056A1 true DE102022107056A1 (de) 2023-06-15

Family

ID=86296068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022107056.5A Pending DE102022107056A1 (de) 2021-12-09 2022-03-25 Selbstjustierte mehrschichtige abstandshaltermatrix für transistorarrays hoher dichte und verfahren zu ihrer bildung

Country Status (4)

Country Link
KR (2) KR20230087346A (de)
CN (1) CN116133358A (de)
DE (1) DE102022107056A1 (de)
TW (1) TWI842085B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446473B1 (en) 2018-05-17 2019-10-15 United Microelectronics Corp. Semiconductor device and method of forming the same
DE102020128421A1 (de) 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
US20210376164A1 (en) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6466211B2 (ja) * 2015-03-11 2019-02-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6591291B2 (ja) * 2016-01-07 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446473B1 (en) 2018-05-17 2019-10-15 United Microelectronics Corp. Semiconductor device and method of forming the same
DE102020128421A1 (de) 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
US20210376164A1 (en) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same

Also Published As

Publication number Publication date
US20230189533A1 (en) 2023-06-15
CN116133358A (zh) 2023-05-16
KR20230087346A (ko) 2023-06-16
TW202324708A (zh) 2023-06-16
TWI842085B (zh) 2024-05-11
KR20240081456A (ko) 2024-06-07

Similar Documents

Publication Publication Date Title
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020116751B4 (de) Dreidimensionale halbleiterspeichervorrichtung
DE102016114573B4 (de) Dreidimensionale Halbleitervorrichtungen mit einem Hohlraum zwischen einer Kanalstruktur und einer Rückstandsschicht
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE112018007788T5 (de) Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102020123978B4 (de) Speicherarray-wortleitungsrouting
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102019103777B4 (de) Verfahren zum Herstellen von Speicherzellen, die durch eine hohlraumfreie dielektrische Struktur getrennt sind, und zugehöriger integrierter Chip
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102019104255B4 (de) Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
DE102020135119B4 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102018110839A1 (de) Verfahren zum integrieren eines speichers und einer logik
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
DE102021116207B4 (de) Hohlraum in Metallverschaltungsstruktur und Verfahren zum Herstellen einer solchen Struktur
DE102021102536A1 (de) Dreidimensionales Speicherbauelement und Verfahren
DE102011004757B4 (de) Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren
DE102021105045A1 (de) Speichermatrix und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000

R016 Response to examination communication