DE102022100837A1 - Speicherzelle mit versetzter interconnect-durchkontaktierung - Google Patents

Speicherzelle mit versetzter interconnect-durchkontaktierung Download PDF

Info

Publication number
DE102022100837A1
DE102022100837A1 DE102022100837.1A DE102022100837A DE102022100837A1 DE 102022100837 A1 DE102022100837 A1 DE 102022100837A1 DE 102022100837 A DE102022100837 A DE 102022100837A DE 102022100837 A1 DE102022100837 A1 DE 102022100837A1
Authority
DE
Germany
Prior art keywords
electrode
interconnect
integrated chip
top electrode
interconnect via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022100837.1A
Other languages
German (de)
English (en)
Inventor
Fu-Chen Chang
Tzu-Yu Chen
Sheng-Hung SHIH
Kuo-Chi Tu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/519,808 external-priority patent/US20220059550A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022100837A1 publication Critical patent/DE102022100837A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
DE102022100837.1A 2021-07-12 2022-01-14 Speicherzelle mit versetzter interconnect-durchkontaktierung Pending DE102022100837A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163220683P 2021-07-12 2021-07-12
US63/220,683 2021-07-12
US17/519,808 US20220059550A1 (en) 2019-07-31 2021-11-05 Memory cell with offset interconnect via
US17/519,808 2021-11-05

Publications (1)

Publication Number Publication Date
DE102022100837A1 true DE102022100837A1 (de) 2023-01-12

Family

ID=84533932

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022100837.1A Pending DE102022100837A1 (de) 2021-07-12 2022-01-14 Speicherzelle mit versetzter interconnect-durchkontaktierung

Country Status (4)

Country Link
KR (1) KR20230010574A (ko)
CN (1) CN115696931A (ko)
DE (1) DE102022100837A1 (ko)
TW (1) TWI826908B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064391A1 (en) 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
US20200035908A1 (en) 2018-07-24 2020-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell with top electrode via

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
JP2004146772A (ja) * 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
US10985316B2 (en) * 2018-09-27 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064391A1 (en) 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
US20200035908A1 (en) 2018-07-24 2020-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell with top electrode via

Also Published As

Publication number Publication date
KR20230010574A (ko) 2023-01-19
TW202318646A (zh) 2023-05-01
TWI826908B (zh) 2023-12-21
CN115696931A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102019129279A1 (de) Integrationsverfahren für Speicherzelle
DE102017117845B4 (de) Verfahren zum Bilden einer Anordnung nichtflüchtiger Speicherzellen, Verfahren zum Bilden eines auf einem übergangsfreien Feldeffekttransistor basierenden nichtflüchtigen Speichers und eine auf einem übergangsfreien Feldeffekttransistor basierende nichtflüchtige Speicherstruktur
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102020128421A1 (de) Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102020111648A1 (de) Halbleiterspeichervorrichtungen
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102019104255B4 (de) Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
DE102019115270A1 (de) Eingebetteter ferroelektrischer speicher in high-k-first-technologie
DE102020134989A1 (de) Halbleiterstruktur mit speichervorrichtung und verfahren zu deren herstellung
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102021100674A1 (de) Speicherarray mit epitaktischer sourceleitung und bitleitung
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102019129239A1 (de) Rram-struktur
DE102022100335A1 (de) Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung
DE102021102536A1 (de) Dreidimensionales Speicherbauelement und Verfahren
DE102021105045A1 (de) Speichermatrix und verfahren zu deren herstellung
DE102020119801A1 (de) Ferroelektrische direktzugriffspeichervorrichtung mit keimschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication