DE102021111650A1 - Transistoren mit unterteilten Erweiterungsgebieten - Google Patents
Transistoren mit unterteilten Erweiterungsgebieten Download PDFInfo
- Publication number
- DE102021111650A1 DE102021111650A1 DE102021111650.3A DE102021111650A DE102021111650A1 DE 102021111650 A1 DE102021111650 A1 DE 102021111650A1 DE 102021111650 A DE102021111650 A DE 102021111650A DE 102021111650 A1 DE102021111650 A1 DE 102021111650A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- gate structure
- longitudinal axis
- substrate
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000005669 field effect Effects 0.000 claims abstract description 19
- 125000001475 halogen functional group Chemical group 0.000 claims description 45
- 239000002019 doping agent Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 description 20
- 238000002513 implantation Methods 0.000 description 16
- 239000010410 layer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Strukturen für einen Feldeffekttransistor und Verfahren zum Bilden einer Struktur für einen Feldeffekttransistor. Eine Gate-Struktur wird über einem Kanalbereich eines Substrats gebildet. Ein erster Source/Drain-Bereich ist in dem Substrat neben einer ersten Seitenwand der Gate-Struktur angeordnet, ein zweiter Source/Drain-Bereich ist in dem Substrat neben einer zweiten Seitenwand der Gate-Struktur angeordnet, und ein Erweiterungsbereich ist in dem Substrat angeordnet. Das Erweiterungsgebiet umfasst erste und zweite Abschnitte, die jeweils mit dem ersten Source/Drain-Bereich überlappen. Die ersten und zweiten Abschnitte des Erweiterungsgebiets sind entlang einer Längsachse der Gate-Struktur voneinander beabstandet. Ein Abschnitt des Kanalbereichs ist entlang der Längsachse der Gate-Struktur zwischen dem ersten und dem zweiten Abschnitt des Erweiterungsgebiets angeordnet.
Description
- Hintergrund
- Die vorliegende Erfindung betrifft die Herstellung von Halbleitervorrichtungen und integrierten Schaltungen und insbesondere Strukturen für einen Feldeffekttransistor und Verfahren zum Bilden einer Struktur für einen Feldeffekttransistor.
- Complementary-Metal-Oxide-Semiconductor (CMOS) -Prozesse können verwendet werden, um eine Kombination aus Feldeffekttransistoren vom p-Typ und vom n-Typ zu bauen, die als Bauelemente verwendet werden, um z. B. Logikzellen zu konstruieren. Feldeffekttransistoren weisen im Allgemeinen ein Source, ein Drain, einen Körper, der einen Kanalbereich zwischen Source und Drain bereitstellt, und eine Gate-Elektrode auf, die mit dem Kanalbereich überlappt. Wenn eine Steuerspannung, die eine charakteristische Schwellenspannung übersteigt, an die Gate-Elektrode angelegt wird, tritt im Kanalbereich zwischen Source und Drain ein Ladungsträgerfluss auf, um einen Ausgangsstrom des Bauelements zu erzeugen.
- Mit zunehmender Größe des Bauelements steigt die Kapazität, wenn das Bauelement „AUS“ ist (d.h. Coff), an und der Widerstand, wenn das Bauelement „EIN“ ist (d.h. Ron), sinkt, jedoch bleibt das Produkt aus Coff und Ron (d.h. die Gütezahl) konstant. Historische Ansätze zur Verbesserung der Gütezahl waren u.a. Strain-Engineering für eine höhere Ladungsträgerbeweglichkeit, Skalierung des Gate-Oxids und unterschiedliche Geometrien für Bauelemente (z.B. Feldeffekttransistoren vom Finnen-Typ).
- Es sind verbesserte Strukturen für einen Feldeffekttransistor und Verfahren zur Herstellung einer Struktur für einen Feldeffekttransistor notwendig.
- Zusammenfassung
- In einer Ausführungsform der Erfindung wird eine Struktur für einen Feldeffekttransistor bereitgestellt. Die Struktur umfasst eine Gate-Struktur über einem Kanalbereich eines Substrats. Die Gate-Struktur weist eine Längsachse, eine erste Seitenwand und eine zweite Seitenwand gegenüber der ersten Seitenwand auf. Die Struktur umfasst ferner einen ersten Source/Drain-Bereich im Substrat neben der ersten Seitenwand der Gate-Struktur, einen zweiten Source/Drain-Bereich im Substrat neben der zweiten Seitenwand der Gate-Struktur und ein Erweiterungsgebiet im Substrat. Das Erweiterungsgebiet umfasst einen ersten Abschnitt und einen zweiten Abschnitt, die jeweils mit dem ersten Source/Drain-Bereich überlappen. Der erste Abschnitt und der zweite Abschnitt des Erweiterungsgebiets sind entlang der Längsachse der Gate-Struktur voneinander beabstandet. Ein Teil des Kanalbereichs ist entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des Erweiterungsgebiets angeordnet.
- In einer Ausführungsform der Erfindung wird ein Verfahren zum Bilden einer Struktur für einen Feldeffekttransistor bereitgestellt. Das Verfahren umfasst ein Bilden einer Gate-Struktur, die über einem Kanalbereich eines Substrats angeordnet ist, ein Bilden eines ersten Source/Drain-Bereichs in dem Substrat neben einer ersten Seitenwand der Gate-Struktur, ein Bilden eines zweiten Source/Drain-Bereichs in dem Substrat neben einer zweiten Seitenwand der Gate-Struktur und ein Bilden eines Erweiterungsbereichs in dem Substrat. Das Erweiterungsgebiet umfasst einen ersten Abschnitt und einen zweiten Abschnitt, die sich jeweils mit dem ersten Source/Drain-Bereich überlappen. Der erste Abschnitt und der zweite Abschnitt des Erweiterungsgebiets sind entlang einer Längsachse der Gate-Struktur voneinander beabstandet. Ein Abschnitt des Kanalbereichs ist entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des Erweiterungsgebiets angeordnet.
- Figurenliste
- Die beiliegenden Zeichnungen, die in dieser Beschreibung enthalten sind und einen Teil davon bilden, zeigen verschiedene Ausführungsformen der Erfindung und dienen zusammen mit einer allgemeinen Beschreibung der Erfindung oben und der detaillierten Beschreibung der Ausführungsformen unten zur Erläuterung der Ausführungsformen der Erfindung. In den Zeichnungen beziehen sich gleiche Bezugszeichen auf gleiche Merkmale in den verschiedenen Ansichten.
-
1 ist eine Aufsicht auf eine Struktur für einen Feldeffekttransistor gemäß Ausführungsformen der Erfindung. -
2 ist eine Querschnittsansicht, die allgemein entlang der Linie 2-2 in1 verläuft. -
3 ist eine Aufsicht auf die Struktur in einer auf1 folgenden Fertigungsphase. -
4 ist eine Querschnittsansicht, die allgemein entlang der Linie 4-4 in3 verläuft. -
4A ist eine Querschnittsansicht, die allgemein entlang der Linie 4A-4A in3 verläuft. -
5 ist eine Aufsicht auf eine Struktur für einen Feldeffekttransistor gemäß alternativen Ausführungsformen der Erfindung. -
6 ist eine Querschnittsansicht, die allgemein entlang der Linie 6-6 in5 verläuft. -
6A ist eine Querschnittsansicht, die allgemein entlang der Linie 6A-6A in5 verläuft. - Detaillierte Beschreibung
- Mit Bezug auf
1 ,2 und gemäß Ausführungsformen der Erfindung umfasst eine Struktur10 für einen Feldeffekttransistor eine Gate-Struktur12 , die über einem Substrat14 angeordnet ist. Das Substrat14 kann aus einem einkristallinen Halbleitermaterial, wie z. B. einkristallinem Silizium, gebildet sein, das leicht dotiert ist (z. B. leicht p-dotiert). Flachgrabenisolationsbereiche16 können einen aktiven Bereich des Substrats14 umgeben. Die Flachgrabenisolationsbereiche16 können durch ein Festlegen von Gräben im Substrat14 mittels Lithographie- und Ätzprozessen, Abscheiden einer Schicht aus einem dielektrischen Material (z. B. Siliziumdioxid) mittels chemischer Gasphasenabscheidung und Planarisieren mittels chemisch-mechanischem Polieren gebildet werden. - Die Gate-Struktur
12 erstreckt sich seitlich entlang einer Längsachse18 über und quer zu dem aktiven Bereich des Substrats14 . Die Gate-Struktur12 kann eine Gate-Elektrode20 umfassen, die aus einem Leiter, wie z.B. dotiertem polykristallinen Silizium (d.h. Polysilizium) oder einem Austrittsarbeitsmetall, und einem Gate-Dielektrikum22 gebildet sein, das aus einem elektrischen Isolator gebildet ist, wie z.B. Siliziumdioxid oder einem dielektrischen highk-Material wie Hafniumoxid. Angrenzend an die Seitenflächen oder Seitenwände19 ,21 der Gate-Struktur12 sind Seitenwandabstandshalter24 angeordnet. Die SeitenwandAbstandshalter24 können durch Abscheiden einer konformen Schicht aus einem dielektrischen Material (z.B. Siliziumnitrid) über den Gate-Strukturen12 und Ätzen der abgeschiedenen konformen Schicht mit einem anisotropen Ätzverfahren, wie z.B. reaktivem lonenätzen, gebildet werden. - Die Struktur
10 umfasst einen Source/Drain-Bereich26 und einen Source/Drain-Bereich28 , die in der Nähe der gegenüberliegenden mit Abstandshaltern versehenen Seitenwände19 der Gate-Struktur12 angeordnet sind. Gemäß der Verwendung hierin bezeichnet der Begriff „Source/Drain-Bereich“ einen dotierten Bereich aus einem Halbleitermaterial, der entweder als Source oder als Drain eines Feldeffekttransistors fungieren kann. In einer Ausführungsform kann der Source/Drain-Bereich26 ein Source in der Struktur10 darstellen und der Source/Drain-Bereich28 kann ein Drain in der Struktur10 darstellen. In einer alternativen Ausführungsform kann der Source/Drain-Bereich26 ein Drain in der Struktur10 bereitstellen und der Source/Drain-Bereich28 kann ein Source in der Struktur10 bereitstellen. - Die Source/Drain-Bereiche
26 ,28 sind so dotiert, dass sie einen Leitfähigkeitstyp gleicher Polarität aufweisen. Dazu können die Source/Drain-Bereiche26 ,28 gleichzeitig durch einen Ionenimplantationsprozess in entsprechenden Abschnitten des Substrats14 gebildet werden. Die Source/Drain-Bereiche26 ,28 weisen eine Konzentration eines Dotierstoffs vom n-Typ oder vom p-Typ auf und können stark dotiert sein. In einer Ausführungsform können die Source/Drain-Bereiche26 ,28 im Substrat14 durch Implantation von Ionen eines Dotierstoffs vom p-Typ (z. B. Bor) gebildet werden, der eine elektrische Leitfähigkeit vom p-Typ bereitstellt. In einer alternativen Ausführungsform können die Source/Drain-Bereiche26 ,28 in dem Substrat14 durch Implantieren von Ionen eines Dotierstoffs vom n-Typ (z. B. Phosphor und/oder Arsen) gebildet werden, der eine Leitfähigkeit vom n-Typ bereitstellt. Die Dotierstoffkonzentrationen des Source/Drain-Bereichs26 und des Source/Drain-Bereichs28 können gleich oder im Wesentlichen gleich sein. - Die Ionenimplantation führt energiereiche Ionen ein, wie mittels Pfeile grafisch dargestellt wird, mit lonentrajektorien, die über einem Tiefenbereich im Substrat
14 anhalten. Die Ionen können aus einem geeigneten Quellengas erzeugt und mit Hilfe eines lonenimplantationswerkzeugs unter vorgegebenen Implantationsbedingungen in das Substrat14 implantiert werden. Die Implantationsbedingungen (z. B. lonenspezies, Dosis, kinetische Energie, Neigungswinkel) können so gewählt werden, dass die Eigenschaften (z. B. das Tiefenprofil) des Source/Drain-Bereichs28 eingestellt werden. Die Gate-Struktur12 kann dazu dienen, den Ionenimplantationsprozess, der die Source/Drain-Bereiche26 ,28 bildet, auszurichten. - Die Source/Drain-Bereiche
26 ,28 können eine oberseitige Oberfläche aufweisen, die mit einer oberseitigen Oberfläche11 des Substrats14 zusammenfällt, und die Source/Drain-Bereiche26 ,28 können vollständig an und unter der oberseitigen Oberfläche11 des Substrats14 angeordnet sein. Ein Kanalbereich17 , der durch einen Teil des Substrats14 bereitgestellt wird, ist seitlich zwischen dem Source/Drain-Bereich26 und dem Source/Drain-Bereich28 angeordnet. Der Source/Drain-Bereich26 weist eine Begrenzung30 auf, die eine Grenzfläche festlegt, an der der Leitfähigkeitstyp von dem des Source/Drain-Bereichs26 zu dem des Kanalbereichs17 wechselt. Der Source/Drain-Bereich28 weist ebenfalls eine Begrenzung30 auf, die eine Grenzfläche festlegt, an der der Leitfähigkeitstyp von dem Leitfähigkeitstyp des Source/Drain-Bereichs28 zu dem des Kanalbereichs17 wechselt. Die Begrenzungen30 erstrecken sich bis zu einer Tiefe d1 relativ zur oberseitigen Oberfläche11 des Substrats14 . - Mit Bezug auf die
3 ,4 ,4A , in denen sich gleiche Bezugszeichen auf gleiche Merkmale in den1 ,2 beziehen, und in einem nachfolgenden Herstellungsschritt können ein Erweiterungsgebiet32 neben dem Source/Drain-Bereich26 und ein Erweiterungsgebiet34 neben dem Source/Drain-Bereich28 bereitgestellt sein. Die Erweiterungsgebiete32 ,34 können in strukturierten Abschnitten38 durch einen maskierten Ionenimplantationsprozess gebildet werden. Zu diesem Zweck kann eine Implantationsmaske36 durch einen Lithografieprozess mit Öffnungen gebildet werden, die über unmaskierten Abschnitten des Substrats14 angeordnet sind, in denen die Abschnitte der Erweiterungsgebiete32 ,34 gebildet werden. Die Implantationsmaske36 kann eine Schicht aus z. B. einem organischen Fotolack umfassen, die durch einen Spin-Coating-Prozess aufgebracht, vorgebacken, mit durch eine Fotomaske projiziertem Licht belichtet, nach der Belichtung gebacken und mit einem chemischen Entwickler entwickelt wird. Nach dem Bilden der Implantationsmaske36 können die Abschnitte38 des Erweiterungsgebiets32 und die Abschnitte38 des Erweiterungsgebiets34 in den unmaskierten Abschnitten des Substrats14 durch Ionenimplantation ausgebildet werden. - Die Abschnitte
38 der Erweiterungsgebiete32 ,34 umfassen eine Konzentration eines Dotierstoffs desselben elektrischen Leitfähigkeitstyps (d.h. Polaritätstyps) wie der in den Source/Drain-Bereichen26 ,28 enthaltene Dotierstoff und können stark dotiert sein. In einer Ausführungsform, in der die Source/Drain-Bereiche26 ,28 eine elektrische Leitfähigkeit vom p-Typ aufweisen, können die Abschnitte38 der Erweiterungsgebiete32 ,34 in dem Substrat14 durch Implantieren von Ionen eines Dotierstoffs vom p-Typ (z. B. Bor), der eine elektrische Leitfähigkeit vom p-Typ bietet, gebildet werden. In einer alternativen Ausführungsform, in der die Source/Drain-Bereiche26 ,28 eine elektrische Leitfähigkeit vom n-Typ aufweisen, können die Abschnitte38 der Erweiterungsgebiete32 ,34 im Substrat14 durch Implantieren von Ionen eines Dotierstoffs n-Typ (z. B. Phosphor und/oder Arsen) gebildet werden, der eine elektrische Leitfähigkeit vom n-Typ bereitstellt. Die Dotierstoffkonzentrationen der Abschnitte38 des Erweiterungsgebiets32 und der Abschnitte38 des Erweiterungsgebiets34 können gleich oder im Wesentlichen gleich sein. - Ein Ionenimplantationsprozess bringt energiereiche Ionen ein, wie durch Pfeile grafisch angedeutet ist, mit lonentrajektorien, die über einen tiefen Bereich im Substrat
14 anhalten. Die Ionen können aus einem geeigneten Quellengas erzeugt und mit Hilfe eines lonenimplantationswerkzeugs unter vorgegebenen Implantationsbedingungen in das Substrat14 implantiert werden. Die Implantationsbedingungen (z. B. lonenspezies, Dosis, kinetische Energie, Neigungswinkel) können so gewählt werden, dass die Eigenschaften (z. B. Tiefenprofil) der Abschnitte38 der Erweiterungsgebiete32 ,34 eingestellt werden. Die Implantationsmaske36 weist eine ausreichende Dicke auf, um die energiereichen Ionen zu stoppen, bevor sie die maskierten Bereiche des Substrats14 erreichen. Nach der Bildung der Abschnitte38 der Erweiterungsgebiete32 ,34 kann die Implantationsmaske36 z. B. durch Veraschung entfernt werden. - Die Abschnitte
38 der Erweiterungsgebiete32 ,34 sind an voneinander beabstandeten Stellen unterhalb der Gate-Struktur12 und ihrer Seitenwandabstandshalter24 angeordnet, die die Positionen der Öffnungen in der Implantationsmaske36 widerspiegeln. Jeder Abschnitt38 des Erweiterungsgebiets32 und jeder Abschnitt38 des Erweiterungsgebiets34 weist eine Begrenzung33 auf, die eine Grenzfläche festlegt, an der der Leitfähigkeitstyp von dem der Erweiterungsgebiete32 ,34 zu dem des Substrats14 wechselt. Die Begrenzung33 erstreckt sich bis zu einer Tiefe d1 relativ zur oberseitigen Oberfläche11 des Substrats14 . Die Abschnitte38 der Erweiterungsgebiete32 ,34 verkürzen effektiv die Gate-Länge sowie die Breitenabmessung des Kanalbereichs17 an der Stelle der Abschnitte38 . - Die Abschnitte
38 des Erweiterungsgebiets32 überlappen mit dem Source/Drain-Bereich26 und erstrecken sich seitlich vom Source/Drain-Bereich26 aus, um an einer Seitenkante der Begrenzung33 zu enden. Die Abschnitte38 des Erweiterungsgebiets32 sind seitlich mit einer beabstandeten Anordnung entlang der Längsachse18 der Gate-Struktur12 angeordnet. Die Abschnitte38 des Verlängerungsbereichs32 sind in einer Richtung quer zur Längsachse18 unterhalb des Seitenwandabstandshalters24 an der Seitenwand19 der Gate-Struktur12 und unterhalb eines Abschnitts der Gate-Struktur12 angeordnet. - Die Abschnitte
38 des Erweiterungsgebiets34 überlappen mit dem Source/Drain-Bereich28 und erstrecken sich seitlich vom Source/Drain-Bereich28 aus, um an einer Seitenkante der Begrenzung33 zu enden. Die Abschnitte38 des Erweiterungsgebiets34 sind auch entlang der Längsachse18 der Gate-Struktur12 (d.h. in einer Richtung parallel zur Längsachse18 ) beabstandet. Die Abschnitte38 des Verlängerungsbereichs34 sind auch in einer Richtung quer zur Längsachse18 unterhalb des Seitenwandabstandshalters24 an der Seitenwand21 der Gate-Struktur12 und unterhalb eines Abschnitts der Gate-Struktur12 angeordnet. - In einer Ausführungsform können die Abschnitte
38 der Erstreckungsgebiete32 ,34 einen konstanten Abstand entlang der Längsachse18 der Gate-Struktur12 aufweisen. In einer Ausführungsform können die Abschnitte38 der Erweiterungsabschnitte32 ,34 einen variablen Abstand entlang der Längsachse18 der Gate-Struktur aufweisen. - Abschnitte
40 des Kanalbereichs17 sind seitlich entlang der Längsachse18 der Gate-Struktur12 zwischen den Abschnitten38 des Erweiterungsgebiets32 angeordnet. Die Abschnitte40 des Kanalbereichs17 können benachbarte Abschnitte38 des Erweiterungsgebiets32 vollständig voneinander trennen und können sich über einen Abschnitt ihrer Begrenzung30 mit dem Source/Drain-Bereich26 decken (d.h. eine gemeinsame Grenze mit ihm teilen). Abschnitte40 des Kanalbereichs17 sind ebenfalls seitlich entlang der Längsachse18 zwischen den Abschnitten38 des Erstreckungsbereichs34 positioniert und können sich mit dem Source/Drain-Bereich28 über einen Abschnitt seiner Begrenzung30 gemeinsam erstrecken (d. h. mit ihm eine gemeinsame Grenze teilen). Die Abschnitte40 können benachbarte Abschnitte38 des Erweiterungsgebiets34 vollständig voneinander trennen. Die Abschnitte40 erstrecken sich in einer Richtung quer zur Längsachse18 von einem Ende an der Begrenzung30 des Source/Drain-Bereichs26 zu einem gegenüberliegenden Ende an der Begrenzung30 des Source/Drain-Bereichs28 . - Abschnitte
41 des Kanalbereichs17 sind seitlich zwischen den Abschnitten38 des Erweiterungsgebiets32 und zwischen den Abschnitten38 des Erweiterungsgebiets34 in einer Richtung quer zur Längsachse18 angeordnet. Die Abschnitte40 des Kanalbereichs17 können breiter sein als die Abschnitte41 in der Querrichtung und die Abschnitte40 können sich von der mit dem Source/Drain-Bereich26 geteilten Begrenzung30 zu der mit dem Source/Drain-Bereich28 geteilten Begrenzung30 erstrecken. - In Kombination liefern die Abschnitte
38 des Erweiterungsgebiets32 und die Abschnitte40 des Kanalbereichs17 ein moduliertes Dotierungsprofil in einer Richtung parallel zur Längsachse18 der Gate-Struktur12 und angrenzend an die Seitenwand19 der Gate-Struktur12 . In ähnlicher Weise liefern die Abschnitte38 des Erweiterungsgebiets34 und die Abschnitte40 des Kanalbereichs17 in Kombination ein moduliertes Dotierungsprofil in einer Richtung parallel zur Längsachse18 der Gate-Struktur12 und angrenzend an die Seitenwand21 der Gate-Struktur12 . Aufgrund der Maskierung während ihrer Bildung stimmen die unterschiedlichen modulierten Dotierungsprofile in einer Richtung entlang der Längsachse18 überein. - Die unterteilten Erweiterungsgebiete
32 ,34 können im Vergleich zu nicht unterteilten Erweiterungsgebieten eine signifikante Verbesserung der Gütezahl durch Reduzierung der Kapazität (Coff) bewirken. Die Verbesserung kann ohne Strain-Engineering oder Skalierung des Gate-Oxids und ohne Rückgriff auf eine für Bauelemente andere Geometrie (z. B. einen Feldeffekttransistor vom Finnen-Typ) erreicht werden. - In einer alternativen Ausführungsform können das Erweiterungsgebiet
32 und das Erweiterungsgebiet34 asymmetrisch ausgebildet sein. In dieser Hinsicht kann das Erweiterungsgebiet32 mit den Abschnitten38 ausgebildet sein und das Erweiterungsgebiet34 kann in seiner Gesamtheit ohne Maskierung ausgebildet sein, so dass dem Erweiterungsgebiet34 die Abschnitte38 fehlen. Der Verlängerungsbereich34 kann daher durchgehend sein und die Abschnitte40 des Kanalbereichs17 nicht aufweisen. - Es folgen die Middle-of-Line (MOL) -Bearbeitung und die Back-End-of-Line (BEOL) - Bearbeitung, die die Bildung von Metallmerkmalen, wie z. B. Kontakten, Durchkontaktierungen und Verdrahtungen, für eine mit dem Feldeffekttransistor gekoppelte Verbindungsstruktur umfassen. Die Verbindungsstruktur kann durch Abscheiden von dielektrischen Zwischenschichten aus dielektrischem Material und Bilden der Metallmerkmale in den verschiedenen dielektrischen Zwischenschichten gebildet werden, um Metallisierungsebenen zu festzulegen.
- Mit Bezug auf die
5 ,6 ,6A , in denen sich gleiche Bezugszeichen auf gleiche Merkmale in den4 ,4A beziehen, und gemäß alternativen Ausführungsformen der Erfindung kann die Struktur10 einen Halo-Bereich42 und einen Halo-Bereich44 umfassen, die jeweils in Abschnitten48 durch Ionenimplantation unter angeordneter Implantationsmaske36 gebildet werden. Die Abschnitte48 des Halo-Bereichs42 können mit den Abschnitten38 des Erweiterungsgebiets32 lagemäßig übereinstimmen und überlappen. Die Abschnitte48 des Halo-Bereichs44 können mit den Abschnitten38 des Erweiterungsgebiets34 übereinstimmen und sich mit ihnen überlappen. Die Halo-Bereiche42 ,44 erstrecken sich über eine größere Tiefe im Substrat14 als die Erweiterungsgebiete32 ,34 . - Die Abschnitte
48 der Halo-Bereiche42 ,44 können seitlich entlang der Längsachse18 der Gate-Struktur12 positioniert und durch die nicht implantierten Abschnitte40 des Kanalbereichs17 beabstandet sein. Die Abschnitte48 der Halo-Bereiche42 ,44 befinden sich im Allgemeinen unterhalb der Begrenzung33 der Erweiterungsgebiete32 ,34 und unterhalb von mindestens einem Abschnitt der Begrenzung der Source/Drain-Regionen26 ,28 . Die Abschnitte40 des Kanalbereichs17 sind seitlich entlang der Längsachse18 der Gate-Struktur12 zwischen den Abschnitten48 des Halo-Bereichs42 angeordnet. Die Abschnitte40 trennen benachbarte Abschnitte48 des Halo-Bereichs42 vollständig voneinander. Die Abschnitte40 des Kanalbereichs17 sind ebenfalls seitlich entlang der Längsachse18 der Gate-Struktur12 zwischen den Abschnitten48 des Halo-Bereichs44 angeordnet. Die Abschnitte40 trennen benachbarte Abschnitte48 des Halo-Bereichs44 vollständig voneinander. Abschnitte43 des Kanalbereichs17 sind ebenfalls seitlich in einer Richtung quer zur Längsachse18 der Gate-Struktur12 zwischen den Abschnitten48 des Halo-Bereichs42 und den Abschnitten48 des Halo-Bereichs44 angeordnet. Die Abschnitte40 sind breiter als die Abschnitte43 in der Querrichtung und die Abschnitte41 (4A) sind ebenfalls breiter als die Abschnitte43 in der Querrichtung. - Die Halo-Bereiche
42 ,44 weisen eine Konzentration eines Dotierstoffs, der den entgegengesetzten Typ der elektrischen Leitfähigkeit (d.h. den Polaritätstyp) zu dem Dotierstoff aufweist, der in den Source/Drain-Regionen26 ,28 und den Erweiterungsgebieten32 ,34 bereitgestellt ist. Die Halo-Bereiche42 ,44 weisen denselben Leitfähigkeitstyp wie der Kanalbereich17 auf und erhöhen lokal die Dotierungskonzentration des Kanalbereichs17 . In letzterer Hinsicht, dass die Halo-Bereiche42 ,44 eine höhere Dotierstoffkonzentration als der nichtimplantierte Kanalbereich17 aufweisen. In einer Ausführungsform, in der die Source/Drain-Bereiche26 ,28 und die Erweiterungsgebiete32 ,34 eine elektrische Leitfähigkeit vom p-Typ aufweisen, können die Halo-Bereiche42 ,44 durch Implantieren von Ionen eines Dotierstoffs vom n-Typ (z. B. Phosphor und/oder Arsen) gebildet werden, der eine elektrische Leitfähigkeit vom n-Typ bereitstellt. In einer alternativen Ausführungsform, in der die Source/Drain-Bereiche26 ,28 und die Erweiterungsgebiete32 ,34 eine elektrische Leitfähigkeit vom n-Typ aufweisen, können die Halo-Bereiche42 ,44 durch Implantieren von Ionen eines Dotierstoffs vom p-Typ (z. B. Bor) gebildet werden, der eine elektrische Leitfähigkeit vom p-Typ bereitstellt. Der Halo-Bereich42 und der Halo-Bereich44 können gleiche oder im Wesentlichen gleiche Dotierstoffkonzentrationen aufweisen. - Ein Ionenimplantationsprozess führt energiereiche Ionen ein, wie durch die Pfeile grafisch angedeutet ist, mit lonentrajektorien, die über einen tiefen Bereich im Substrat
14 anhalten. Die Ionen können aus einem geeigneten Quellengas erzeugt und mit Hilfe eines lonenimplantationswerkzeugs unter vorgegebenen Implantationsbedingungen in das Substrat14 implantiert werden. Die Implantationsbedingungen (z. B. lonenspezies, Dosis, kinetische Energie, Neigungswinkel) können so gewählt werden, dass die Eigenschaften (z. B. Tiefenprofil) der Halo-Bereiche42 ,44 eingestellt werden. Die Implantationsmaske36 weist eine ausreichende Dicke auf, um die energiereichen Ionen zu stoppen, bevor sie die maskierten Bereiche des Substrats14 erreichen. Nach der Bildung der Erweiterungsgebiete32 ,34 und der Halo-Bereiche42 ,44 kann die Implantationsmaske36 z. B. durch Veraschung entfernt werden. - In einer alternativen Ausführungsform können die Erweiterungsgebiete
32 ,34 und die Halo-Bereiche42 ,44 in einer asymmetrischen Weise gebildet werden. Dabei kann das Erweiterungsgebiet32 mit den Abschnitten38 und der Halo-Bereich42 mit den Abschnitten48 gebildet werden und das Erweiterungsgebiet34 und der Halo-Bereich44 können in ihrer Gesamtheit ohne Maskierung gebildet werden, so dass dem Erweiterungsgebiet34 die Abschnitte38 und dem Halo-Bereich44 die Abschnitte48 fehlen. Das Erweiterungsgebiet34 und der Halo-Bereich44 sind entlang der Längsachse18 der Gate-Struktur durchgehend und weisen nicht die Abschnitte40 des Kanalbereichs17 auf. - Die oben beschriebenen Verfahren werden bei der Herstellung von integrierten Schaltungschips verwendet. Die resultierenden integrierten Schaltungschips können vom Hersteller in der Form von rohen Wafern (z.B. als ein einziger Wafer mit mehreren ungepackten Chips), als nackter Chip oder in einer verpackten Form vertrieben werden. Im letzteren Fall wird der Chip in einem Einzelchip-Gehäuse (z.B. einem Kunststoffträger mit Anschlussdrähten, die auf einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder in einem Multichip-Gehäuse (z.B. einem Keramikträger mit Oberflächenverbindungen und/oder vergrabene Verbindungen) montiert. Das Endprodukt kein ein jedes Produkt sein, das integrierte Schaltungschips umfasst, wie zum Beispiel Computerprodukte mit einem Zentralprozessor oder Smartphones.
- Eine Bezugnahme hierin auf Begriffe, die durch eine ungenaue Sprache modifiziert sind, wie „ungefähr“, „etwa“ und „im Wesentlichen“, sind nicht auf den genau angegebenen Wert zu beschränken. Die ungenaue Sprache kann der Genauigkeit eines Instruments entsprechen, das zur Messung des Wertes verwendet wird, und kann, sofern nicht anderweitig von der Genauigkeit des Instruments abhängig, +/- 10% des angegebenen Wertes/der angegebenen Werte angeben.
- Eine Bezugnahme auf Begriffe wie „vertikal“, „horizontal“ usw. dienen hier als Beispiel und nicht als Beschränkung, um einen Bezugsrahmen zu schaffen. Der Begriff „horizontal“, wie er hier verwendet wird, ist definiert als eine Ebene parallel zu einer konventionellen Ebene eines Halbleitersubstrats, unabhängig von seiner tatsächlichen dreidimensionalen räumlichen Orientierung. Die Begriffe „vertikal“ und „normal“ beziehen sich auf eine Richtung senkrecht zur gerade definierten Horizontalen. Der Begriff „lateral“ bzw. „seitlich“ bezieht sich auf eine Richtung innerhalb der horizontalen Ebene.
- Ein Merkmal, das mit einem anderen Merkmal „verbunden“ oder „gekoppelt“ ist, kann mit dem anderen Merkmal direkt verbunden oder gekoppelt sein oder es können stattdessen ein oder mehrere dazwischenliegende Merkmale vorhanden sein. Ein Merkmal kann mit einem anderen Merkmal „direkt verbunden“ oder „direkt gekoppelt“ sein, wenn dazwischenliegende Merkmale fehlen. Ein Merkmal kann mit oder an ein anderes Merkmal „indirekt verbunden“ oder „indirekt gekoppelt“ sein, wenn mindestens ein dazwischenliegendes Merkmal vorhanden ist. Ein Merkmal, das sich „auf” einem anderen Merkmal befindet oder dieses „kontaktiert“, kann sich auf dem anderen Merkmal oder damit in Kontakt befinden oder stattdessen können ein oder mehrere dazwischenliegende Merkmale vorhanden sein. Ein Merkmal kann sich „direkt auf“ oder in „direktem Kontakt zu“ einem anderen Merkmal befinden, wenn keine dazwischenliegenden Merkmale vorhanden sind. Ein Merkmal kann „indirekt auf“ oder in „indirektem Kontakt“ mit einem anderen Merkmal sein, wenn mindestens ein dazwischenliegendes Merkmal vorhanden ist.
- Die Beschreibung der verschiedenen Ausführungsformen der vorliegenden Erfindung wurde zu Illustrationszwecken vorgelegt, soll aber weder vollständig noch auf die beschriebenen Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind dem Fachmann ersichtlich, ohne vom Umfang und Wesen der beschriebenen Ausführungsformen abzuweichen. Die hier verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber den auf dem Markt befindlichen Technologien am besten zu erklären oder um es anderen als dem Fachmann zu ermöglichen, die hier beschriebenen Ausführungsformen zu verstehen.
Claims (20)
- Struktur für einen Feldeffekttransistor, wobei die Struktur umfasst: ein Substrat mit einem Kanalbereich eine Gate-Struktur über dem Kanalbereich, wobei die Gate-Struktur eine Längsachse, eine erste Seitenwand und eine zweite Seitenwand gegenüber der ersten Seitenwand aufweist; einen ersten Source/Drain-Bereich in dem Substrat neben der ersten Seitenwand der Gate-Struktur; einen zweiten Source/Drain-Bereich in dem Substrat neben der zweiten Seitenwand der Gate-Struktur; und ein erstes Erweiterungsgebiet in dem Substrat, wobei das erste Erweiterungsgebiet einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem ersten Source/Drain-Bereich überlappen, und wobei der erste Abschnitt und der zweite Abschnitt des ersten Erweiterungsgebiets entlang der Längsachse der Gate-Struktur voneinander beabstandet sind, wobei der Kanalbereich einen Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des ersten Erweiterungsgebiets angeordnet ist.
- Struktur nach
Anspruch 1 , wobei der Abschnitt des Kanalbereichs die gleiche Ausdehnung wie der erste Source/Drain-Bereich aufweist. - Struktur nach
Anspruch 1 , wobei der Abschnitt des Kanalbereichs den ersten Abschnitt des ersten Erweiterungsgebiets und den zweiten Abschnitt des ersten Erweiterungsgebiets vollständig trennt. - Struktur nach
Anspruch 1 , wobei das erste Erweiterungsgebiet einen ersten Leitfähigkeitstyp aufweist und der Kanalbereich einen zweiten Leitfähigkeitstyp aufweist, der zum ersten Leitfähigkeitstyp entgegengesetzt ist. - Struktur nach
Anspruch 1 , ferner umfassend: ein zweites Erweiterungsgebiet in dem Substrat, wobei das zweite Erweiterungsgebiet einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die sich jeweils mit dem zweiten Source/Drain-Bereich überlappen, wobei der erste Abschnitt und der zweite Abschnitt des zweiten Erweiterungsgebiets entlang der Längsachse der Gate-Struktur voneinander beabstandet sind. - Struktur nach
Anspruch 5 , wobei der Kanalbereich einen zweiten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des zweiten Erweiterungsgebiets angeordnet ist. - Struktur nach
Anspruch 5 , wobei der Kanalbereich einen zweiten Abschnitt umfasst, der quer zur Längsachse der Gate-Struktur zwischen dem ersten Abschnitt des ersten Erweiterungsgebiets und dem ersten Abschnitt des zweiten Erweiterungsgebiets positioniert ist, und der Kanalbereich einen dritten Abschnitt umfasst, der quer zur Längsachse der Gate-Struktur zwischen dem zweiten Abschnitt des ersten Erweiterungsgebiets und dem zweiten Abschnitt des zweiten Erweiterungsgebiets positioniert ist. - Struktur nach
Anspruch 1 , ferner umfassend: einen ersten Halo-Bereich in dem Substrat, wobei der erste Halo-Bereich einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem ersten Erweiterungsgebiet überlappen, und wobei der erste Abschnitt und der zweite Abschnitt des ersten Halo-Bereichs entlang der Längsachse der Gate-Struktur voneinander beabstandet sind. - Struktur nach
Anspruch 8 , wobei der Kanalbereich einen zweiten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des ersten Halo-Bereichs angeordnet ist. - Struktur nach
Anspruch 8 , ferner umfassend: ein zweites Erweiterungsgebiet in dem Substrat, wobei das zweite Erweiterungsgebiet einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die sich jeweils mit dem zweiten Source/Drain-Bereich überlappen, und der erste Abschnitt und der zweite Abschnitt des zweiten Erweiterungsgebiets entlang der Längsachse der Gate-Struktur voneinander beabstandet sind. - Struktur nach
Anspruch 10 , ferner umfassend: einen zweiten Halo-Bereich in dem Substrat, wobei der zweite Halo-Bereich einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem zweiten Erweiterungsgebiet überlappen, und der erste Abschnitt und der zweite Abschnitt des zweiten Halo-Bereichs entlang der Längsachse der Gate-Struktur voneinander beabstandet sind. - Struktur nach
Anspruch 11 , wobei der Kanalbereich einen zweiten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des zweiten Halo-Bereichs angeordnet ist. - Struktur nach
Anspruch 8 , wobei das erste Erweiterungsgebiet einen ersten Leitfähigkeitstyp aufweist, der Kanalbereich und der erste Halo-Bereich einen zweiten Leitfähigkeitstyp aufweisen, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, und der erste Halo-Bereich eine höhere Dotierstoffkonzentration als der Kanalbereich umfasst. - Verfahren zum Bilden einer Struktur für einen Feldeffekttransistor, wobei das Verfahren umfasst: ein Bilden einer Gate-Struktur, die über einem Kanalbereich eines Substrats angeordnet ist; ein Bilden eines ersten Source/Drain-Bereichs in dem Substrat neben einer ersten Seitenwand der Gate-Struktur; ein Bilden eines zweiten Source/Drain-Bereichs in dem Substrat neben einer zweiten Seitenwand der Gate-Struktur; und ein Bilden eines ersten Erweiterungsgebiets in dem Substrat, wobei das erste Erweiterungsgebiet einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem ersten Source/Drain-Bereich überlappen, der erste Abschnitt und der zweite Abschnitt des ersten Erweiterungsgebiets entlang einer Längsachse der Gate-Struktur voneinander beabstandet sind und der Kanalbereich einen ersten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des ersten Erweiterungsgebiets angeordnet ist.
- Verfahren nach
Anspruch 14 , wobei das Bilden des ersten Erweiterungsgebiets in dem Substrat umfasst ein Bilden einer strukturierten Maske über dem Substrat; und ein Einbringen eines Dotierstoffs in das Substrat mit der strukturierten Maske über dem Substrat, um den ersten Abschnitt und den zweiten Abschnitt des ersten Erweiterungsgebiets zu bilden. - Verfahren nach
Anspruch 15 , wobei der Dotierstoff durch ein lonenimplantationsverfahren eingebracht wird. - Verfahren nach
Anspruch 14 , ferner umfassend: ein Bilden eines zweiten Erweiterungsgebiets in dem Substrat, wobei das zweite Erweiterungsgebiet einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem zweiten Source/Drain-Bereich überlappen, wobei der erste Abschnitt und der zweite Abschnitt des zweiten Erweiterungsgebiets entlang der Längsachse der Gate-Struktur voneinander beabstandet sind und der Kanalbereich einen zweiten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des zweiten Erweiterungsgebiets angeordnet ist. - Verfahren nach
Anspruch 14 , ferner umfassend: ein Bilden eines ersten Halo-Bereichs in dem Substrat, wobei der erste Halo-Bereich einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem ersten Erweiterungsgebiet überlappen, der erste Abschnitt und der zweite Abschnitt des ersten Halo-Bereichs entlang der Längsachse der Gate-Struktur voneinander beabstandet sind und der Kanalbereich einen zweiten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des ersten Halo-Bereichs angeordnet ist. - Verfahren nach
Anspruch 18 , ferner umfassend: ein Bilden eines zweiten Erweiterungsgebiets in dem Substrat, wobei das zweite Erweiterungsgebiet einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem zweiten Source/Drain-Bereich überlappen, der erste Abschnitt und der zweite Abschnitt des zweiten Erweiterungsgebiets entlang der Längsachse der Gate-Struktur voneinander beabstandet sind und der Kanalbereich einen dritten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des zweiten Erweiterungsgebiets angeordnet ist. - Verfahren nach
Anspruch 19 , ferner umfassend: ein Bilden eines zweiten Halo-Bereichs in dem Substrat, wobei der zweite Halo-Bereich einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die jeweils mit dem zweiten Erweiterungsgebiet überlappen, der erste Abschnitt und der zweite Abschnitt des zweiten Halo-Bereichs entlang der Längsachse der Gate-Struktur voneinander beabstandet sind und der Kanalbereich einen vierten Abschnitt umfasst, der entlang der Längsachse der Gate-Struktur zwischen dem ersten Abschnitt und dem zweiten Abschnitt des zweiten Halo-Bereichs angeordnet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/899,086 | 2020-06-11 | ||
US16/899,086 US11205701B1 (en) | 2020-06-11 | 2020-06-11 | Transistors with sectioned extension regions |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102021111650A1 true DE102021111650A1 (de) | 2021-12-16 |
Family
ID=78718882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102021111650.3A Pending DE102021111650A1 (de) | 2020-06-11 | 2021-05-05 | Transistoren mit unterteilten Erweiterungsgebieten |
Country Status (3)
Country | Link |
---|---|
US (1) | US11205701B1 (de) |
CN (1) | CN113809158A (de) |
DE (1) | DE102021111650A1 (de) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6121666A (en) | 1997-06-27 | 2000-09-19 | Sun Microsystems, Inc. | Split gate oxide asymmetric MOS devices |
US6475868B1 (en) | 1999-08-18 | 2002-11-05 | Advanced Micro Devices, Inc. | Oxygen implantation for reduction of junction capacitance in MOS transistors |
US7163878B2 (en) * | 2004-11-12 | 2007-01-16 | Texas Instruments Incorporated | Ultra-shallow arsenic junction formation in silicon germanium |
US7190050B2 (en) * | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
US7364957B2 (en) | 2006-07-20 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for semiconductor device with improved source/drain junctions |
US7960788B2 (en) * | 2007-01-25 | 2011-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacing symmetric transistors with asymmetric transistors |
US7704844B2 (en) * | 2007-10-04 | 2010-04-27 | International Business Machines Corporation | High performance MOSFET |
US20090121286A1 (en) * | 2007-11-14 | 2009-05-14 | Qimonda Ag | Integrated Circuit Comprising a Field Effect Transistor and Method of Fabricating the Same |
US8278197B2 (en) * | 2008-05-30 | 2012-10-02 | International Business Machines Corporation | Method to tailor location of peak electric field directly underneath an extension spacer for enhanced programmability of a prompt-shift device |
DE102008049719A1 (de) | 2008-09-30 | 2010-04-08 | Advanced Micro Devices, Inc., Sunnyvale | Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind |
US20100308405A1 (en) * | 2009-06-08 | 2010-12-09 | International Business Machines Corporation | Mosfet on silicon-on-insulator with internal body contact |
US8236661B2 (en) | 2009-09-28 | 2012-08-07 | International Business Machines Corporation | Self-aligned well implant for improving short channel effects control, parasitic capacitance, and junction leakage |
US7989297B2 (en) * | 2009-11-09 | 2011-08-02 | International Business Machines Corporation | Asymmetric epitaxy and application thereof |
JP2011249586A (ja) * | 2010-05-27 | 2011-12-08 | Elpida Memory Inc | 半導体装置の製造方法 |
KR101843595B1 (ko) * | 2013-06-17 | 2018-03-30 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조방법 |
DE102015003082B4 (de) * | 2015-03-11 | 2020-12-10 | Elmos Semiconductor Se | MOS Transistor mit einem verbesserten Einschaltwiderstand |
US10026830B2 (en) * | 2015-04-29 | 2018-07-17 | Stmicroelectronics, Inc. | Tunneling field effect transistor (TFET) having a semiconductor fin structure |
US10529818B1 (en) * | 2018-07-26 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with reduced flicker noise |
-
2020
- 2020-06-11 US US16/899,086 patent/US11205701B1/en active Active
-
2021
- 2021-05-05 DE DE102021111650.3A patent/DE102021111650A1/de active Pending
- 2021-05-11 CN CN202110509973.8A patent/CN113809158A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11205701B1 (en) | 2021-12-21 |
CN113809158A (zh) | 2021-12-17 |
US20210391425A1 (en) | 2021-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005009023B4 (de) | Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur | |
DE102008038552B4 (de) | Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen | |
DE102013114842B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102011053147B4 (de) | Halbleiterstruktur mit grabenstrukturen in direktem kontakt | |
DE102011088584B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102019207381B4 (de) | Unterschiedliche untere und obere Abstandshalter für einen Kontakt | |
DE102008054075A1 (de) | Abgesenkter Drain- und Sourcebereich in Verbindung mit einer komplexen Silizidherstellung in Transistoren | |
DE102019103422A1 (de) | Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen | |
DE60028847T2 (de) | Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit | |
DE102018211600A1 (de) | Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum | |
DE112005001587T9 (de) | Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet | |
DE102021134457A1 (de) | Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung | |
DE102011080439B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102018216139B4 (de) | Ldmos-finfet-strukturen mit mehreren gatestrukturen und verfahren zu ihrer herstellung | |
DE102011004672B4 (de) | SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage | |
DE102021111650A1 (de) | Transistoren mit unterteilten Erweiterungsgebieten | |
DE102021118267A1 (de) | Metall-oxid-halbleitervorrichtungen mit erweitertem drain mit einer multi-dicken-buffer-dielektrikumsschicht | |
DE102020207681A1 (de) | Transistoren mit getrennt gebildetem source und drain | |
DE102020133746A1 (de) | Transistoren mit asymmetrisch angeordneten source/drain-gebieten | |
DE102020201481A1 (de) | Feldeffekttransistoren mit Diffusions-blockierenden Abstandhalterabschnitten | |
DE19836953B4 (de) | MOSFET und Verfahren zu seiner Herstellung | |
DE102021116596B4 (de) | Seitlich diffundierte Metalloxidhalbleitervorrichtung für elektrostatische Entladungsschutzanwendungen | |
EP1670052B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur | |
DE102019219072A1 (de) | Dummy-füllschema zur verwendung mit passiven vorrichtungen | |
DE102019109048B4 (de) | Verfahren zum herstellen eines halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |