DE102021108872A1 - Halbleiterbauelement und verfahren - Google Patents

Halbleiterbauelement und verfahren Download PDF

Info

Publication number
DE102021108872A1
DE102021108872A1 DE102021108872.0A DE102021108872A DE102021108872A1 DE 102021108872 A1 DE102021108872 A1 DE 102021108872A1 DE 102021108872 A DE102021108872 A DE 102021108872A DE 102021108872 A1 DE102021108872 A1 DE 102021108872A1
Authority
DE
Germany
Prior art keywords
dielectric layer
doped
metal
liner
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021108872.0A
Other languages
English (en)
Inventor
Kuo-Ju Chen
Shih-Hsiang Chiu
Su-Hao LIU
Liang-Yin Chen
Huicheng Chang
Yee-Chia Yeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021108872A1 publication Critical patent/DE102021108872A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Es werden Verfahren zur Verbesserung der Abdichtung zwischen Kontaktsteckern und benachbarten dielektrischen Schichten und dadurch gebildete Halbleiterbauelemente offenbart. In einer Ausführungsform umfasst ein Halbleiterbauelement eine erste dielektrische Schicht über einem leitfähigen Merkmal, wobei ein erster Abschnitt der ersten dielektrischen Schicht einen ersten Dotierstoff umfasst, ein Metallmerkmal, das elektrisch mit dem leitfähigen Merkmal gekoppelt ist, wobei das Metallmerkmal ein erstes Kontaktmaterial in Kontakt mit dem leitfähigen Merkmal umfasst; ein zweites Kontaktmaterial über dem ersten Kontaktmaterial, wobei das zweite Kontaktmaterial ein Material umfasst, das sich von dem ersten Kontaktmaterial unterscheidet, wobei ein erster Abschnitt des zweiten Kontaktmaterials ferner den ersten Dotierstoff umfasst; und eine dielektrische Auskleidung zwischen der ersten dielektrischen Schicht und dem Metallmerkmal, wobei ein erster Abschnitt der dielektrischen Auskleidung den ersten Dotierstoff umfasst.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/082,045 , eingereicht am 23. September 2020, die hiermit durch Bezugnahme hierin aufgenommen ist.
  • HINTERGRUND
  • Halbleitervorrichtungen (-bauelemente) werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie zum Beispiel PCs, Mobiltelefonen, Digitalkameras und anderen elektronischen Geräten. Halbleiterbauelemente werden typischerweise durch aufeinanderfolgendes Abscheiden von Schichten aus isolierendem bzw. dielektrischem Material, Schichten aus leitfähigem Material und Halbleiterschichten über einem Halbleitersubstrat und Strukturieren der verschiedenen Schichten unter Verwendung von Lithografie zur Bildung von Schaltungskomponenten und Elementen darauf gefertigt.
  • Die Halbleiterindustrie verbessert kontinuierlich die Integrationsdichte von verschiedenen elektronischen Komponenten (z. B. Transistoren, Dioden, Widerständen, Kondensatoren usw.) durch kontinuierliche Verringerung der minimalen Merkmalgröße, wodurch ermöglicht wird, dass mehr Komponenten auf einer gegebenen Fläche integriert werden können.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verständlich, wenn diese in Verbindung mit den beigefügten Figuren gelesen wird. Es sei noch angemerkt, dass entsprechend der üblichen Branchenpraxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Beispiel eines Halbleiterbauelements mit Fin-Feldeffekttransistoren (FinFETs) in einer dreidimensionalen Ansicht, gemäß einigen Ausführungsformen.
    • 2, 3, 4, 5, 6A, 6B, 7A, 7B, 7C, 8A, 8B, 8C, 9A, 9B, 9C, 10A, 10B, 10C, 10D, 11A, 11B, 12A, 12B, 13A, 13B, 14A, 14B, 14C, 15A, 15B, 15C, 16A, 16B, 16C, 17A, 17B, 17C, 18A, 18B, 18C, 18D, 19A, 19B, 19C, 19D, 19E, 19F, 20A, 20B, 20C, 20D, 21A, 21B, 22A und 22B sind Querschnittsansichten von Zwischenstufen bei dem Herstellen von Halbleiterbauelementen, gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Ausführungsbeispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich lediglich Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, und auch Ausführungsformen umfassen, bei welchen zusätzliche Merkmale derart zwischen dem ersten und dem zweiten Merkmal gebildet werden können, dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können räumlich relative Begriffe wie „unter“, „unterhalb“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen hier zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elementes oder Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren gezeigten Ausrichtung unterschiedliche Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen. Der Gegenstand kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso entsprechend interpretiert werden.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Verbesserung der Grenzflächen zwischen dielektrischen Schichten und Kontakten sowie Halbleiterbauelemente bereit, die durch diese Verfahren gebildet werden. Das Verfahren umfasst Bilden einer Öffnung in einer dielektrischen Schicht, Abscheiden eines ersten Kontaktmaterials in der Öffnung, Abscheiden eines zweiten Kontaktmaterials über dem ersten Kontaktmaterial, um den Kontakt zu bilden, und Durchführen eines Ionenimplantationsprozesses auf der dielektrischen Schicht. Die dielektrische Schicht kann Siliziumoxid, Siliziumnitrid oder dergleichen umfassen; das erste Kontaktmaterial kann Kobalt oder dergleichen umfassen; und das zweite Kontaktmaterial kann Wolfram, Ruthenium oder dergleichen umfassen. Die durch den Ionenimplantationsprozess implantierten Ionen können Germanium, Xenon, Argon, Silizium, Arsen, Stickstoff, Kombinationen davon oder dergleichen umfassen. Das Implantieren der Ionen in die dielektrische Schicht kann dazu führen, dass sich das Volumen der dielektrischen Schicht ausdehnt, wodurch eine Abdichtung zwischen der dielektrischen Schicht und dem zweiten Kontaktmaterial entsteht. Ein Planarisierungsprozess, wie ein chemisch-mechanisches Polieren (CMP), planarisiert die dielektrische Schicht und das zweite Kontaktmaterial. Die Abdichtung verhindert, dass beim Planarisierungsprozess verwendete Chemikalien, wie CMP-Aufschlämmung, zwischen das zweite Kontaktmaterial und die dielektrische Schicht eindringen und Material des ersten Kontaktmaterials entfernen. Dadurch wird die Bildung von Rissen zwischen dem Kontakt und der dielektrischen Schicht reduziert, die Bauelementdefekte verringert und die Bauelementleistung verbessert.
  • 1 veranschaulicht ein Beispiel für FinFETs gemäß einigen Ausführungsformen. Die FinFETs umfassen Finnen 55 auf einem Substrat 50 (z. B. einem Halbleitersubstrat). Flache Grabenisolationsbereiche (STI-Bereiche - Shallow trench isolation regions) 58 sind im Substrat 50 angeordnet und die Finnen 55 stehen über und zwischen den benachbarten STI-Bereichen 58 hervor. Obwohl die STI-Bereiche 58 als vom Substrat 50 getrennt beschrieben/veranschaulicht sind, kann der Begriff „Substrat“, wie er vorliegend verwendet wird, in Bezug auf ein Halbleitersubstrat allein oder auf ein Halbleitersubstrat mit STI-Bereichen verwendet werden. Zusätzlich können/kann, obwohl die Finnen 55 als ein einziges, mit dem Substrat 50 durchgängiges Material veranschaulicht sind, die Finnen 55 und/oder das Substrat 50 ein einziges Material oder eine Vielzahl von Materialien umfassen. In diesem Zusammenhang beziehen sich die Finnen 55 auf die Abschnitte, die sich zwischen den benachbarten STI-Bereichen 58 erstrecken.
  • Gate-Dielektrikum-Schichten 100 befinden sich entlang Seitenwände und über einer oberen Fläche der Finnen 55, und Gate-Elektroden 102 befinden sich über den Gate-Dielektrikum-Schichten 100. Epitaktische Source-/Drain-Bereiche 92 sind auf gegenüberliegenden Seiten der Finnen 55, der Gate-Dielektrikum-Schichten 100 und der Gate-Elektroden 102 angeordnet. 1 veranschaulicht ferner Referenzquerschnitten, die in nachfolgenden Figuren verwendet werden. Die Querschnitte A-A' verläuft entlang einer Längsachse der Gate-Elektrode 102 und in der Richtung, die zum Beispiel senkrecht zur Richtung eines Stromflusses zwischen den epitaktischen Source-/Drain-Bereichen 92 der FinFETs ist. Die Querschnitte B-B' ist senkrecht zur Querschnitte A-A' und verläuft entlang der Längsachse einer Finne 55 und zum Beispiel in einer Richtung des Stromflusses zwischen den epitaktischen Source-/Drain-Bereichen 92 der FinFETs. Der Querschnitt C-C' verläuft parallel zu dem Querschnitt A-A' und erstreckt sich durch die epitaktischen Source-/Drain-Bereiche 92 der FinFETs. Der Klarheit halber nehmen nachfolgende Figuren auf diese Referenzquerschnitten Bezug.
  • Einige der hier erörterten Ausführungsformen werden im Zusammenhang mit Fin-Feldeffekttransistoren (FinFETs) erörtert, die mit Gate-Last-Prozessen (Gate-zuletzt-Prozessen) hergestellt werden. In einigen Ausführungsformen kann ein Gate-First-Prozess (Gate-zuerst-Prozess) verwendet werden. Außerdem erwägen einige Ausführungsformen Aspekte, die in planaren Bauelementen (z. B. planaren Feldeffekttransistor), Nanostruktur-Feldeffekttransistoren (z. B. Nanoblatt-, Nanodraht-, Gate-All-Around-Feldeffekttransistoren oder dergleichen) (NSFETs) oder dergleichen verwendet werden.
  • 2 bis 22B sind Querschnittsansichten von Zwischenstufen beim Herstellen von FinFETs gemäß einigen Ausführungsformen. 2 bis 5, 6A, 7A, 8A, 9A, 10A, 11A, 12A, 13A, 14A, 15A, 16A, 17A, 18A, 19A, 20A, 21A und 22A sind entlang des in 1 veranschaulichten Referenzquerschnitts A-A' veranschaulicht. 6B, 7B, 8B, 9B, 10B, 11B, 12B, 13B, 14B, 14C, 15B, 16B, 17B, 18B, 18D, 19B, 19D, 20B, 20D, 21B und 22B sind entlang eines ähnlichen, in 1 veranschaulichten Querschnitts B-B' veranschaulicht. 7C, 8C, 9C, 10C und 10D sind entlang des in 1 veranschaulichten Referenzquerschnitts C-C' veranschaulicht. 15C, 16C, 17C, 18C, 19C, 20C, 20E und 20F sind Ansichten von oben nach unten.
  • In 2 wird ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat sein, wie ein Volumenhalbleiter, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat- Semiconductor on Insulator substrate) oder dergleichen, welches dotiert (z. B. mit einem p- oder einem n-Dotierstoff) oder undotiert sein kann. Das Substrat 50 kann ein Wafer sein, wie ein Siliziumwafer. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolationsschicht gebildet wird. Die Isolationsschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht - buried oxide layer), eine Siliziumoxidschicht oder dergleichen sein. Die Isolationsschicht wird auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat, bereitgestellt. Andere Substrate, wie ein mehrschichtiges oder ein Gradientensubstrat, können ebenfalls verwendet werden. In einigen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium; Germanium; einen Verbindungshalbleiter, einschließlich Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, einschließlich Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder Kombinationen davon umfassen.
  • Das Substrat 50 hat einen Bereich 50N und einen Bereich 50P. Der Bereich 50N kann dem Bilden von Bauelementen vom n-Typ dienen, wie NMOS-Transistoren, z. B. n-FinFETs. Der Bereich 50P kann dem Bilden von Bauelementen vom p-Typ dienen, wie PMOS-Transistoren, z. B. p-FinFETs. Der Bereich 50N kann physisch von dem Bereich 50P getrennt sein (wie durch den Teiler 51 veranschaulicht), und eine beliebige Anzahl von Bauelementmerkmalen (z. B. andere aktive Bauelemente, dotierte Bereiche, Isolationsstrukturen usw.) können zwischen dem Bereich 50N und dem Bereich 50P angeordnet sein.
  • In 3 werden Finnen 55 in dem Substrat 50 gebildet. Die Finnen 55 sind Halbleiterstreifen. In einigen Ausführungsformen können die Finnen 55 durch Ätzen von Gräben in das Substrat 50 in dem Substrat 50 gebildet werden. Das Ätzen kann ein beliebiges annehmbares Ätzprozess sein, wie reaktives Ionenätzen (RIE - reactive ion etch), Neutralstrahlätzen (NBE - Neutral Beam Etch) oder dergleichen oder Kombinationen davon. Die Ätzung kann anisotrop sein.
  • Die Finnen 55 können durch ein beliebiges geeignetes Verfahren strukturiert werden. Die Finnen 55 können zum Beispiel unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, einschließlich Doppel- oder Mehrfachstrukturierungsprozesse. Im Allgemeinen sind bei Doppel- oder Mehrfachstrukturierungsprozessen Fotolithografie- und selbstausrichtende Prozesse kombiniert, was die Herstellung von Strukturen mit kleineren Abmessungen ermöglicht als zum Beispiel unter Verwendung eines einzigen direkten Fotolithografieprozesses erreichbar ist. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandshalter werden unter Verwendung eines selbstausrichtenden Prozesses neben der strukturierten Opferschicht gebildet. Die Opferschicht wird dann entfernt, und die verbleibenden Abstandshalter können dann verwendet werden, um die Finnen 55 zu strukturieren. In einigen Ausführungsformen kann die Maske (oder andere Schicht) auf den Finnen 55 verbleiben.
  • In 4 werden flache Grabenisolationsbereiche (STI-Bereiche) 58 benachbart zu den Finnen 55 gebildet. Die STI-Bereiche 58 können durch Bilden eines Isolationsmaterials (nicht separat veranschaulicht) über dem Substrat 50 und zwischen benachbarten Finnen 55 gebildet werden. Das Isolationsmaterial kann ein Oxid wie Siliziumoxid, ein Nitrid oder dergleichen oder eine Kombination davon sein und kann durch eine chemische Gasphasenabscheidung mit einem Plasma hoher Dichte (HDP-CVD), eine fließfähige CVD (FCVD) (z. B. eine CVD-basierte Materialabscheidung in einem Remote-Plasmasystem mit Nach-Aushärten zur Umwandlung des abgeschiedenen Materials in ein anderes Material wie ein Oxid) oder dergleichen oder eine Kombination davon gebildet werden. Andere Isolationsmaterialien, die durch einen beliebigen annehmbaren Prozess gebildet werden, können verwendet werden. In der veranschaulichten Ausführungsform ist das Isolationsmaterial Siliziumoxid, das durch einen FCVD-Prozess gebildet wird. Nachdem das Isolationsmaterial gebildet ist, kann ein Temperprozess durchgeführt werden. In einigen Ausführungsformen ist das Isolationsmaterial derart gebildet, dass überschüssiges Isolationsmaterial die Finnen 55 bedeckt. Das Isolationsmaterial kann eine einzige Schicht umfassen oder mehrere Schichten verwenden. Zum Beispiel kann in einigen Ausführungsformen zuerst eine Auskleidung (nicht separat veranschaulicht) entlang der Flächen des Substrats 50 und der Finnen 55 gebildet werden. Danach kann ein Füllmaterial, wie die vorstehend erörterten, über der Auskleidung gebildet werden.
  • Dann wird ein Entfernungsprozess auf das Isolationsmaterial angewendet, um überschüssiges Isolationsmaterial über den Finnen 55 zu entfernen. In einigen Ausführungsformen kann ein Planarisierungsprozess, wie chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen, verwendet werden. Der Planarisierungsprozess kann das Isolationsmaterial und die Finnen 55 planarisieren. Der Planarisierungsprozess legt die Finnen 55 derart frei, dass die oberen Flächen der Finnen 55 und des Isolationsmaterials bündig sind, nachdem der Planarisierungsprozess beendet ist.
  • Das Isolationsmaterial wird dann vertieft, um die STI-Bereiche 58 zu bilden, wie in 4 veranschaulicht. Das Isolationsmaterial ist derart vertieft, dass obere Abschnitte der Finnen 55 und des Substrats 50 zwischen benachbarten STI-Bereichen 58 hervorstehen. Ferner können die oberen Flächen der STI-Bereiche 58 flache Flächen wie veranschaulicht, konvexe Flächen, konkave Flächen (beispielsweise durch Muldenbildung (Dishing)) oder eine Kombination davon aufweisen. Die oberen Flächen der STI-Bereiche 58 können durch eine angemessene Ätzung flach, konvex und/oder konkav gebildet werden. Die STI-Bereiche 58 können unter Verwendung eines annehmbaren Ätzprozesses vertieft werden, wie eines Ätzprozesses, der gegenüber dem Material des Isolationsmaterials selektiv ist (der z. B. das Material des Isolationsmaterials mit einer schnelleren Rate ätzt als das Material der Finnen 55 und der Substrat 50). Es kann zum Beispiel eine Oxidentfernung verwendet werden, die zum Beispiel verdünnte Fluorwasserstoffsäure (dHF) verwendet.
  • Der mit Bezug auf 2 bis 4 beschriebene Prozess stellt lediglich ein Beispiel dafür dar, wie die Finnen 55 gebildet werden können. In einigen Ausführungsformen können die Finnen 55 durch einen epitaktischen Aufwachsprozess gebildet werden. Zum Beispiel kann eine dielektrische Schicht über einer oberen Fläche des Substrats 50 gebildet werden und Gräben können durch die dielektrische Schicht geätzt werden, um das darunterliegende Substrat 50 freizulegen. Homoepitaktische Strukturen können in den Gräben epitaktisch aufgewachsen werden und die dielektrische Schicht kann derart vertieft werden, dass die homoepitaktischen Strukturen so aus der dielektrischen Schicht hervorstehen, dass sie Finnen bilden. Zusätzlich können bei einigen Ausführungsformen heteroepitaktische Strukturen für die Finnen 55 verwendet werden. Zum Beispiel können die Finnen 55 in 4 vertieft werden und ein Material, das verschieden von den Finnen 55 ist, kann über den vertieften Finnen 55 epitaktisch aufgewachsen werden. In solchen Ausführungsformen umfassen die Finnen 55 das vertiefte Material sowie das über dem vertieften Material angeordnete epitaktisch aufgewachsene Material. In einigen Ausführungsformen kann eine dielektrische Schicht über einer oberen Fläche des Substrats 50 gebildet werden und Gräben können durch die dielektrische Schicht geätzt werden. Heteroepitaktische Strukturen können dann unter Verwendung eines Materials, das von dem Substrat 50 verschieden ist, in den Gräben epitaktisch aufgewachsen werden und die dielektrische Schicht kann derart vertieft werden, dass die heteroepitaktischen Strukturen so aus der dielektrischen Schicht hervorstehen, dass sie die Finnen 55 bilden. In einigen Ausführungsformen, in denen homoepitaktische oder heteroepitaktische Strukturen epitaktisch aufgewachsen werden, können die epitaktisch aufgewachsenen Materialien während des Aufwachsens in situ dotiert werden, wodurch vorherige und nachfolgende Implantationen vermieden werden können, In-situ- und Implantationsdotierung können jedoch auch zusammen verwendet werden.
  • Noch ferner kann es vorteilhaft sein, in dem Bereich 50N (z. B. einem NMOS-Bereich) ein anderes Material als das Material im Bereich 50P (z. B. einem PMOS-Bereich) epitaktisch aufzuwachsen. In einigen Ausführungsformen können obere Abschnitte der Finnen 55 aus Siliziumgermanium (SixGe1-x, wobei x im Bereich von 0 bis 1 liegen kann), Siliziumcarbid, reinem oder im Wesentlichen reinem Germanium, einem III-V-Verbindungshalbleiter, einem II-VI-Verbindungshalbleiter oder dergleichen gebildet werden. Die verfügbare Materialien zum Bilden von III-V-Verbindungshalbleitern umfassen, sind aber nicht beschränkt auf, zum Beispiel Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indiumgalliumarsenid, Indiumaluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen.
  • Ferner können in 4 angemessene Wannen (nicht separat veranschaulicht) in den Finnen 55 und/oder dem Substrat 50 gebildet werden. In einigen Ausführungsformen kann eine p-Wanne in dem Bereich 50N und eine n-Wanne in dem Bereich 50P gebildet werden. In einigen Ausführungsformen werden sowohl im n-Bereich 50N als auch im p-Bereich 50P eine p-Wanne oder eine n-Wanne gebildet.
  • In Ausführungsformen mit unterschiedlichen Wannentypen können unterschiedliche Implantationsschritte für den n-Bereich 50N und den p-Bereich 50P unter Verwendung eines Fotolacks oder anderer Masken (nicht separat veranschaulicht) erzielt werden. Zum Beispiel kann ein Fotolack über den Finnen 55 und den STI-Bereichen 58 in dem Bereich 50N gebildet werden. Der Fotolack wird strukturiert, um den Bereich 50P des Substrats 50, wie einen PMOS-Bereich, freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet und unter Verwendung von annehmbaren Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, wird eine n-Fremdstoffimplantation in dem Bereich 50P durchgeführt und der Fotolack kann als Maske dienen, die im Wesentlichen verhindert, dass n-Fremdstoffe in den Bereich 50N, wie einen NMOS-Bereich, implantiert werden. Die n-Fremdstoffen können Phosphor, Arsen, Antimon oder dergleichen sein, die im Bereich mit einer Konzentration von gleich oder weniger als 1 x 1018 Atome/cm3, wie zwischen etwa 1 × 1016 Atome/cm3 und etwa 1 × 1018 Atome/cm3, implantiert werden. Nach der Implantation wird der Fotolack entfernt, beispielsweise durch einen annehmbaren Veraschungsprozess.
  • Im Anschluss an die Implantation des Bereichs 50P wird ein Fotolack über den Finnen 55 und den STI-Bereichen 58 in dem Bereich 50P gebildet. Der Fotolack wird strukturiert, um den Bereich 50N des Substrats 50, wie den NMOS-Bereich, freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet und unter Verwendung von annehmbaren Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, kann eine p-Fremdstoffimplantation in dem Bereich 50N durchgeführt werden und der Fotolack kann als Maske dienen, die im Wesentlichen verhindert, dass p-Fremdstoffe in den Bereich 50P, wie einen PMOS-Bereich, implantiert werden. Die p-Fremdstoffen können Bor, Borfluorid, Indium oder dergleichen sein, die in dem Bereich mit einer Konzentration von gleich oder weniger als 1 × 1018 Atome/cm3, wie zwischen etwa 1 × 1016 Atome/cm3 und etwa 1 × 1018 Atome/cm3, implantiert werden. Nach der Implantation kann der Fotolack entfernt werden, beispielsweise durch einen annehmbaren Veraschungsprozess.
  • Nach den Implantationen des Bereichs 50N und des Bereichs 50P kann ein Temperschritt durchgeführt werden, um Implantationsschäden zu reparieren und die implantierten p- und/oder n-Fremdstoffe zu aktivieren. In einigen Ausführungsformen können die aufgewachsenen Materialien epitaktischer Finnen während des Aufwachsens in situ dotiert werden, wodurch die Implantationen vermieden werden können, In-situ- und Implantationsdotierung können jedoch auch zusammen verwendet werden.
  • In 5 werden auf den Finnen 55 und dem Substrat 50 dielektrische Dummy-Schichten 60 gebildet. Die dielektrische Dummy-Schichten 60 kann zum Beispiel Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen sein und kann gemäß einer annehmbaren Technik abgeschieden oder thermisch aufgewachsen werden. Eine Dummy-Gate-Schicht 62 wird über der dielektrischen Dummy-Schichten 60 gebildet, und eine Maskenschicht 64 wird über der Dummy-Gate-Schicht 62 gebildet. Die Dummy-Gate-Schicht 62 kann über den dielektrischen Dummy-Schichten 60 abgeschieden und dann durch einen Prozess wie CMP planarisiert werden. Die Maskenschicht 64 kann über der Dummy-Gate-Schicht 62 abgeschieden werden. Die Dummy-Gate-Schicht 62 kann aus leitfähigen oder nicht leitfähigen Materialien bestehen und kann aus einer Gruppe ausgewählt sein, die amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Silizium-Germanium (Poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide und Metalle umfasst. Die Dummy-Gate-Schicht 62 kann durch physikalische Gasphasenabscheidung (PVD - physical vapor deposition), CVD, Sputterabscheidung oder andere im Stand der Technik bekannte und zum Abscheiden eines ausgewählten Materials verwendete Techniken abgeschieden werden. Die Dummy-Gate-Schicht 62 kann aus anderen Materialien hergestellt werden, welche eine höhere Ätzselektivität als vom Material der STI-Bereiche 58 aufweisen. Die Maskenschicht 64 kann zum Beispiel Siliziumnitrid, Siliziumoxynitrid oder dergleichen umfassen. In diesem Beispiel werden eine einzelne Dummy-Gate-Schicht 62 und eine einzelne Maskenschicht 64 über den Bereichen 50N und 50P gebildet. Es sei angemerkt, dass die dielektrische Dummy-Schichten 60 lediglich zu Veranschaulichungszwecken derart gezeigt sind, dass sie nur die Finnen 55 und das Substrat 50 bedeckt. In einigen Ausführungsformen kann die dielektrische Dummy-Schichten 60 derart abgeschieden werden, dass die dielektrische Dummy-Schicht 60 die STI-Bereiche 58 bedeckt, wobei sie sich zwischen der Dummy-Gate-Schicht 62 und den STI-Bereichen 58 erstreckt.
  • 6A bis 22B veranschaulichen verschiedene zusätzliche Schritte beim Herstellen von Bauelementen gemäß Ausführungsform. 6A bis 22B veranschaulichen Merkmale entweder im Bereich 50N oder im Bereich 50P. Zum Beispiel können die in 6A bis 22B veranschaulichten Strukturen sowohl auf den Bereich 50N als auch auf den Bereich 50P anwendbar sein. Unterschiede zwischen den Strukturen des Bereichs 50N und denen des Bereichs 50P werden (sofern vorhanden) in dem Text beschrieben, der jede Figur begleitet.
  • In 6A und 6B kann die Maskenschicht 64 (siehe 5) unter Verwendung annehmbarer Fotolithografie- und Ätztechniken strukturiert werden, um Masken 74 zu bilden. Eine annehmbare Ätztechnik kann verwendet werden, um die Struktur der Masken 74 auf die Dummy-Gate-Schicht 62 zu übertragen, um Dummy-Gates 72 zu bilden. In einigen Ausführungsformen kann die Struktur der Masken 74 auch auf die dielektrischen Dummy-Schichten 60 übertragen werden. Die Dummy-Gates 72 bedecken jeweilige Kanalbereiche 68 der Finnen 55. Die Struktur der Masken 74 kann verwendet werden, um jedes der Dummy-Gates 72 physisch von benachbarten Dummy-Gates zu trennen. Die Dummy-Gates 72 können auch eine Längsrichtung aufweisen, die im Wesentlichen senkrecht zur Längsrichtung der jeweiligen Finnen 55 verläuft. Die dielektrischen Dummy-Schichten 60, die Dummy-Gates 72 und die Masken 74 können zusammen als „Dummy-Gate-Stapel“ bezeichnet werden.
  • In 7A bis 7C werden eine erste Abstandshalterschicht 80 und eine zweite Abstandshalterschicht 82 über den in 6A und 6B veranschaulichten Strukturen gebildet. In 7A bis 7C wird die erste Abstandshalterschicht 80 auf der oberen Flächen der STI-Bereiche 58, der oberen Flächen und Seitenwänden der Finnen 55 und der Masken 74 sowie der Seitenwänden der Dummy-Gates 72 und der dielektrischen Dummy-Schichten 60 gebildet. Die zweite Abstandshalterschicht 82 wird über der ersten Abstandshalterschicht 80 abgeschieden. Die erste Abstandshalterschicht 80 kann durch thermische Oxidation gebildet oder durch CVD, ALD oder dergleichen abgeschieden werden. Die erste Abstandshalterschicht 80 kann aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen gebildet werden. Die zweite Abstandshalterschicht 82 kann durch CVD, ALD oder dergleichen abgeschieden werden. Die zweite Abstandshalterschicht 82 kann aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen gebildet werden.
  • In 8A bis 8C werden die erste Abstandshalterschicht 80 und die zweite Abstandshalterschicht 82 geätzt, um erste Abstandshalter 81 und zweite Abstandshalter 83 zu bilden. Die erste Abstandshalterschicht 80 und die zweite Abstandshalterschicht 82 können unter Verwendung eines geeigneten Ätzprozess geätzt werden, wie eines anisotropen Ätzprozess (z. B. eines Trockenätzprozesses) oder dergleichen. Die ersten Abstandhalter 81 und die zweiten Abstandhalter 83 können an den Seitenwänden der Finnen 55, den dielektrischen Dummy-Schichten 60, den Dummy-Gates 72 und den Masken 74 angeordnet sein. Die ersten Abstandshalter 81 und die zweiten Abstandshalter 83 können aufgrund der Ätzprozesse, die zum Ätzen der ersten Abstandshalterschicht 80 und der zweiten Abstandshalterschicht 82 verwendet werden, unterschiedliche Höhen in der Nähe der Finnen 55 und der Dummy-Gate-Stapel sowie unterschiedliche Höhen der Finnen 55 und der Dummy-Gate-Stapel aufweisen. Wie in 8B und 8C veranschaulicht, können sich in einigen Ausführungsformen die ersten Abstandhalter 81 und die zweiten Abstandhalter 83 teilweise an den Seitenwänden der Finnen 55 und der Dummy-Gate-Stapel hochziehen. In einigen Ausführungsformen können sich die ersten Abstandhalter 81 und die zweiten Abstandhalter 83 bis zu oberen Flächen der Dummy-Gate-Stapel erstrecken.
  • Nachdem die ersten Abstandhalter 81 und die zweiten Abstandhalter 83 gebildet ist, können Implantationen für schwach dotierte Source-/Drain-Bereiche (LDD-Bereiche - lightly doped source/drain regions) (nicht separat veranschaulicht) durchgeführt werden. In Ausführungsformen mit unterschiedlichen Bauelementtypen kann, ähnlich wie bei den vorstehend in 4 erörterten Implantationen, eine Maske, wie ein Fotolack, über dem Bereich 50N gebildet werden, während der Bereich 50P freigelegt wird, und Fremdstoffe des angemessenen Typs (z. B. p-Typ) können in die freigelegten Finnen 55 und das Substrat 50 im Bereich 50P implantiert werden. Die Maske kann dann entfernt werden. Anschließend kann eine Maske, wie ein Fotolack, über dem Bereich 50P gebildet werden, während der Bereich 50N freigelegt wird, und Fremdstoffe des angemessenen Typs (z. B. n-Typ) können in die freigelegten Finnen 55 und das Substrat 50 im Bereich 50N implantiert werden. Die Maske kann dann entfernt werden. Die n-Fremdstoffe können beliebige der zuvor erörterten n-Fremdstoffe sein, und die p-Fremdstoffe können beliebige der zuvor erörterten p-Fremdstoffe sein. Die schwach dotierten Source-/Drain-Bereiche können eine Konzentration von Fremdstoffen von etwa 1 × 1015 Atome/cm3 bis etwa 1 × 1019 Atome/cm3 aufweisen. Ein Temperschritt kann verwendet werden, um Implantationsschäden zu reparieren und die implantierten Fremdstoffe zu aktivieren.
  • Es sei angemerkt, dass die vorstehende Offenbarung einen Prozess zum Bilden von Abstandshaltern und LDD-Bereichen allgemein beschreibt. Andere Prozesse und Abfolgen können verwendet werden. Es können zum Beispiel weniger oder zusätzliche Abstandshalter verwendet werden, es kann eine andere Schrittabfolge verwendet werden (z. B. kann es die ersten Abstandshalter 81 vor dem Bilden der zweiten Abstandshalterschicht 83 gebildet werden, kann es zusätzliche Abstandshalter gebildet und entfernt werden und/oder dergleichen). Außerdem können die Bauelemente vom n-Typ und p-Typ unter Verwendung unterschiedlicher Strukturen und Schritte gebildet werden.
  • In 9A bis 9C werden das Substrat 50 und die Finnen 55 geätzt, um erste Vertiefungen 86 zu bilden. Wie in 9C veranschaulicht, können die oberen Flächen der STI-Bereiche 58 mit der oberen Flächen der Finnen 55 bündig sein. In einigen Ausführungsformen sind untere Flächen der ersten Vertiefungen 86 oberhalb oder unterhalb der oberen Flächen der STI-Bereiche 58 angeordnet. Die Substrate 50/Finnen 55 werden unter Verwendung anisotroper Ätzprozessen, wie RIE, NBE oder dergleichen, geätzt. Die ersten Abstandhalter 81, die zweiten Abstandhalter 83 und die Masken 74 maskieren Abschnitte des Substrats 50/Finnen 55 während der Ätzprozesse, die zur Bildung der ersten Vertiefungen 86 verwendet werden. Ein einzelner Ätzprozess oder mehrere Ätzprozesse können verwendet werden, um die ersten Vertiefungen 86 zu bilden. Zeitgesteuerte Ätzprozesse können verwendet werden, um das Ätzen der ersten Vertiefungen 86 zu stoppen, nachdem die ersten Vertiefungen 86 eine gewünschte Tiefe erreichen.
  • In 10A bis 10D werden in den ersten Vertiefungen 86 epitaktische Source-/Drain-Bereiche 92 gebildet, um Beanspruchung auf die Kanalbereiche 68 der Finnen 55 auszuüben und dadurch die Leistung zu verbessern. Wie in 10B veranschaulicht ist, werden die epitaktischen Source-/Drain-Bereiche 92 in den ersten Vertiefungen 86 derart gebildet, dass jedes Dummy-Gate 72 zwischen jeweiligen benachbarten Paaren der epitaktischen Source-/Drain-Bereiche 92 angeordnet ist. In einigen Ausführungsformen werden die ersten Abstandshalter 81 dazu verwendet, die epitaktischen Source-/Drain-Bereiche 92 um einen angemessenen seitlichen Abstand von den Dummy-Gates 72 zu trennen, sodass die epitaxialen Source-/Drain-Bereiche 92 nicht mit den Gates der resultierenden FinFETs kurzgeschlossen sind, die anschließend gebildet werden.
  • Die epitaktischen Source-/Drain-Bereiche 92 im Bereich 50N, z. B. dem NMOS-Bereich, können durch Maskieren des Bereichs 50P, z. B. des PMOS-Bereichs, gebildet werden. Dann werden die epitaktischen Source-/Drain-Bereiche 92 in den ersten Vertiefungen 86 epitaktisch aufgewachsen. Die epitaktischen Source-/Drain-Bereiche 92 können ein beliebiges annehmbares Material umfassen, wie ein für n-FinFETs angemessenes. Wenn zum Beispiel die Finnen 55 Silizium sind, können die epitaktischen Source-/Drain-Bereiche 92 Materialien umfassen, die eine Zugbeanspruchung auf die zweiten Nanostrukturen 55 ausüben, wie Silizium, Siliziumcarbid, phosphordotiertes Siliziumcarbid, Siliziumphosphid oder dergleichen. Die epitaktischen Source-/Drain-Bereiche 92 können Flächen aufweisen, die von jeweiligen Flächen der Finnen 55 erhaben sind, und können Facetten aufweisen.
  • Die epitaktischen Source-/Drain-Bereiche 92 im Bereich 50P, z. B. dem PMOS-Bereich, können durch Maskieren des Bereichs 50N, z. B. des NMOS-Bereichs, gebildet werden. Dann werden die epitaktischen Source-/Drain-Bereiche 92 in den ersten Vertiefungen 86 epitaktisch aufgewachsen. Die epitaktischen Source-/Drain-Bereiche 92 können ein beliebiges annehmbares Material umfassen, wie ein für p-NSFETs angemessenes. Wenn zum Beispiel die Finnen 55 Silizium sind, können die epitaktischen Source-/Drain-Bereiche 92 Materialien umfassen, die eine Druckbeanspruchung auf die zweiten Nanostrukturen 55 ausübt, wie Siliziumgermanium, bordotiertes Siliziumgermanium, Germaniumzinn oder dergleichen. Die epitaktischen Source-/Drain-Bereiche 92 können auch Flächen aufweisen, die von jeweiligen Flächen der Finnen 55 erhaben sind, und können Facetten aufweisen.
  • Die epitaktischen Source-/Drain-Bereiche 92, die Finnen 55 und/oder das Substrat 50 können mit Dotierstoffen implantiert werden, um Source-/Drain-Bereiche zu bilden, ähnlich dem zuvor erörterten Prozess zum Bilden schwach dotierter Source-/Drain-Bereiche, gefolgt von einem Temperschritt. Die Source-/Drain-Bereiche können eine Fremdstoffskonzentration zwischen etwa 1 × 1019 Atome/cm3 und etwa 1 × 1021 Atomen/cm3 aufweisen. Die n- und/oder p-Fremdstoffe für Source-/Drain-Bereiche können beliebige der zuvor erörterten Fremdstoffe sein. In einigen Ausführungsformen können die epitaktischen Source-/Drain-Bereiche 92 während des Aufwachsens in situ dotiert werden.
  • Als Ergebnis der Epitaxieprozesse, die zur Bildung der epitaktischen Source-/Drain-Bereiche 92 in dem Bereich 50N und dem Bereich 50P verwendet werden, weisen obere Oberflächen der epitaktischen Source-/Drain-Bereiche 92 Facetten auf, die sich seitlich nach außen über die Seitenwände der Finnen 55 hinweg erstrecken. In einigen Ausführungsformen führen diese Facetten dazu, dass benachbarte epitaktische Source-/Drain-Bereiche 92 desselben FinFET zusammenwachsen, wie durch 10C veranschaulicht. In einigen Ausführungsformen bleiben die benachbarten epitaxialen Source-/Drain-Bereiche 92 getrennt, nachdem der Epitaxieprozess beendet ist, wie durch 10D veranschaulicht ist. In 10C und 10D veranschaulichten Ausführungsformen können die ersten Abstandhalter 81 so gebildet werden, dass sie Abschnitte der Seitenwände der Finnen 55 bedecken, die sich über die STI-Bereiche 58 erstrecken und dadurch das epitaktische Aufwachsen blockieren. In einigen Ausführungsformen kann die Abstandshalterätzung, die zur Bildung der ersten Abstandshalter 81 verwendet wird, angepasst werden, um das Abstandshaltermaterial zu entfernen, um zu ermöglichen, dass sich der epitaktisch aufgewachsene Bereich bis zur Fläche des STI-Bereichs 58 erstreckt.
  • Die epitaktischen Source-/Drain-Bereiche 92 können eine oder mehrere Halbleitermaterialschichten umfassen. Zum Beispiel können die epitaktischen Source-/Drain-Bereiche 92 eine erste Halbleitermaterialschicht 92A, eine zweite Halbleitermaterialschicht 92B und eine dritte Halbleitermaterialschicht 92C umfassen. Eine beliebige Anzahl von Halbleitermaterialschichten kann für die epitaktischen Source-/Drain-Bereiche 92 verwendet werden. Jede der ersten Halbleitermaterialschicht 92A, der zweiten Halbleitermaterialschicht 92B und der dritten Halbleitermaterialschicht 92C kann aus unterschiedlichen Halbleitermaterialien gebildet werden und/oder auf unterschiedliche Dotierstoffkonzentrationen dotiert werden. In einigen Ausführungsformen kann die erste Halbleitermaterialschicht 92A eine geringere Dotierstoffkonzentration als die zweite Halbleitermaterialschicht 92B und eine höhere Dotierstoffkonzentration als die dritte Halbleitermaterialschicht 92C aufweisen. In Ausführungsformen, in denen die epitaktischen Source-/Drain-Bereiche 92 drei Halbleitermaterialschichten umfassen, kann die erste Halbleitermaterialschicht 92A abgeschieden werden, kann die zweite Halbleitermaterialschicht 92B über der ersten Halbleitermaterialschicht 92A abgeschieden werden und kann die dritte Halbleitermaterialschicht 92C über der zweiten Halbleitermaterialschicht 92B abgeschieden werden.
  • In 11A und 11B wird ein erstes Zwischenschichtdielektrikum (ILD - Interlayer Dielectric) 96 über der in 10A bzw. 10B veranschaulichten Struktur abgeschieden. Das erste ILD 96 kann aus einem dielektrischen Material gebildet werden und kann durch ein beliebiges geeignetes Verfahren abgeschieden werden, wie durch CVD, plasmaunterstützte CVD (PECVD) oder FCVD. Dielektrische Materialien können Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen umfassen. In einigen Ausführungsformen können die dielektrischen Materialien für die erste ILD 96 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen umfassen. Andere Isolationsmaterialien, die durch einen beliebigen annehmbaren Prozess gebildet werden, können verwendet werden. In einigen Ausführungsformen ist eine Kontaktätzstoppschicht (CESL - Contact Etch Stop Layer) 94 zwischen dem ersten ILD 96 und den epitaktischen Source-/Drain-Bereichen 92, den Masken 74 und den ersten Abstandshalter 81 angeordnet. Die CESL 94 kann ein dielektrisches Material wie Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen umfassen, das eine unterschiedliche Ätzrate aufweist als das Material des darüberliegenden ersten ILD 96. In einigen Ausführungsformen kann die erste ILD 96 aus Siliziumoxid oder Siliziumnitrid und die CESL 94 aus Siliziumoxid oder Siliziumnitrid gebildet werden.
  • In 12A und 12B kann ein Planarisierungsprozess, wie ein CMP, durchgeführt werden, um zu bewirken, dass die obere Fläche des ersten ILD 96 bündig mit den oberen Flächen der Dummy-Gates 72 oder der Masken 74 ist. Der Planarisierungsprozess kann auch die Masken 74 auf den Dummy-Gates 72 und Abschnitte der ersten Abstandshalter 81 entlang von Seitenwänden der Masken 74 entfernen. Nach dem Planarisierungsprozess sind die oberen Flächen der Dummy-Gates 72, der ersten Abstandshalter 81 und des ersten ILD 96 bündig. Dementsprechend werden die oberen Flächen der Dummy-Gates 72 durch das erste ILD 96 freigelegt. In einigen Ausführungsformen können die Masken 74 verbleiben, wobei in diesem Fall der Planarisierungsprozess bewirkt, dass die obere Fläche des ersten ILD 96 bündig mit der oberen Fläche der Masken 74 und der ersten Abstandshalter 81 ist.
  • In 13A und 13B werden die Dummy-Gates 72 und die Masken 74, falls vorhanden, in (einem) Ätzschritt(en) entfernt, wodurch eine zweite Vertiefung 98 gebildet werden. Abschnitte der dielektrischen Dummy-Schichten 60 in den zweiten Vertiefungen 98 können ebenfalls entfernt werden. In einigen Ausführungsformen werden nur die Dummy-Gates 72 entfernt und die dielektrischen Dummy-Schichten 60 verbleiben und werden durch die zweiten Vertiefungen 98 freigelegt. In einigen Ausführungsformen werden die dielektrischen Dummy-Schichten 60 aus zweiten Vertiefungen 98 in einem ersten Bereich eines Dies (z. B. einem Kernlogikbereich) entfernt und verbleiben in zweiten Vertiefungen 98 in einem zweiten Bereich des Dies (z. B. einem Eingabe-/Ausgabebereich). In einigen Ausführungsformen werden die Dummy-Gates 72 durch einen anisotropen Trockenätzprozess entfernt. Der Ätzprozess kann zum Beispiel einen Trockenätzprozess unter Verwendung eines reaktiven Gases bzw. reaktiver Gase umfassen, die die Dummy-Gates 72 mit einer schnelleren Rate als das erste ILD 96 oder die ersten Abstandshalter 81 ätzen. Jede zweite Vertiefung 98 legt einen Kanalbereich 68 einer jeweiligen Finne 55 frei und/oder deckt diesen über. Jeder Kanalbereich 68 ist zwischen benachbarten Paaren der epitaktischen Source-/Drain-Bereiche 92 angeordnet. Während der Entfernung kann die dielektrische Dummy-Schicht 60 als Ätzstoppschicht beim Ätzen der Dummy-Gates 72 verwendet werden. Die dielektrische Dummy-Schicht 60 kann optional nach dem Entfernen der Dummy-Gates 72 entfernt werden.
  • In 14A und 14B werden Gate-Dielektrikum-Schichten 100 und Gate-Elektroden 102 für Ersatz-Gates gebildet. 14C veranschaulicht eine Detailansicht des Bereichs 103 aus 14B. Die Gate-Dielektrikum-Schichten 100 können durch Abscheiden einer oder mehrerer Schichten in den zweiten Vertiefungen 98 gebildet werden, z. B. auf den oberen Flächen und Seitenwänden der Finnen 55 und der ersten Abstandhalter 81 und auf den oberen Flächen der STI-Bereiche 58, der ersten ILD 96, der CESL 94 und der zweiten Abstandhalter 83. Die Gate-Dielektrikum-Schichten 100 können eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Metalloxiden, Metallsilikaten oder dergleichen umfassen. In einigen Ausführungsformen umfassen die Gate-Dielektrikum-Schichten 100 zum Beispiel eine Grenzflächenschicht aus durch thermische oder chemische Oxidation gebildetem Siliziumoxid und ein darüberliegendes dielektrisches Material mit hohem k-Wert, wie ein Metalloxid oder Silikat aus Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen davon oder dergleichen. Die Gate-Dielektrikum-Schichten 100 können eine dielektrische Schicht mit einem k-Wert von mehr als etwa 7,0 aufweisen. Die Gate-Dielektrikum-Schichten 100 können durch Molekularstrahlabscheidung (MBD), ALD, PECVD oder dergleichen abgeschieden werden. In Ausführungsformen, in denen Abschnitte der dielektrischen Dummy-Schicht 60 in den zweiten Vertiefungen 98 verbleiben, können die Gate-Dielektrikum-Schichten 100 ein Material der dielektrischen Dummy-Schicht 60 (z. B. SiO2) umfassen.
  • Die Gate-Elektroden 102 werden auf den Gate-Dielektrikum-Schichten 100 abgeschieden und füllen die restlichen Abschnitte der zweiten Vertiefungen 98. Die Gate-Elektroden 102 können ein metallhaltiges Material wie Titannitrid, Titanoxid, Tantalnitrid, Tantalcarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen davon oder Mehrfachschichten daraus umfassen. Zum Beispiel können, obwohl in 14B eine Gate-Elektrode 102 mit einer Einzelschicht veranschaulicht, die Gate-Elektroden 102 eine beliebige Anzahl von Auskleidungsschichten 102A, eine beliebige Anzahl von die Austrittsarbeit einstellenden Schichten 102B und ein Füllmaterial 102C umfassen, wie durch 14C veranschaulicht. Nach dem Füllen der zweiten Vertiefungen 98 wird ein Planarisierungsprozess, wie ein CMP, durchgeführt, um überschüssige Abschnitte der Gate-Dielektrikum-Schichten 100 und der Gate-Elektroden 102 zu entfernen, deren überschüssigen Abschnitte über der oberen Flächen des ersten ILD 96 liegen. Die verbleibenden Abschnitte der Gate-Elektroden 102 und der Gate-Dielektrikum-Schichten 100 bilden Ersatz-Gates der resultierenden FinFETs. Die Gate-Elektroden 102 und die Gate-Dielektrikum-Schichten 100 können gemeinsam als „Gatestapel“ bezeichnet werden. Die Gatestapel können sich entlang der Seitenwände der Kanalbereiche 68 der Finnen 55 erstrecken.
  • Die Bildung der Gate-Dielektrikum-Schichten 100 in den Bereichen 50N und 50P kann gleichzeitig erfolgen so, dass die Gate-Dielektrikum-Schichten 100 in jedem Bereich aus den gleichen Materialien gebildet werden. Die Bildung der Gate-Elektroden 102 kann gleichzeitig erfolgen so, dass die Gate-Elektroden 102 in jedem Bereich aus den gleichen Materialien gebildet werden. In einigen Ausführungsformen können die Gate-Dielektrikum-Schichten 100 in jedem Bereich durch unterschiedliche Prozesse derart gebildet werden, dass die Gate-Dielektrikum-Schichten 100 aus unterschiedlichen Materialien sein können. Die Gate-Elektroden 102 in jedem Bereich können durch unterschiedliche Prozesse derart gebildet werden, dass die Gate-Elektroden 102 aus unterschiedlichen Materialien sein können. Wenn unterschiedliche Prozesse verwendet werden, können verschiedene Maskierungsschritte verwendet werden, um angemessene Bereiche zu maskieren bzw. freizulegen.
  • In 15A bis 15C werden die erste ILD 96 und die CESL 94 geätzt, um dritte Vertiefungen 104 zu bilden, die Oberflächen der epitaktischen Source-/Drain-Bereiche 92 freilegen. Die dritte Vertiefung kann unter Verwendung annehmbarer Fotolithografie- und Ätztechniken gebildet werden. Das Ätzen kann ein beliebiger annehmbarer Ätzprozess sein, wie reaktives Ionenätzen (RIE - reactive ion etching), Neutralstrahlätzen (NBE - neutral beam etching) oder eine Kombination davon. Das Ätzen kann anisotrop sein.
  • In 16A bis 16C wird in den dritten Vertiefungen 104 eine Auskleidung 106, wie eine Diffusionssperrschicht, eine Haftschicht oder dergleichen, gebildet. Die Auskleidung 106 kann Titan, Titannitrid, Tantal, Tantalnitrid, Siliziumnitrid oder dergleichen umfassen. Die Auskleidung 106 kann durch ein konformes Verfahren, wie CVD, ALD oder dergleichen, abgeschieden werden. Die Auskleidung 106 kann entlang der oberen Flächen der Gate-Elektroden 102, der Gate-Dielektrikum-Schichten 100, der ersten Abstandshalter 81, der zweiten Abstandshalter 83 und der epitaktischen Source-/Drain-Bereiche 92 sowie entlang der oberen Flächen und Seitenwände der ersten ILD 96 und der CESL 94 abgeschieden werden. Die Auskleidung 106 kann dann mit einem geeigneten Ätzprozess geätzt werden, wie einem anisotropen Ätzprozess (z. B. einem Trockenätzprozess) oder dergleichen, um laterale Abschnitte der Auskleidung 106 zu entfernen und Oberflächen der epitaktischen Source-/Drain-Bereiche 92 freizulegen. Durch das Ätzen der Auskleidung 106 können ferner Abschnitte der Auskleidung 106 oberhalb der oberen Flächen der Gate-Elektroden 102, der Gate-Dielektrikum-Schichten 100, der ersten Abstandhalter 81, der zweiten Abstandhalter 83, der ersten ILD 96 und der CESL 94 entfernt werden. Die Auskleidung 106 kann eine Dicke im Bereich von etwa 1 nm bis etwa 2 nm haben.
  • In 17Abis 17C wird ein erstes Kontaktmaterial 108 in den dritten Vertiefungen 104 über den epitaktischen Source-/Drain-Bereichen 92 und der Auskleidung 106 gebildet. Das erste Kontaktmaterial 108 kann ein leitfähiges Material sein, wie Kobalt (Co), Wolfram (W), Ruthenium (Ru), Kupfer (Cu), Molybdän (Mo), Kombinationen davon oder dergleichen. Das erste Kontaktmaterial 108 kann durch einen Abscheidungsprozess wie Sputtern, chemische Gasphasenabscheidung, Atomlagenabscheidung, galvanische Abscheidung, stromlose Abscheidung oder dergleichen abgeschieden werden. In einigen Ausführungsformen kann das erste Kontaktmaterial 108 abgeschieden werden, um die dritten Vertiefungen 104 zu füllen oder zu überfüllen. Das erste Kontaktmaterial 108 kann mit den oberen Flächen der ersten ILD 96, der CESL 94, der Auskleidung 106, der Gate-Elektroden 102, der Gate-Dielektrikum-Schichten 100, der ersten Abstandhalter 81 und der zweiten Abstandhalter 83 planarisiert werden. Das erste Kontaktmaterial 108 kann dann auf eine Ebene unterhalb der oberen Flächen der ersten ILD 96, der CESL 94, der Auskleidung 106, der Gate-Elektroden 102, der Gate-Dielektrikum-Schichten 100, der ersten Abstandhalter 81 und der zweiten Abstandhalter 83 vertieft werden. In einer Ausführungsform wird das erste Kontaktmaterial 108 unter Verwendung eines Nass- oder Trockenätzprozesses vertieft, bei dem ein oder mehrere Ätzmittel verwendet werden, die gegenüber dem Material des ersten Kontaktmaterials 108 selektive sind (z. B. Kobalt oder dergleichen), ohne das Material der ersten ILD 96, der CESL 94, der Auskleidung 106, der Gate-Elektroden 102, der Gate-Dielektrikum-Schichten 100, der ersten Abstandhalter 81 und der zweiten Abstandhalter 83 wesentlich zu entfernen. Das erste Kontaktmaterial 108 kann um einen ersten Abstand D1 zwischen etwa 18 nm und etwa 25 nm vertieft werden. Jedoch kann ein beliebiger geeigneter Abstand verwendet werden. Ein Temperprozess kann durchgeführt werden, um ein Silizid an der Grenzfläche zwischen den epitaktischen Source-/Drain-Bereichen 92 und dem ersten Kontaktmaterial 108 zu bilden. Das erste Kontaktmaterial 108 wird physikalisch und elektrisch mit den epitaktischen Source-/Drain-Bereichen 92 gekoppelt.
  • In 18A bis 18D wird in den dritten Vertiefungen 104 ein zweites Kontaktmaterial 110 über dem ersten Kontaktmaterial 108 gebildet. Das zweite Kontaktmaterial 110 kann ein leitfähiges Material sein, wie Wolfram (W), Ruthenium (Ru), Kobalt (Co), Kupfer (Cu), Molybdän (Mo), Kombinationen davon oder dergleichen. Das zweite Kontaktmaterial 110 kann durch einen Abscheidungsprozess wie Sputtern, chemische Gasphasenabscheidung, Atomlagenabscheidung, galvanische Abscheidung, stromlose Abscheidung oder dergleichen abgeschieden werden. In einigen Ausführungsformen kann das zweite Kontaktmaterial 110 abgeschieden werden, um die dritten Vertiefungen 104 zu füllen oder zu überfüllen. In der in 18B veranschaulichten Ausführungsform kann das zweite Kontaktmaterial 110 durch einen Plattierungsprozess oder dergleichen abgeschieden werden, und nach der Abscheidung können die oberen Flächen des zweiten Kontaktmaterials 110 über den oberen Flächen der ersten ILD 96, der CESL 94, der Auskleidung 106, der Gate-Elektroden 102, der Gate-Dielektrikum-Schichten 100, der ersten Abstandhalter 81 und der zweiten Abstandhalter 83 angeordnet sein. In einigen Ausführungsformen kann das zweite Kontaktmaterial 110 aus einem Material gebildet werden, das sich von dem Material des ersten Kontaktmaterials 108 unterscheidet. Die Verwendung unterschiedlicher Materialien für das zweite Kontaktmaterial 110 und das erste Kontaktmaterial 108 senkt den Übergangswiderstand, was die Bauelementleistung verbessert.
  • 18D veranschaulicht eine Ausführungsform, in der die oberen Flächen des ersten Kontaktmaterials 108 und des zweiten Kontaktmaterials 110 nicht planar sind. Wie in 18D veranschaulicht, können die oberen Flächen des ersten Kontaktmaterials 108 und des zweiten Kontaktmaterials 110 in einer Querschnittsansicht W-förmig oder M-förmig sein. Die oberen Flächen des ersten Kontaktmaterials 108 und des zweiten Kontaktmaterials 110 können eine oder mehrere Grübchen aufweisen. Es sind jedoch alle geeigneten Formen für das erste Kontaktmaterial 108 und das zweite Kontaktmaterial 110 möglich, abhängig von den Abscheide- und Ätzprozessen, die verwendet werden, um das erste Kontaktmaterial 108 und das zweite Kontaktmaterial 110 zu bilden. In einigen Ausführungsformen können das erste Kontaktmaterial 108 und das zweite Kontaktmaterial 110 durch CVD bei einer Temperatur im Bereich von etwa 300 °C bis etwa 500 °C, durch PVD bei Raumtemperatur oder dergleichen abgeschieden werden. Auf den Abscheidungsprozess kann ein Temperprozess bei einer Temperatur von etwa 300 °C bis etwa 600 °C folgen. Zur Definition des ersten Kontaktmaterials 108 und des zweiten Kontaktmaterials 110 können Trockenätzprozesse, z. B. auf Halogenbasis, verwendet werden. In einigen Ausführungsformen kann das zweite Kontaktmaterial 110 durch einen Plattierungsprozess oder dergleichen abgeschieden werden. Nach der Abscheidung können die oberen Flächen des zweiten Kontaktmaterials 110 über den oberen Flächen der ersten ILD 96, der CESL 94, der Auskleidung 106, der Gate-Elektroden 102, der Gate-Dielektrikum-Schichten 100, der ersten Abstandhalter 81 und der zweiten Abstandhalter 83 angeordnet sein.
  • Die Materialien des zweiten Kontaktmaterials 110 und der Auskleidung 106 haben möglicherweise keine gute Haftung zueinander, so dass sich bei anschließenden Prozessen Risse oder andere Defekte zwischen dem zweiten Kontaktmaterial 110 und der Auskleidung 106 bilden können. Zum Beispiel können sich während eines anschließenden Prozesses zur Planarisierung des zweiten Kontaktmaterials 110 Risse zwischen dem zweiten Kontaktmaterial 110 und der Auskleidung 106 bilden (im Folgenden mit Bezug auf 20A bis 20D erörtert). Durch die Risse können Prozessflüssigkeiten, wie eine CMP-Aufschlämmung, zwischen das zweite Kontaktmaterial 110 und die Auskleidung 106 eindringen und die Prozessflüssigkeiten können Material des zweiten Kontaktmaterials 110 und des ersten Kontaktmaterials 108 entfernen, wodurch weitere Bauelementdefekte entstehen und die Bauelementleistung verringert wird.
  • In 19A bis 19E werden im zweiten Kontaktmaterial 110 dotierte Kontaktabschnitte 110a, in der Auskleidung 106 dotierte Auskleidungsabschnitte 106a, in der ersten ILD 96 dotierte ILD-Abschnitte 96a und in der CESL 94 dotierte CESL-Abschnitte 94a gebildet. 19E und 19F veranschaulichen Detailansichten eines Bereichs 111 der 19C. Das Dotieren der Auskleidung 106, der ersten ILD 96 und der CESL 94, um die dotierten Auskleidungsabschnitte 106a, die dotierten ILD-Abschnitte 96a bzw. die dotierten CESL-Abschnitte 94a zu bilden, kann dazu führen, dass sich die Materialien der Auskleidung 106, der ersten ILD 96 und der CESL 94 ausdehnen, was die Abdichtung zwischen den dotierten Kontaktabschnitten 110a und den dotierten Auskleidungsabschnitten 106a verbessert. Die verbesserte Abdichtung zwischen den dotierten Auskleidungsabschnitten 106a und den dotierten Kontaktabschnitten 110a verhindert, dass Prozessflüssigkeiten, wie eine CMP-Aufschlämmung, zwischen die dotierten Auskleidungsabschnitte 106a und die dotierten Kontaktabschnitte 110a eindringen. Dadurch wird verhindert, dass Materialien der dotierten Kontaktabschnitte 110a, des zweiten Kontaktmaterials 110 und des ersten Kontaktmaterials 108 durch die Prozessflüssigkeiten oder dergleichen unerwünscht entfernt werden, was die Bauelementdefekte reduziert und die Bauelementleistung verbessert.
  • Die Außenflächen jedes der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a können sich um einen Abstand von etwa 1 nm bis etwa 10 nm oder von etwa 1 nm bis etwa 5 nm nach außen ausdehnen. Die Ausdehnung der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a um mindestens diesen Betrag verbessert die Abdichtung zwischen den dotierten Kontaktabschnitten 110a und jedem der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a, was verhindert, dass Prozessflüssigkeiten zwischen die dotierten Kontaktabschnitte 110, die zweiten Kontaktmaterialien 110 und die ersten Kontaktmaterialien 108 und jeden der dotierten Auskleidungsabschnitte 106a, die dotierten ILD-Abschnitte 96a und die dotierten CESL-Abschnitte 94a eindringen. Dadurch wird eine unerwünschte Materialentfernung von jedem der dotierten Kontaktabschnitte 110a, des zweiten Kontaktmaterials 110 und des ersten Kontaktmaterials 108 verhindert, die Bauelementdefekte reduziert und die Bauelementleistung verbessert.
  • Die Dotierstoffe in jedem der dotierten Kontaktabschnitte 110a, den dotierten Auskleidungsabschnitten 106a, den dotierten ILD-Abschnitten 96a und den dotierten CESL-Abschnitten 94a können sich bis zu einer Tiefe von etwa 1 nm bis etwa 15 nm oder von etwa 1 nm bis etwa 10 nm erstrecken. Obwohl die unteren Ausdehnungen jedes der dotierten Kontaktabschnitte 110a, der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a so veranschaulicht sind, dass sie in der gleichen Tiefe zueinander ausgerichtet sind, kann jede der unteren Flächen der dotierten Kontaktabschnitte 110a, der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a falsch zueinander ausgerichtet sein und sich in unterschiedliche Tiefen erstrecken. In der in 19A bis 19D veranschaulichten Ausführungsform ist das erste Kontaktmaterial 108 frei von den Dotierstoffen. In einigen Ausführungsformen können sich die Dotierstoffe jedoch über eine Teildicke oder die gesamte Dicke des zweiten Kontaktmaterials 110 erstrecken und die Dotierstoffe können sich in das erste Kontaktmaterial 108 hinein erstrecken.
  • In einigen Ausführungsformen können die dotierten Kontaktabschnitte 110a, die dotierten Auskleidungsabschnitte 106a, die dotierten ILD-Abschnitte 96a und die dotierten CESL-Abschnitte 94a die gleichen Dotierstoffe umfassen, die Germanium (Ge), Silizium (Si), Argon (Ar), Xenon (Xe), Arsen (As), Stickstoff (N), Kombinationen davon oder dergleichen umfassen können. In einigen Ausführungsformen können die dotierten Kontaktabschnitte 110a, die dotierten Auskleidungsabschnitte 106a, die dotierten ILD-Abschnitte 96a und die dotierten CESL-Abschnitte 94a ferner Wasserstoff (H) umfassen, der zusammen mit den Dotierstoffen aus der Umgebungsluft oder dergleichen implantiert werden kann. Die dotierten Kontaktabschnitte 110a, die dotierten CESL-Abschnitte 94a, die dotierten Auskleidungsabschnitte 106a und die dotierten ILD-Abschnitte 96a können durch eine Ionenimplantation gebildet werden. Die Dosis für die Ionenimplantation kann im Bereich von etwa 1 × 1014 Atome/cm2 bis etwa 1 × 1016 Atome/cm2 liegen und der Neigungswinkel für die Ionenimplantation kann im Bereich von etwa 0 Grad bis etwa 60 Grad liegen. Die Ionenimplantation kann bei einer Temperatur im Bereich von etwa -100 °C bis etwa 500 °C mit einer angewandten Energie im Bereich von etwa 2 keV bis etwa 50 keV durchgeführt werden. In einigen Ausführungsformen kann das Durchführen der Ionenimplantation bei einer Temperatur im Bereich von etwa -100 °C bis etwa 25 °C für eine größere Ausdehnung der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und/oder der dotierten CESL-Abschnitte 94a sorgen, was die Abdichtung zwischen den dotierten Kontaktabschnitten 110a und den dotierten Auskleidungsabschnitten 106a weiter verbessern kann. In einigen Ausführungsformen können die Konzentrationen der Dotierstoffe in jedem der dotierten Auskleidungsabschnitte 106a, den dotierten ILD-Abschnitten 96a und den dotierten CESL-Abschnitten 94a im Bereich von etwa 1 × 1020 Atomen/cm3 bis etwa 2 × 1022 Atomen/cm3 liegen. In einigen Ausführungsformen können die Konzentrationen der Dotierstoffe in den dotierten Kontaktbereichen 110a im Bereich von etwa 1 × 1018 Atomen/cm3 bis etwa 1 × 1021 Atomen/cm3 liegen.
  • Die Verteilung der Dotierstoffe kann in jedem der dotierten Kontaktbereiche 110a, den dotierten Auskleidungsbereichen 106a, den dotierten ILD-Bereichen 96a und den dotierten CESL-Bereichen 94a variieren. Eine Verteilung der Dotierstoffe in den dotierten Kontaktabschnitten 110a, den dotierten Auskleidungsabschnitten 106a, den dotierten ILD-Abschnitten 96a und den dotierten CESL-Abschnitten 94a wird als die in 19B und 19D veranschaulichte Kurve 109 veranschaulicht. In einigen Ausführungsformen kann eine Spitze der Verteilungskurve 109 nahe der Mitte der dotierten Kontaktabschnitte 110a, der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a in einer Richtung senkrecht zu einer Hauptoberfläche des Substrats 50 liegen, aber die Offenbarung ist darauf nicht beschränkt. In einigen Ausführungsformen kann die Spitze der Verteilungskurve 109 in der Nähe der oberen Flächen der dotierten Kontaktabschnitte 110a, der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a liegen.
  • 19E und 19F veranschaulichen die Beanspruchung, die auf die dotierten Kontaktabschnitte 110a durch die dotierten Auskleidungsabschnitte 106a, die dotierten ILD-Abschnitte 96a und die dotierten CESL-Abschnitte 94a ausgeübt wird, gemäß einigen Ausführungsformen. In der in 19E veranschaulichten Ausführungsform können das erste Kontaktmaterial 108 (nicht separat veranschaulicht), das zweite Kontaktmaterial 110 (nicht separat veranschaulicht) und die dotierten Kontaktabschnitte 110a in einer Ansicht von oben nach unten eine rechteckige Form haben. Die Beanspruchung Sx1, die auf die dotierten Kontaktabschnitte 110a in einer ersten Richtung ausgeübt wird, kann proportional zu einer Breite b1 der dotierten Kontaktabschnitte 110a in der ersten Richtung sein und die Beanspruchung Sy1, die auf die dotierten Kontaktabschnitte 110a in einer zweiten Richtung senkrecht zur ersten Richtung ausgeübt wird, kann proportional zu einer Breite a1 der dotierten Kontaktabschnitte 110a in der zweiten Richtung sein. Die Beanspruchung Sx1 und die Beanspruchung Sy1 können auch von den Materialien des CESL 94 und der ersten ILD 96 abhängen. Die Breite a1 und die Breite b1 können im Bereich von etwa 5 nm bis etwa 200 nm liegen und das Verhältnis der Breite a1 zur Breite b1 kann im Bereich von etwa 1 bis etwa 40 liegen. In Ausführungsformen, in denen die CESL 94 und die erste ILD 96 aus den gleichen Materialien (z. B. Siliziumoxid, Siliziumnitrid oder dergleichen) gebildet werden, können die Beanspruchung Sx1 und die Beanspruchung Sy1 gleich sein, wenn die Breite a1 und die Breite b1 gleich sind, die Beanspruchung Sx1 kann größer als die Beanspruchung Sy1 sein, wenn a1 kleiner als bi ist, und die Beanspruchung Sx1 kann kleiner als die Beanspruchung Sy1 sein, wenn a1 größer als b1 ist. In Ausführungsformen, in denen die CESL 94 und die erste ILD 96 aus unterschiedlichen Materialien gebildet werden, können die Beanspruchung Sx1 und die Beanspruchung Sy1 gleich sein, wenn eine der Breiten a1 oder b1 größer ist, und eine der Beanspruchungen Sx1 oder die Beanspruchung Sy1 kann größer sein, wenn die Breiten a1 und b1 gleich sind oder wenn eine der Breiten a1 oder b1 größer ist.
  • In der in 19F veranschaulichten Ausführungsform können das erste Kontaktmaterial 108 (nicht separat veranschaulicht), das zweite Kontaktmaterial 110 (nicht separat veranschaulicht) und die dotierten Kontaktabschnitte 110a in einer Ansicht von oben nach unten runde Formen (z. B. elliptische Formen) haben. Die Beanspruchung Sx2, die auf die dotierten Kontaktabschnitte 110a in einer ersten Richtung ausgeübt wird, kann proportional zu einer Breite b2 der dotierten Kontaktabschnitte 110a in der ersten Richtung sein und die Beanspruchung Sy2, die auf die dotierten Kontaktabschnitte 110a in einer zweiten Richtung senkrecht zur ersten Richtung ausgeübt wird, kann proportional zu einer Breite a2 der dotierten Kontaktabschnitte 110a in der zweiten Richtung sein. Die Beanspruchung Sx2 und die Beanspruchung Sy2 können auch von den Materialien des CESL 94 und der ersten ILD 96 abhängen. Die Breite a2 und die Breite b2 können im Bereich von etwa 5 nm bis etwa 200 nm liegen und das Verhältnis der Breite a2 zur Breite b2 kann im Bereich von etwa 1 bis etwa 40 liegen. In Ausführungsformen, in denen die CESL 94 und die erste ILD 96 aus den gleichen Materialien (z. B. Siliziumoxid, Siliziumnitrid oder dergleichen) gebildet werden, können die Beanspruchung Sx2 und die Beanspruchung Sy2 gleich sein, wenn die Breite a2 und die Breite b2 gleich sind, die Beanspruchung Sx2 kann größer als die Beanspruchung Sy2 sein, wenn a2 kleiner als b2 ist, und die Beanspruchung Sx2 kann kleiner als die Beanspruchung Sy2 sein, wenn a2 größer als b2 ist. In Ausführungsformen, in denen die CESL 94 und die erste ILD 96 aus unterschiedlichen Materialien gebildet werden, können die Beanspruchung Sx2 und die Beanspruchung Sy2 gleich sein, wenn eine der Breiten a2 oder b2 größer ist, und eine der Beanspruchungen Sx2 oder die Beanspruchung Sy2 kann größer sein, wenn die Breiten a2 und b2 gleich sind oder wenn eine der Breiten a2 oder b2 größer ist.
  • Obwohl beschrieben wurde, dass die Dotierstoffe nur in das zweite Kontaktmaterial 110, die Auskleidung 106, die erste ILD 96 und die CESL 94 implantiert werden, können die Dotierstoffe in einigen Ausführungsformen auch in die ersten Abstandshalter 81, die zweiten Abstandshalter 83, die Gate-Dielektrikum-Schichten 100 und die Gate-Elektroden 102 implantiert werden. Das Implantieren der Dotierstoffe in einen der ersten Abstandhalter 81, der zweiten Abstandhalter 83, der Gate-Dielektrikum-Schichten 100 und der Gate-Elektroden 102 kann dazu führen, dass zusätzliche Beanspruchung auf die dotierten Kontaktabschnitte 110a ausgeübt wird, was die Abdichtung zwischen den dotierten Kontaktabschnitten 110a und den dotierten Auskleidungsabschnitten 106a verbessern kann. Außerdem können in einigen Ausführungsformen die Dotierstoffe über die gesamte Dicke des zweiten Kontaktmaterials 110 und in das erste Kontaktmaterial 108 implantiert werden.
  • In 20A bis 20D kann ein Planarisierungsprozess, wie ein CMP, durchgeführt werden, um zu bewirken, dass die oberen Flächen der dotierten Kontaktabschnitte 110a bündig mit den oberen Flächen der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a, der dotierten CESL-Abschnitte 94a, der ersten Abstandhalter 81, der zweiten Abstandhalter 83, der Gate-Dielektrikum-Schichten 100 und der Gate-Elektroden 102 ist. Der Planarisierungsprozess kann Prozessflüssigkeiten, wie eine CMP-Aufschlämmung und dergleichen, verwenden, die Materialien des ersten Kontaktmaterials 108, des zweiten Kontaktmaterials 110 und der dotierten Kontaktabschnitte 110a entfernen können, wenn die Prozessflüssigkeiten in Kontakt mit dem ersten Kontaktmaterial 108, dem zweiten Kontaktmaterial 110 und den dotierten Kontaktabschnitten 110a kommen. Das Durchführen des Ionenimplantationsprozesses zur Bildung der dotierten Kontaktabschnitte 110a, der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a verbessert die Abdichtung zwischen den dotierten Kontaktabschnitten 110a und den dotierten Auskleidungsabschnitten 106a, was verhindert, dass die Prozessflüssigkeiten zwischen die dotierten Auskleidungsabschnitten 106a und jeden der dotierten Kontaktabschnitte 110a, das zweite Kontaktmaterial 110 und das erste Kontaktmaterial 108 eindringen. Dadurch wird eine unerwünschte Materialentfernung von den dotierten Kontaktabschnitten 110a, dem zweiten Kontaktmaterial 110 und dem ersten Kontaktmaterial 108 verhindert, die Bauelementdefekte reduziert und die Bauelementleistung verbessert.
  • Nach der Planarisierung kann eine Spitze der Verteilung der Dotierstoffe in den dotierten Kontaktabschnitten 110a, den dotierten Auskleidungsabschnitten 106a, den dotierten ILD-Abschnitten 96a und den dotierten CESL-Abschnitten 94a nahe der Mitte der dotierten Kontaktabschnitte 110a, der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a in einer Richtung senkrecht zu einer Hauptoberfläche des Substrats 50 liegen. In einigen Ausführungsformen kann die Spitze der Verteilung der Dotierstoffe in den dotierten Kontaktabschnitten 110a, den dotierten Auskleidungsabschnitten 106a, den dotierten ILD-Abschnitten 96a und den dotierten CESL-Abschnitten 94a in der Nähe der oberen Flächen der dotierten Kontaktabschnitte 110a, der dotierten Auskleidungsabschnitte 106a, der dotierten ILD-Abschnitte 96a und der dotierten CESL-Abschnitte 94a liegen.
  • In 21A und 21B wird ein zweites ILD 114 über den dotierten Kontaktabschnitten 110a, den dotierten Auskleidungsabschnitten 106a, den dotierten ILD-Abschnitten 96a, den dotierten CESL-Abschnitten 94a, den ersten Abstandhaltern 81, den zweiten Abstandhaltern 83, den Gate-Dielektrikum-Schichten 100 und den Gate-Elektroden 102 abgeschieden. In einigen Ausführungsformen wird das zweite ILD 114 ein fließfähiger Film, der durch FCVD gebildet wird. In einigen Ausführungsformen wird das zweite ILD 114 aus einem dielektrischen Material, wie PSG, BSG, BPSG, USG oder dergleichen, gebildet, das durch ein beliebiges geeignetes Verfahren abgeschieden werden kann, wie CVD, PECVD oder dergleichen. In einigen Ausführungsformen können die dielektrischen Materialien für die zweite ILD 114 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen umfassen. In einigen Ausführungsformen wird der Gatestapel (einschließlich der Gate-Dielektrikum-Schichten 100 und der entsprechenden darüberliegenden Gate-Elektroden 102) vor der Bildung der zweiten ILD 114 vertieft, sodass eine Vertiefung direkt über dem Gatestapel und zwischen gegenüberliegenden Abschnitten der ersten Abstandhalter 81 gebildet wird. Eine Gate-Maske 112, die eine oder mehrere Schichten aus dielektrischem Material, wie Siliziumnitrid, Siliziumoxynitrid oder dergleichen, umfasst, wird in die Vertiefung gefüllt, gefolgt von einem Planarisierungsprozess, um überschüssige Abschnitte des dielektrischen Materials zu entfernen, die sich über die dotierten Kontaktabschnitte 110a, die dotierten Auskleidungsabschnitte 106a, die dotierten ILD-Abschnitte 96a, die dotierten CESL-Abschnitte 94a, die ersten Abstandhalter 81 und die zweiten Abstandhalter 83 erstrecken. Anschließend gebildete Gate-Kontakte (wie die nachstehend unter Bezug auf 22A und 22B erörterten Gate-Kontakte 116) durchdringen die Gate-Maske 112, um die obere Fläche der vertieften Gate-Elektroden 102 zu kontaktieren.
  • In 22A und 22B werden die Gate-Kontakte 116 durch die zweite ILD 114 und die Gate-Masken 112 und Source/Drain-Kontakte 118 durch das zweite ILD 114 gebildet.
  • Öffnungen für die Source/Drain-Kontakte 118 werden durch das zweite ILD 114 und Öffnungen für die Gate-Kontakte 116 werden durch das zweite ILD 114 und die Gate-Maske 112 gebildet. Die Öffnungen können unter Verwendung annehmbarer Fotolithografie- und Ätztechniken gebildet werden. In den Öffnungen werden eine Auskleidung, wie eine Diffusionssperrschicht, eine Haftschicht oder dergleichen, und ein leitfähiges Material gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen umfassen. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess, wie ein CMP, kann durchgeführt werden, um überschüssiges Material von einer Fläche des zweiten ILD 114 zu entfernen. Die verbleibende Auskleidung und das verbleibende leitfähige Material bilden die Source-/Drain-Kontakte 118 und die Gate-Kontakte 116 in den Öffnungen. Die Source-/Drain-Kontakte 118 werden über das erste Kontaktmaterial 108, das zweite Kontaktmaterial und die dotierten Kontaktabschnitte 110a physikalisch und elektrisch mit den epitaktischen Source-/Drain-Bereichen 92 gekoppelt, und die Gate-Kontakte 116 werden physikalisch und elektrisch mit den Gate-Elektroden 102 gekoppelt. Die Source-/Drain-Kontakte 118 und die Gate-Kontakte 116 können in verschiedenen Prozessen gebildet werden oder können in demselben Prozess gebildet werden. Obwohl sie derart gezeigt sind, dass sie in der gleichen Querschnitt gebildet werden, versteht es sich, dass die Source-/Drain-Kontakte 118 und die Gate-Kontakte 116 in unterschiedlichen Querschnitten gebildet werden können, wodurch ein Kurzschließen der Kontakte vermieden werden kann.
  • Ausführungsformen können verschiedene Vorteile erzielen. Zum Beispiel kann das Dotieren der Auskleidung 106, der ersten ILD 96 und der CESL 94, um die dotierten Auskleidungsabschnitte 106a, die dotierten ILD-Abschnitte 96a bzw. die dotierten CESL-Abschnitte 94a zu bilden, kann dazu führen, dass sich die Materialien der Auskleidung 106, der ersten ILD 96 und der CESL 94 ausdehnen, was die Abdichtung zwischen den dotierten Kontaktabschnitten 110a und den dotierten Auskleidungsabschnitten 106a verbessert. Die verbesserte Abdichtung zwischen den dotierten Auskleidungsabschnitten 106a und den dotierten Kontaktabschnitten 110a verhindert, dass Prozessflüssigkeiten, wie eine CMP-Aufschlämmung, zwischen die dotierten Auskleidungsabschnitte 106a und die dotierten Kontaktabschnitte 110a eindringen. Dadurch wird verhindert, dass Materialien der dotierten Kontaktabschnitte 110a, des zweiten Kontaktmaterials 110 und des ersten Kontaktmaterials 108 durch die Prozessflüssigkeiten oder dergleichen unerwünscht entfernt werden, was die Bauelementdefekte reduziert und die Bauelementleistung verbessert.
  • Die offenbarten FinFET-Ausführungsformen könnten auch auf Nanostruktur-Bauelemente wie Nanostruktur-Feldeffekttransistoren (z. B. Nanoblatt-, Nanodraht-, Gate-All-Around-Feldeffekttransistoren oder dergleichen) (NSFETs) angewendet werden. In einer NSFET-Ausführungsform sind die Finnen durch Nanostrukturen ersetzt, die durch Strukturieren eines Stapels mit abwechselnder Schichtfolge aus Kanalschichten und Opferschichten gebildet werden. Dummy-Gate-Stapel und Source-/Drain-Bereiche werden in ähnlicher Weise wie bei den vorstehend beschriebenen Ausführungsformen gebildet. Nachdem die Dummy-Gate-Stapel entfernt ist, können die Opferschichten in Kanalbereichen teilweise oder vollständig entfernt werden. Die Ersatz-Gate-Strukturen werden auf ähnliche Weise wie bei den vorstehend beschriebenen Ausführungsformen gebildet, die Ersatz-Gate-Strukturen können Öffnungen, die durch das Entfernen der Opferschichten hinterlassen wurden, teilweise oder vollständig füllen und die Ersatz-Gate-Strukturen können die Kanalschichten in den Kanalbereichen der NSFET-Bauelemente teilweise oder vollständig umgeben. Die ILDs und die Kontakte zu den Ersatz-Gate-Strukturen und den Source-/Drain-Bereichen können auf ähnliche Weise wie bei den vorstehend beschriebenen Ausführungsformen gebildet werden. Ein Nanostruktur-Bauelement kann wie in der US-Patentanmeldung mit der Veröffentlichungsnr. 2016/0365414 offenbart gebildet werden, die vorliegend durch Bezugnahme in ihrer Gesamtheit aufgenommen ist.
  • Gemäß einer Ausführungsform umfasst ein Halbleiterbauelement eine erste dielektrische Schicht über einem leitfähigen Merkmal, wobei ein erster Abschnitt der ersten dielektrischen Schicht einen ersten Dotierstoff umfasst; ein Metallmerkmal, das elektrisch mit dem leitfähigen Merkmal gekoppelt ist, wobei das Metallmerkmal ein erstes Kontaktmaterial in Kontakt mit dem leitfähigen Merkmal umfasst; ein zweites Kontaktmaterial über dem ersten Kontaktmaterial, wobei das zweite Kontaktmaterial ein Material umfasst, das sich von dem ersten Kontaktmaterial unterscheidet, wobei ein erster Abschnitt des zweiten Kontaktmaterials ferner den ersten Dotierstoff umfasst; und eine dielektrische Auskleidung zwischen der ersten dielektrischen Schicht und dem Metallmerkmal, wobei ein erster Abschnitt der dielektrischen Auskleidung den ersten Dotierstoff umfasst. In einer Ausführungsform umfasst der erste Dotierstoff Germanium (Ge). In einer Ausführungsform umfasst das erste Kontaktmaterial Kobalt (Co) und das zweite Kontaktmaterial umfasst Wolfram (W). In einer Ausführungsform erstrecken sich der erste Abschnitt der ersten dielektrischen Schicht, der erste Abschnitt des zweiten Kontaktmaterials und der erste Abschnitt der dielektrischen Auskleidung jeweils in Tiefen von 1 nm bis 15 nm. In einer Ausführungsform sind die oberen Flächen der ersten dielektrischen Schicht, des Metallmerkmals und der dielektrischen Auskleidung miteinander bündig. In einer Ausführungsform umfasst das Halbleiterbauelement ferner eine zweite dielektrische Schicht über dem leitfähigen Merkmal, wobei ein erster Abschnitt der zweiten dielektrischen Schicht mit dem ersten Dotierstoff dotiert ist, wobei die erste dielektrische Schicht und die zweite dielektrische Schicht jeweils Seitenwände der dielektrischen Auskleidung kontaktieren, und wobei die erste dielektrische Schicht und die zweite dielektrische Schicht jeweils unterschiedliche Materialien umfassen. In einer Ausführungsform umfasst die erste dielektrische Schicht Siliziumoxid und die zweite dielektrische Schicht Siliziumnitrid. In einer Ausführungsform befindet sich eine maximale Konzentration des ersten Dotierstoffs in jedem von dem ersten Abschnitt der ersten dielektrischen Schicht, dem ersten Abschnitt des zweiten Kontaktmaterials und dem ersten Abschnitt der dielektrischen Auskleidung an einer oberen Fläche des ersten Abschnitts der ersten dielektrischen Schicht, des ersten Abschnitts des zweiten Kontaktmaterials bzw. des ersten Abschnitts der dielektrischen Auskleidung. In einer Ausführungsform befindet sich eine maximale Konzentration des ersten Dotierstoffs in jedem von dem ersten Abschnitt der ersten dielektrischen Schicht, dem ersten Abschnitt des zweiten Kontaktmaterials und dem ersten Abschnitt der ersten dielektrischen Schicht unter einer oberen Fläche des ersten Abschnitts der ersten dielektrischen Schicht, des ersten Abschnitts des zweiten Kontaktmaterials bzw. des ersten Abschnitts der ersten dielektrischen Schicht.
  • Gemäß einer anderen Ausführungsform umfasst ein Halbleiterbauelement eine erste dielektrische Schicht über einem Substrat und einem leitfähigen Merkmal; eine erste dotierte dielektrische Schicht über der ersten dielektrischen Schicht; einen ersten Metallabschnitt in der ersten dielektrischen Schicht, der elektrisch mit dem leitfähigen Merkmal gekoppelt ist; einen dotierten Metallabschnitt über dem ersten Metallabschnitt, wobei der erste Metallabschnitt und der dotierte Metallabschnitt ein gleiches Metallmaterial umfassen; eine dielektrische Auskleidung zwischen der ersten dielektrischen Schicht und dem ersten Metallabschnitt; und eine dotierte Auskleidung über der dielektrischen Auskleidung und zwischen der ersten dotierten dielektrischen Schicht und dem dotierten Metallabschnitt, wobei die erste dotierte dielektrische Schicht, die dotierte Auskleidung und der dotierte Metallabschnitt jeweils erste Dotierstoffe umfassen. In einer Ausführungsform umfassen die ersten Dotierstoffe Xenon (Xe). In einer Ausführungsform umfasst das Halbleiterbauelement ferner einen zweiten Metallabschnitt zwischen dem ersten Metallabschnitt und dem leitfähigen Merkmal, wobei der zweite Metallabschnitt den ersten Metallabschnitt mit dem leitfähigen Merkmal elektrisch koppelt und der zweite Metallabschnitt ein anderes Metall als der erste Metallabschnitt umfasst. In einer Ausführungsform umfasst der zweite Metallabschnitt Kobalt (Co) und der erste Metallabschnitt umfasst Ruthenium (Ru). In einer Ausführungsform kontaktiert die dielektrische Auskleidung die Seitenwände des ersten Metallabschnitts und des zweiten Metallabschnitts, und die dotierte Auskleidung kontaktiert die Seitenwände des ersten Metallabschnitts. In einer Ausführungsform sind untere Ausdehnungen der ersten dotierten dielektrischen Schicht, des dotierten Metallabschnitts und der dotierten Auskleidung zueinander ausgerichtet.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren Abscheiden einer ersten dielektrischen Schicht über einem leitfähigen Merkmal; Ätzen der ersten dielektrischen Schicht, um eine Öffnung zu bilden, die das leitfähige Merkmal freilegt; Bilden einer dielektrischen Auskleidung in der Öffnung, wobei die dielektrische Auskleidung Seitenwände der ersten dielektrischen Schicht auskleidet; Bilden eines ersten Metallabschnitts in der Öffnung über dem leitfähigen Merkmal; Bilden eines zweiten Metallabschnitts über dem ersten Metallabschnitt und Füllen der Öffnung, wobei der zweite Metallabschnitt ein Material umfasst, das sich von dem ersten Metallabschnitt unterscheidet; und Durchführen einer Ionenimplantation an der ersten dielektrischen Schicht, der dielektrischen Auskleidung und dem zweiten Metallabschnitt, wobei die Ionenimplantation bewirkt, dass sich das Material der ersten dielektrischen Schicht und der dielektrischen Auskleidung in Richtung auf den zweiten Metallabschnitt ausdehnt. In einer Ausführungsform umfasst das Bilden des ersten Metallabschnitts Abscheiden eines ersten Metallmaterials in der Öffnung; und Rückätzen des ersten Metallmaterials, wobei das erste Metallmaterial Kobalt umfasst. In einer Ausführungsform wird die Ionenimplantation bei einer Temperatur von -100 °C bis 25 °C durchgeführt. In einer Ausführungsform wird die Ionenimplantation mit Germanium-Dotierstoffen in einer Dosierung von 1 × 1014 Atomen/cm2 bis 1 × 1016 Atomen/cm2 durchgeführt, und die Ionenimplantation bewirkt, dass sich das Material der ersten dielektrischen Schicht und der dielektrischen Auskleidung in Richtung auf den zweiten Metallabschnitt um mindestens 1 nm ausdehnt. In einer Ausführungsform umfasst das Verfahren ferner Planarisieren des zweiten Metallabschnitts, der dielektrischen Auskleidung und der ersten dielektrischen Schicht nach dem Durchführen der Ionenimplantation.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, sodass die Fachperson die Aspekte der vorliegenden Offenbarung besser verstehen kann. Die Fachperson sollte sich darüber im Klaren sein, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Abwandeln anderer Prozesse und Strukturen verwenden kann, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der vorliegend vorgestellten Ausführungsformen zu erzielen. Die Fachperson sollte auch erkennen, dass derartige äquivalente Konstruktionen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Modifikationen hieran vornehmen kann, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/082045 [0001]

Claims (20)

  1. Halbleiterbauelement, umfassend: eine erste dielektrische Schicht über einem leitfähigen Merkmal, wobei ein erster Abschnitt der ersten dielektrischen Schicht einen ersten Dotierstoff umfasst; ein Metallmerkmal, das elektrisch mit dem leitfähigen Merkmal gekoppelt ist, wobei das Metallmerkmal umfasst: ein erstes Kontaktmaterial in Kontakt mit dem leitfähigen Merkmal; ein zweites Kontaktmaterial über dem ersten Kontaktmaterial, wobei das zweite Kontaktmaterial ein Material umfasst, das sich von dem ersten Kontaktmaterial unterscheidet, wobei ein erster Abschnitt des zweiten Kontaktmaterials ferner den ersten Dotierstoff umfasst; und eine dielektrische Auskleidung zwischen der ersten dielektrischen Schicht und dem Metallmerkmal, wobei ein erster Abschnitt der dielektrischen Auskleidung den ersten Dotierstoff umfasst.
  2. Halbleiterbauelement nach Anspruch 1, wobei der erste Dotierstoff Germanium (Ge) umfasst.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das erste Kontaktmaterial Kobalt (Co) umfasst und das zweite Kontaktmaterial Wolfram (W) umfasst.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei sich der erste Abschnitt der ersten dielektrischen Schicht, der erste Abschnitt des zweiten Kontaktmaterials und der erste Abschnitt der dielektrischen Auskleidung jeweils in Tiefen im Bereich von 1 nm bis 15 nm erstrecken.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die oberen Flächen der ersten dielektrischen Schicht, des Metallmerkmals und der dielektrischen Auskleidung miteinander bündig sind.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend eine zweite dielektrische Schicht über dem leitfähigen Merkmal, wobei ein erster Abschnitt der zweiten dielektrischen Schicht mit dem ersten Dotierstoff dotiert ist, wobei die erste dielektrische Schicht und die zweite dielektrische Schicht jeweils Seitenwände der dielektrischen Auskleidung kontaktieren, und wobei die erste dielektrische Schicht und die zweite dielektrische Schicht jeweils unterschiedliche Materialien umfassen.
  7. Halbleiterbauelement nach Anspruch 6, wobei die erste dielektrische Schicht Siliziumoxid umfasst und die zweite dielektrische Schicht Siliziumnitrid umfasst.
  8. Halbleiterbauelement nach einem der vorhergehenden Patentansprüche 1 bis 7, wobei sich eine maximale Konzentration des ersten Dotierstoffs in jedem von dem ersten Abschnitt der ersten dielektrischen Schicht, dem ersten Abschnitt des zweiten Kontaktmaterials und dem ersten Abschnitt der dielektrischen Auskleidung an einer oberen Fläche des ersten Abschnitts der ersten dielektrischen Schicht, des ersten Abschnitts des zweiten Kontaktmaterials bzw. des ersten Abschnitts der dielektrischen Auskleidung befindet.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 1 bis 7, wobei sich eine maximale Konzentration des ersten Dotierstoffs in jedem von dem ersten Abschnitt der ersten dielektrischen Schicht, dem ersten Abschnitt des zweiten Kontaktmaterials und dem ersten Abschnitt der ersten dielektrischen Schicht unterhalb einer oberen Fläche des ersten Abschnitts der ersten dielektrischen Schicht, des ersten Abschnitts des zweiten Kontaktmaterials bzw. des ersten Abschnitts der ersten dielektrischen Schicht befindet.
  10. Halbleiterbauelement, umfassend: eine erste dielektrische Schicht über einem Substrat und einem leitfähigem Merkmal; eine erste dotierte dielektrische Schicht über der ersten dielektrischen Schicht; einen ersten Metallabschnitt in der ersten dielektrischen Schicht, der elektrisch mit dem leitfähigen Merkmal gekoppelt ist; einen dotierten Metallabschnitt über dem ersten Metallabschnitt, wobei der erste Metallabschnitt und der dotierte Metallabschnitt ein gleiches Metallmaterial umfassen; eine dielektrische Auskleidung zwischen der ersten dielektrischen Schicht und dem ersten Metallabschnitt; und eine dotierte Auskleidung über der dielektrischen Auskleidung und zwischen der ersten dotierten dielektrischen Schicht und dem dotierten Metallabschnitt, wobei die erste dotierte dielektrische Schicht, die dotierte Auskleidung und der dotierte Metallabschnitt jeweils erste Dotierstoffe umfassen.
  11. Halbleiterbauelement nach Anspruch 10, wobei die ersten Dotierstoffe Xenon (Xe) umfassen.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, ferner umfassend einen zweiten Metallabschnitt zwischen dem ersten Metallabschnitt und dem leitfähigen Merkmal, wobei der zweite Metallabschnitt den ersten Metallabschnitt mit dem leitfähigen Merkmal elektrisch koppelt und der zweite Metallabschnitt ein anderes Metall als der erste Metallabschnitt umfasst.
  13. Halbleiterbauelement nach Anspruch 12, wobei der zweite Metallabschnitt Kobalt (Co) umfasst und der erste Metallabschnitt Ruthenium (Ru) umfasst.
  14. Halbleiterbauelement nach Anspruch 12 oder 13, wobei die dielektrische Auskleidung die Seitenwände des ersten Metallabschnitts und des zweiten Metallabschnitts kontaktiert, und wobei die dotierte Auskleidung die Seitenwände des ersten Metallabschnitts kontaktiert.
  15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 10 bis 14, wobei untere Ausdehnungen der ersten dotierten dielektrischen Schicht, des dotierten Metallabschnitts und der dotierten Auskleidung zueinander ausgerichtet sind.
  16. Verfahren, das Folgendes umfasst: Abscheiden einer ersten dielektrischen Schicht über einem leitfähigen Merkmal; Ätzen der ersten dielektrischen Schicht, um eine Öffnung zu bilden, die das leitfähige Merkmal freilegt; Bilden einer dielektrischen Auskleidung in der Öffnung, wobei die dielektrische Auskleidung Seitenwände der ersten dielektrischen Schicht auskleidet; Bilden eines ersten Metallabschnitts in der Öffnung über dem leitfähigen Merkmal; Bilden eines zweiten Metallabschnitts über dem ersten Metallabschnitt und Füllen der Öffnung, wobei der zweite Metallabschnitt ein von dem ersten Metallabschnitt verschiedenes Material umfasst; und Durchführen einer Ionenimplantation an der ersten dielektrischen Schicht, der dielektrischen Auskleidung und dem zweiten Metallabschnitt, wobei die Ionenimplantation bewirkt, dass sich das Material der ersten dielektrischen Schicht und der dielektrischen Auskleidung in Richtung auf den zweiten Metallabschnitt ausdehnt.
  17. Verfahren nach Anspruch 16, wobei das Bilden des ersten Metallabschnitts umfasst: Abscheiden eines ersten Metallmaterials in der Öffnung; und Rückätzen des ersten Metallmaterials, wobei das erste Metallmaterial Kobalt umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei die Ionenimplantation bei einer Temperatur von -100 °C bis 25 °C durchgeführt wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche 16 bis 18, wobei die Ionenimplantation mit Germanium-Dotierstoffen in einer Dosierung von 1 × 1014 Atomen/cm2 bis 1 × 1016 Atomen/cm2 durchgeführt wird, und wobei die Ionenimplantation bewirkt, dass sich das Material der ersten dielektrischen Schicht und der dielektrischen Auskleidung in Richtung auf den zweiten Metallabschnitt um mindestens 1 nm ausdehnt.
  20. Verfahren nach einem der vorhergehenden Ansprüche 16 bis 19, ferner umfassend Planarisieren des zweiten Metallabschnitts, der dielektrischen Auskleidung und der ersten dielektrischen Schicht nach dem Durchführen der Ionenimplantation.
DE102021108872.0A 2020-09-23 2021-04-09 Halbleiterbauelement und verfahren Pending DE102021108872A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063082045P 2020-09-23 2020-09-23
US63/082,045 2020-09-23
US17/223,293 US11862694B2 (en) 2020-09-23 2021-04-06 Semiconductor device and method
US17/223,293 2021-04-06

Publications (1)

Publication Number Publication Date
DE102021108872A1 true DE102021108872A1 (de) 2022-03-24

Family

ID=79232800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021108872.0A Pending DE102021108872A1 (de) 2020-09-23 2021-04-09 Halbleiterbauelement und verfahren

Country Status (5)

Country Link
US (2) US11862694B2 (de)
KR (1) KR20220040360A (de)
CN (1) CN113921519A (de)
DE (1) DE102021108872A1 (de)
TW (1) TWI821698B (de)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473593B2 (en) * 2006-01-11 2009-01-06 International Business Machines Corporation Semiconductor transistors with expanded top portions of gates
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9466563B2 (en) 2014-12-01 2016-10-11 Stmicroelectronics, Inc. Interconnect structure for an integrated circuit and method of fabricating an interconnect structure
KR102292813B1 (ko) * 2015-10-14 2021-08-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10347720B2 (en) * 2017-10-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature
US10763168B2 (en) 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US10790142B2 (en) 2017-11-28 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby
US11145751B2 (en) 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped contact plug and method for forming the same
US10861953B2 (en) * 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US10854503B2 (en) 2018-07-16 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with air gap and method sealing the air gap
US11227918B2 (en) 2018-07-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Melt anneal source and drain regions
US10879393B2 (en) * 2018-08-14 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having gate structure with bent sidewalls
US11069812B2 (en) 2018-09-28 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11227830B2 (en) * 2018-10-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive features having varying resistance
DE102020114875B4 (de) * 2019-08-30 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-vorrichtung und verfahren
US11456383B2 (en) * 2019-08-30 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a contact plug with an air gap spacer
US11227950B2 (en) * 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming air spacers in semiconductor devices
US11489053B2 (en) * 2020-04-09 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
CN113921519A (zh) 2022-01-11
TWI821698B (zh) 2023-11-11
TW202213536A (zh) 2022-04-01
US20230411474A1 (en) 2023-12-21
US20220093758A1 (en) 2022-03-24
US11862694B2 (en) 2024-01-02
KR20220040360A (ko) 2022-03-30

Similar Documents

Publication Publication Date Title
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102020115611A1 (de) Halbleitervorrichtung und verfahren
DE102020109491A1 (de) Halbleitervorrichtung und verfahren
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102019121278A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021103538A1 (de) Halbleitervorrichtung und verfahren
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102021101001A1 (de) Halbleitervorrichtung und verfahren
DE102020115554A1 (de) Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102020110678B4 (de) Halbleitervorrichtung und -verfahren
DE102021118124A1 (de) Transistorisolationsbereiche und Verfahren zum Bilden derselben
DE102021109560A1 (de) Transistor-gate-strukturen und verfahren zu deren bildung
DE102021108858A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102021100990A1 (de) Halbleitervorrichtung und verfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021108872A1 (de) Halbleiterbauelement und verfahren
DE102020115255B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102021110397B4 (de) Source-/drainregionen und verfahren zu deren bildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed